JP3918484B2 - 磁気トンネル接合素子の製法 - Google Patents
磁気トンネル接合素子の製法 Download PDFInfo
- Publication number
- JP3918484B2 JP3918484B2 JP2001288809A JP2001288809A JP3918484B2 JP 3918484 B2 JP3918484 B2 JP 3918484B2 JP 2001288809 A JP2001288809 A JP 2001288809A JP 2001288809 A JP2001288809 A JP 2001288809A JP 3918484 B2 JP3918484 B2 JP 3918484B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- tunnel junction
- magnetic tunnel
- conductive material
- magnetic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Hall/Mr Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、磁気センサ等に用いられる磁気トンネル接合素子の製法に関するものである。この後の説明では、磁気トンネル接合素子をＴＭＲ素子と略記する。
【０００２】
【従来の技術】
従来、複数のＴＭＲ素子を備えた磁気センサの製法としては、図１２〜１７に示すものが提案されている（例えば、本願と同一出願人の出願に係る特願平１１−３６８７７６号参照）。
【０００３】
図１２の工程では、シリコン基板１の表面を覆う酸化シリコン膜２の上に下電極層としてのＣｒ層３と、反強磁性層としてのＲｈ−Ｍｎ合金層４と、下強磁性層としてのＮｉ−Ｆｅ合金層５とを順次に重ねてスパッタ法で形成した後、Ｎｉ−Ｆｅ合金層５の上にＡｌ層を形成して酸化することによりトンネルバリア層としてのアルミナ層６を形成し、アルミナ層６の上に上強磁性層としてのＮｉ−Ｆｅ合金／Ｃｏ積層（Ｃｏが下層）７と、上電極層としてのＭｏ層８とを順次に重ねてスパッタ法で形成する。Ｍｏ層８の上には、それぞれ図７の２６ａ，２６ｂに示すような四辺形状のパターンを有するレジスト層９ａ，９ｂを周知のホトリソグラフィ処理により形成する。
【０００４】
次に、図１３の工程では、レジスト層９ａ，９ｂをマスクとする選択的イオンミリング処理により層３〜８の積層に分離溝１０を酸化シリコン膜２に達するように形成することにより該積層を層３〜８の部分３ａ〜８ａからなる第１の積層部分と層３〜８の部分３ｂ〜８ｂからなる第２の積層部分とに分離する。この後、レジスト層９ａ，９ｂを除去する。
【０００５】
図１４の工程では、図１３の工程で得られた第１及び第２の積層部分の上にそれぞれレジスト層９ｃ，９ｄ及びレジスト層９ｅをホトリソグラフィ処理により形成する。レジスト層９ｃ，９ｄ，９ｅのパターンは、図７のＴａ，Ｔｂ，Ｔｃに示すような四辺形状のパターンとする。
【０００６】
図１５の工程では、レジスト層９ｃ〜９ｅをマスクとする選択的イオンミリング処理（又は選択的ウエットエッチング処理）により第１及び第２の積層部分に分離溝１２を層部分４ａ，４ｂに達するように形成することによりＴＭＲ素子Ｔａ，Ｔｂ，Ｔｃを得る。ＴＭＲ素子Ｔａは、分離溝１０で囲まれた層３，４の部分３ａ，４ａと分離溝１２で囲まれた層５〜８の部分５ａ１〜８ａ１との積層からなり、ＴＭＲ素子Ｔｂは、分離溝１０で囲まれた層３，４の部分３ａ，４ａと分離溝１２で囲まれた層５〜８の部分５ａ２〜８ａ２との積層からなる。層部分３ａ，４ａの積層は、ＴＭＲ素子Ｔａ，Ｔｂに共通の電極層であり、ＴＭＲ素子Ｔａ，Ｔｂを相互接続している。ＴＭＲ素子Ｔｃは、分離溝１０で層部分３ａ、４ａから分離された層３，４の部分３ｂ，４ｂと分離溝１２で囲まれた層５〜８の部分５ｂ〜８ｂとの積層からなる。イオンミリング処理の後、レジスト層９ｃ〜９ｅを除去する。
【０００７】
図１６の工程では、ＴＭＲ素子Ｔａ〜Ｔｃ及び分離溝１０，１２を覆って基板上面にスパッタ法により層間絶縁膜としての酸化シリコン膜１３を形成する。そして、選択的イオンミリング処理によりＴＭＲ素子Ｔａ〜ＴｃのＭｏ層８ａ１，８ａ２，８ｂにそれぞれ対応する接続孔１３ａ〜１３ｃを酸化シリコン膜１３に形成する。
【０００８】
図１７の工程では、酸化シリコン膜１３の上に接続孔１３ａ〜１３ｃを覆ってＡｌをスパッタ法で被着した後、その被着層を選択的イオンミリング処理によりパターニングして配線層としてのＡｌ層１４ａ，１４ｂを形成する。Ａｌ層１４ａは、接続孔１３ａを介してＴＭＲ素子ＴａのＭｏ層８ａ１に接続され、Ａｌ層１４ｂは、接続孔１３ｂ，１３ｃを介してＴＭＲ素子Ｔｂ，ＴｃのＭｏ層８ａ２，８ｂを相互接続する。この結果、ＴＭＲ素子Ｔａ〜Ｔｃは、直列接続されたことになる。
【０００９】
【発明が解決しようとする課題】
上記した従来技術によると、図１５の工程で分離溝１２を形成する際に分離溝１０の底部で酸化シリコン膜２がエッチングされるため、分離溝１０の深さＤがエッチング分だけ増大し、分離溝１０の段差が急峻となる。このため、図１６の工程でスパッタ法により酸化シリコン膜１３を形成すると、分離溝１０の開口端の近傍部Ｑで膜欠陥が生じやすく、図１７の工程でＡｌ層１４ｂを形成すると、Ａｌ層１４ｂと層部分４ａとが膜欠陥を介して短絡する不良を生ずることがある。なお、スパッタ法に比べて段差被覆性が良好なＣＶＤ（ケミカル・ベーパー・デポジション）法は、膜欠陥は生じないものの、４００℃程度の処理となり、ＴＭＲ素子が高温に弱いため、酸化シリコン膜１３の形成に適していない。
【００１０】
基板１の表面に酸化シリコン膜２のような透明性の絶縁膜が存在する場合、図１４のホトリソグラフィ処理では、露光条件が安定せず、レジスト層９ｃ〜９ｅの寸法精度が低下したり、分離溝１０内等にレジスト残りが生じたりすることがある。露光条件が安定しない原因は、酸化シリコン膜２の形成時に生ずる膜厚のばらつきに対して分離溝１０の形成時に生ずるオーバーエッチ量のばらつきが加算されることで基板１の面内において分離溝１０直下の膜２の厚さｄが一定とならない（相当にばらつく）ことにある。
【００１１】
図１５のイオンミリング処理では、エッチング終点検出法としてプラズマ発光測定法を用いることが多い。この方法を用いた場合、反強磁性層としてのＲｈ−Ｍｎ合金層４ａ，４ｂの構成原子に基づく発光を検出してイオンミリングを停止する。図１５の工程の前に分離溝１０を形成しておくと、図１５の工程においてＲｈ−Ｍｎ合金層４ａ，４ｂのの露出面積が分離溝１０に相当する分だけ減少するため、発光検出に十分な信号強度が得られず、エッチング終点の検出精度が低下する。従って、アンダーエッチングによりＴＭＲ素子Ｔｂ，Ｔｃ間の短絡を招いたり、オーバーエッチングによりＴＭＲ素子Ｔａ，Ｔｂ間で接続抵抗の増大（更には断線）を招いたりすることがあった。
【００１２】
従来、ＴＭＲ素子の製法としては、磁気トンネル接合積層を選択的イオンミリング処理によりパターニングしてＴＭＲ素子を形成する際に酸化性又は窒化性雰囲気中でイオンミリングを行なうことによりＴＭＲ素子の側壁に酸化物又は窒化物からなる絶縁層を形成してトンネルバリア層の端部にてリーク電流の低減を図るものが知られている（例えば、特開２００１−５２３１６号公報参照）。このようなイオンミリング処理を図１５の工程で採用した場合、酸素又は窒素を含まない雰囲気中でイオンミリングを行なう場合に比べてエッチレートが低下するため、単位時間当りの励起原子の発生量が減少し、発光検出に必要な信号強度が低下する。従って、エッチング終点の検出が一層困難となり、アンダーエッチング又はオーバーエッチングが一層発生しやすくなる。
【００１３】
この発明の目的は、上記のような問題点を解決し、高い製造歩留りを得ることができる新規なＴＭＲ素子の製法を提供することにある。
【００１４】
【課題を解決するための手段】
この発明に係る第１のＴＭＲ素子の製法は、
基板の絶縁性の一主面に導電材層を介して磁気トンネル接合積層を形成する工程であって、前記導電材層の上に下から順に反強磁性層、第１の磁性層、トンネルバリア層及び第２の磁性層を重ねて前記磁気トンネル接合積層を形成するものと、
前記第１の磁性層、前記トンネルバリア層及び前記第２の磁性層を含む積層を所望の素子パターンに従って残存させるように該積層に第１の選択エッチング処理を施すことにより該積層の残存部分からなる磁気トンネル接合部を形成する工程と、
前記磁気トンネル接合部を形成した後、前記導電材層と前記反強磁性層との積層を前記磁気トンネル接合部より広い電極パターンに従って残存させるように該積層に第２の選択エッチング処理を施すことにより該積層の残存部分からなる電極層を前記磁気トンネル接合部の下に形成する工程と
を含むものである。
【００１５】
第１のＴＭＲ素子の製法によれば、第１の磁性層、トンネルバリア層及び第２の磁性層を含む積層に第１の選択エッチング処理を施して磁気トンネル接合部を形成した後、導電材層と反強磁性層との積層に第２の選択エッチング処理を施して磁気トンネル接合部の下に電極層を形成するので、導電材層の下地膜（図１５の酸化シリコン膜２に対応）は、第２の選択エッチング処理時にエッチングされるものの、第１の選択エッチング処理時にはエッチングされず、電極層の端部における段差を低くすることができる。従って、磁気トンネル接合部及び電極層を覆ってスパッタ法で絶縁膜を形成する際に絶縁膜に欠陥が生じにくく、絶縁膜の上に形成される配線層が絶縁膜の欠陥を介して電極層と短絡するような不良を低減することができる。
【００１６】
また、第１の選択エッチング処理では、透明性の下地絶縁膜（図１５の酸化シリコン膜２に対応）をエッチングしないので、基板面内における下地絶縁膜の膜厚ばらつきが低減される。このため、第２の選択エッチング処理において選択マスクとしてのレジスト層を形成するためのホトリソグラフィ処理では、露光条件が安定し、レジスト層の寸法精度が向上すると共にレジスト残りの発生が抑制される。
【００１７】
その上、第１の選択エッチング処理は、導電材層と反強磁性層との積層に分離溝等が存在しない状態で行なわれるので、導電材層と反強磁性層との積層の露出面積が増大する。このため、エッチング終点検出法としてプラズマ発光測定法を用いても、発光検出に十分な信号強度が得られ、エッチング終点の検出精度が向上する。この場合において、エッチング処理として酸化性又は窒化性雰囲気中でイオンミリング処理を行なっても、上記した露出面積の増大により酸素又は窒素の添加に伴う信号強度の低下を補うことができるので、エッチング終点を十分な精度で検出可能となる。従って、アンダーエッチングによるＴＭＲ素子間の短絡やオーバーエッチングによるＴＭＲ素子間の接続抵抗の増大（又は断線）を防止することができる。
【００１８】
この発明に係る第２のＴＭＲ素子の製法は、基板の絶縁性の一主面に導電材層を介して磁気トンネル接合積層を形成する工程であって、前記導電材層の上に下から順に反強磁性層、第１の磁性層、トンネルバリア層及び第２の磁性層を重ねて前記磁気トンネル接合積層を形成するものと、前記磁気トンネル接合積層を所望の素子パターンに従って残存させるように前記磁気トンネル接合積層に第１の選択エッチング処理を施すことにより前記磁気トンネル接合積層の残存部分からなる磁気トンネル接合部を形成する工程と、前記磁気トンネル接合部を形成した後、前記導電材層を前記磁気トンネル接合部より広い電極パターンに従って残存させるように前記導電材層に第２の選択エッチング処理を施すことにより前記導電材層の残存部分からなる電極層を前記磁気トンネル接合部の下に形成する工程とを含み、前記第１の選択エッチング処理ではエッチング処理として酸化性又は窒化性雰囲気中でイオンミリング処理を行なうと共に、このイオンミリング処理中に前記導電材層の構成原子に基づく発光を検出してイオンミリングを停止するものである。
【００１９】
第２のＴＭＲ素子の製法において、磁気トンネル接合積層を形成する工程では、導電材層の上に下から順に第１の磁性層、トンネルバリア層、第２の磁性層及び反強磁性層を重ねて磁気トンネル接合積層を形成してもよい。この場合、磁気トンネル接合部を形成する工程及び電極層を形成する工程は、第２のＴＭＲ素子の製法に関して前述したと同様に実行する。
【００２０】
第２のＴＭＲ素子の製法によれば、磁気トンネル接合積層に第１の選択エッチング処理を施して磁気トンネル接合部を形成した後、導電材層に第２の選択エッチング処理を施して磁気トンネル接合部の下に電極層を形成するので、導電材層の下地膜（図１５の酸化シリコン膜２に対応）は、第２の選択エッチング処理時にエッチングされるものの、第１の選択エッチング処理時にはエッチングされず、電極層の端部における段差を低くすることができる。従って、磁気トンネル接合部及び電極層を覆ってスパッタ法で絶縁膜を形成する際に絶縁膜に欠陥が生じにくく、絶縁膜の上に形成される配線層が絶縁膜の欠陥を介して電極層と短絡するような不良を低減することができる。
【００２１】
また、第１の選択エッチング処理では、透明性の下地絶縁膜（図１５の酸化シリコン膜２に対応）をエッチングしないので、基板面内における下地絶縁膜の膜厚ばらつきが低減される。このため、第２の選択エッチング処理において選択マスクとしてのレジスト層を形成するためのホトリソグラフィ処理では、露光条件が安定し、レジスト層の寸法精度が向上すると共にレジスト残りの発生が抑制される。
【００２２】
その上、第１の選択エッチング処理は、導電材層に分離溝等が存在しない状態で行なわれるので、導電材層の露出面積が増大する。このため、エッチング終点検出法としてプラズマ発光測定法を用いても、発光検出に十分な信号強度が得られ、エッチング終点の検出精度が向上する。この場合において、エッチング処理として酸化性又は窒化性雰囲気中でイオンミリング処理を行なっても、上記した露出面積の増大により酸素又は窒素の添加に伴う信号強度の低下を補うことができるので、エッチング終点を十分な精度で検出可能となる。従って、アンダーエッチングによるＴＭＲ素子間の短絡やオーバーエッチングによるＴＭＲ素子間の接続抵抗の増大（又は断線）を防止することができる。
【００２３】
【発明の実施の形態】
図１〜６は、この発明の一実施形態に係るＴＭＲ素子を備えた磁気センサの製法を示すもので、各々の図に対応する工程（１）〜（６）を順次に説明する。
【００２４】
（１）例えばシリコンからなる半導体基板１０の表面に熱酸化法により酸化シリコンからなる絶縁膜２２を形成する。表面に絶縁膜２２を形成した半導体基板１０の代りに、ガラス又は石英等からなる絶縁性基板を用いてもよい。次に、絶縁膜２２の上には、スパッタ法によりＣｒからなる導電材層２４を１０〜３０ｎｍの厚さに形成する。導電材層２４としては、Ｔｉの単層又はＴｉ層にＣｕ層を重ねた積層等を用いてもよく、あるいはＷ，Ｔａ，Ａｕ，Ｍｏ等の導電性非磁性金属材料を用いてもよい。
【００２５】
次に、導電材層２４の上には、スパッタ法によりＰｔ−Ｍｎ合金からなる反強磁性層２６を３０〜５０ｎｍの厚さに形成する。反強磁性層２６としては、Ｒｈ−Ｍｎ合金、Ｆｅ−Ｍｎ合金等を用いてもよい。この後、反強磁性層２６の上には、スパッタ法によりＮｉ−Ｆｅ合金からなる強磁性層２８を１０ｎｍの厚さに形成する。強磁性層２８としては、Ｎｉ，Ｆｅ，Ｃｏのうちのいずれかの金属、Ｎｉ，Ｆｅ，Ｃｏのうちの２つ以上の金属の合金又は金属間化合物等を用いてもよく、あるいはＮｉ−Ｆｅ合金層２８の下にＣｏ層を敷くなどして積層構造のものを用いてもよい。
【００２６】
次に、強磁性層２８の上には、スパッタ法によりＡｌ層を１〜２ｎｍの厚さに形成する。そして、Ａｌ層に酸化処理を施すことによりアルミナ（酸化アルミニウム）からなるトンネルバリア層３０を形成する。トンネルバリア層３０としては、金属又は半導体を改変した酸化物（例えばＴｉＯｘ，ＳｉＯ２，ＭｇＯ，Ａｌ２Ｏ２＋ＳｉＯ２［サイアロン］）、窒化物（例えばＡｌＮ，Ｓｉ３Ｎ４）、酸化窒化物（例えばＡｌＮ＋Ａｌ２Ｏ３）等を用いてもよい。
【００２７】
次に、トンネルバリア層３０の上には、スパッタ法によりＮｉ−Ｆｅ合金からなる強磁性層３２を２０〜１００ｎｍの厚さに形成する。強磁性層３２としては、強磁性層２８に関して前述したと同様の強磁性層を用いることができる。この後、強磁性層３２の上には、スパッタ法によりＭｏからなる導電材層３４を３０〜６０ｎｍの厚さに形成する。導電材層３４としては、Ｍｏの代りに、導電材層２４に関して前述したと同様の金属材料を用いてもよい。
【００２８】
次に、導電材層３４の上には、それぞれ図７のＴａ，Ｔｂ，Ｔｃに示すような四辺形状のパターンを有するレジスト層３６ａ，３６ｂ，３６ｃをホトリソグラフィ処理により形成する。
【００２９】
（２）レジスト層３６ａ〜３６ｃをマスクとする選択的イオンミリング処理により層２８〜３４の積層に分離溝３８を反強磁性層２６に達するように形成することにより磁気トンネル接合部ＡＴａ，ＡＴｂ，ＡＴｃを得る。磁気トンネル接合部ＡＴａは、分離溝３８で囲まれた層２８〜３４の部分２８ａ〜３４ａの積層からなり、磁気トンネル接合部ＡＴｂは、分離溝３８で囲まれた層２８〜３４の部分２８ｂ〜３４ｂの積層からなり、磁気トンネル接合部ＡＴｃは、分離溝３８で囲まれた層２８〜３４の部分２８ｃ〜３４ｃの積層からなる。層２４，２６の積層は、磁気トンネル接合部ＡＴａ〜ＡＴｃに共通に配置されている。
【００３０】
イオンミリング処理は、一例として、
Ａｒ流量：４ｓｃｃｍ
圧力：２．０×１０−４Ｔｏｒｒ
角度：０〜６０度
パワー：５００Ｖ、１９０ｍＡ
の条件で行なうことができる。エッチング終点の検出法としては、プラズマ発光測定法を用い、反強磁性層２６の構成原子に基づく発光を検出してイオンミリングを停止する。反強磁性層２６の露出面積が大きいため、発光検出に十分な信号強度が得られ、エッチング終点を高精度で検出可能である。この場合、イオンミリング処理は、酸化性又は窒化性雰囲気中で行ない、各磁気トンネル接合部の側壁に酸化物または窒化物からなる絶縁層を形成して各トンネルバリア層の端部にてリーク電流の低減を図るようにしてもよい。このようにしても、エッチング終点を高精度で検出可能である。
【００３１】
イオンミリング処理の後、レジスト層３６ａ〜３６ｃを除去する。レジスト除去は、例えばＯ２プラズマによるアッシング処理を施した後、有機剥離液を用いた薬液処理を施すことにより行なうことができる。なお、独立のレジスト除去工程を設ける代りに、イオンミリング処理中に同時にレジスト層３６ａ〜３６ｃを除去するようにしてもよい。
【００３２】
（３）基板上面には、図７の２６ａ，２６ｂに示すような四辺形状のパターンを有するレジスト層４０ａ，４０ｂをホトリソグラフィ処理により形成する。レジスト層４０ａは、磁気トンネル接合部ＡＴａ，ＡＴｂを覆うように形成し、レジスト層４０ｂは、磁気トンネル接合部ＡＴｃを覆うように形成する。
【００３３】
ホトリソグラフィ処理では、透明性の絶縁膜２２が導電材層２４及び反強磁性層２６の積層（不透明層）で覆われているので、露光条件が安定し、レジスト層４０ａ，４０ｂの寸法精度が向上すると共にレジスト残りの発生が抑制される。
【００３４】
（４）レジスト層４０ａ，４０ｂをマスクとする選択的イオンミリング処理により層２４，２６の積層に分離溝４２を絶縁膜２２に達するように形成することにより該積層を分離溝４２により第１及び第２の接続部分（電極層）に分離して磁気トンネル接合部ＡＴａ〜ＡＴｃにそれぞれ対応するＴＭＲ素子Ｔａ〜Ｔｃを得る。第１の接続部分は、層２４、２６の部分２４ａ、２６ａの積層からなるもので、ＴＭＲ素子Ｔａ，Ｔｂを相互接続した状態で残される。第２の接続部分は、層２４、２６の部分２４ｂ、２６ｂの積層からなるもので、ＴＭＲ素子Ｔｃに接続された状態で残される。分離溝４２の深さＤは、イオンミリングによるエッチング深さに相当するもので、図１５の場合のように増大しない。従って、分離溝４２の段差を低く抑えることができる。なお、イオンミリング処理は、先に例示したのと同様の条件で行なうことができ、レジスト層４０ａ，４０ｂは、レジスト層３６ａ〜３６ｃの場合と同様の除去処理で除去する。
【００３５】
（５）基板上面には、ＴＭＲ素子Ｔａ〜Ｔｃ及び分離溝３８，４２を覆ってスパッタ法により酸化シリコンからなる層間絶縁膜４４を形成する。図４に示したように分離溝４２の段差が低いので、絶縁膜４４は、分離溝４２の開口端の近傍部Ｑで膜欠陥が発生しにくい。この後、選択的イオンミリング処理によりＴＭＲ素子Ｔａ〜Ｔｃの導電材層３４ａ〜３４ｃにそれぞれ対応する接続孔４４ａ〜４４ｃを絶縁膜４４に形成する。
【００３６】
（６）絶縁膜４４の上には、接続孔４４ａ〜４４ｃを覆ってスパッタ法によりＡｌ等の配線用金属を被着すると共にその被着層を選択的イオンミリング処理（又は選択的ウエットエッチング処理）によりパターニングして配線層４６ａ，４６ｂを形成する。配線層４６ａは、接続孔４４ａを介してＴＭＲ素子Ｔａの導電材層３４ａに接続され、配線層４６ｂは、接続孔４４ｂ，４４ｃを介してＴＭＲ素子Ｔｂ，Ｔｃの導電材層３４ｂ，３４ｃを相互接続する。この結果、ＴＭＲ素子Ｔａ〜Ｔｃは、直列接続されたことになる。図７は、ＴＭＲ素子Ｔａ〜Ｔｃの接続状況を示すもので、図６は、図７のＸ−Ｘ’線断面に対応する。
【００３７】
図６の工程では、分離溝４２の開口端の近傍部Ｑにおいて絶縁膜４４の欠陥の発生が抑制されるため、配線層４６ｂが反強磁性層２６ａと短絡するような不良を低減することができる。
【００３８】
上記した実施形態の製法によれば、図２の工程でエッチング終点を高精度で検出できること、図３の工程でレジスト層を寸法精度よく形成できること、図４の工程で分離溝４２の段差を低くして図５の工程で絶縁膜４４の欠陥発生を抑制できること等の理由により磁気センサの製造歩留りが向上する。
【００３９】
図６に示す磁気センサにおいて、ＴＭＲ素子Ｔａ〜Ｔｃの動作は同様であり、代表として素子Ｔａの動作を説明する。反強磁性層２６ａは、強磁性層２８ａの磁化の向きを固定すべく作用するので、強磁性層２８ａは、磁化固定層となる。一方、強磁性層３２ａは、磁化の向きが自由であり、磁化自由層となる。
【００４０】
導電材層（電極層）２４ａ，３４ａ間に一定の電流を流した状態において基板２０の平面内に外部磁界を印加すると、磁界の向きと強さに応じて強磁性層２８ａ，３２ａ間で磁化の相対角度が変化し、このような相対角度の変化に応じて電極層２４ａ，３４ａ間の電気抵抗値が変化する。従って、このような電気抵抗値の変化に基づいて磁界検出を行なうことができる。
【００４１】
図８，９は、上記した実施形態の変形例を示すもので、図１〜６と同様の部分には同様の符号を付して詳細な説明を省略する。
【００４２】
図８の工程は、図１の工程の後、レジスト層３６ａ〜３６ｃをマスクとして選択的イオンミリング処理を行なう工程であり、分離溝３８を導電材層２４に達するように深く形成する点で図２の工程とは異なるものである。この場合、ＴＭＲ素子Ｔａ，Ｔｂ，Ｔｃは、分離溝３８で囲まれた層２６の部分２６ａ１，２６ａ２，２６ｂをそれぞれ含み、これらの層部分２６ａ１，２６ａ２，２６ｂに共通に導電材層２４が配置された状態となる。イオンミリング処理の後、前述したと同様にしてレジスト層３６ａ〜３６ｃを除去する。
【００４３】
図８の工程では、図２に関して前述したと同様にエッチング終点検出法としてプラズマ発光測定法を用いたり、イオンミリング処理を酸化性又は窒化性雰囲気中で行なうことで各ＴＭＲ素子の側壁にリーク電流低減用の絶縁層を形成したりすることができる。このようにしても、高い精度でエッチング終点を検出可能である。
【００４４】
次に、図３に関して前述したと同様にして基板上面にレジスト層４０ａ，４０ｂを形成する。そして、図９の工程では、レジスト層４０ａ，４０ｂをマスクとする選択的イオンミリング処理により導電材層２４に分離溝４２を絶縁膜２２に達するように形成することにより層２４を分離溝４２により第１及び第２の接続部分（電極層）に分離する。第１の接続部分は、層２４の部分２４ａからなるもので、反強磁性層２６ａ１，２６ａ２を相互接続した状態で残される。第２の接続部分は、層２４の部分２４ｂからなるもので、反強磁性層２６ｂに接続された状態で残される。分離溝４２の深さＤは、図８の工程で反強磁性層２６をエッチングしたため、図４の場合に比べて小さくなる。この後、前述したと同様にしてレジスト層４０ａ，４０ｂを除去する。
【００４５】
次に、図５に関して前述したと同様に基板上面に層間絶縁膜４４を形成する。このとき、分離溝４２の段差が低いので、絶縁膜４４には欠陥が発生しにくい。図５に関して前述したと同様にして絶縁膜４４に接続孔４４ａ〜４４ｃを形成した後、図６に関して前述したと同様にして絶縁膜４４の上に配線層４６ａ，４６ｂを形成する。
【００４６】
図８，９の変形例に係る製法によれば、図１〜６の実施形態に係る製法と同様に磁気センサの製造歩留りが向上する。また、得られる磁気センサは、図６に示した磁気センサと同様に動作する。
【００４７】
図１０，１１は、図１〜６に関して前述した実施形態の他の変形例を示すもので、図１〜６と同様の部分には同様の符号を付して詳細な説明を省略する。
【００４８】
図１０，１１の変形例では、図１に対応する工程において、絶縁膜２２の上に下から順に導電材層２４、強磁性層２８、トンネルバリア層３０、強磁性層３２、反強磁性層、導電材層３４を形成する。ここで、強磁性層３２と導電材層３４との間の反強磁性層は、前述した反強磁性層２６と同様のもので、強磁性層３２を磁化固定層とするためのものである。
【００４９】
図１０の工程は、図１に対応する工程の後、図８に関して前述したと同様にレジスト層３６ａ〜３６ｃをマスクとする選択的イオンミリング処理により分離溝３８を形成してＴＭＲ素子Ｔａ〜Ｔｃを得る工程であり、導電材層３４ａ，３４ｂ，３４ｃの下に（強磁性層３２ａ，３２ｂ，３２ｃの上に）反強磁性層３３ａ，３３ｂ，３３ｃがそれぞれ存在すると共に強磁性層２８ａ〜２８ｃに共通に導電材層２４が配置された状態になる点で図８の工程とは異なるものである。イオンミリング処理の後、前述したと同様にしてレジスト層３６ａ〜３６ｃを除去する。
【００５０】
図１０の工程では、図２に関して前述したと同様にエッチング終点検出法としてプラズマ発光測定法を用いたり、イオンミリング処理を酸化性又は窒化性雰囲気中で行なうことで各ＴＭＲ素子の側壁にリーク電流低減用の絶縁層を形成したりすることができる。このようにしても、高い精度でエッチング終点を検出可能である。
【００５１】
次に、図３に関して前述したと同様にして基板上面にレジスト層４０ａ，４０ｂを形成する。そして、図１１の工程では、図９に関して前述したと同様にしてレジスト層４０ａ，４０ｂをマスクとする選択的イオンミリング処理により導電材層２４に分離溝４２を絶縁膜２２に達するように形成することにより層２４を分離溝４２により第１及び第２の接続部分（電極層）に分離する。第１の接続部分は、層２４の部分２４ａからなるもので、強磁性層２８ａ，２８ｂを相互接続した状態で残される。第２の接続部分は、層２４の部分２４ｂからなるもので、強磁性層２８ｃに接続された状態で残される。分離溝４２の深さＤは、導電材層２４の上に（強磁性層２８ａ〜２８ｃの下に）反強磁性層が存在しないため、図４の場合に比べて小さくなる。この後、前述したと同様にしてレジスト層４０ａ，４０ｂを除去する。
【００５２】
次に、図５に関して前述したと同様に基板上面に層間絶縁膜４４を形成する。このとき、分離溝４２の段差が低いので、絶縁膜４４には欠陥が発生しにくい。図５に関して前述したと同様にして絶縁膜４４に接続孔４４ａ〜４４ｃを形成した後、図６に関して前述したと同様にして絶縁膜４４の上に配線層４６ａ，４６ｂを形成する。
【００５３】
図１０，１１の変形例に係る製法によれば、図１〜６の実施形態に係る製法と同様に磁気センサの製造歩留りが向上する。また、得られる磁気センサは、図６に示した磁気センサと同様に動作する。
【００５４】
なお、この発明は、上記したような磁気センサに限らず、他の磁気センサ、磁気メモリ、磁気ヘッド等のＴＭＲ素子応用製品の製造にも適用することができる。
【００５５】
【発明の効果】
以上のように、この発明によれば、基板の絶縁性主面に導電材層を介して磁気トンネル接合積層を形成した後、磁気トンネル接合積層に第１の選択エッチング処理を施して磁気トンネル接合部を形成し、導電材層とその上の反強磁性層との積層又は導電材層の単層に第２の選択エッチング処理を施して磁気トンネル接合部の下に電極層を形成するようにしたので、第１の選択エッチング処理ではエッチング終点の検出精度を向上させることができると共に、第２の選択エッチング処理ではレジスト層の寸法精度を向上させることができ、しかも第２の選択エッチング処理では電極層端部の段差を低くして層間絶縁膜の欠陥発生を抑制することができる。従って、ＴＭＲ素子及びその応用製品の製造歩留りが向上する効果が得られる。
【図面の簡単な説明】
【図１】 この発明の一実施形態に係る磁気センサの製法における積層形成工程及びレジスト層形成工程を示す基板断面図である。
【図２】 図１の工程に続くイオンミリング工程及びレジスト除去工程を示す基板断面図である。
【図３】 図２の工程に続くレジスト層形成工程を示す基板断面図である。
【図４】 図３の工程に続くイオンミリング工程及びレジスト除去工程を示す基板断面図である。
【図５】 図４の工程に続く絶縁膜形成工程及び接続孔形成工程を示す基板断面図である。
【図６】 図５の工程に続く配線形成工程を示す基板断面図である。
【図７】 ＴＭＲ素子の接続状況を示す上面図である。
【図８】 図２の工程の変形例を示す基板断面図である。
【図９】 図８の変形例における分離溝形成工程を示す基板断面図である。
【図１０】 図２の工程の他の変形例を示す基板断面図である。
【図１１】 図１０の変形例における分離溝形成工程を示す基板断面図である。
【図１２】 従来の磁気センサの製法における積層形成工程及びレジスト層形成工程を示す基板断面図である。
【図１３】 図１２の工程に続くイオンミリング工程及びレジスト除去工程を示す基板断面図である。
【図１４】 図１３の工程に続くレジスト層形成工程を示す基板断面図である。
【図１５】 図１４の工程に続くイオンミリング工程及びレジスト除去工程を示す基板断面図である。
【図１６】 図１５の工程に続く絶縁膜形成工程及び接続孔形成工程を示す基板断面図である。
【図１７】 図１６の工程に続く配線形成工程を示す基板断面図である。
【符号の説明】
２０：半導体基板、２２：絶縁膜、２４，３４：導電材層、２６，３３ａ〜３３ｃ：反強磁性層、２８，３２：強磁性層、３０：トンネルバリア層、３６ａ〜３６ｃ，４０ａ，４０ｂ：レジスト層、３８，４２：分離溝、４４：絶縁膜、４４ａ〜４４ｃ：接続孔、４６ａ，４６ｂ：配線層、ＡＴａ〜ＡＴｃ：磁気トンネル接合部、Ｔａ〜Ｔｃ：ＴＭＲ素子。
【発明の属する技術分野】
この発明は、磁気センサ等に用いられる磁気トンネル接合素子の製法に関するものである。この後の説明では、磁気トンネル接合素子をＴＭＲ素子と略記する。
【０００２】
【従来の技術】
従来、複数のＴＭＲ素子を備えた磁気センサの製法としては、図１２〜１７に示すものが提案されている（例えば、本願と同一出願人の出願に係る特願平１１−３６８７７６号参照）。
【０００３】
図１２の工程では、シリコン基板１の表面を覆う酸化シリコン膜２の上に下電極層としてのＣｒ層３と、反強磁性層としてのＲｈ−Ｍｎ合金層４と、下強磁性層としてのＮｉ−Ｆｅ合金層５とを順次に重ねてスパッタ法で形成した後、Ｎｉ−Ｆｅ合金層５の上にＡｌ層を形成して酸化することによりトンネルバリア層としてのアルミナ層６を形成し、アルミナ層６の上に上強磁性層としてのＮｉ−Ｆｅ合金／Ｃｏ積層（Ｃｏが下層）７と、上電極層としてのＭｏ層８とを順次に重ねてスパッタ法で形成する。Ｍｏ層８の上には、それぞれ図７の２６ａ，２６ｂに示すような四辺形状のパターンを有するレジスト層９ａ，９ｂを周知のホトリソグラフィ処理により形成する。
【０００４】
次に、図１３の工程では、レジスト層９ａ，９ｂをマスクとする選択的イオンミリング処理により層３〜８の積層に分離溝１０を酸化シリコン膜２に達するように形成することにより該積層を層３〜８の部分３ａ〜８ａからなる第１の積層部分と層３〜８の部分３ｂ〜８ｂからなる第２の積層部分とに分離する。この後、レジスト層９ａ，９ｂを除去する。
【０００５】
図１４の工程では、図１３の工程で得られた第１及び第２の積層部分の上にそれぞれレジスト層９ｃ，９ｄ及びレジスト層９ｅをホトリソグラフィ処理により形成する。レジスト層９ｃ，９ｄ，９ｅのパターンは、図７のＴａ，Ｔｂ，Ｔｃに示すような四辺形状のパターンとする。
【０００６】
図１５の工程では、レジスト層９ｃ〜９ｅをマスクとする選択的イオンミリング処理（又は選択的ウエットエッチング処理）により第１及び第２の積層部分に分離溝１２を層部分４ａ，４ｂに達するように形成することによりＴＭＲ素子Ｔａ，Ｔｂ，Ｔｃを得る。ＴＭＲ素子Ｔａは、分離溝１０で囲まれた層３，４の部分３ａ，４ａと分離溝１２で囲まれた層５〜８の部分５ａ１〜８ａ１との積層からなり、ＴＭＲ素子Ｔｂは、分離溝１０で囲まれた層３，４の部分３ａ，４ａと分離溝１２で囲まれた層５〜８の部分５ａ２〜８ａ２との積層からなる。層部分３ａ，４ａの積層は、ＴＭＲ素子Ｔａ，Ｔｂに共通の電極層であり、ＴＭＲ素子Ｔａ，Ｔｂを相互接続している。ＴＭＲ素子Ｔｃは、分離溝１０で層部分３ａ、４ａから分離された層３，４の部分３ｂ，４ｂと分離溝１２で囲まれた層５〜８の部分５ｂ〜８ｂとの積層からなる。イオンミリング処理の後、レジスト層９ｃ〜９ｅを除去する。
【０００７】
図１６の工程では、ＴＭＲ素子Ｔａ〜Ｔｃ及び分離溝１０，１２を覆って基板上面にスパッタ法により層間絶縁膜としての酸化シリコン膜１３を形成する。そして、選択的イオンミリング処理によりＴＭＲ素子Ｔａ〜ＴｃのＭｏ層８ａ１，８ａ２，８ｂにそれぞれ対応する接続孔１３ａ〜１３ｃを酸化シリコン膜１３に形成する。
【０００８】
図１７の工程では、酸化シリコン膜１３の上に接続孔１３ａ〜１３ｃを覆ってＡｌをスパッタ法で被着した後、その被着層を選択的イオンミリング処理によりパターニングして配線層としてのＡｌ層１４ａ，１４ｂを形成する。Ａｌ層１４ａは、接続孔１３ａを介してＴＭＲ素子ＴａのＭｏ層８ａ１に接続され、Ａｌ層１４ｂは、接続孔１３ｂ，１３ｃを介してＴＭＲ素子Ｔｂ，ＴｃのＭｏ層８ａ２，８ｂを相互接続する。この結果、ＴＭＲ素子Ｔａ〜Ｔｃは、直列接続されたことになる。
【０００９】
【発明が解決しようとする課題】
上記した従来技術によると、図１５の工程で分離溝１２を形成する際に分離溝１０の底部で酸化シリコン膜２がエッチングされるため、分離溝１０の深さＤがエッチング分だけ増大し、分離溝１０の段差が急峻となる。このため、図１６の工程でスパッタ法により酸化シリコン膜１３を形成すると、分離溝１０の開口端の近傍部Ｑで膜欠陥が生じやすく、図１７の工程でＡｌ層１４ｂを形成すると、Ａｌ層１４ｂと層部分４ａとが膜欠陥を介して短絡する不良を生ずることがある。なお、スパッタ法に比べて段差被覆性が良好なＣＶＤ（ケミカル・ベーパー・デポジション）法は、膜欠陥は生じないものの、４００℃程度の処理となり、ＴＭＲ素子が高温に弱いため、酸化シリコン膜１３の形成に適していない。
【００１０】
基板１の表面に酸化シリコン膜２のような透明性の絶縁膜が存在する場合、図１４のホトリソグラフィ処理では、露光条件が安定せず、レジスト層９ｃ〜９ｅの寸法精度が低下したり、分離溝１０内等にレジスト残りが生じたりすることがある。露光条件が安定しない原因は、酸化シリコン膜２の形成時に生ずる膜厚のばらつきに対して分離溝１０の形成時に生ずるオーバーエッチ量のばらつきが加算されることで基板１の面内において分離溝１０直下の膜２の厚さｄが一定とならない（相当にばらつく）ことにある。
【００１１】
図１５のイオンミリング処理では、エッチング終点検出法としてプラズマ発光測定法を用いることが多い。この方法を用いた場合、反強磁性層としてのＲｈ−Ｍｎ合金層４ａ，４ｂの構成原子に基づく発光を検出してイオンミリングを停止する。図１５の工程の前に分離溝１０を形成しておくと、図１５の工程においてＲｈ−Ｍｎ合金層４ａ，４ｂのの露出面積が分離溝１０に相当する分だけ減少するため、発光検出に十分な信号強度が得られず、エッチング終点の検出精度が低下する。従って、アンダーエッチングによりＴＭＲ素子Ｔｂ，Ｔｃ間の短絡を招いたり、オーバーエッチングによりＴＭＲ素子Ｔａ，Ｔｂ間で接続抵抗の増大（更には断線）を招いたりすることがあった。
【００１２】
従来、ＴＭＲ素子の製法としては、磁気トンネル接合積層を選択的イオンミリング処理によりパターニングしてＴＭＲ素子を形成する際に酸化性又は窒化性雰囲気中でイオンミリングを行なうことによりＴＭＲ素子の側壁に酸化物又は窒化物からなる絶縁層を形成してトンネルバリア層の端部にてリーク電流の低減を図るものが知られている（例えば、特開２００１−５２３１６号公報参照）。このようなイオンミリング処理を図１５の工程で採用した場合、酸素又は窒素を含まない雰囲気中でイオンミリングを行なう場合に比べてエッチレートが低下するため、単位時間当りの励起原子の発生量が減少し、発光検出に必要な信号強度が低下する。従って、エッチング終点の検出が一層困難となり、アンダーエッチング又はオーバーエッチングが一層発生しやすくなる。
【００１３】
この発明の目的は、上記のような問題点を解決し、高い製造歩留りを得ることができる新規なＴＭＲ素子の製法を提供することにある。
【００１４】
【課題を解決するための手段】
この発明に係る第１のＴＭＲ素子の製法は、
基板の絶縁性の一主面に導電材層を介して磁気トンネル接合積層を形成する工程であって、前記導電材層の上に下から順に反強磁性層、第１の磁性層、トンネルバリア層及び第２の磁性層を重ねて前記磁気トンネル接合積層を形成するものと、
前記第１の磁性層、前記トンネルバリア層及び前記第２の磁性層を含む積層を所望の素子パターンに従って残存させるように該積層に第１の選択エッチング処理を施すことにより該積層の残存部分からなる磁気トンネル接合部を形成する工程と、
前記磁気トンネル接合部を形成した後、前記導電材層と前記反強磁性層との積層を前記磁気トンネル接合部より広い電極パターンに従って残存させるように該積層に第２の選択エッチング処理を施すことにより該積層の残存部分からなる電極層を前記磁気トンネル接合部の下に形成する工程と
を含むものである。
【００１５】
第１のＴＭＲ素子の製法によれば、第１の磁性層、トンネルバリア層及び第２の磁性層を含む積層に第１の選択エッチング処理を施して磁気トンネル接合部を形成した後、導電材層と反強磁性層との積層に第２の選択エッチング処理を施して磁気トンネル接合部の下に電極層を形成するので、導電材層の下地膜（図１５の酸化シリコン膜２に対応）は、第２の選択エッチング処理時にエッチングされるものの、第１の選択エッチング処理時にはエッチングされず、電極層の端部における段差を低くすることができる。従って、磁気トンネル接合部及び電極層を覆ってスパッタ法で絶縁膜を形成する際に絶縁膜に欠陥が生じにくく、絶縁膜の上に形成される配線層が絶縁膜の欠陥を介して電極層と短絡するような不良を低減することができる。
【００１６】
また、第１の選択エッチング処理では、透明性の下地絶縁膜（図１５の酸化シリコン膜２に対応）をエッチングしないので、基板面内における下地絶縁膜の膜厚ばらつきが低減される。このため、第２の選択エッチング処理において選択マスクとしてのレジスト層を形成するためのホトリソグラフィ処理では、露光条件が安定し、レジスト層の寸法精度が向上すると共にレジスト残りの発生が抑制される。
【００１７】
その上、第１の選択エッチング処理は、導電材層と反強磁性層との積層に分離溝等が存在しない状態で行なわれるので、導電材層と反強磁性層との積層の露出面積が増大する。このため、エッチング終点検出法としてプラズマ発光測定法を用いても、発光検出に十分な信号強度が得られ、エッチング終点の検出精度が向上する。この場合において、エッチング処理として酸化性又は窒化性雰囲気中でイオンミリング処理を行なっても、上記した露出面積の増大により酸素又は窒素の添加に伴う信号強度の低下を補うことができるので、エッチング終点を十分な精度で検出可能となる。従って、アンダーエッチングによるＴＭＲ素子間の短絡やオーバーエッチングによるＴＭＲ素子間の接続抵抗の増大（又は断線）を防止することができる。
【００１８】
この発明に係る第２のＴＭＲ素子の製法は、基板の絶縁性の一主面に導電材層を介して磁気トンネル接合積層を形成する工程であって、前記導電材層の上に下から順に反強磁性層、第１の磁性層、トンネルバリア層及び第２の磁性層を重ねて前記磁気トンネル接合積層を形成するものと、前記磁気トンネル接合積層を所望の素子パターンに従って残存させるように前記磁気トンネル接合積層に第１の選択エッチング処理を施すことにより前記磁気トンネル接合積層の残存部分からなる磁気トンネル接合部を形成する工程と、前記磁気トンネル接合部を形成した後、前記導電材層を前記磁気トンネル接合部より広い電極パターンに従って残存させるように前記導電材層に第２の選択エッチング処理を施すことにより前記導電材層の残存部分からなる電極層を前記磁気トンネル接合部の下に形成する工程とを含み、前記第１の選択エッチング処理ではエッチング処理として酸化性又は窒化性雰囲気中でイオンミリング処理を行なうと共に、このイオンミリング処理中に前記導電材層の構成原子に基づく発光を検出してイオンミリングを停止するものである。
【００１９】
第２のＴＭＲ素子の製法において、磁気トンネル接合積層を形成する工程では、導電材層の上に下から順に第１の磁性層、トンネルバリア層、第２の磁性層及び反強磁性層を重ねて磁気トンネル接合積層を形成してもよい。この場合、磁気トンネル接合部を形成する工程及び電極層を形成する工程は、第２のＴＭＲ素子の製法に関して前述したと同様に実行する。
【００２０】
第２のＴＭＲ素子の製法によれば、磁気トンネル接合積層に第１の選択エッチング処理を施して磁気トンネル接合部を形成した後、導電材層に第２の選択エッチング処理を施して磁気トンネル接合部の下に電極層を形成するので、導電材層の下地膜（図１５の酸化シリコン膜２に対応）は、第２の選択エッチング処理時にエッチングされるものの、第１の選択エッチング処理時にはエッチングされず、電極層の端部における段差を低くすることができる。従って、磁気トンネル接合部及び電極層を覆ってスパッタ法で絶縁膜を形成する際に絶縁膜に欠陥が生じにくく、絶縁膜の上に形成される配線層が絶縁膜の欠陥を介して電極層と短絡するような不良を低減することができる。
【００２１】
また、第１の選択エッチング処理では、透明性の下地絶縁膜（図１５の酸化シリコン膜２に対応）をエッチングしないので、基板面内における下地絶縁膜の膜厚ばらつきが低減される。このため、第２の選択エッチング処理において選択マスクとしてのレジスト層を形成するためのホトリソグラフィ処理では、露光条件が安定し、レジスト層の寸法精度が向上すると共にレジスト残りの発生が抑制される。
【００２２】
その上、第１の選択エッチング処理は、導電材層に分離溝等が存在しない状態で行なわれるので、導電材層の露出面積が増大する。このため、エッチング終点検出法としてプラズマ発光測定法を用いても、発光検出に十分な信号強度が得られ、エッチング終点の検出精度が向上する。この場合において、エッチング処理として酸化性又は窒化性雰囲気中でイオンミリング処理を行なっても、上記した露出面積の増大により酸素又は窒素の添加に伴う信号強度の低下を補うことができるので、エッチング終点を十分な精度で検出可能となる。従って、アンダーエッチングによるＴＭＲ素子間の短絡やオーバーエッチングによるＴＭＲ素子間の接続抵抗の増大（又は断線）を防止することができる。
【００２３】
【発明の実施の形態】
図１〜６は、この発明の一実施形態に係るＴＭＲ素子を備えた磁気センサの製法を示すもので、各々の図に対応する工程（１）〜（６）を順次に説明する。
【００２４】
（１）例えばシリコンからなる半導体基板１０の表面に熱酸化法により酸化シリコンからなる絶縁膜２２を形成する。表面に絶縁膜２２を形成した半導体基板１０の代りに、ガラス又は石英等からなる絶縁性基板を用いてもよい。次に、絶縁膜２２の上には、スパッタ法によりＣｒからなる導電材層２４を１０〜３０ｎｍの厚さに形成する。導電材層２４としては、Ｔｉの単層又はＴｉ層にＣｕ層を重ねた積層等を用いてもよく、あるいはＷ，Ｔａ，Ａｕ，Ｍｏ等の導電性非磁性金属材料を用いてもよい。
【００２５】
次に、導電材層２４の上には、スパッタ法によりＰｔ−Ｍｎ合金からなる反強磁性層２６を３０〜５０ｎｍの厚さに形成する。反強磁性層２６としては、Ｒｈ−Ｍｎ合金、Ｆｅ−Ｍｎ合金等を用いてもよい。この後、反強磁性層２６の上には、スパッタ法によりＮｉ−Ｆｅ合金からなる強磁性層２８を１０ｎｍの厚さに形成する。強磁性層２８としては、Ｎｉ，Ｆｅ，Ｃｏのうちのいずれかの金属、Ｎｉ，Ｆｅ，Ｃｏのうちの２つ以上の金属の合金又は金属間化合物等を用いてもよく、あるいはＮｉ−Ｆｅ合金層２８の下にＣｏ層を敷くなどして積層構造のものを用いてもよい。
【００２６】
次に、強磁性層２８の上には、スパッタ法によりＡｌ層を１〜２ｎｍの厚さに形成する。そして、Ａｌ層に酸化処理を施すことによりアルミナ（酸化アルミニウム）からなるトンネルバリア層３０を形成する。トンネルバリア層３０としては、金属又は半導体を改変した酸化物（例えばＴｉＯｘ，ＳｉＯ２，ＭｇＯ，Ａｌ２Ｏ２＋ＳｉＯ２［サイアロン］）、窒化物（例えばＡｌＮ，Ｓｉ３Ｎ４）、酸化窒化物（例えばＡｌＮ＋Ａｌ２Ｏ３）等を用いてもよい。
【００２７】
次に、トンネルバリア層３０の上には、スパッタ法によりＮｉ−Ｆｅ合金からなる強磁性層３２を２０〜１００ｎｍの厚さに形成する。強磁性層３２としては、強磁性層２８に関して前述したと同様の強磁性層を用いることができる。この後、強磁性層３２の上には、スパッタ法によりＭｏからなる導電材層３４を３０〜６０ｎｍの厚さに形成する。導電材層３４としては、Ｍｏの代りに、導電材層２４に関して前述したと同様の金属材料を用いてもよい。
【００２８】
次に、導電材層３４の上には、それぞれ図７のＴａ，Ｔｂ，Ｔｃに示すような四辺形状のパターンを有するレジスト層３６ａ，３６ｂ，３６ｃをホトリソグラフィ処理により形成する。
【００２９】
（２）レジスト層３６ａ〜３６ｃをマスクとする選択的イオンミリング処理により層２８〜３４の積層に分離溝３８を反強磁性層２６に達するように形成することにより磁気トンネル接合部ＡＴａ，ＡＴｂ，ＡＴｃを得る。磁気トンネル接合部ＡＴａは、分離溝３８で囲まれた層２８〜３４の部分２８ａ〜３４ａの積層からなり、磁気トンネル接合部ＡＴｂは、分離溝３８で囲まれた層２８〜３４の部分２８ｂ〜３４ｂの積層からなり、磁気トンネル接合部ＡＴｃは、分離溝３８で囲まれた層２８〜３４の部分２８ｃ〜３４ｃの積層からなる。層２４，２６の積層は、磁気トンネル接合部ＡＴａ〜ＡＴｃに共通に配置されている。
【００３０】
イオンミリング処理は、一例として、
Ａｒ流量：４ｓｃｃｍ
圧力：２．０×１０−４Ｔｏｒｒ
角度：０〜６０度
パワー：５００Ｖ、１９０ｍＡ
の条件で行なうことができる。エッチング終点の検出法としては、プラズマ発光測定法を用い、反強磁性層２６の構成原子に基づく発光を検出してイオンミリングを停止する。反強磁性層２６の露出面積が大きいため、発光検出に十分な信号強度が得られ、エッチング終点を高精度で検出可能である。この場合、イオンミリング処理は、酸化性又は窒化性雰囲気中で行ない、各磁気トンネル接合部の側壁に酸化物または窒化物からなる絶縁層を形成して各トンネルバリア層の端部にてリーク電流の低減を図るようにしてもよい。このようにしても、エッチング終点を高精度で検出可能である。
【００３１】
イオンミリング処理の後、レジスト層３６ａ〜３６ｃを除去する。レジスト除去は、例えばＯ２プラズマによるアッシング処理を施した後、有機剥離液を用いた薬液処理を施すことにより行なうことができる。なお、独立のレジスト除去工程を設ける代りに、イオンミリング処理中に同時にレジスト層３６ａ〜３６ｃを除去するようにしてもよい。
【００３２】
（３）基板上面には、図７の２６ａ，２６ｂに示すような四辺形状のパターンを有するレジスト層４０ａ，４０ｂをホトリソグラフィ処理により形成する。レジスト層４０ａは、磁気トンネル接合部ＡＴａ，ＡＴｂを覆うように形成し、レジスト層４０ｂは、磁気トンネル接合部ＡＴｃを覆うように形成する。
【００３３】
ホトリソグラフィ処理では、透明性の絶縁膜２２が導電材層２４及び反強磁性層２６の積層（不透明層）で覆われているので、露光条件が安定し、レジスト層４０ａ，４０ｂの寸法精度が向上すると共にレジスト残りの発生が抑制される。
【００３４】
（４）レジスト層４０ａ，４０ｂをマスクとする選択的イオンミリング処理により層２４，２６の積層に分離溝４２を絶縁膜２２に達するように形成することにより該積層を分離溝４２により第１及び第２の接続部分（電極層）に分離して磁気トンネル接合部ＡＴａ〜ＡＴｃにそれぞれ対応するＴＭＲ素子Ｔａ〜Ｔｃを得る。第１の接続部分は、層２４、２６の部分２４ａ、２６ａの積層からなるもので、ＴＭＲ素子Ｔａ，Ｔｂを相互接続した状態で残される。第２の接続部分は、層２４、２６の部分２４ｂ、２６ｂの積層からなるもので、ＴＭＲ素子Ｔｃに接続された状態で残される。分離溝４２の深さＤは、イオンミリングによるエッチング深さに相当するもので、図１５の場合のように増大しない。従って、分離溝４２の段差を低く抑えることができる。なお、イオンミリング処理は、先に例示したのと同様の条件で行なうことができ、レジスト層４０ａ，４０ｂは、レジスト層３６ａ〜３６ｃの場合と同様の除去処理で除去する。
【００３５】
（５）基板上面には、ＴＭＲ素子Ｔａ〜Ｔｃ及び分離溝３８，４２を覆ってスパッタ法により酸化シリコンからなる層間絶縁膜４４を形成する。図４に示したように分離溝４２の段差が低いので、絶縁膜４４は、分離溝４２の開口端の近傍部Ｑで膜欠陥が発生しにくい。この後、選択的イオンミリング処理によりＴＭＲ素子Ｔａ〜Ｔｃの導電材層３４ａ〜３４ｃにそれぞれ対応する接続孔４４ａ〜４４ｃを絶縁膜４４に形成する。
【００３６】
（６）絶縁膜４４の上には、接続孔４４ａ〜４４ｃを覆ってスパッタ法によりＡｌ等の配線用金属を被着すると共にその被着層を選択的イオンミリング処理（又は選択的ウエットエッチング処理）によりパターニングして配線層４６ａ，４６ｂを形成する。配線層４６ａは、接続孔４４ａを介してＴＭＲ素子Ｔａの導電材層３４ａに接続され、配線層４６ｂは、接続孔４４ｂ，４４ｃを介してＴＭＲ素子Ｔｂ，Ｔｃの導電材層３４ｂ，３４ｃを相互接続する。この結果、ＴＭＲ素子Ｔａ〜Ｔｃは、直列接続されたことになる。図７は、ＴＭＲ素子Ｔａ〜Ｔｃの接続状況を示すもので、図６は、図７のＸ−Ｘ’線断面に対応する。
【００３７】
図６の工程では、分離溝４２の開口端の近傍部Ｑにおいて絶縁膜４４の欠陥の発生が抑制されるため、配線層４６ｂが反強磁性層２６ａと短絡するような不良を低減することができる。
【００３８】
上記した実施形態の製法によれば、図２の工程でエッチング終点を高精度で検出できること、図３の工程でレジスト層を寸法精度よく形成できること、図４の工程で分離溝４２の段差を低くして図５の工程で絶縁膜４４の欠陥発生を抑制できること等の理由により磁気センサの製造歩留りが向上する。
【００３９】
図６に示す磁気センサにおいて、ＴＭＲ素子Ｔａ〜Ｔｃの動作は同様であり、代表として素子Ｔａの動作を説明する。反強磁性層２６ａは、強磁性層２８ａの磁化の向きを固定すべく作用するので、強磁性層２８ａは、磁化固定層となる。一方、強磁性層３２ａは、磁化の向きが自由であり、磁化自由層となる。
【００４０】
導電材層（電極層）２４ａ，３４ａ間に一定の電流を流した状態において基板２０の平面内に外部磁界を印加すると、磁界の向きと強さに応じて強磁性層２８ａ，３２ａ間で磁化の相対角度が変化し、このような相対角度の変化に応じて電極層２４ａ，３４ａ間の電気抵抗値が変化する。従って、このような電気抵抗値の変化に基づいて磁界検出を行なうことができる。
【００４１】
図８，９は、上記した実施形態の変形例を示すもので、図１〜６と同様の部分には同様の符号を付して詳細な説明を省略する。
【００４２】
図８の工程は、図１の工程の後、レジスト層３６ａ〜３６ｃをマスクとして選択的イオンミリング処理を行なう工程であり、分離溝３８を導電材層２４に達するように深く形成する点で図２の工程とは異なるものである。この場合、ＴＭＲ素子Ｔａ，Ｔｂ，Ｔｃは、分離溝３８で囲まれた層２６の部分２６ａ１，２６ａ２，２６ｂをそれぞれ含み、これらの層部分２６ａ１，２６ａ２，２６ｂに共通に導電材層２４が配置された状態となる。イオンミリング処理の後、前述したと同様にしてレジスト層３６ａ〜３６ｃを除去する。
【００４３】
図８の工程では、図２に関して前述したと同様にエッチング終点検出法としてプラズマ発光測定法を用いたり、イオンミリング処理を酸化性又は窒化性雰囲気中で行なうことで各ＴＭＲ素子の側壁にリーク電流低減用の絶縁層を形成したりすることができる。このようにしても、高い精度でエッチング終点を検出可能である。
【００４４】
次に、図３に関して前述したと同様にして基板上面にレジスト層４０ａ，４０ｂを形成する。そして、図９の工程では、レジスト層４０ａ，４０ｂをマスクとする選択的イオンミリング処理により導電材層２４に分離溝４２を絶縁膜２２に達するように形成することにより層２４を分離溝４２により第１及び第２の接続部分（電極層）に分離する。第１の接続部分は、層２４の部分２４ａからなるもので、反強磁性層２６ａ１，２６ａ２を相互接続した状態で残される。第２の接続部分は、層２４の部分２４ｂからなるもので、反強磁性層２６ｂに接続された状態で残される。分離溝４２の深さＤは、図８の工程で反強磁性層２６をエッチングしたため、図４の場合に比べて小さくなる。この後、前述したと同様にしてレジスト層４０ａ，４０ｂを除去する。
【００４５】
次に、図５に関して前述したと同様に基板上面に層間絶縁膜４４を形成する。このとき、分離溝４２の段差が低いので、絶縁膜４４には欠陥が発生しにくい。図５に関して前述したと同様にして絶縁膜４４に接続孔４４ａ〜４４ｃを形成した後、図６に関して前述したと同様にして絶縁膜４４の上に配線層４６ａ，４６ｂを形成する。
【００４６】
図８，９の変形例に係る製法によれば、図１〜６の実施形態に係る製法と同様に磁気センサの製造歩留りが向上する。また、得られる磁気センサは、図６に示した磁気センサと同様に動作する。
【００４７】
図１０，１１は、図１〜６に関して前述した実施形態の他の変形例を示すもので、図１〜６と同様の部分には同様の符号を付して詳細な説明を省略する。
【００４８】
図１０，１１の変形例では、図１に対応する工程において、絶縁膜２２の上に下から順に導電材層２４、強磁性層２８、トンネルバリア層３０、強磁性層３２、反強磁性層、導電材層３４を形成する。ここで、強磁性層３２と導電材層３４との間の反強磁性層は、前述した反強磁性層２６と同様のもので、強磁性層３２を磁化固定層とするためのものである。
【００４９】
図１０の工程は、図１に対応する工程の後、図８に関して前述したと同様にレジスト層３６ａ〜３６ｃをマスクとする選択的イオンミリング処理により分離溝３８を形成してＴＭＲ素子Ｔａ〜Ｔｃを得る工程であり、導電材層３４ａ，３４ｂ，３４ｃの下に（強磁性層３２ａ，３２ｂ，３２ｃの上に）反強磁性層３３ａ，３３ｂ，３３ｃがそれぞれ存在すると共に強磁性層２８ａ〜２８ｃに共通に導電材層２４が配置された状態になる点で図８の工程とは異なるものである。イオンミリング処理の後、前述したと同様にしてレジスト層３６ａ〜３６ｃを除去する。
【００５０】
図１０の工程では、図２に関して前述したと同様にエッチング終点検出法としてプラズマ発光測定法を用いたり、イオンミリング処理を酸化性又は窒化性雰囲気中で行なうことで各ＴＭＲ素子の側壁にリーク電流低減用の絶縁層を形成したりすることができる。このようにしても、高い精度でエッチング終点を検出可能である。
【００５１】
次に、図３に関して前述したと同様にして基板上面にレジスト層４０ａ，４０ｂを形成する。そして、図１１の工程では、図９に関して前述したと同様にしてレジスト層４０ａ，４０ｂをマスクとする選択的イオンミリング処理により導電材層２４に分離溝４２を絶縁膜２２に達するように形成することにより層２４を分離溝４２により第１及び第２の接続部分（電極層）に分離する。第１の接続部分は、層２４の部分２４ａからなるもので、強磁性層２８ａ，２８ｂを相互接続した状態で残される。第２の接続部分は、層２４の部分２４ｂからなるもので、強磁性層２８ｃに接続された状態で残される。分離溝４２の深さＤは、導電材層２４の上に（強磁性層２８ａ〜２８ｃの下に）反強磁性層が存在しないため、図４の場合に比べて小さくなる。この後、前述したと同様にしてレジスト層４０ａ，４０ｂを除去する。
【００５２】
次に、図５に関して前述したと同様に基板上面に層間絶縁膜４４を形成する。このとき、分離溝４２の段差が低いので、絶縁膜４４には欠陥が発生しにくい。図５に関して前述したと同様にして絶縁膜４４に接続孔４４ａ〜４４ｃを形成した後、図６に関して前述したと同様にして絶縁膜４４の上に配線層４６ａ，４６ｂを形成する。
【００５３】
図１０，１１の変形例に係る製法によれば、図１〜６の実施形態に係る製法と同様に磁気センサの製造歩留りが向上する。また、得られる磁気センサは、図６に示した磁気センサと同様に動作する。
【００５４】
なお、この発明は、上記したような磁気センサに限らず、他の磁気センサ、磁気メモリ、磁気ヘッド等のＴＭＲ素子応用製品の製造にも適用することができる。
【００５５】
【発明の効果】
以上のように、この発明によれば、基板の絶縁性主面に導電材層を介して磁気トンネル接合積層を形成した後、磁気トンネル接合積層に第１の選択エッチング処理を施して磁気トンネル接合部を形成し、導電材層とその上の反強磁性層との積層又は導電材層の単層に第２の選択エッチング処理を施して磁気トンネル接合部の下に電極層を形成するようにしたので、第１の選択エッチング処理ではエッチング終点の検出精度を向上させることができると共に、第２の選択エッチング処理ではレジスト層の寸法精度を向上させることができ、しかも第２の選択エッチング処理では電極層端部の段差を低くして層間絶縁膜の欠陥発生を抑制することができる。従って、ＴＭＲ素子及びその応用製品の製造歩留りが向上する効果が得られる。
【図面の簡単な説明】
【図１】 この発明の一実施形態に係る磁気センサの製法における積層形成工程及びレジスト層形成工程を示す基板断面図である。
【図２】 図１の工程に続くイオンミリング工程及びレジスト除去工程を示す基板断面図である。
【図３】 図２の工程に続くレジスト層形成工程を示す基板断面図である。
【図４】 図３の工程に続くイオンミリング工程及びレジスト除去工程を示す基板断面図である。
【図５】 図４の工程に続く絶縁膜形成工程及び接続孔形成工程を示す基板断面図である。
【図６】 図５の工程に続く配線形成工程を示す基板断面図である。
【図７】 ＴＭＲ素子の接続状況を示す上面図である。
【図８】 図２の工程の変形例を示す基板断面図である。
【図９】 図８の変形例における分離溝形成工程を示す基板断面図である。
【図１０】 図２の工程の他の変形例を示す基板断面図である。
【図１１】 図１０の変形例における分離溝形成工程を示す基板断面図である。
【図１２】 従来の磁気センサの製法における積層形成工程及びレジスト層形成工程を示す基板断面図である。
【図１３】 図１２の工程に続くイオンミリング工程及びレジスト除去工程を示す基板断面図である。
【図１４】 図１３の工程に続くレジスト層形成工程を示す基板断面図である。
【図１５】 図１４の工程に続くイオンミリング工程及びレジスト除去工程を示す基板断面図である。
【図１６】 図１５の工程に続く絶縁膜形成工程及び接続孔形成工程を示す基板断面図である。
【図１７】 図１６の工程に続く配線形成工程を示す基板断面図である。
【符号の説明】
２０：半導体基板、２２：絶縁膜、２４，３４：導電材層、２６，３３ａ〜３３ｃ：反強磁性層、２８，３２：強磁性層、３０：トンネルバリア層、３６ａ〜３６ｃ，４０ａ，４０ｂ：レジスト層、３８，４２：分離溝、４４：絶縁膜、４４ａ〜４４ｃ：接続孔、４６ａ，４６ｂ：配線層、ＡＴａ〜ＡＴｃ：磁気トンネル接合部、Ｔａ〜Ｔｃ：ＴＭＲ素子。
Claims (4)
- 基板の絶縁性の一主面に導電材層を介して磁気トンネル接合積層を形成する工程であって、前記導電材層の上に下から順に反強磁性層、第１の磁性層、トンネルバリア層及び第２の磁性層を重ねて前記磁気トンネル接合積層を形成するものと、
前記第１の磁性層、前記トンネルバリア層及び前記第２の磁性層を含む積層を所望の素子パターンに従って残存させるように該積層に第１の選択エッチング処理を施すことにより該積層の残存部分からなる磁気トンネル接合部を形成する工程と、
前記磁気トンネル接合部を形成した後、前記導電材層と前記反強磁性層との積層を前記磁気トンネル接合部より広い電極パターンに従って残存させるように該積層に第２の選択エッチング処理を施すことにより該積層の残存部分からなる電極層を前記磁気トンネル接合部の下に形成する工程と
を含む磁気トンネル接合素子の製法。 - 前記第１の選択エッチング処理ではエッチング処理として酸化性又は窒化性雰囲気中でイオンミリング処理を行なうと共に、このイオンミリング処理中に前記反強磁性層の構成原子に基づく発光を検出してイオンミリングを停止する請求項１記載の磁気トンネル接合素子の製法。
- 基板の絶縁性の一主面に導電材層を介して磁気トンネル接合積層を形成する工程であって、前記導電材層の上に下から順に反強磁性層、第１の磁性層、トンネルバリア層及び第２の磁性層を重ねて前記磁気トンネル接合積層を形成するものと、
前記磁気トンネル接合積層を所望の素子パターンに従って残存させるように前記磁気トンネル接合積層に第１の選択エッチング処理を施すことにより前記磁気トンネル接合積層の残存部分からなる磁気トンネル接合部を形成する工程と、
前記磁気トンネル接合部を形成した後、前記導電材層を前記磁気トンネル接合部より広い電極パターンに従って残存させるように前記導電材層に第２の選択エッチング処理を施すことにより前記導電材層の残存部分からなる電極層を前記磁気トンネル接合部の下に形成する工程とを含み、
前記第１の選択エッチング処理ではエッチング処理として酸化性又は窒化性雰囲気中でイオンミリング処理を行なうと共に、このイオンミリング処理中に前記導電材層の構成原子に基づく発光を検出してイオンミリングを停止する磁気トンネル接合素子の製法。 - 基板の絶縁性の一主面に導電材層を介して磁気トンネル接合積層を形成する工程であって、前記導電材層の上に下から順に第１の磁性層、トンネルバリア層、第２の磁性層及び反強磁性層を重ねて前記磁気トンネル接合積層を形成するものと、
前記磁気トンネル接合積層を所望の素子パターンに従って残存させるように前記磁気トンネル接合積層に第１の選択エッチング処理を施すことにより前記磁気トンネル接合積層の残存部分からなる磁気トンネル接合部を形成する工程と、
前記磁気トンネル接合部を形成した後、前記導電材層を前記磁気トンネル接合部より広い電極パターンに従って残存させるように前記導電材層に第２の選択エッチング処理を施すことにより前記導電材層の残存部分からなる電極層を前記磁気トンネル接合部の下に形成する工程とを含み、
前記第１の選択エッチング処理ではエッチング処理として酸化性又は窒化性雰囲気中でイオンミリング処理を行なうと共に、このイオンミリング処理中に前記導電材層の構成原子に基づく発光を検出してイオンミリングを停止する磁気トンネル接合素子の製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001288809A JP3918484B2 (ja) | 2001-09-21 | 2001-09-21 | 磁気トンネル接合素子の製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001288809A JP3918484B2 (ja) | 2001-09-21 | 2001-09-21 | 磁気トンネル接合素子の製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003101103A JP2003101103A (ja) | 2003-04-04 |
| JP3918484B2 true JP3918484B2 (ja) | 2007-05-23 |
Family
ID=19111391
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001288809A Expired - Fee Related JP3918484B2 (ja) | 2001-09-21 | 2001-09-21 | 磁気トンネル接合素子の製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3918484B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103359683A (zh) * | 2013-07-10 | 2013-10-23 | 华中科技大学 | 一种mtj纳米柱阵列的制备方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006209816A (ja) * | 2005-01-25 | 2006-08-10 | Hitachi Global Storage Technologies Netherlands Bv | 磁気抵抗効果型ヘッドの製造方法 |
| US7639456B2 (en) | 2005-10-06 | 2009-12-29 | Hitachi Global Storage Technologies Netherlands B.V. | Double mill process for patterning current perpendicular to plane (CPP) magnetoresistive devices to minimize barrier shorting and barrier damage |
| JP2011134977A (ja) | 2009-12-25 | 2011-07-07 | Renesas Electronics Corp | 半導体装置および半導体装置の製造方法 |
-
2001
- 2001-09-21 JP JP2001288809A patent/JP3918484B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103359683A (zh) * | 2013-07-10 | 2013-10-23 | 华中科技大学 | 一种mtj纳米柱阵列的制备方法 |
| CN103359683B (zh) * | 2013-07-10 | 2016-01-20 | 华中科技大学 | 一种mtj纳米柱阵列的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003101103A (ja) | 2003-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7212002B2 (ja) | 超伝導集積回路の製作のためのシステムおよび方法 | |
| CN110462857B (zh) | 用于制造超导集成电路的系统和方法 | |
| US10266950B2 (en) | Process for NiFe fluxgate device | |
| US6764960B2 (en) | Manufacture of composite oxide film and magnetic tunneling junction element having thin composite oxide film | |
| KR20020079503A (ko) | 자기 메모리 형성 방법 | |
| JP3951902B2 (ja) | 磁気トンネル接合素子の製法と磁気トンネル接合装置 | |
| JP3918612B2 (ja) | 磁気トンネル接合素子の製法と磁気トンネル接合装置 | |
| JP3918484B2 (ja) | 磁気トンネル接合素子の製法 | |
| JP3843827B2 (ja) | 磁気トンネル接合素子とその製法 | |
| JP3888168B2 (ja) | 磁気トンネル接合素子の製法 | |
| US6746875B2 (en) | Magnetic memory and method of its manufacture | |
| JP2007158361A (ja) | 磁気トンネル接合素子の製法 | |
| US6710421B2 (en) | Semiconductor devices and methods for manufacturing the same | |
| JP2003198007A (ja) | トンネル接合の作製方法及びトンネル接合素子 | |
| JPH08250481A (ja) | 半導体装置及び絶縁膜ドライエッチング方法 | |
| JPH10209521A (ja) | 磁気抵抗素子を有する半導体装置 | |
| JP2011066310A (ja) | 薄膜抵抗素子、および、その製造方法 | |
| JPH06224489A (ja) | 抵抗装置およびその製造方法 | |
| JPH0945765A (ja) | 多層配線構造を有する半導体装置の製造方法 | |
| CN111725392A (zh) | 高性能磁阻传感器的制造 | |
| JPH0621233A (ja) | 半導体装置およびその製造方法 | |
| JPH09260486A (ja) | 半導体装置及びその製造方法 | |
| JPS61214451A (ja) | 半導体装置の配線形成法 | |
| JPH0582511A (ja) | 半導体素子およびその製造方法 | |
| JP2003023068A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041118 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061027 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061107 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061227 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20061227 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070123 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070205 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120223 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130223 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140223 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |