CN111725392A - 高性能磁阻传感器的制造 - Google Patents

高性能磁阻传感器的制造 Download PDF

Info

Publication number
CN111725392A
CN111725392A CN202010149203.2A CN202010149203A CN111725392A CN 111725392 A CN111725392 A CN 111725392A CN 202010149203 A CN202010149203 A CN 202010149203A CN 111725392 A CN111725392 A CN 111725392A
Authority
CN
China
Prior art keywords
layer
hard mask
sensor
contact
sensor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010149203.2A
Other languages
English (en)
Inventor
马克·艾斯勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
NXP BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP BV filed Critical NXP BV
Publication of CN111725392A publication Critical patent/CN111725392A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/09—Magnetoresistive devices
    • G01R33/093—Magnetoresistive devices using multilayer structures, e.g. giant magnetoresistance sensors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/0052—Manufacturing aspects; Manufacturing of single devices, i.e. of semiconductor magnetic sensor chips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/09—Magnetoresistive devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/09—Magnetoresistive devices
    • G01R33/096—Magnetoresistive devices anisotropic magnetoresistance sensors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/09—Magnetoresistive devices
    • G01R33/098—Magnetoresistive devices comprising tunnel junctions, e.g. tunnel magnetoresistance sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/32—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying conductive, insulating or magnetic material on a magnetic film, specially adapted for a thin magnetic film
    • H01F41/34—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying conductive, insulating or magnetic material on a magnetic film, specially adapted for a thin magnetic film in patterns, e.g. by lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N59/00—Integrated devices, or assemblies of multiple devices, comprising at least one galvanomagnetic or Hall-effect element covered by groups H10N50/00 - H10N52/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Hall/Mr Elements (AREA)
  • Magnetic Heads (AREA)

Abstract

一种方法包括在形成于衬底上的磁阻(MR)结构层上方沉积硬掩模层，所述硬掩模层由钨或基于钨的组合物形成。在所述硬掩模层上方沉积光刻胶层并且图案化所述光刻胶层以暴露所述硬掩模层的第一部分。执行第一蚀刻过程以去除所述硬掩模层的所述第一部分并暴露所述MR结构层的第二部分，并且执行干法蚀刻过程以去除所述MR结构层的所述第二部分并产生MR传感器结构。在所述干法蚀刻过程之后，剩下包括所述MR传感器结构和所述硬掩模层的硬掩模区段的复合结构，所述硬掩模区段覆盖所述MR传感器结构。另外可以形成围绕所述复合结构的由保护性介电材料层形成的间隔物。

Description

高性能磁阻传感器的制造
技术领域
本发明总体上涉及磁场传感器。更具体地说，本发明涉及高性能磁阻传感器的稳健制造。
背景技术
磁场传感器系统在各种商业、工业和汽车应用中用于测量磁场以实现速度和方向感测、角度感测、接近感测等目的。磁场传感器可以基于半导体材料(例如，霍尔传感器(Hall sensor)、磁阻器等)和铁磁材料(例如，铁磁磁阻器和磁通控制器(flux guide))。
发明内容
根据本发明的第一方面，提供一种方法，包括：
在形成于衬底上的磁阻(MR)结构层上方沉积硬掩模层，所述硬掩模层由钨或基于钨的组合物形成；
在所述硬掩模层上方沉积光刻胶层；
图案化所述光刻胶层以暴露所述硬掩模层的第一部分；
执行第一蚀刻过程以去除所述硬掩模层的所述第一部分并暴露所述MR结构层的第二部分；以及
执行干法蚀刻过程以去除所述MR结构层的所述第二部分并产生MR传感器结构，其中在所述干法蚀刻过程之后，剩下包括所述MR传感器结构和所述硬掩模层的硬掩模区段的复合结构，所述硬掩模区段覆盖所述MR传感器结构。
根据一个或多个实施例，所述第一蚀刻过程是反应性离子蚀刻过程。
根据一个或多个实施例，所述反应性离子蚀刻过程利用六氟化硫等离子体或碳氟化合物等离子体。
根据一个或多个实施例，所述第一蚀刻过程产生所述硬掩模层的挥发性副产品，并且所述第一蚀刻过程防止所述副产品再沉积在所述光刻胶层的边缘处。
根据一个或多个实施例，另外包括在执行所述第一蚀刻过程之后并且在执行(144)所述干法蚀刻过程之前，去除所述光刻胶层的剩余部分。
根据一个或多个实施例，所述干法蚀刻过程是利用惰性气体的离子束蚀刻或离子铣削过程。
根据一个或多个实施例，另外包括：
在所述复合结构上沉积接触层；
构造所述接触层以在所述复合结构的接触区域处形成导电触点，所述导电触点被配置成连接到另一个MR传感器结构，并且所述硬掩模区段在所述接触区域处插置于所述导电触点与所述MR传感器结构之间，其中所述构造操作包括从所述复合结构的非接触区域去除所述接触层和所述硬掩模区段以在所述非接触区域处暴露所述MR传感器结构。
根据一个或多个实施例，另外包括：
在所述沉积所述接触层之前，在所述复合结构上方沉积阻挡层，所述阻挡层包括钛组合物；以及
构造所述阻挡层，使得所述阻挡层的一部分在所述接触区域处保持插置于所述硬掩模区段与所述接触层之间，其中所述构造所述阻挡层包括从所述复合结构的所述非接触区域去除所述阻挡层。
根据一个或多个实施例，在执行所述干法蚀刻过程之后，所述方法另外包括：
在所述复合结构上方沉积保护层；以及
执行第三蚀刻过程以去除所述保护层，其中响应于所述第三蚀刻过程，所述复合结构的顶表面从所述保护层暴露，并且间隔物由所述保护层的剩余部分形成，所述间隔物围绕所述复合结构的侧壁。
根据一个或多个实施例，所述沉积所述保护层包括利用等离子体增强化学气相沉积过程(PECVD)来形成所述保护层。
根据一个或多个实施例，在执行所述第三蚀刻过程之后，所述方法另外包括：
在所述复合结构上方沉积接触层，其中围绕所述复合结构的所述侧壁的所述间隔物提供所述MR传感器结构与所述接触层之间的物理隔离；
构造所述接触层以在所述复合结构的接触区域处形成导电触点，所述导电触点被配置成连接到另一个MR传感器结构，并且所述硬掩模区段在所述接触区域处插置于所述导电触点与所述MR传感器结构之间，其中所述构造操作包括从所述复合结构的非接触区域去除所述接触层和所述硬掩模区段以在所述非接触区域处暴露所述MR传感器结构。
根据本发明的第二方面，提供一种方法，包括：
在形成于衬底上的磁阻(MR)结构层上方沉积硬掩模层，所述硬掩模层由钨或基于钨的组合物形成；
在所述硬掩模层上方沉积光刻胶层；
图案化所述光刻胶层以暴露所述硬掩模层的第一部分；
执行第一蚀刻过程以去除所述硬掩模层的所述第一部分并暴露所述MR结构层的第二部分；
在所述第一蚀刻过程之后去除所述光刻胶层的剩余部分；以及
在去除所述光刻胶层的所述剩余部分之后，使用惰性气体执行离子束蚀刻过程以去除所述MR结构层的所述第二部分并产生MR传感器结构，其中在所述干法蚀刻过程之后，剩下包括所述MR传感器结构和所述硬掩模层的硬掩模区段的复合结构，所述硬掩模区段覆盖所述MR传感器结构。
根据一个或多个实施例，所述第一蚀刻过程是反应性离子蚀刻过程。
根据一个或多个实施例，另外包括：
在所述复合结构上沉积接触层；以及
构造所述接触层以在所述复合结构的接触区域处形成导电触点，所述导电触点被配置成连接到另一个MR传感器结构，并且所述硬掩模区段在所述接触区域处插置于所述导电触点与所述MR传感器结构之间，其中所述构造操作包括从所述复合结构的非接触区域去除所述接触层和所述硬掩模区段以在所述非接触区域处暴露所述MR传感器结构。
根据一个或多个实施例，在执行所述离子束刻蚀过程之后，所述方法另外包括：
在所述复合结构上方沉积保护层；以及
执行第三蚀刻过程以去除所述保护层，其中响应于所述第三蚀刻过程，所述复合结构的顶表面从所述保护层暴露，并且间隔物由所述保护层的剩余部分形成，所述间隔物围绕所述复合结构的侧壁。
根据一个或多个实施例，在执行所述第三蚀刻过程之后，所述方法另外包括：
在所述复合结构上方沉积接触层，其中围绕所述复合结构的所述侧壁的所述间隔物提供所述MR传感器结构与所述接触层之间的物理隔离；
构造所述接触层以在所述复合结构的接触区域处形成导电触点，所述导电触点被配置成连接到另一个MR传感器结构，并且所述硬掩模区段在所述接触区域处插置于所述导电触点与所述MR传感器结构之间，其中所述构造操作包括从所述复合结构的非接触区域去除所述接触层和所述硬掩模区段以在所述非接触区域处暴露所述MR传感器结构。
根据本发明的第三方面，提供一种磁场传感器，包括：
复合结构，所述复合结构形成于衬底上，所述复合结构包括：
磁阻(MR)传感器结构；以及
硬掩模区段，所述硬掩模区段在所述MR传感器结构的接触区域处覆盖所述MR传感器结构，所述硬掩模区段由钨或基于钨的组合物形成，其中在所述MR传感器结构的非接触区域处，所述MR传感器结构上不存在所述硬掩模区段，使得所述MR传感器结构在所述非接触区域处从所述硬掩模区段暴露；以及
导电触点，所述导电触点形成于所述接触区域处，使得所述硬掩模区段插置于导所述电触点与所述MR传感器结构之间，所述导电触点被配置成连接到另一个MR传感器结构。
根据一个或多个实施例，所述MR传感器结构包括以下之一：各向异性磁阻(AMR)传感器结构、巨磁阻(GMR)传感器结构和隧道磁阻(TMR)传感器结构。
根据一个或多个实施例，另外包括阻挡层(176)，所述阻挡层(176)在所述接触区域处插置于所述硬掩模区段与所述导电触点之间，其中在所述MR传感器结构的所述非接触区域处，所述MR传感器结构上不存在所述阻挡层。
根据一个或多个实施例，另外包括间隔物，所述间隔物完全围绕所述MR传感器结构的侧壁和所述硬掩模区段。
附图说明
附图用于进一步示出各个实施例并用于解释全部根据本发明的各种原理和优点，在附图中，贯穿单独的视图，相同的附图标记指代相同的元件或功能上类似的元件，附图不一定按比例绘制，并且附图连同以下详细说明结合到本说明书中并形成本说明书的一部分。
图1以简化和代表性的形式示出了磁场传感器的俯视图；
图2示出了根据现有技术方法的处于初始磁阻(MR)传感器制作阶段的结构的局部侧视图；
图3示出了处于随后的制作阶段的图2的结构的局部侧视图；
图4示出了处于随后的制作阶段的图3的结构的局部侧视图；
图5示出了处于初始磁阻(MR)传感器制作阶段的另一个结构的局部侧视图；
图6示出了处于随后的磁阻(MR)传感器制作阶段的图5的结构的局部侧视图；
图7示出了处于随后的磁阻(MR)传感器制作阶段的图6的结构的局部侧视图；
图8示出了图7的表现出由现有技术的磁阻(MR)传感器制作方法引起的制造缺陷的结构的局部侧视图；
图9示出了处于随后的处理阶段的图8的结构的另一个局部侧视图；
图10示出了表现出由现有技术的磁阻(MR)传感器制作方法引起的制造缺陷的另一个结构的局部侧视图；
图11示出了处于随后的处理阶段的图10的结构的另一个局部侧视图；
图12示出了根据实施例的磁阻传感器制作过程的流程图；
图13示出了根据图12的磁阻传感器制作过程的处于初始处理阶段的结构的局部侧视图；
图14示出了处于随后的处理阶段的图13的结构的局部侧视图；
图15示出了处于随后的处理阶段的图14的结构的局部侧视图；
图16示出了处于随后的处理阶段的图15的结构的局部侧视图；
图17示出了处于随后的处理阶段的图16的结构的局部侧视图；
图18示出了处于随后的处理阶段的图17的结构的局部侧视图；
图19示出了图18的结构的接触区域的局部侧视图；
图20示出了图18的结构的非接触区域的局部侧视图；
图21示出了处于随后的处理阶段的图20的结构的局部侧视图；
图22示出了处于随后的处理阶段的图21的结构的局部侧视图；
图23示出了根据另一个实施例的处于中间处理阶段的结构的局部侧视图；
图24示出了根据又另一个实施例的处于中间处理阶段的另一个结构的局部侧视图；
图25示出了处于随后的处理阶段的图24的结构的局部侧视图；
图26示出了处于随后的处理阶段的图25的结构的局部侧视图；
图27示出了根据另一个实施例的处于中间处理阶段的结构的局部侧视图；
图28示出了处于随后的处理阶段的图27的结构的局部侧视图；
图29示出了处于随后的处理阶段的图28的结构的局部侧视图；并且
图30示出了处于随后的处理阶段的图29的结构的局部侧视图。
具体实施方式
总的来说，本公开涉及磁场传感器和高性能磁阻(MR)传感器的稳健制造。更具体地说，制造方法需要使用干法蚀刻技术对一个或多个磁性层进行精确的图案化，同时减少制造缺陷、制造工具的交叉污染和制造成本。所公开的方法可以实现用于制造高性能AMR(各向异性磁阻)、GMR(巨磁阻)、TMR(隧道磁阻)传感器等的高成品率晶圆制作过程。一个或多个磁性层的精确蚀刻可以实现磁性区域较小的致密MR结构的制造，所述致密MR结构可以结合到具有多个全电桥架构和半电桥架构的传感器系统中。以此方式，可以例如通过使用梯度技术来实现很大程度上不受高磁扰动磁场影响的MR传感器的制造。
提供本公开的目的在于以使能方式进一步解释根据本发明的至少一个实施例。提供本公开的目的还在于增强对本公开的发明性原理和优点的理解和认识，而不是以任何方式对本发明进行限制。本发明仅由所附权利要求限定，包括本申请未决期间所作的任何修改以及所发布的那些权利要求的所有等同物。
应当理解，对如第一和第二、顶部和底部等关系术语(如果有的话)的使用仅用于将实体或动作彼此区分，而不一定需要或暗示这种实体或动作之间的任何这种实际关系或顺序。此外，可以使用各种阴影和/或影线来示出附图中的一些附图，以便区分在各个结构层内产生的不同元件。可以利用当前和即将到来微制作技术——沉积、图案化、蚀刻等——来产生结构层内的这些不同元件。因此，尽管在图示中利用了不同的阴影和/或影线，但是结构层内的不同元件可以由同一种材料形成。
图1以简化和代表性的形式示出了在衬底21上形成的磁场传感器20的俯视图。在此例子中，磁场传感器20包括传感器电桥，并且更具体地说，具有多个传感器分支22、24、26、28的惠斯通电桥配置。每个传感器分支22、24、26、28包括能够响应于外部施加的磁场38而改变其电阻值的各向异性磁阻(AMR)传感器结构30、32、34、36。MR传感器结构30、32、34、36中的每个传感器结构可以包括以蛇形方式连接的多个磁阻指状物或条37，以最大化灵敏度并且最小化传感器占用面积。应当理解，MR传感器结构30、32、34、46可以包括任何数量的以蛇形布置连接的磁阻材料的条37。另外，可以将构成磁场传感器20的传感器元件的可替换的配置实施为MR传感器结构30、32、34、36。
在此例子中，MR传感器结构30、32、34、36的条37中的每个条包括呈例如镍铁(NiFe)条形式的磁性层。NiFe条37的合适朝向可以使MR传感器结构30、32、34、36对外部磁场38的灵敏度最大化和/或实现传感器特性的线性化，特别是对于关于敏感磁场方向的速度传感器。尽管本文中提到了AMR感测元件，但是可替换的实施例可以包括能够检测磁场的隧道磁阻(TMR)感测元件、巨磁阻(GMR)感测元件等。
传感器分支22、28串联耦合以形成惠斯通传感器电桥的第一半，并且传感器分支24、26串联耦合以形成惠斯通传感器电桥的第二半。传感器分支22、24的接合点40电连接到第一输入端，例如第一键合焊盘42。传感器分支26、28的接合点44电连接到第二输入端，例如第二键合焊盘46。传感器分支22、28之间的接合点48电连接到第一输出端，例如第三键合焊盘50，并且传感器分支24、26的接合点52电连接到第二输出端，例如第四键合焊盘54。在图1中并且在随后的附图中通过亮点画图案表示形成接合点40、44、48、52的导电接触材料以及耦合到第一键合焊盘42、第二键合焊盘46、第三键合焊盘40和第四键合焊盘52的导电迹线。
另外可以观察到，导电接触材料(通过亮点画图案表示)也以总体蛇形的配置互连NiFe条37。接触材料将条37电互连的这些区域在本文中称为接触区域56。相反，不存在接触材料使得NiFe条37从接触材料暴露的区域在其中称为非接触区域58。
如本领域的技术人员已知的，MR传感器结构30、32、34、36被配置成通过响应于外部磁场38而改变其电阻值来检测外部施加的磁场38。磁场传感器的惠斯通电桥配置在输出端(例如，第三键合焊盘50与第四键合焊盘54)之间产生电压输出VOUT，其中电压输出响应于传感器分支22、24、26、28的电阻变化而变化如下：
Figure BDA0002401472380000091
在等式(1)中，VIN表示输入端(例如第一键合焊盘42与第二键合焊盘46)之间的电压输入。术语Rnn表示传感器在分支22、24、26、28处的电阻，其中下标“nn”指示特定的传感器分支22、24、26、28。
对于准确度高、偏移电压低且对高磁扰动场具有抗扰性的高性能磁阻传感器(例如，AMR、GMR、TMR)，需要精确地图案化磁性层以形成MR传感器结构(例如，此例子中的NiFe条37)。图2至图11展示了现有处理技术和可能响应于这些处理技术而发生的缺陷。根据本文详细讨论的实施例，随后的图12至图30展示了用于制作磁阻传感器(例如，磁场传感器20)的方法，所述方法可以减少制作缺陷的可能性并且能够制造MR传感器结构致密且磁性区域较小的高性能磁阻传感器。
现在参考图2，图2示出了根据现有技术方法的处于初始磁阻(MR)传感器制作阶段62的结构60的局部侧视图。在此例子中，可以在硅衬底66上沉积或热生长介电层64(例如，氧化物或氮化物)。可替换的是，可以在包含专用集成电路(ASIC)的互补金属氧化物半导体(CMOS)衬底(未示出)上形成介电层。方法另外需要沉积磁阻结构层68(例如，NiFe组合物)、沉积和构造光刻胶材料(未示出)、湿法蚀刻磁阻结构层68以形成MR传感器结构70以及剥离光刻胶材料。
图3示出了处于随后的制作阶段72的图2的结构60的局部侧视图。在此例子中，可以在MR传感器结构70上方和介电层64的暴露部分上方沉积阻挡层74，并且然后可以在阻挡层74上方沉积接触层76。在一些架构中，阻挡层74可以是钛钨(TiW)组合物，并且接触层76可以是铝铜组合物。阻挡层74将MR传感器结构70与接触层76分离。在不存在阻挡层74的情况下，在热处理期间，来自接触层76的铝可能扩散到MR传感器结构70中。因此，铝可能污染MR传感器结构70，这可能降低传感器性能。
方法另外需要沉积和构造光刻胶材料(未示出)，从而通过例如反应性离子蚀刻(RIE)过程来蚀刻接触层76以在MR传感器结构的各种特征之间(例如，在MR传感器结构70之间，到键合焊盘等)形成电触点78。之后，可以剥离光刻胶，并使用湿法蚀刻过程选择性地去除阻挡层74，剩余的接触材料(例如，电触点)充当硬掩模。
图4示出了处于随后的制作阶段80的图3的结构60的局部侧视图。方法另外需要沉积钝化层82、沉积和构造光刻胶(未示出)、蚀刻钝化层以适当地暴露可以用于形成键合焊盘的电触点78以及剥离剩余的光刻胶。在一些实例中，此后可以对MR传感器结构70进行退火。
图2至图4中展示的现有技术方法包括湿法蚀刻磁阻结构层68以形成MR传感器结构70。湿蚀刻涉及使用液态化学品或蚀刻剂来去除材料层。蚀刻中的临界尺寸(CD)通常定义为可以使用给定过程蚀刻的最小特征。不幸的是，湿法蚀刻可能产生相对较差的临界尺寸控制。具体地说，在湿法蚀刻中，CD控制可能受反应物到达相对较厚的光刻胶掩模开口内的表面的能力或底切的量限制。对于较小且密集定位的MR传感器结构，较差的临界尺寸控制尤其成问题。因此，已经尝试了用干法蚀刻过程代替湿法蚀刻过程以改进临界尺寸控制。在干法蚀刻中，蚀刻剂或惰性气体的离子用于去除材料层。
现在参考5，图5示出了处于中间磁阻(MR)传感器制作阶段86的位于非接触区域58中的另一个结构84的局部侧视图。在此例子中，已经在硅衬底66上沉积或热生长了介电层64，已经在介电层64上沉积了MR结构层68(例如，NiFe组合物)，并且已经在MR结构层68上沉积并适当地构造了光刻胶材料(未示出)。此后，MR结构层68经历干法蚀刻过程(如离子束蚀刻或离子铣削)以形成MR传感器结构70(示出了一个MR传感器结构)。非反应性干法蚀刻(如离子束蚀刻或离子铣削)的主要问题是在形貌边缘可能再沉积溅射蚀刻的材料。也就是说，在离子束的入射角较小的情况下(即，相对于MR结构层68的表面，射束角接近或约为90°)，在MR传感器结构70的侧壁处可能发生金属颗粒的再沉积。可以通过以高射束入射角(即显著小于90°的射束角，例如，约30-60°)引导离子束来将残留物从经过图案化的结构清除，从而减少溅射蚀刻材料的再沉积。然而，干法蚀刻过程是非选择性的。选择性差的或非选择性的蚀刻过程将去除顶层(在此例子中为磁阻结构层68)，但是蚀刻过程还将攻击下面的材料(在此例子中为介电层64)。因此，以高入射角引导离子束可能导致过蚀刻状况，其中在下面的介电层64中产生台阶88，或者甚至可能发生蚀刻不足状况。
图6示出了处于随后的磁阻(MR)传感器制作阶段90的图5的结构84的局部侧视图。在此例子中，已经在MR传感器结构70上方和介电层64的暴露部分上方沉积了阻挡层74。另外，已经在阻挡层74上方沉积了接触层76。
图7示出了处于随后的磁阻(MR)传感器制作阶段92的图6的结构84的局部侧视图。再次，方法另外需要沉积和构造光刻胶材料(未示出)，从而通过例如反应性离子蚀刻(RIE)过程通过位于在阻挡层74中的蚀刻停止层来蚀刻接触层76。此后，可以剥离光刻胶。在阶段92处，示出了结构84的非接触区域94。为了使电流能够流过MR传感器结构70，必须在非接触区域94处去除此阻挡层74。因此，可以使用湿法蚀刻过程在一个或多个非接触区域94处选择性地去除阻挡层74，其中剩余的接触材料76(例如，电触点)充当硬掩模。
参考图8和9，图8示出了图7的表现出由现有技术的磁阻(MR)传感器制作方法引起的制造缺陷96的结构84的局部侧视图，并且图9示出了在去除阻挡层74之后图8的结构84的另一个局部侧视图。已经观察到，MR结构层68可能由于以下而从下面的介电层64提离或剥离：由台阶88的高度引起的应力或因干法蚀刻MR结构层68以形成MR传感器结构70引起的蚀刻不足、阻挡层74的压缩应力和在干法蚀刻接触层76之后金属在升高的温度下(例如，当剥离光刻胶时)的热膨胀。这导致缺陷问题、成品率损失、潜在的工具交叉污染和高制造成本。
在NiFe MR传感器结构70的边缘处发生剥离的主要原因是由阻挡层74产生的应力分布。此应力分布取决于阻挡层74的厚度的几何因子，NiFe MR传感器结构70的厚度以及通过MR结构层68的离子束蚀刻产生的台阶88的高度。对于低纵横比(例如，阻挡层74的厚度除以MR结构层68的厚度和台阶88的高度的总和)，沿着晶圆表面的压缩应力在MR传感器结构70的边缘处大大减小，并且可能另外形成拉伸应力区域。这种状况减少界面粘附能，所述界面粘附能可能使MR传感器结构70从下面的介电层64剥离。
此剥离问题还可能与(由NiFe组合物形成的)MR传感器结构70与下面的介电层64的粘附力相对较差——与含钛或含钽阻挡层74对NiFe MR传感器结构70的粘附力显著更好相比——有关。一些现有技术在MR结构层68下方利用粘附层(例如，钽或氮化钽组合物)，以避免NiFe MR传感器结构70从下面的介电层64提离或剥离。然而，此方法的缺点是在NiFe/钽界面处产生死磁性层、寄生的平行传导以及钽相互扩散到NiFe中(这导致所得MR传感器的性能大大下降)。
参考图10和11，图10示出了表现出由现有技术的磁阻(MR)传感器制作方法引起的制造缺陷100的另一个结构98的局部侧视图，并且图11示出了在去除光刻胶掩模102之后的图10的结构的另一个局部侧视图。在此例子中，制造缺陷100需要在非反应性干法蚀刻过程期间在光刻胶掩模102的侧壁104处再沉积MR结构层68。在去除光刻胶掩模102之后，围栏106。
如上文所提及的，低纵横比(例如，阻挡层74的厚度除以MR结构层68的厚度与台阶88的高度之和)可能导致在NiFe MR传感器结构70的边缘处发生剥离。可以通过增加阻挡层74的厚度来增加纵横比。然而，因为应力通常随着阻挡层74的厚度(例如，TiW膜厚度)的增加而增加，所以此解决方案可能不是实用的解决方案。NiFe MR结构层68的厚度由传感器性能决定和给定，并且因此无法通过改变所述厚度来增加纵横比。因此，一种方法可以是降低台阶88的高度以增加纵横比。可以通过减少蚀刻时间来降低台阶88的高度或减少蚀刻不足。然而，将蚀刻时间减少到适合于降低台阶88的高度的水平可能会导致在光刻胶掩模102的侧壁104处存在未清除的再沉积的MR结构层68，并且在去除光刻胶掩模102之后，剩下围栏106。围栏106的形貌可能导致缺陷性和可靠性问题。
总而言之，使用图2至图4所展示的湿法蚀刻过程去除MR结构层68导致较差的临界尺寸控制。如图5至图9所展示的，用干法蚀刻过程代替湿法蚀刻过程可以改进临界尺寸控制。然而，为了防止磁阻材料的再沉积进行的持续时间长且射束入射角高的干法蚀刻过程导致大台阶88。此大台阶88不利地增加了制造缺陷的可能性，并且具体地说，至少部分地由于台阶88的高度而引起的应力而产生的磁阻材料的提离或剥离。如图10至图11中另外展示的，较短的干法蚀刻过程可以降低台阶88的高度。然而，较短的蚀刻时间增加了在光刻胶掩模102的侧壁104上再沉积磁阻材料的可能性以及在去除光刻胶掩模102之后形成围栏106的可能性。
以下描述的实施例实施干法蚀刻过程(例如，离子束蚀刻过程或离子铣削)以改进对磁阻结构层的临界尺寸控制，同时避免磁阻材料的提离或剥离和/或磁阻材料的再沉积的问题，所述问题可能以其它方式导致缺陷问题、成品率损失、可靠性降低、潜在的工具交叉污染和高制造成本。
参考图12，图12示出了根据一个实施例的磁阻(MR)传感器制作过程110的流程图。MR传感器制作过程110可以被实施以制作磁场传感器20。因此，应当参考图1，同时结合以下描述。尽管结合磁场传感器20的制作讨论了制作过程110，但是应当理解，磁场传感器可以具有大于或小于所示量的MR传感器结构30、32、34、36，磁阻材料(例如，NiFe组合物)的条37等。另外，磁场传感器可以被配置成检测沿一个或多个正交方向的外部施加的磁场。
在MR传感器制作过程110的框112处，提供衬底，所述衬底具有形成于其上的磁阻结构层。在框114处，在MR结构层上方沉积硬掩模层。在框116处，在硬掩模层上方沉积光刻胶层，并且在框118处，根据设计布局适当地图案化光刻胶层以暴露硬掩模层的一部分。
结合制作过程110的过程框112、114、116、118参考图13，图13示出了根据MR传感器制作过程110的处于初始处理阶段122的结构120的局部侧视图。可以在硅衬底126上沉积或热生长介电层124(例如，氧化物或氮化物)以形成图1的衬底21。可替换的是，可以在包含专用集成电路(ASIC)的互补金属氧化物半导体(CMOS)衬底(未示出)上形成氧化物层。在介电层124上沉积有磁阻结构层128。磁阻结构层128可以由如被称为坡莫合金的NiFe组合物(例如，组合物Ni80Fe20)等磁性材料形成。因此，根据制作过程110的框112，提供衬底21，所述衬底21具有沉积在其上的MR结构层128。
根据制作过程110的框114，在MR结构层128上方沉积硬掩模层130。在实施例中，硬掩模层130可以由钨(W)或基于钨的组合物(如钛钨(TiW)组合物或氮化钨组合物)形成。如将在以下所讨论的，钨、钛钨组合物或氮化钨组合物的硬掩模层130是优选的，因为其可以在随后的湿法蚀刻过程中容易地去除而不损坏下面的MR结构层128。现有技术的制作方法已经尝试实施钽(Ta)硬掩模层。然而，可能无法获得对NiFe组合物具有选择性且不会污染MR结构层128的钽蚀刻过程。此后，根据框116，在硬掩模层130上沉积光刻胶层132，并且根据框118，通过例如光刻适当地图案化所述光刻胶层132，以暴露硬掩模层130的部分134。
返回参考制作过程110(图12)，在框136处，执行蚀刻过程以去除硬掩模层130的暴露部分134，并由此暴露磁阻结构层128的部分。
现在结合制作过程110的过程框136参考图14，图14示出了处于随后的处理阶段138的图13的结构120的局部侧视图。在一些实施例中，可以执行反应性离子蚀刻过程以去除硬掩模层130的暴露部分134(图13)。反应性离子蚀刻过程可以利用碳氟化合物(例如，CF4)等离子体、六氟化硫(SF6)等离子体或将不蚀刻下面的MR结构层128的任何其它合适的化学反应性等离子体。如此，暴露了MR结构层128的部分140。在可替换的实施例中，可以在框136处执行使用例如液态过氧化氢(H2O2)的湿法蚀刻过程，以去除硬掩模层130的暴露部分134(图13)。再次，硬掩模层130可以由可以容易地通过使用过氧化氢的湿法刻蚀过程去除，而不会损坏下面的MR结构层128的钨(W)或钛钨(TiW)组合物形成。
返回参考制作过程110(图12)，在框142处，去除或剥离剩余的光刻胶层132(图14)。在去除光刻胶层132之后，执行框144。在框144处，执行干法蚀刻过程以去除MR结构层128的暴露部分140(图14)并产生磁阻传感器结构(例如，图1的相应的MR传感器结构30、32、34、36的NiFe条37)。
结合制作过程110的过程框142、144参考图15，图15示出了处于随后的处理阶段144的图14的结构120的局部侧视图。如所示出的，已经根据框142剥离了光刻胶层132(图14)，使得暴露了经过图案化的硬掩模层130。另外，已经去除磁阻结构层128的部分140(图14)以形成MR传感器结构。在所示出的例子中，MR传感器结构包括MR传感器结构30、32、34、36(图1)之一的相邻的NiFe条37。为简单起见，在图15中仅示出了两个NiFe条37。如此，结构120的NiFe条37仅表示图1的MR传感器结构30、32、34、36的一小部分。
在离子束蚀刻过程之后，剩下复合结构148，所述复合结构148包括MR传感器结构(例如，NiFe条37)和覆盖NiFe条37中的每个NiFe条的硬掩模层130的硬掩模区段150。在一些实施例中，干法蚀刻过程(例如，离子束蚀刻或离子铣削)利用惰性气体，如氩气(Ar)、氪气(Kr)或另一种合适的惰性气体。可以选择惰性气体，因为惰性气体将不与或仅最低限度地与下面的衬底(例如，介电层124)反应，使得不发生化学反应。相反，由于反应性气体(例如，碳、氢和/或氧组合物)可能与下面的衬底反应(这可能导致不利的可靠性问题)，所以反应性气体对于磁阻结构层的干法蚀刻而言是不令人期望的。
可以用于形成光刻胶层132的典型光刻胶的厚度可以为基于钨的硬掩模层130的厚度的三十倍。在图15中可以观察到，通过将显著更薄的硬掩模层130而不是相对较厚的光刻胶层132(图14)用作掩模进行的离子束蚀刻对MR结构层128进行图案化在很大程度上防止了围栏(例如，图11的围栏106)的再沉积和形成。与不包括硬掩模层130的现有技术方法相比，这使对介电层124的轻度过蚀刻能够产生显著更小的台阶152。台阶152的显著较小的高度有效地减少了如上文所讨论的应力，以在很大程度上消除NiFe条37的提离或剥离的可能性。
返回参考制作过程110(图12)，在一些实施例中，在过程框144之后，制作过程110继续框156。在过程框156处，在衬底21的表面上方和在复合结构148上方沉积保护层，并且在过程框158处，执行另一个蚀刻过程以去除保护层的部分。因此，在此蚀刻过程之后，由保护层的剩余部分形成围绕复合结构的侧壁的间隔物。
结合制作过程110的过程框156参考图16，图16示出了处于随后的处理阶段160的图15的结构120的局部侧视图。如所示出的，在衬底21的表面上方和复合结构148上方沉积保护层162。在此例子中，保护层162可以以足以完全包封复合结构148的厚度沉积。可以利用如氮化硅材料、氧化硅材料、原硅酸四乙酯(TEOS)、氧化物等介电材料来形成保护层162。可以利用等离子体增强化学气相沉积过程(PECVD)来沉积保护层162。相对于例如快速热化学气相沉积(RTCVD)，PECVD被认为是低温(例如，250-400℃)沉积过程。为了避免例如钛从硬掩模区段150向外扩散到NiFe条37中(这可能以其它方式不利地影响装置性能和成品率)，例如在250℃到300℃下进行的低温PECVD可能是令人期望的。
结合制作过程110的过程框158参考图17，图17示出了处于随后的处理阶段164的图16的结构120的局部侧视图。如所示出的，已经蚀刻保护层162以去除保护层162。可以利用毯式蚀刻过程用例如碳氟化合物(CF4)来蚀刻保护层162。可以以合适的持续时间的蚀刻速率执行毯式蚀刻，以去除大部分保护层162并暴露复合结构148的顶表面166(例如，硬掩模区段150的顶部)，同时留下保护层162的围绕复合结构148的侧壁154的剩余部分。因此，在过程框158处执行蚀刻之后，由保护层162的剩余部分形成围绕侧壁154的间隔物168。更具体地说，在毯式蚀刻过程之后，保护层162保持围绕侧壁154以产生间隔物168，所述间隔物168位于衬底21的介电层124的紧邻侧壁154的顶表面上，并从介电层124的顶表面竖直延伸以另外围绕硬掩模区段150。如将在以下所讨论的，间隔物168可以有助于有效地将NiFe条37与上覆的阻挡层分离以消除在现有技术方法中可能发生的NiFe条37的提离或剥离(在图8至图9中示出)。
返回参考制作过程110(图12)，在过程框158之后，制作过程110继续框170。在框170处，在一些实施例中，衬底21的表面上方、复合结构148上方以及间隔物168上方沉积阻挡层。接下来，在过程框172处，在阻挡层上方沉积接触层。
结合过程框170、172参考图18，图18示出了处于随后的处理阶段174的图17的结构120的局部侧视图。如所示出的，已经根据过程框170在衬底21的表面上方、复合结构148上方以及间隔物168上方沉积了阻挡层176。另外，此后，已经根据过程框172在阻挡层176上方(并且因此在复合结构148上方以及在间隔物168上方)沉积了接触层178。
在一些实施例中，阻挡层176可以是氮化钛(TiN)组合物或任选地钛钨(TiW)组合物。接触层178可以是如铝铜(AlCu)组合物等电阻率低的导电材料。在其它实施例中，省略了阻挡层(例如，阻挡层176)。硬掩模区段150、间隔物168和阻挡层176的组合将NiFe条37与接触层76隔离。在无此隔离的情况下，来自接触层76的铝可能在热处理期间扩散到NiFe条37中，这可能降低传感器性能。另外，间隔物168的存在可以使结构120的形貌更加平缓以促进应力降低。仍另外，间隔物168可以在以下讨论的可能对NiFe组合物不具选择性的(即，如果NiFe组合物放置成在侧壁154处与TiN阻挡层176直接接触，则NiFe会被损坏)的随后的蚀刻过程和/或灰化过程期间保护NiFe条37。
返回到传感器制作过程110(图12)，在过程框170、172处沉积阻挡层176和接触层178之后，制作过程110继续框180。在过程框180处，选择性地构造(即，蚀刻)接触层178和阻挡层176。
结合过程框180参考图19和图20，图19示出了图18的结构120的接触区域56的局部侧视图，并且图20示出了图18的结构120的非接触区域58的局部侧视图。应当回顾，结合磁场传感器20(图1)的制作描述了MR传感器制作过程110。如上文所定义的，接触区域56是接触材料(例如，此例子中的接触层178)电互连NiFe条37的区域。相反，非接触区域58是已经去除接触材料(例如，此例子中的接触区域178)使得NiFe条从接触层178暴露的区域。在例子中，构造需要使用例如光刻胶掩模和反应性离子蚀刻过程来蚀刻接触层178。此后，可以使用湿法蚀刻过程来构造阻挡层176，其中剩余的接触层178充当硬掩模。接触层178可以另外适当地构造成形成键合焊盘、到磁场传感器20的键合焊盘的导电迹线等。间隔物166和硬掩模区段150在对NiFe不具选择性的反应性离子蚀刻过程期间将NiFe条37与接触层178和阻挡层176隔离。
在图19中，已经适当地蚀刻了接触层178和阻挡层176以形成导电触点182。也就是说，阻挡层176的部分184在接触区域56处保持插置于硬掩模区段150与导电触点182之间。因此，在接触区域56处发生一对NiFe条37通过导电硬掩模区段150、阻挡层176的部分184和导电触点182进行的电互连。为简单起见，在图19中仅示出了一个接触区域56。然而，如图1所示出的，磁场传感器20可以包括多个接触区域56，所述多个接触区域56将单独的NiFe条37互连以形成传感器分支22、24、26、28的MR传感器结构30、32、34、36。
在图20中，已经适当地蚀刻了接触层178和阻挡层176，以在非接触区域58处暴露硬掩模区段150。因此，在非接触区域58处，NiFe条37未通过硬掩模区段150、阻挡层176的部分184直接物理互连。再次，如图1所示出的，磁场传感器20可以包括从接触层178暴露以检测外部磁场38的多个非接触区域58。
返回到传感器制作过程110(图12)，在过程框180处选择性蚀刻接触层178和阻挡层176之后，执行框186。在框186处，蚀刻从接触层和阻挡层暴露的硬掩模层。
结合过程框186参考图21，图21示出了处于随后的处理阶段188的图20的结构120的局部侧视图。在图21中，已经适当地构造了硬掩模区段150以在非接触区域58处从NiFe条37去除硬掩模区段150(图20)。例如，可以沉积和图案化光刻胶材料(未示出)，并且可以使用例如湿法蚀刻过程蚀刻硬掩模区段150。此后，将光刻胶材料从结构120剥离。由于台阶152的高度相对较小和/或存在间隔物168，因此使用反应性干法蚀刻过程以及随后的灰化过程来蚀刻接触层178以去除光刻胶材料不太可能导致NiFe条37从衬底21的下面的介电层124提离或剥离。在另一个实施例中，在将钨或钛钨组合物用于硬掩模层的情况下，可以在非接触区域58处使用湿法蚀刻过程蚀刻硬掩模区段150。如此，不需要光刻胶材料，因为用过氧化氢进行的湿法蚀刻将不蚀刻任何接触材料(例如，AlCu)、介电间隔物168或介电层124。
返回到传感器制作过程110(图12)，在过程框186处去除从接触层178和阻挡层176暴露的硬掩模区段150之后，可以执行框190。在框190处，可以在结构上方沉积钝化层。制作过程110可以继续本文未明确描述的另外的操作。这些另外的操作可以包括在键合焊盘上方的钝化上开口，退火NiFe材料，沉积、图案化和固化晶圆涂层，晶圆级测试和校准，分割，封装等。这些另外的操作在图12中通过省略号表示。此后，传感器制作过程110结束。
结合过程框190参考图22，图22示出了处于随后的处理阶段192的图21的结构120的局部侧视图。在图22中，示出了已经在非接触区域58处沉积在NiFe条37上方的钝化层194。当然，也可以在接触区域56(在图19中表示)上方沉积钝化层194。钝化层194可以是如氮化硅或氧化硅和氮化硅双层等可以用于保护半导体表面的保护材料。
因此，MR传感器制作过程110(图12)的操作可以实现磁性区域较小的密集定位的MR结构的稳健制造，所述密集定位的MR结构可以结合到具有例如多个全电桥架构和半电桥架构的传感器系统中。具体地说，可以对磁阻材料执行干法蚀刻以改进临界尺寸控制。另外，将相对较薄的钨或钛钨组合物的硬掩模层(代替常规的较厚的光刻胶层)用于干法蚀刻MR材料可以减少过蚀刻到下面的介电衬底，以产生显著更小的台阶高度，并且由此有效降低应力，以便在很大程度上消除MR结构的提离或剥离的可能性。另外，薄的硬掩模层(代替常规的较厚光刻胶层)在很大程度上防止MR材料的再沉积。仍另外，包括间隔物进一步降低MR结构的提离或剥离可能性，隔离MR材料以限制材料(例如，来自接触材料的铝)扩散到MR材料中的可能性，并在对MR材料组合物不具选择性的随后的蚀刻过程和光刻胶剥离期间保护MR材料。尽管MR传感器制作过程110包括硬掩模层和间隔物两者以实现稳健制造，但是可替换的实施例可能需要仅使用硬掩模层或仅使用间隔物，如以下所讨论的。
图23示出了根据另一个实施例的处于中间处理阶段198的结构196的局部侧视图。已经根据MR传感器制作过程110(图12)的过程框112、114、116、118、136、142、144和170并且放弃执行间隔物形成过程框156、158制作了结构196。如此，结构196包括具有沉积或热生长于其上的介电层124的硅衬底126、磁阻条37和硬掩模区段150的复合结构148以及在所述复合结构148上沉积的阻挡层176。MR传感器制作过程110的随后操作可能需要沉积接触层(过程框172)、构造接触层和阻挡层(过程框180)、蚀刻硬掩模层(过程框186)以及沉积钝化层(过程框190)，如上文详细时论的。
图24至图26展示了包括间隔物但不使用硬掩模层的制作过程。首先参考图24，图24示出了根据又另一个实施例的处于中间处理阶段202的另一个结构200的局部侧视图。已经根据MR传感器制作过程110的过程框112、116、118、144、156并且放弃执行与硬掩模有关的过程框(例如，过程框114、136、142)制作了结构200。在过程框144处蚀刻MR结构层之后，可以去除光刻胶层。如此，结构200包括具有沉积或热生长于其上的介电层124的硅衬底126，以及沉积在磁阻条37上方的保护层162。
图25示出了处于随后的处理阶段204的图24的结构200的局部侧视图。在阶段204处，已经根据MR传感器制作过程110的过程框158(图12)适当地蚀刻了保护层162，以形成间隔物168。
图26示出了处于随后的处理阶段206的图25的结构200的局部侧视图。在形成间隔物168之后，MR传感器制作过程110的随后操作可能需要沉积阻挡层176(过程框170)、沉积接触层178(过程框172)、构造接触层和阻挡层(过程框180)以及沉积钝化层(过程框190)，如上文所详细讨论的。
因此，MR传感器制作过程110的执行使得能够实施干法蚀刻过程(例如，离子束蚀刻过程或离子铣削)以改进对磁阻结构层的临界尺寸控制，同时避免磁阻材料的提离或剥离和/或磁阻材料的再沉积的问题，所述问题可能以其它方式导致缺陷问题、成品率损失、可靠性降低、潜在的工具交叉污染和高制造成本。应当理解，图12中所描绘的过程框中的某些过程框可以彼此并行执行或与执行其它过程并行执行。此外，在实现基本相同的结果的同时，可以修改图12中所描绘的过程框的特定顺序。因此，此类修改旨在包括于本发明主题的范围内。
先前的讨论主要针对AMR磁场传感器的制作。再次，MR传感器制作过程110(图12)可以适用于其它磁阻技术，例如TMR、GMR等。以下讨论的图27至图30展示了与隧道磁阻(TMR)结构相关联的制作过程。
现在参考图27，图27示出了根据另一个实施例的处于中间处理阶段210的结构208的局部侧视图。已经根据MR传感器制作过程110(图12)的过程框112、114、116、118、136、142、144制作了结构210。在此例子中，在过程框112处，提供衬底212，所述衬底212具有沉积于其上的底部电极214，以及形成于底部电极层214上的磁阻结构层216。在此例子中，磁阻结构层216包括由绝缘体层(通常称为隧道结222)分离的磁性层218、220(其中一个磁性层是自由层，并且其中另一个磁性层可以是固定层/参考层)。固定层可以被固定以具有参考磁化，并且自由层是“自由的”以对所施加的磁场进行响应(即，感测)。根据MR传感器制作过程110(图12)的过程框，在框144的干法蚀刻过程之后剩下复合结构224，复合结构224中的每个复合结构包括MR传感器结构226(通常称为TMR堆叠)和覆盖在MR传感器结构226的硬掩模层的硬掩模区段228。
图28示出了处于随后的处理阶段230的图27的结构208的局部侧视图。在阶段230处，已经根据MR传感器制作过程110(图12)的框156通过PECVD沉积在复合结构224、底部电极层214和衬底212的暴露部分上方沉积了保护层232(例如，电介质，如氮化物、氧化物或TEOS)。
图29示出了处于随后的处理阶段233的图28的结构208的局部侧视图。在阶段233处，已经根据框158用例如CF4毯式蚀刻保护层232，以形成围绕复合结构224的间隔物234，并暴露复合结构224的顶表面236。
图30示出了处于随后的处理阶段238的图29的结构208的局部侧视图。在阶段238处，已经根据框172在结构208上方沉积了导电接触层，并且已经根据MR传感器制作过程110(图12)的框180构造了导电接触层以形成导电触点，所述导电触点在其中称为顶部电极240。
TMR磁场传感器可能不具有上文结合AMR磁场传感器描述的缺陷问题。然而，执行MR传感器制作过程110以制造TMR传感器使得能够减少掩模层的数量。与传统的处理技术相比，在TMR堆叠的顶部不需要通孔。因此，MR传感器制作过程110可以被实施以制作TMR磁场传感器，从而降低过程复杂度(相对于现有技术的TMR传感器制作过程)并因此减少制造成本。
本文公开的实施例需要磁场传感器和高性能磁阻(MR)传感器的稳健制造。一种方法的实施例包括：在形成于衬底上的磁阻(MR)结构层上方沉积硬掩模层，所述硬掩模层由钨或钛钨组合物形成；在所述硬掩模层上方沉积光刻胶层；图案化所述光刻胶层以暴露所述硬掩模层的第一部分；执行第一蚀刻过程以去除所述硬掩模层的所述第一部分并暴露所述MR结构层的第二部分；以及执行干法蚀刻过程以去除所述MR结构层的所述第二部分并产生MR传感器结构，其中在所述干法蚀刻过程之后，剩下包括所述MR传感器结构和所述硬掩模层的硬掩模区段的复合结构，所述硬掩模区段覆盖所述MR传感器结构。
一种方法的另一个实施例包括：在形成于衬底上的磁阻(MR)结构层上方沉积硬掩模层，所述硬掩模层由钨或钛钨组合物形成；在所述硬掩模层上方沉积光刻胶层；图案化所述光刻胶层以暴露所述硬掩模层的第一部分；执行第一蚀刻过程以去除所述硬掩模层的所述第一部分并暴露所述MR结构层的第二部分；在所述第一蚀刻过程之后去除所述光刻胶层的剩余部分；以及在去除光所述光刻胶层的所述剩余部分之后，使用惰性气体执行离子束蚀刻过程以去除所述MR结构层的所述第二部分并产生MR传感器结构，其中在所述干法蚀刻过程之后，剩下包括所述MR传感器结构和所述硬掩模层的硬掩模区段的复合结构，所述硬掩模区段覆盖所述MR传感器。
磁场传感器的实施例包括形成于衬底上的复合结构。所述复合结构包括磁阻(MR)传感器结构和在所述MR传感器结构的接触区域处覆盖所述MR传感器结构的硬掩模区段，所述硬掩模区段由钨或钛钨组合物形成，其中在所述MR传感器结构的非接触区域处，所述MR传感器结构上不存在所述硬掩模区段，使得所述MR传感器结构在所述非接触区域处从所述硬掩模区段暴露。所述磁场传感器另外包括导电触点，所述导电触点形成于所述接触区域处，使得所述硬掩模区段插置于导所述电触点与所述MR传感器结构之间，所述导电触点被配置成连接到另一个MR传感器结构。
因此，本文描述的实施例需要使用干法蚀刻技术对一个或多个磁性层进行精确图案化，同时减少制造缺陷、制造工具的交叉污染和制造成本。磁性层的干法刻蚀可以克服由湿法刻蚀导致的不良临界尺寸控制，以实现高性能AMR、GMR和TMR传感器。将反应性离子可蚀刻硬掩模用于NiFe干法蚀刻可以避免与制造期间出现的由NiFe图案化引起的残留物再沉积和NiFe组合物的提离或剥离相关的缺陷性问题。另外，相比现有技术方法，不需要另外的掩模层。反之，仅需要另外的沉积和蚀刻步骤，这与现有技术的方法相比不会显著增加过程复杂性。在磁阻结构的经过图案化的边缘处制作和使用介电间隔物提供了克服与磁阻层的干法蚀刻以及从顶部接触磁阻层有关的成品率和缺陷问题的解决方案。而且，介电间隔物不需要另外的掩模层。反之，仅需要另外的沉积和蚀刻步骤，与现有技术的方法相比，这再次不会显著增加过程复杂性。将反应性离子可蚀刻硬掩模与介电间隔物的组合用于NiFe干法蚀刻使得能够制造高性能的AMR和GMR传感器。一个或多个磁性层的精确蚀刻可以使得能够制造磁性区域较较小的致密MR结构，所述致密MR结构可以结合到具有多个全电桥架构和半电桥架构的传感器系统中。以此方式，可以例如使用梯度技术来制造在很大程度上不受高磁扰动场影响的MR传感器。仍另外，使用本文所述的用于制造TMR传感器的方法可以降低过程复杂性和制造成本。
本公开旨在解释如何设计并使用根据本发明的各个实施例，而不旨在限制本发明的真实、预期且合理的范围和精神。上述说明不旨在是详尽的或将本发明限制于所公开的确切形式。鉴于以上教导，修改和变化是可能的。选择并描述了一个或多个实施例，以便提供对本发明的原理及其实际应用的最佳说明并且使本领域的技术人员能够在各个实施例中且连同如适合于所设想的特定用途的各种修改而利用本发明。在根据公平、合法和合理授权的范围来解释时，所有这种修改和变化都处于本发明的如由可在本专利申请未决期间加以修改的所附权利要求及其所有等效物确定的范围内。

Claims (10)

1.一种方法，其特征在于，包括：
在形成于衬底上的磁阻(MR)结构层上方沉积硬掩模层，所述硬掩模层由钨或基于钨的组合物形成；
在所述硬掩模层上方沉积光刻胶层；
图案化所述光刻胶层以暴露所述硬掩模层的第一部分；
执行第一蚀刻过程以去除所述硬掩模层的所述第一部分并暴露所述MR结构层的第二部分；以及
执行干法蚀刻过程以去除所述MR结构层的所述第二部分并产生MR传感器结构，其中在所述干法蚀刻过程之后，剩下包括所述MR传感器结构和所述硬掩模层的硬掩模区段的复合结构，所述硬掩模区段覆盖所述MR传感器结构。
2.根据权利要求1所述的方法，其特征在于，所述第一蚀刻过程是反应性离子蚀刻过程。
3.根据权利要求2所述的方法，其特征在于，所述反应性离子蚀刻过程利用六氟化硫等离子体或碳氟化合物等离子体。
4.根据权利要求1所述的方法，其特征在于，所述第一蚀刻过程产生所述硬掩模层的挥发性副产品，并且所述第一蚀刻过程防止所述副产品再沉积在所述光刻胶层的边缘处。
5.根据权利要求1所述的方法，其特征在于，另外包括在执行所述第一蚀刻过程之后并且在执行(144)所述干法蚀刻过程之前，去除所述光刻胶层的剩余部分。
6.根据权利要求1所述的方法，其特征在于，所述干法蚀刻过程是利用惰性气体的离子束蚀刻或离子铣削过程。
7.根据权利要求1所述的方法，其特征在于，另外包括：
在所述复合结构上沉积接触层；
构造所述接触层以在所述复合结构的接触区域处形成导电触点，所述导电触点被配置成连接到另一个MR传感器结构，并且所述硬掩模区段在所述接触区域处插置于所述导电触点与所述MR传感器结构之间，其中所述构造操作包括从所述复合结构的非接触区域去除所述接触层和所述硬掩模区段以在所述非接触区域处暴露所述MR传感器结构。
8.根据权利要求7所述的方法，其特征在于，另外包括：
在所述沉积所述接触层之前，在所述复合结构上方沉积阻挡层，所述阻挡层包括钛组合物；以及
构造所述阻挡层，使得所述阻挡层的一部分在所述接触区域处保持插置于所述硬掩模区段与所述接触层之间，其中所述构造所述阻挡层包括从所述复合结构的所述非接触区域去除所述阻挡层。
9.一种方法，其特征在于，包括：
在形成于衬底上的磁阻(MR)结构层上方沉积硬掩模层，所述硬掩模层由钨或基于钨的组合物形成；
在所述硬掩模层上方沉积光刻胶层；
图案化所述光刻胶层以暴露所述硬掩模层的第一部分；
执行第一蚀刻过程以去除所述硬掩模层的所述第一部分并暴露所述MR结构层的第二部分；
在所述第一蚀刻过程之后去除所述光刻胶层的剩余部分；以及
在去除所述光刻胶层的所述剩余部分之后，使用惰性气体执行离子束蚀刻过程以去除所述MR结构层的所述第二部分并产生MR传感器结构，其中在所述干法蚀刻过程之后，剩下包括所述MR传感器结构和所述硬掩模层的硬掩模区段的复合结构，所述硬掩模区段覆盖所述MR传感器结构。
10.一种磁场传感器，其特征在于，包括：
复合结构，所述复合结构形成于衬底上，所述复合结构包括：
磁阻(MR)传感器结构；以及
硬掩模区段，所述硬掩模区段在所述MR传感器结构的接触区域处覆盖所述MR传感器结构，所述硬掩模区段由钨或基于钨的组合物形成，其中在所述MR传感器结构的非接触区域处，所述MR传感器结构上不存在所述硬掩模区段，使得所述MR传感器结构在所述非接触区域处从所述硬掩模区段暴露；以及
导电触点，所述导电触点形成于所述接触区域处，使得所述硬掩模区段插置于导所述电触点与所述MR传感器结构之间，所述导电触点被配置成连接到另一个MR传感器结构。
CN202010149203.2A 2019-03-20 2020-03-05 高性能磁阻传感器的制造 Pending CN111725392A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/359,141 US10859644B2 (en) 2019-03-20 2019-03-20 Manufacturing of high performance magnetoresistive sensors
US16/359,141 2019-03-20

Publications (1)

Publication Number Publication Date
CN111725392A true CN111725392A (zh) 2020-09-29

Family

ID=69804787

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010149203.2A Pending CN111725392A (zh) 2019-03-20 2020-03-05 高性能磁阻传感器的制造

Country Status (3)

Country Link
US (1) US10859644B2 (zh)
EP (1) EP3712631A3 (zh)
CN (1) CN111725392A (zh)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4838994A (en) 1987-06-26 1989-06-13 Siemens Aktiengesellschaft Method for structuring a copper and/or permalloy layer by means of dry etching
US5904566A (en) * 1997-06-09 1999-05-18 Taiwan Semiconductor Manufacturing Company, Ltd. Reactive ion etch method for forming vias through nitrogenated silicon oxide layers
JP4605554B2 (ja) 2000-07-25 2011-01-05 独立行政法人物質・材料研究機構 ドライエッチング用マスク材
US20040084400A1 (en) 2002-10-30 2004-05-06 Gregory Costrini Patterning metal stack layers of magnetic switching device, utilizing a bilayer metal hardmask
TWI252559B (en) 2004-12-31 2006-04-01 Ind Tech Res Inst Method for connecting magnetoelectronic element with conductive line
CN102396052B (zh) * 2009-02-06 2014-06-18 佳能安内华股份有限公司 等离子体处理装置、等离子体处理方法以及包括待处理基板的元件的制造方法
JP2011070753A (ja) * 2009-08-27 2011-04-07 Fuji Electric Device Technology Co Ltd ディスクリートトラックメディア型垂直磁気記録媒体の製造方法
US8722543B2 (en) 2010-07-30 2014-05-13 Headway Technologies, Inc. Composite hard mask with upper sacrificial dielectric layer for the patterning and etching of nanometer size MRAM devices
US8747680B1 (en) * 2012-08-14 2014-06-10 Everspin Technologies, Inc. Method of manufacturing a magnetoresistive-based device
US20140308758A1 (en) 2013-04-10 2014-10-16 Applied Materials, Inc. Patterning magnetic memory
US9564582B2 (en) 2014-03-07 2017-02-07 Applied Materials, Inc. Method of forming magnetic tunneling junctions
US10069064B1 (en) * 2017-07-18 2018-09-04 Headway Technologies, Inc. Memory structure having a magnetic tunnel junction (MTJ) self-aligned to a T-shaped bottom electrode, and method of manufacturing the same
US10263179B2 (en) 2017-07-18 2019-04-16 Nxp B.V. Method of forming tunnel magnetoresistance (TMR) elements and TMR sensor element
US10365123B2 (en) 2017-07-21 2019-07-30 Texas Instruments Incorporated Anisotropic magneto-resistive (AMR) angle sensor

Also Published As

Publication number Publication date
US20200300940A1 (en) 2020-09-24
EP3712631A2 (en) 2020-09-23
US10859644B2 (en) 2020-12-08
EP3712631A3 (en) 2020-10-14

Similar Documents

Publication Publication Date Title
US10847715B2 (en) Magnetoresistive device and method of manufacturing same
US11778919B2 (en) Magnetoresistive stack/structure and method of manufacturing same
US10056544B2 (en) Isolation of magnetic layers during etch in a magnetoresistive device
CN110462857B (zh) 用于制造超导集成电路的系统和方法
EP1054449B1 (en) Magnetic random access memory and fabricating method thereof
US20060245116A1 (en) Memory having cap structure for magnetoresistive junction and method for structuring the same
US10658575B2 (en) Method for magnetic device alignment on an integrated circuit
US10263179B2 (en) Method of forming tunnel magnetoresistance (TMR) elements and TMR sensor element
US9837603B1 (en) Post-etch encapsulation for a magnetoresistive device
JP2003298150A (ja) 磁気トンネル接合素子の製法と磁気トンネル接合装置
US20150079699A1 (en) Method of manufacturing a magnetoresistive device
CN111725392A (zh) 高性能磁阻传感器的制造
JP2003218431A (ja) 磁気トンネル接合素子の製法
WO2023152814A1 (ja) センサ素子及びその製造方法
JP2003101103A (ja) 磁気トンネル接合素子の製法
Pong et al. Fabrication strategies for magnetic tunnel junctions with magnetoelectronic applications

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20200929