JP3888168B2 - 磁気トンネル接合素子の製法 - Google Patents
磁気トンネル接合素子の製法 Download PDFInfo
- Publication number
- JP3888168B2 JP3888168B2 JP2002011281A JP2002011281A JP3888168B2 JP 3888168 B2 JP3888168 B2 JP 3888168B2 JP 2002011281 A JP2002011281 A JP 2002011281A JP 2002011281 A JP2002011281 A JP 2002011281A JP 3888168 B2 JP3888168 B2 JP 3888168B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- tunnel junction
- resist
- magnetic tunnel
- magnetic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Measuring Magnetic Variables (AREA)
- Magnetic Heads (AREA)
- Hall/Mr Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、磁気センサ等に用いられる磁気トンネル接合素子の製法に関するものである。この後の説明では、磁気トンネル接合素子をＴＭＲ素子と略記する。
【０００２】
【従来の技術】
従来、複数のＴＭＲ素子を備えた磁気センサの製法としては、図１８〜２３に示すものが提案されている（例えば、本願と同一出願人の出願に係る特願平１１−３６８７７６号参照）。
【０００３】
図１８の工程では、シリコン基板１の表面を覆う酸化シリコン膜２の上に下電極層としてのＣｒ層３と、反強磁性層としてのＲｈ−Ｍｎ合金層４と、下強磁性層としてのＮｉ−Ｆｅ合金層５とを順次に重ねてスパッタ法で形成した後、Ｎｉ−Ｆｅ合金層５の上にＡｌ層を形成して酸化することによりトンネルバリア層としてのアルミナ層６を形成し、アルミナ層６の上に上強磁性層としてのＮｉ−Ｆｅ合金／Ｃｏ積層（Ｃｏが下層）７と、上電極層としてのＭｏ層８とを順次に重ねてスパッタ法で形成する。Ｍｏ層８の上には、それぞれ図１３の２６ａ，２６ｂに示すような四辺形状のパターンを有するレジスト層９ａ，９ｂを周知のホトリソグラフィ処理により形成する。
【０００４】
次に、図１９の工程では、レジスト層９ａ，９ｂをマスクとする選択的イオンミリング処理により層３〜８の積層に分離溝１０を酸化シリコン膜２に達するように形成することにより該積層を層３〜８の部分３ａ〜８ａからなる第１の積層部分と層３〜８の部分３ｂ〜８ｂからなる第２の積層部分とに分離する。この後、レジスト層９ａ，９ｂを除去する。
【０００５】
図１９のイオンミリング工程では、図２４に示したように分離溝１０の側壁に側壁堆積膜ＤＰ１が形成される。側壁堆積膜ＤＰ１は、レジスト層９ａ，９ｂがイオンミリングにより削られて生ずるレジスト変性成分（有機物）を多量に含むもので、その他にも層３ａ〜５ａ，７ａ，８ａの金属成分や酸化シリコン膜２の構成成分等を含んでいる。
【０００６】
図１９のレジスト除去工程では、レジスト層９ａ，９ｂに対してＯ２プラズマによるアッシング処理を施した後、有機剥離液を用いて剥離処理を施す。しかし、このような処理を施しても、側壁堆積膜ＤＰ１を完全に除去するのは困難であり、しかもレジスト残渣Ｒ１，Ｒ２が残留する。レジスト残渣Ｒ１，Ｒ２は、レジスト層９ａ，９ｂに由来するレジスト変性成分の他に、金属成分やＳｉＯ２等の成分を含んでいるため、有機溶媒等を用いるレジスト除去処理によって完全に除去するのが困難である。
【０００７】
図２０の工程では、図１９の工程で得られた第１及び第２の積層部分の上にそれぞれレジスト層９ｃ，９ｄ及びレジスト層９ｅをホトリソグラフィ処理により形成する。レジスト層９ｃ，９ｄ，９ｅのパターンは、図１３のＴａ，Ｔｂ，Ｔｃに示すような四辺形状のパターンとする。
【０００８】
図２１の工程では、レジスト層９ｃ〜９ｅをマスクとする選択的イオンミリング処理（又は選択的ウエットエッチング処理）により第１及び第２の積層部分に分離溝１２を層部分４ａ，４ｂに達するように形成することによりＴＭＲ素子Ｔａ，Ｔｂ，Ｔｃを得る。ＴＭＲ素子Ｔａは、分離溝１０で囲まれた層３，４の部分３ａ，４ａと分離溝１２で囲まれた層５〜８の部分５ａ１〜８ａ１との積層からなり、ＴＭＲ素子Ｔｂは、分離溝１０で囲まれた層３，４の部分３ａ，４ａと分離溝１２で囲まれた層５〜８の部分５ａ２〜８ａ２との積層からなる。層部分３ａ，４ａの積層は、ＴＭＲ素子Ｔａ，Ｔｂに共通の電極層であり、ＴＭＲ素子Ｔａ，Ｔｂを相互接続している。ＴＭＲ素子Ｔｃは、分離溝１０で層部分３ａ、４ａから分離された層３，４の部分３ｂ，４ｂと分離溝１２で囲まれた層５〜８の部分５ｂ〜８ｂとの積層からなる。イオンミリング処理の後、レジスト層９ｃ〜９ｅを除去する。
【０００９】
図２１のイオンミリング工程では、図１９の工程に関して前述したと同様にして図２５に示すように分離溝１０，１２の側壁に側壁堆積膜ＤＰ２，ＤＰ３が形成される。そして、図２１のレジスト除去工程では、図１９の工程に関して前述したと同様にしてアッシング処理及び有機剥離液処理を行なうが、このようにしても、側壁堆積膜ＤＰ２，ＤＰ３を完全に除去するのが困難であり、しかもレジスト残渣Ｒ３〜Ｒ６が残留する。側壁堆積膜ＤＰ２，ＤＰ３は、レジスト層９ｃ〜９ｅがイオンミリングにより削られて生ずるレジスト変性成分（有機物）を多量に含むもので、その他にも層３ａ〜５ａ，７ａ、８ａの金属成分及び酸化シリコン膜２の構成成分等を含んでおり、特に酸化シリコン膜２の構成成分を含むことでレジスト除去工程での除去が困難になっている。レジスト残渣Ｒ３〜Ｒ６は、レジスト層９ｃ〜９ｅに由来するレジスト変性成分を主体とするものである。なお、図２１のレジスト除去工程では、分離溝１２の側壁において側壁堆積膜ＤＰ２がない個所にレジスト残渣が残留することもある。
【００１０】
図２２の工程では、ＴＭＲ素子Ｔａ〜Ｔｃ及び分離溝１０，１２を覆って基板上面にスパッタ法により層間絶縁膜としての酸化シリコン膜１３を形成する。そして、選択的イオンミリング処理によりＴＭＲ素子Ｔａ〜ＴｃのＭｏ層８ａ１，８ａ２，８ｂにそれぞれ対応する接続孔１３ａ〜１３ｃを酸化シリコン膜１３に形成する。
【００１１】
図２３の工程では、酸化シリコン膜１３の上に接続孔１３ａ〜１３ｃを覆ってＡｌをスパッタ法で被着した後、その被着層を選択的イオンミリング処理によりパターニングして配線層としてのＡｌ層１４ａ，１４ｂを形成する。Ａｌ層１４ａは、接続孔１３ａを介してＴＭＲ素子ＴａのＭｏ層８ａ１に接続され、Ａｌ層１４ｂは、接続孔１３ｂ，１３ｃを介してＴＭＲ素子Ｔｂ，ＴｃのＭｏ層８ａ２，８ｂを相互接続する。この結果、ＴＭＲ素子Ｔａ〜Ｔｃは、直列接続されたことになる。
【００１２】
【発明が解決しようとする課題】
上記した従来技術によると、次の（ａ），（ｂ）のような問題点がある。
【００１３】
（ａ）分離溝１２の側壁に側壁堆積膜ＤＰ２やレジスト残渣が残留すると、トンネルバリア層６ａの上下の金属層間で電気的な短絡やリークが生ずる原因となり、歩留りの低下や素子特性の劣化を招く。また、図２４，２５に示したようにレジスト残渣Ｒ１〜Ｒ６が残留すると、パーティクル発生の原因となり、歩留りの低下を招く。
【００１４】
（ｂ）図２１のイオンミリング工程で分離溝１２を形成する際に分離溝１０の底部で酸化シリコン膜がエッチングされるため、分離溝１０の深さＤがエッチング分だけ増大し、分離溝１０の段差が急峻となる。このため、図２２の工程でスパッタ法により酸化シリコン膜１３を形成すると、分離溝１０の開口端近傍で膜欠陥が生じやすく、図２３の工程でＡｌ層１４ｂを形成すると、Ａｌ層１４ｂと層部分４ａとが膜欠陥を介して短絡する不良を生ずることがある。なお、スパッタ法に比べて段差被覆性が良好なＣＶＤ（ケミカル・ベーパー・デポジション）法は、膜欠陥は生じないものの、４００℃程度の処理となり、ＴＭＲ素子が高温に弱いため、酸化シリコン膜１３の形成に適していない。
【００１５】
上記（ａ）の問題点に対処する方法としては、酸又はアルカリ等の溶液により側壁堆積膜やレジスト残渣を除去する処理が考えられる。しかし、このような処理は、極めて薄いトンネルバリア層にダメージを与えたり、トンネルバリア層の上下の金属層をエッチングして形状悪化を招いたりするので、得策でない。また、レジスト変性成分を含む側壁堆積膜を有機溶媒等を用いて除去する処理では、人体や環境に有害な物質を使用しなければならず、有機廃液の処理のためにコスト上昇を招く。
【００１６】
上記（ａ）の問題点に関してＴＭＲ素子のリーク電流を低減する方法としては、磁気トンネル接合積層を選択的イオンミリング処理によりパターニングしてＴＭＲ素子を形成する際に酸化性又は窒化性雰囲気中でイオンミリングを行なうことによりＴＭＲ素子の側壁に酸化物又は窒化物からなる絶縁層を形成するものが知られている（例えば、特開２００１−５２３１６号公報参照）。このようなイオンミリング処理を図２１の工程で採用した場合、エッチング終点の検出に困難を伴うという問題点がある。すなわち、図２１のイオンミリング処理では、エッチング終点検出法としてプラズマ発光測定法を用いることが多い。この方法を用いた場合、反強磁性層としてのＲｈ−Ｍｎ合金層４ａ，４ｂの構成原子に基づく発光を検出してイオンミリングを停止する。酸化性又は窒化性雰囲気中でイオンミリングを行なう場合、酸素又は窒素を含まない雰囲気中でイオンミリングを行なう場合に比べてエッチレートが低下するため、単位時間当りの励起原子の発生量が減少し、発光検出に必要な信号強度が低下する。このため、エッチング終点の検出精度が低下し、アンダーエッチングによりＴＭＲ素子Ｔｂ，Ｔｃ間の短絡を招いたり、オーバーエッチングによりＴＭＲ素子Ｔａ，Ｔｂ間で接続抵抗の増大（更には断線）を招いたりする。その上、図２１の工程の前に分離溝１０を形成しておくと、図２１の工程においてＲｈ−Ｍｎ合金層４ａ，４ｂの露出面積が分離溝１０に相当する分だけ減少するため、発光検出に必要な信号強度は更に低下することになる。従って、エッチング終点の検出が一層困難となり、アンダーエッチング又はオーバーエッチングが一層発生しやすくなる。
【００１７】
上記（ｂ）の問題点に対処する方法としては、図２１対応のイオンミリング工程の後、図１９対応のイオンミリング工程を実施する方法が提案されている（例えば、本願と同一出願人の出願に係る特願２００１−２８８８０９号参照）。この方法によれば、分離溝１２を形成した後、分離溝１０を形成することになるので、分離溝１０の段差を低くすることができ、層間絶縁膜（酸化シリコン膜１３に対応）の膜欠陥に基づく配線の短絡不良を防止することができる。また、図２１対応のイオンミリング工程において分離溝１０がない分だけ発光検出に必要な信号強度を増大させることができる。
【００１８】
しかしながら、イオンミリングの選択マスクとしてレジスト層（レジスト層９ａ〜９ｅに対応）を用いるので、上記（ａ）と同様の問題点を免れない。例えば、図２１対応のイオンミリング工程では、図２５に示すように分離溝１２の側壁に側壁堆積膜ＤＰ２が形成されたり、図２１対応のレジスト除去工程では、側壁堆積膜ＤＰ２やレジスト残渣Ｒ３〜Ｒ５が残留したりする。また、図１９対応のイオンミリング工程に先立って選択マスクとしてのレジスト層を形成する工程では、分離溝１２の側壁にレジスト等が付着して汚染を招くことがある。さらに、図１９対応のイオンミリング工程では、図２５に示すように分離溝１０の側壁に側壁堆積膜ＤＰ３が形成されたり、図１９対応のレジスト除去工程では、側壁堆積膜ＤＰ３やレジスト残渣Ｒ６が残留したり、分離溝１２の側壁において側壁堆積膜ＤＰ２がない個所にレジスト残渣が残留したりする。従って、トンネルバリア層６ａの上下の金属層間で電気的な短絡やリークが起こりやすい。
【００１９】
この発明の目的は、上記のような問題点を解決し、高い製造歩留りを得ることができる新規なＴＭＲ素子の製法を提供することにある。
【００２０】
【課題を解決するための手段】
この発明に係るＴＭＲ素子の製法は、
基板の絶縁性の一主面に導電材層を介して磁気トンネル接合積層を形成する工程であって、前記導電材層の上に下から順に反強磁性層、第１の磁性層、トンネルバリア層及び第２の磁性層を重ねて前記磁気トンネル接合積層を形成するものと、
前記磁気トンネル接合積層に所望の素子パターンに従って第１の選択エッチング処理を施して前記磁気トンネル接合積層を前記反強磁性層に達するまでエッチングすることにより前記第１の磁性層、前記トンネルバリア層及び前記第２の磁性層の各々の残存部分からなる磁気トンネル接合部を形成する工程と、
前記磁気トンネル接合部において前記トンネルバリア層の端部に前記第１の選択エッチング処理の際に堆積した堆積物を除去する工程と、
前記堆積物を除去した後、前記磁気トンネル接合部と前記反強磁性層の露呈部とを覆って保護用絶縁膜を形成する工程と、
前記磁気トンネル接合部と前記反強磁性層の露呈部とを所望の電極パターンに従って覆うように前記保護用絶縁膜の上にレジスト層を形成する工程と、
前記レジスト層を選択マスクとする第２の選択エッチング処理を前記保護用絶縁膜と前記導電材層及び前記反強磁性層の積層とに施すことにより該積層の残存部分からなる電極層を前記磁気トンネル接合部の下に形成する工程と、
前記電極層を形成した後、前記レジスト層を除去する工程と
を含むものである。
【００２１】
この発明のＴＭＲ素子の製法によれば、第１の磁性層、トンネルバリア層及び第２の磁性層を含む積層に第１の選択エッチング処理を施して磁気トンネル接合部を形成した後、トンネルバリア層の端部に第１の選択エッチング処理の際に堆積した堆積物を除去してから磁気トンネル接合部と反強磁性層の露呈部とを覆って保護用絶縁膜を形成するので、磁気トンネル接合部の側壁（特にトンネルバリア層の端部）において保護用絶縁膜の下にエッチング生成物等が残留するのを防ぐことが出来る。また、保護用絶縁膜の上にレジスト層を形成する際には、磁気トンネル接合部が保護用絶縁膜で覆われるため、磁気トンネル接合部の側壁（特にトンネルバリア層の端部）にレジスト等が付着するのを防ぐことができる。さらに、レジスト層を選択マスクとする第２のエッチング処理により電極層を形成する際には、磁気トンネル接合部が保護用絶縁膜で覆われるため、磁気トンネル接合部の側壁（特にトンネルバリア層の端部）にエッチング生成物等が直接付着するのを防ぐことができる。従って、磁気トンネル接合部の側壁においてトンネルバリア層の上下の金属層がエッチング生成物等により接続されることがなくなり、電気的な短絡やリークを防止することができる。
【００２２】
この発明のＴＭＲ素子の製法においては、第１の変形例として、次のような変更を加えてもよい。すなわち、磁気トンネル接合部を形成する工程では、磁気トンネル接合積層に所望の素子パターンに従って第１の選択エッチング処理を施して磁気トンネル接合積層を導電材層に達するまでエッチングすることにより磁気トンネル接合積層の残存部分からなる磁気トンネル接合部を形成してもよい。この場合、保護用絶縁膜は、磁気トンネル接合部と導電材層の露呈部とを覆うように形成し、電極層を形成する工程では、導電材層にレジスト層を選択マスクとする第２の選択エッチング処理を施すことにより導電材層の残存部分からなる電極層を形成する。このようにすると、この発明のＴＭＲ素子の製法に関して前述したと同様の作用効果が得られる。その上、電極層が導電材層の単層で構成されるため、導電材層と反強磁性層との積層で構成される場合に比べて電極層の端部での段差を低くすることができる。
【００２３】
この発明のＴＭＲ素子の製法において第１の変形例を採用した場合には、第２の変形例として、次のような変更を加えてもよい。すなわち、磁気トンネル接合積層を形成する工程では、導電材層の上に下から順に第１の磁性層、トンネルバリア層、第２の磁性層及び反強磁性層を重ねて磁気トンネル接合積層を形成してもよい。この場合、他の工程は、この発明のＴＭＲ素子の製法及び第１の変形例に関して前述したと同様に実行する。このようにすると、この発明のＴＭＲ素子の製法及び第１の変形例に関して前述したと同様の作用効果が得られる。
【００２４】
この発明のＴＭＲ素子の製法においては、レジスト層を除去した後、保護用絶縁膜及び電極層からレジスト残渣を除去するようにしてもよい。このことは、第１又は第２の変形例を採用した場合についても同様である。レジスト残渣は、希フッ酸等を用いる薬液処理で簡単に除去することができる。このようにすると、パーティクルの発生が抑制され、歩留りの向上が可能になる。
【００２５】
【発明の実施の形態】
図１〜９は、この発明の一実施形態に係るＴＭＲ素子を備えた磁気センサの製法を示すもので、各々の図に対応する工程（１）〜（９）を順次に説明する。
【００２６】
（１）例えばシリコンからなる半導体基板２０の表面に熱酸化法により酸化シリコンからなる絶縁膜２２を形成する。表面に絶縁膜２２を形成した半導体基板２０の代りに、ガラス又は石英等からなる絶縁性基板を用いてもよい。次に、絶縁膜２２の上には、スパッタ法によりＣｒからなる導電材層２４を１０〜３０ｎｍの厚さに形成する。導電材層２４としては、Ｔｉの単層又はＴｉ層にＣｕ層を重ねた積層等を用いてもよく、あるいはＷ，Ｔａ，Ａｕ，Ｍｏ等の導電性非磁性金属材料を用いてもよい。
【００２７】
次に、導電材層２４の上には、スパッタ法によりＰｔ−Ｍｎ合金からなる反強磁性層２６を３０〜５０ｎｍの厚さに形成する。反強磁性層２６としては、Ｒｈ−Ｍｎ合金、Ｆｅ−Ｍｎ合金等を用いてもよい。この後、反強磁性層２６の上には、スパッタ法によりＮｉ−Ｆｅ合金からなる強磁性層２８を１０ｎｍの厚さに形成する。強磁性層２８としては、Ｎｉ，Ｆｅ，Ｃｏのうちのいずれかの金属、Ｎｉ，Ｆｅ，Ｃｏのうちの２つ以上の金属の合金又は金属間化合物等を用いてもよく、あるいはＮｉ−Ｆｅ合金層２８の下にＣｏ層を敷くなどして積層構造のものを用いてもよい。
【００２８】
次に、強磁性層２８の上には、スパッタ法によりＡｌ層を１〜２ｎｍの厚さに形成する。そして、Ａｌ層に酸化処理を施すことによりアルミナ（酸化アルミニウム）からなるトンネルバリア層３０を形成する。トンネルバリア層３０としては、金属又は半導体を改変した酸化物（例えばＴｉＯｘ，ＳｉＯ２，ＭｇＯ，Ａｌ２Ｏ２＋ＳｉＯ２［サイアロン］）、窒化物（例えばＡｌＮ，Ｓｉ３Ｎ４）、酸化窒化物（例えばＡｌＮ＋Ａｌ２Ｏ３）等を用いてもよい。
【００２９】
次に、トンネルバリア層３０の上には、スパッタ法によりＮｉ−Ｆｅ合金からなる強磁性層３２を２０〜１００ｎｍの厚さに形成する。強磁性層３２としては、強磁性層２８に関して前述したと同様の強磁性層を用いることができる。この後、強磁性層３２の上には、スパッタ法によりＭｏからなる導電材層３４を３０〜６０ｎｍの厚さに形成する。導電材層３４としては、Ｍｏの代りに、導電材層２４に関して前述したと同様の金属材料を用いてもよい。
【００３０】
次に、導電材層３４の上には、それぞれ図１３のＴａ，Ｔｂ，Ｔｃに示すような四辺形状の素子パターンを有するレジスト層３６ａ，３６ｂ，３６ｃをホトリソグラフィ処理により形成する。このときのレジスト厚さは、０．３〜２．０μｍとすることができる。
【００３１】
（２）レジスト層３６ａ〜３６ｃをマスクとする選択的イオンミリング処理により層２８〜３４の積層に分離溝３８を反強磁性層２６に達するように形成することにより磁気トンネル接合部ＡＴａ，ＡＴｂ，ＡＴｃを得る。磁気トンネル接合部ＡＴａは、分離溝３８で囲まれた層２８〜３４の部分２８ａ〜３４ａの積層からなり、磁気トンネル接合部ＡＴｂは、分離溝３８で囲まれた層２８〜３４の部分２８ｂ〜３４ｂの積層からなり、磁気トンネル接合部ＡＴｃは、分離溝３８で囲まれた層２８〜３４の部分２８ｃ〜３４ｃの積層からなる。層２４，２６の積層は、磁気トンネル接合部ＡＴａ〜ＡＴｃに共通に配置されている。
【００３２】
イオンミリング処理における処理条件は、一例として、
Ａｒ流量：４ｓｃｃｍ
圧力：２．０×１０−４Ｔｏｒｒ
角度：０〜６０度
パワー：５００Ｖ、１９０ｍＡ
とすることができる。エッチング終点の検出法としては、プラズマ発光測定法を用い、反強磁性層２６の構成原子に基づく発光を検出してイオンミリングを停止する。反強磁性層２６の露出面積が大きいため、発光検出に十分な信号強度が得られ、エッチング終点を高精度で検出可能である。
【００３３】
図２のイオンミリング工程では、図１０に示すように分離溝３８の側壁にエッチング生成物としての側壁堆積膜ＤＰ１１が形成される。堆積膜ＤＰ１１は、層３６ａ〜３６ｃのレジスト変性成分、層２６，２８，３２，３４の金属成分等を含んでいる。
【００３４】
イオンミリング処理の後、レジスト層３６ａ〜３６ｃを除去する。レジスト除去は、例えばＯ２プラズマによるアッシング処理を施した後、有機剥離液を用いた薬液処理を施すことにより行なうことができる。アッシング処理における処理条件は、一例として、
Ｏ２流量：１００ｓｃｃｍ
圧力：５０ｍＴｏｒｒ
ＲＦパワー：１５０Ｗ
とすることができる。レジスト除去法の他の例としては、アセトン超音波洗浄法等を用いてもよい。なお、独立のレジスト除去工程を設ける代りに、イオンミリング処理中に同時にレジスト層３６ａ〜３６ｃを除去するようにしてもよい。
【００３５】
上記のようなレジスト除去工程において、図１０に示したような側壁堆積膜ＤＰ１１を分離溝３８の側壁（特に３０ｂ等のトンネルバリア層の端部）から十分に除去するのが望ましいが、より確実な除去を行ないたいときは、クリーニングミリング処理（角度をもたせた短時間のミリング処理）を追加してもよい。クリーニングミリング処理における処理条件は、一例として、
Ａｒ流量：４ｓｃｃｍ
圧力：２．０×１０−４Ｔｏｒｒ
角度：４５〜８０度（好ましくは６０度）
パワー：５００Ｖ、１９０ｍＡ
とすることができる。このようなミリング処理を追加することにより分離溝３８の側壁から堆積膜ＤＰ１１をきれいに除去することができ、側壁形状は、一層テーパー状となる。
【００３６】
（３）基板上面には、磁気トンネル接合部ＡＴａ〜ＡＴｃ及び分離溝３８を覆って例えばＳｉＯ２からなる保護用絶縁膜４０をスパッタ法又はＣＶＤ法等により形成する。絶縁膜４０の厚さは、１０〜１００ｎｍ（好ましくは５０ｎｍ）とすることができる。絶縁膜４０をスパッタ法で形成する場合、処理条件は、一例として、
処理雰囲気：Ａｒガス
圧力：１〜１０ｍＴｏｒｒ（好ましくは５ｍＴｏｒｒ）
ＲＦパワー：０．５〜２ｋＷ（好ましくは１ｋＷ）
膜厚：５０ｎｍ
とすることができる。また、絶縁膜４０をＣＶＤ法で形成する場合、処理条件は、一例として、
原料：ＳｉＨ４又はＴＥＯＳ（テトラ・エチル・オルソ・シリケート）
Ｏ３又はＯ２流量：８０００ｓｃｃｍ
圧力：１〜１０Ｔｏｒｒ（好ましくは２．２Ｔｏｒｒ）
ＲＦパワー：３００〜１０００Ｗ（好ましくは５００Ｗ）
膜厚：５０ｎｍ
ヒーター温度：３００℃以下
とすることができる。
【００３７】
（４）絶縁膜４０の上には、図１３の２６ａ，２６ｂに示すように四辺形状の電極パターンを有するレジスト層４２ａ，４２ｂをホトリソグラフィ処理により形成する。レジスト層４２ａは、磁気トンネル接合部ＡＴａ，ＡＴｂを覆うように形成し、レジスト層４２ｂは、磁気トンネル接合部ＡＴｃを覆うように形成する。このときのレジスト厚さは、０．３〜２．０μｍとすることができる。
【００３８】
（５）及び（６）レジスト層４２ａ，４２ｂを選択マスクとするイオンミリング処理を絶縁膜４０と導電材層２４及び反強磁性層２６の積層とに施す。このときのイオンミリング処理は、図２に関して前述したと同様の条件で行なうことができる。図５は、イオンミリング処理の初期段階において、絶縁膜４０がレジスト層４２ａ，４２ｂにそれぞれ対応した第１，第２の部分４０ａ，４０ｂに分離された状態を示す。図６は、イオンミリング処理の終了時において、層２４，２６の積層に分離溝４４が絶縁膜２２に達するように形成されることにより該積層が分離溝４４により第１及び第２の接続部分（電極層）に分離されて磁気トンネル接合部ＡＴａ〜ＡＴｃにそれぞれ対応するＴＭＲ素子Ｔａ〜Ｔｃが得られた状態を示す。第１の接続部分は、層２４、２６の部分２４ａ、２６ａの積層からなるもので、ＴＭＲ素子Ｔａ，Ｔｂを相互接続した状態で残される。第２の接続部分は、層２４、２６部分２４ｂ、２６ｂの積層からなるもので、ＴＭＲ素子Ｔｃに接続された状態で残される。分離溝４４の深さＤは、イオンミリングによるエッチング深さに相当するもので、図２１の場合のように増大しない。従って、分離溝４４の段差を低く抑えることができる。
【００３９】
（７）図２に関して前述したと同様の方法によりレジスト層４２ａ，４２ｂを除去する。図６のイオンミリング工程では、図１１に示すように分離溝４４の側壁にエッチング生成物としての側壁堆積膜ＤＰ１２が形成される。堆積膜ＤＰ１２は、層４２ａ，４２ｂのレジスト変性成分を含むと共に絶縁膜４０ａ，４０ｂ及び絶縁膜２２の絶縁材成分、層２４、２６の金属成分等を含むもので、図７のレジスト除去工程では除去されずに残留する。しかし、堆積膜ＤＰ１２の残留個所が層２４ａ，２６ａ等の積層（電極層）の端部であるため、残留しても素子特性上問題はない。
【００４０】
図７のレジスト除去工程では、図１１に示すように絶縁膜４０ａ，４０ｂの表面や層２４ａ，２６ａ等の積層（電極層）の端部にレジスト残渣Ｒ１１，Ｒ１２が残留することがある。これらのレジスト残渣Ｒ１１，Ｒ１２は、後工程で剥離してパーティクルとなり、歩留りを低下させる恐れがある。そこで、図１２に示すようにレジスト残渣Ｒ１１，Ｒ１２を除去する処理を施してもよい。この処理では、絶縁膜４０ａ，４０ｂの耐薬品性が高いため、種々の薬液を選択可能である。例えば希フッ酸（又はＢＨＦ）処理及び純水洗浄処理を順次に施すか又はアンモニア＋過酸化水素水処理及び純水洗浄処理を順次に施すことができる。これらの処理では、４０ａ等の絶縁膜の表面が薄く溶解されるため、レジスト残渣Ｒ１１，Ｒ１２が浮き上がった状態で除去される。４０ａ等の薄くなった絶縁膜は、残しておいて層間絶縁膜の一部として利用することができる。
【００４１】
（８）基板上面には、絶縁膜４０ａ，４０ｂ及び分離溝４４を覆ってスパッタ法により酸化シリコンからなる層間絶縁膜４６を形成する。図６に示したように分離溝４４の段差が低いので、絶縁膜４６は、分離溝４４の開口端の近傍部で膜欠陥が発生しにくい。この後、選択的イオンミリング処理によりＴＭＲ素子Ｔａ〜Ｔｃの導電材層３４ａ〜３４ｃにそれぞれ対応する接続孔４６ａ〜４６ｃを絶縁膜４６に形成する。
【００４２】
（９）絶縁膜４６の上には、接続孔４６ａ〜４６ｃを覆ってスパッタ法によりＡｌ等の配線用金属を被着すると共にその被着層を選択的イオンミリング処理（又は選択的ウエットエッチング処理）によりパターニングして配線層４８ａ，４８ｂを形成する。配線層４８ａは、接続孔４６ａを介してＴＭＲ素子Ｔａの導電材層３４ａに接続され、配線層４８ｂは、接続孔４６ｂ，４６ｃを介してＴＭＲ素子Ｔｂ，Ｔｃの導電材層３４ｂ，３４ｃを相互接続する。この結果、ＴＭＲ素子Ｔａ〜Ｔｃは、直列接続されたことになる。図１３は、ＴＭＲ素子Ｔａ〜Ｔｃの接続状況を示すもので、図９は、図１３のＸ−Ｘ’線断面に対応する。
【００４３】
図９の工程では、分離溝４４の開口端の近傍部において絶縁膜４６の欠陥の発生が抑制されるため、配線層４８ｂが反強磁性層２６ａと短絡するような不良を低減することができる。
【００４４】
上記した実施形態の製法によれば、図２の工程ではエッチング終点を高精度で検出できること、図２〜７の工程では分離溝３８の側壁（磁気トンネル接合部の側壁）を清浄化すると共に絶縁膜４０で被覆して分離溝３８の側壁をレジスト汚染から保護できること、図１２の工程ではレジスト残渣を除去してパーティクルの発生を防止できること、図６の工程で分離溝４４の段差を低くできるため図８の工程では絶縁膜４６の欠陥発生を抑制できることなどの理由により磁気センサの製造歩留りが向上する。
【００４５】
図９に示す磁気センサにおいて、ＴＭＲ素子Ｔａ〜Ｔｃの動作は同様であり、代表として素子Ｔａの動作を説明する。反強磁性層２６ａは、強磁性層２８ａの磁化の向きを固定すべく作用するので、強磁性層２８ａは、磁化固定層となる。一方、強磁性層３２ａは、磁化の向きが自由であり、磁化自由層となる。
【００４６】
導電材層（電極層）２４ａ，３４ａ間に一定の電流を流した状態において基板２０の平面内に外部磁界を印加すると、磁界の向きと強さに応じて強磁性層２８ａ，３２ａ間で磁化の相対角度が変化し、このような相対角度の変化に応じて電極層２４ａ，３４ａ間の電気抵抗値が変化する。従って、このような電気抵抗値の変化に基づいて磁界検出を行なうことができる。
【００４７】
図１４，１５は、上記した実施形態の変形例を示すもので、図１〜９と同様の部分には同様の符号を付して詳細な説明を省略する。
【００４８】
図１４の工程は、図１の工程の後、レジスト層３６ａ〜３６ｃをマスクとして選択的イオンミリング処理を行なう工程であり、分離溝３８を導電材層２４に達するように深く形成する点で図２の工程とは異なるものである。この場合、ＴＭＲ素子Ｔａ，Ｔｂ，Ｔｃは、分離溝３８で囲まれた層２６の部分２６ａ１，２６ａ２，２６ｂをそれぞれ含み、これらの層部分２６ａ１，２６ａ２，２６ｂに共通に導電材層２４が配置された状態となる。イオンミリング処理の後、図２に関して前述したと同様にしてレジスト層３６ａ〜３６ｃを除去し、必要に応じてクリーニングミリング処理を行なう。図１４の工程では、図２に関して前述したと同様にエッチング終点検出法としてプラズマ発光測定法を用いることができ、高い精度でエッチング終点を検出可能である。
【００４９】
次に、図１５の工程では、図３〜６に関して前述したと同様にして基板上面に保護用絶縁膜４０及びレジスト層４２ａ，４２ｂを形成する。そして、レジスト層４２ａ，４２ｂを選択マスクとするイオンミリング処理により導電材層２４に分離溝４４を絶縁膜２２に達するように形成することにより層２４を分離溝４４により第１及び第２の接続部分（電極層）に分離する。第１の接続部分は、層２４の部分２４ａからなるもので、反強磁性層２６ａ１，２６ａ２を相互接続した状態で残される。第２の接続部分は、層２４の部分２４ｂからなるもので、反強磁性層２６ｂに接続された状態で残される。分離溝４４の深さＤは、図１４の工程で反強磁性層２６をエッチングしたため、図６の場合に比べて小さくなる。この後、図６に関して前述したと同様にしてレジスト層４２ａ，４２ｂを除去する。そして、図１２に関して前述したと同様にして絶縁膜４０ａ，４０ｂの表面や層２４ａ，２４ｂの端部からレジスト残渣を除去してもよい。
【００５０】
次に、図８に関して前述したと同様に基板上面に層間絶縁膜４６を形成する。このとき、分離溝４４の段差が低いので、絶縁膜４６には欠陥が発生しにくい。図８に関して前述したと同様にして絶縁膜４６に接続孔４６ａ〜４６ｃを形成した後、図９に関して前述したと同様にして絶縁膜４６の上に配線層４８ａ，４８ｂを形成する。
【００５１】
図１４，１５の変形例に係る製法によれば、前述した実施形態に係る製法と同様に磁気センサの製造歩留りが向上する。また、得られる磁気センサは、図９に示した磁気センサと同様に動作する。
【００５２】
図１６，１７は、図１〜９に関して前述した実施形態の他の変形例を示すもので、図１〜９と同様の部分には同様の符号を付して詳細な説明を省略する。
【００５３】
図１６，１７の変形例では、図１に対応する工程において、絶縁膜２２の上に下から順に導電材層２４、強磁性層２８、トンネルバリア層３０、強磁性層３２、反強磁性層、導電材層３４を形成する。ここで、強磁性層３２と導電材層３４との間の反強磁性層は、前述した反強磁性層２６と同様のもので、強磁性層３２を磁化固定層とするためのものである。
【００５４】
図１６の工程は、図１に対応する工程の後、図１４に関して前述したと同様にレジスト層３６ａ〜３６ｃをマスクとする選択的イオンミリング処理により分離溝３８を形成してＴＭＲ素子Ｔａ〜Ｔｃを得る工程であり、導電材層３４ａ，３４ｂ，３４ｃの下に（強磁性層３２ａ，３２ｂ，３２ｃの上に）反強磁性層３３ａ，３３ｂ，３３ｃがそれぞれ存在すると共に強磁性層２８ａ〜２８ｃに共通に導電材層２４が配置された状態になる点で図１４の工程とは異なるものである。イオンミリング処理の後、図２に関して前述したと同様にしてレジスト層３６ａ〜３６ｃを除去し、必要に応じてクリーニングミリング処理を行なう。図１６の工程では、図２に関して前述したと同様にエッチング終点検出法としてプラズマ発光測定法を用いることができ、高い精度でエッチング終点を検出可能である。
【００５５】
次に、図１７の工程では、図３〜６に関して前述したと同様にして基板上面に保護用絶縁膜４０及びレジスト層４２ａ，４２ｂを形成する。そして、図１５に関して前述したと同様にしてレジスト層４２ａ，４２ｂを選択マスクとするイオンミリング処理により導電材層２４に分離溝４４を絶縁膜２２に達するように形成することにより層２４を分離溝４４により第１及び第２の接続部分（電極層）に分離する。第１の接続部分は、層２４の部分２４ａからなるもので、強磁性層２８ａ，２８ｂを相互接続した状態で残される。第２の接続部分は、層２４の部分２４ｂからなるもので、強磁性層２８ｃに接続された状態で残される。分離溝４４の深さＤは、導電材層２４の上に（強磁性層２８ａ〜２８ｃの下に）反強磁性層が存在しないため、図６の場合に比べて小さくなる。この後、図６に関して前述したと同様にしてレジスト層４２ａ，４２ｂを除去する。そして、図１２に関して前述したと同様にして絶縁膜４０ａ，４０ｂの表面や層２４ａ，２４ｂの端部からレジスト残渣を除去してもよい。
【００５６】
次に、図８に関して前述したと同様に基板上面に層間絶縁膜４６を形成する。このとき、分離溝４４の段差が低いので、絶縁膜４６には欠陥が発生しにくい。図８に関して前述したと同様にして絶縁膜４６に接続孔４６ａ〜４６ｃを形成した後、図９に関して前述したと同様にして絶縁膜４６の上に配線層４８ａ，４８ｂを形成する。
【００５７】
図１６，１７の変形例に係る製法によれば、前述した実施形態に係る製法と同様に磁気センサの製造歩留りが向上する。また、得られる磁気センサは、図９に示した磁気センサと同様に動作する。
【００５８】
なお、この発明は、上記したような磁気センサに限らず、他の磁気センサ、磁気メモリ、磁気ヘッド等のＴＭＲ素子応用製品の製造にも適用することができる。
【００５９】
【発明の効果】
以上のように、この発明によれば、磁気トンネル接合部においてトンネルバリア層の端部に選択エッチング処理の際に堆積した堆積物を除去した後、磁気トンネル接合部を保護用絶縁膜で覆った状態でレジスト層を選択マスクとする選択エッチング処理により磁気トンネル接合部の下に電極層を形成するので、トンネルバリア層の上下の金属層間に電気的な短絡やリークが発生するのを防止でき、ＴＭＲ素子の製造歩留りが向上すると共にＴＭＲ素子の特性劣化を防止できる効果が得られる。また、この発明の製法では、酸化性又は窒化性雰囲気中でイオンミリング処理を行なう必要がないので、エッチング終点の検出精度が低下しない利点もある。
【図面の簡単な説明】
【図１】 この発明の一実施形態に係る磁気センサの製法における積層形成工程及びレジスト層形成工程を示す基板断面図である。
【図２】 図１の工程に続くイオンミリング工程及びレジスト除去工程を示す基板断面図である。
【図３】 図２の工程に続く絶縁膜形成工程を示す基板断面図である。
【図４】 図３の工程に続くレジスト層形成工程を示す基板断面図である。
【図５】 図４の工程に続くイオンミリング工程を示す基板断面図である。
【図６】 図５の工程に続くイオンミリング工程を示す基板断面図である。
【図７】 図６の工程に続くレジスト除去工程を示す基板断面図である。
【図８】 図７の工程に続く絶縁膜形成工程及び接続孔形成工程を示す基板断面図である。
【図９】 図８の工程に続く配線形成工程を示す基板断面図である。
【図１０】 図２のイオンミリング工程における側壁堆積膜の形成状況を示す基板断面図である。
【図１１】 図６のイオンミリング工程における側壁堆積膜の形成状況を示す基板断面図である。
【図１２】 図７のレジスト除去工程に続くレジスト残渣除去工程を示す基板断面図である。
【図１３】 ＴＭＲ素子の接続状況を示す上面図である。
【図１４】 図２の工程の変形例を示す基板断面図である。
【図１５】 図１４の変形例における分離溝形成工程を示す基板断面図である。
【図１６】 図２の工程の他の変形例を示す基板断面図である。
【図１７】 図１６の変形例における分離溝形成工程を示す基板断面図である。
【図１８】 従来の磁気センサの製法における積層形成工程及びレジスト層形成工程を示す基板断面図である。
【図１９】 図１８の工程に続くイオンミリング工程及びレジスト除去工程を示す基板断面図である。
【図２０】 図１９の工程に続くレジスト層形成工程を示す基板断面図である。
【図２１】 図２０の工程に続くイオンミリング工程及びレジスト除去工程を示す基板断面図である。
【図２２】 図２１の工程に続く絶縁膜形成工程及び接続孔形成工程を示す基板断面図である。
【図２３】 図２２の工程に続く配線形成工程を示す基板断面図である。
【図２４】 図１９のイオンミリング工程における側壁堆積膜の形成状況を示す基板断面図である。
【図２５】 図２１のイオンミリング工程における側壁堆積膜の形成状況を示す基板断面図である。
【符号の説明】
２０：半導体基板、２２：絶縁膜、２４，３４：導電材層、２６，３３ａ〜３３ｃ：反強磁性層、２８，３２：強磁性層、３０：トンネルバリア層、３６ａ〜３６ｃ，４２ａ，４２ｂ：レジスト層、３８，４４：分離溝、４０：保護用絶縁膜、４６：層間絶縁膜、４６ａ〜４６ｃ：接続孔、４８ａ，４８ｂ：配線層、ＡＴａ〜ＡＴｃ：磁気トンネル接合部、Ｔａ〜Ｔｃ：ＴＭＲ素子、ＤＰ１１，ＤＰ１２：側壁堆積膜、Ｒ１１，Ｒ１２：レジスト残渣。
【発明の属する技術分野】
この発明は、磁気センサ等に用いられる磁気トンネル接合素子の製法に関するものである。この後の説明では、磁気トンネル接合素子をＴＭＲ素子と略記する。
【０００２】
【従来の技術】
従来、複数のＴＭＲ素子を備えた磁気センサの製法としては、図１８〜２３に示すものが提案されている（例えば、本願と同一出願人の出願に係る特願平１１−３６８７７６号参照）。
【０００３】
図１８の工程では、シリコン基板１の表面を覆う酸化シリコン膜２の上に下電極層としてのＣｒ層３と、反強磁性層としてのＲｈ−Ｍｎ合金層４と、下強磁性層としてのＮｉ−Ｆｅ合金層５とを順次に重ねてスパッタ法で形成した後、Ｎｉ−Ｆｅ合金層５の上にＡｌ層を形成して酸化することによりトンネルバリア層としてのアルミナ層６を形成し、アルミナ層６の上に上強磁性層としてのＮｉ−Ｆｅ合金／Ｃｏ積層（Ｃｏが下層）７と、上電極層としてのＭｏ層８とを順次に重ねてスパッタ法で形成する。Ｍｏ層８の上には、それぞれ図１３の２６ａ，２６ｂに示すような四辺形状のパターンを有するレジスト層９ａ，９ｂを周知のホトリソグラフィ処理により形成する。
【０００４】
次に、図１９の工程では、レジスト層９ａ，９ｂをマスクとする選択的イオンミリング処理により層３〜８の積層に分離溝１０を酸化シリコン膜２に達するように形成することにより該積層を層３〜８の部分３ａ〜８ａからなる第１の積層部分と層３〜８の部分３ｂ〜８ｂからなる第２の積層部分とに分離する。この後、レジスト層９ａ，９ｂを除去する。
【０００５】
図１９のイオンミリング工程では、図２４に示したように分離溝１０の側壁に側壁堆積膜ＤＰ１が形成される。側壁堆積膜ＤＰ１は、レジスト層９ａ，９ｂがイオンミリングにより削られて生ずるレジスト変性成分（有機物）を多量に含むもので、その他にも層３ａ〜５ａ，７ａ，８ａの金属成分や酸化シリコン膜２の構成成分等を含んでいる。
【０００６】
図１９のレジスト除去工程では、レジスト層９ａ，９ｂに対してＯ２プラズマによるアッシング処理を施した後、有機剥離液を用いて剥離処理を施す。しかし、このような処理を施しても、側壁堆積膜ＤＰ１を完全に除去するのは困難であり、しかもレジスト残渣Ｒ１，Ｒ２が残留する。レジスト残渣Ｒ１，Ｒ２は、レジスト層９ａ，９ｂに由来するレジスト変性成分の他に、金属成分やＳｉＯ２等の成分を含んでいるため、有機溶媒等を用いるレジスト除去処理によって完全に除去するのが困難である。
【０００７】
図２０の工程では、図１９の工程で得られた第１及び第２の積層部分の上にそれぞれレジスト層９ｃ，９ｄ及びレジスト層９ｅをホトリソグラフィ処理により形成する。レジスト層９ｃ，９ｄ，９ｅのパターンは、図１３のＴａ，Ｔｂ，Ｔｃに示すような四辺形状のパターンとする。
【０００８】
図２１の工程では、レジスト層９ｃ〜９ｅをマスクとする選択的イオンミリング処理（又は選択的ウエットエッチング処理）により第１及び第２の積層部分に分離溝１２を層部分４ａ，４ｂに達するように形成することによりＴＭＲ素子Ｔａ，Ｔｂ，Ｔｃを得る。ＴＭＲ素子Ｔａは、分離溝１０で囲まれた層３，４の部分３ａ，４ａと分離溝１２で囲まれた層５〜８の部分５ａ１〜８ａ１との積層からなり、ＴＭＲ素子Ｔｂは、分離溝１０で囲まれた層３，４の部分３ａ，４ａと分離溝１２で囲まれた層５〜８の部分５ａ２〜８ａ２との積層からなる。層部分３ａ，４ａの積層は、ＴＭＲ素子Ｔａ，Ｔｂに共通の電極層であり、ＴＭＲ素子Ｔａ，Ｔｂを相互接続している。ＴＭＲ素子Ｔｃは、分離溝１０で層部分３ａ、４ａから分離された層３，４の部分３ｂ，４ｂと分離溝１２で囲まれた層５〜８の部分５ｂ〜８ｂとの積層からなる。イオンミリング処理の後、レジスト層９ｃ〜９ｅを除去する。
【０００９】
図２１のイオンミリング工程では、図１９の工程に関して前述したと同様にして図２５に示すように分離溝１０，１２の側壁に側壁堆積膜ＤＰ２，ＤＰ３が形成される。そして、図２１のレジスト除去工程では、図１９の工程に関して前述したと同様にしてアッシング処理及び有機剥離液処理を行なうが、このようにしても、側壁堆積膜ＤＰ２，ＤＰ３を完全に除去するのが困難であり、しかもレジスト残渣Ｒ３〜Ｒ６が残留する。側壁堆積膜ＤＰ２，ＤＰ３は、レジスト層９ｃ〜９ｅがイオンミリングにより削られて生ずるレジスト変性成分（有機物）を多量に含むもので、その他にも層３ａ〜５ａ，７ａ、８ａの金属成分及び酸化シリコン膜２の構成成分等を含んでおり、特に酸化シリコン膜２の構成成分を含むことでレジスト除去工程での除去が困難になっている。レジスト残渣Ｒ３〜Ｒ６は、レジスト層９ｃ〜９ｅに由来するレジスト変性成分を主体とするものである。なお、図２１のレジスト除去工程では、分離溝１２の側壁において側壁堆積膜ＤＰ２がない個所にレジスト残渣が残留することもある。
【００１０】
図２２の工程では、ＴＭＲ素子Ｔａ〜Ｔｃ及び分離溝１０，１２を覆って基板上面にスパッタ法により層間絶縁膜としての酸化シリコン膜１３を形成する。そして、選択的イオンミリング処理によりＴＭＲ素子Ｔａ〜ＴｃのＭｏ層８ａ１，８ａ２，８ｂにそれぞれ対応する接続孔１３ａ〜１３ｃを酸化シリコン膜１３に形成する。
【００１１】
図２３の工程では、酸化シリコン膜１３の上に接続孔１３ａ〜１３ｃを覆ってＡｌをスパッタ法で被着した後、その被着層を選択的イオンミリング処理によりパターニングして配線層としてのＡｌ層１４ａ，１４ｂを形成する。Ａｌ層１４ａは、接続孔１３ａを介してＴＭＲ素子ＴａのＭｏ層８ａ１に接続され、Ａｌ層１４ｂは、接続孔１３ｂ，１３ｃを介してＴＭＲ素子Ｔｂ，ＴｃのＭｏ層８ａ２，８ｂを相互接続する。この結果、ＴＭＲ素子Ｔａ〜Ｔｃは、直列接続されたことになる。
【００１２】
【発明が解決しようとする課題】
上記した従来技術によると、次の（ａ），（ｂ）のような問題点がある。
【００１３】
（ａ）分離溝１２の側壁に側壁堆積膜ＤＰ２やレジスト残渣が残留すると、トンネルバリア層６ａの上下の金属層間で電気的な短絡やリークが生ずる原因となり、歩留りの低下や素子特性の劣化を招く。また、図２４，２５に示したようにレジスト残渣Ｒ１〜Ｒ６が残留すると、パーティクル発生の原因となり、歩留りの低下を招く。
【００１４】
（ｂ）図２１のイオンミリング工程で分離溝１２を形成する際に分離溝１０の底部で酸化シリコン膜がエッチングされるため、分離溝１０の深さＤがエッチング分だけ増大し、分離溝１０の段差が急峻となる。このため、図２２の工程でスパッタ法により酸化シリコン膜１３を形成すると、分離溝１０の開口端近傍で膜欠陥が生じやすく、図２３の工程でＡｌ層１４ｂを形成すると、Ａｌ層１４ｂと層部分４ａとが膜欠陥を介して短絡する不良を生ずることがある。なお、スパッタ法に比べて段差被覆性が良好なＣＶＤ（ケミカル・ベーパー・デポジション）法は、膜欠陥は生じないものの、４００℃程度の処理となり、ＴＭＲ素子が高温に弱いため、酸化シリコン膜１３の形成に適していない。
【００１５】
上記（ａ）の問題点に対処する方法としては、酸又はアルカリ等の溶液により側壁堆積膜やレジスト残渣を除去する処理が考えられる。しかし、このような処理は、極めて薄いトンネルバリア層にダメージを与えたり、トンネルバリア層の上下の金属層をエッチングして形状悪化を招いたりするので、得策でない。また、レジスト変性成分を含む側壁堆積膜を有機溶媒等を用いて除去する処理では、人体や環境に有害な物質を使用しなければならず、有機廃液の処理のためにコスト上昇を招く。
【００１６】
上記（ａ）の問題点に関してＴＭＲ素子のリーク電流を低減する方法としては、磁気トンネル接合積層を選択的イオンミリング処理によりパターニングしてＴＭＲ素子を形成する際に酸化性又は窒化性雰囲気中でイオンミリングを行なうことによりＴＭＲ素子の側壁に酸化物又は窒化物からなる絶縁層を形成するものが知られている（例えば、特開２００１−５２３１６号公報参照）。このようなイオンミリング処理を図２１の工程で採用した場合、エッチング終点の検出に困難を伴うという問題点がある。すなわち、図２１のイオンミリング処理では、エッチング終点検出法としてプラズマ発光測定法を用いることが多い。この方法を用いた場合、反強磁性層としてのＲｈ−Ｍｎ合金層４ａ，４ｂの構成原子に基づく発光を検出してイオンミリングを停止する。酸化性又は窒化性雰囲気中でイオンミリングを行なう場合、酸素又は窒素を含まない雰囲気中でイオンミリングを行なう場合に比べてエッチレートが低下するため、単位時間当りの励起原子の発生量が減少し、発光検出に必要な信号強度が低下する。このため、エッチング終点の検出精度が低下し、アンダーエッチングによりＴＭＲ素子Ｔｂ，Ｔｃ間の短絡を招いたり、オーバーエッチングによりＴＭＲ素子Ｔａ，Ｔｂ間で接続抵抗の増大（更には断線）を招いたりする。その上、図２１の工程の前に分離溝１０を形成しておくと、図２１の工程においてＲｈ−Ｍｎ合金層４ａ，４ｂの露出面積が分離溝１０に相当する分だけ減少するため、発光検出に必要な信号強度は更に低下することになる。従って、エッチング終点の検出が一層困難となり、アンダーエッチング又はオーバーエッチングが一層発生しやすくなる。
【００１７】
上記（ｂ）の問題点に対処する方法としては、図２１対応のイオンミリング工程の後、図１９対応のイオンミリング工程を実施する方法が提案されている（例えば、本願と同一出願人の出願に係る特願２００１−２８８８０９号参照）。この方法によれば、分離溝１２を形成した後、分離溝１０を形成することになるので、分離溝１０の段差を低くすることができ、層間絶縁膜（酸化シリコン膜１３に対応）の膜欠陥に基づく配線の短絡不良を防止することができる。また、図２１対応のイオンミリング工程において分離溝１０がない分だけ発光検出に必要な信号強度を増大させることができる。
【００１８】
しかしながら、イオンミリングの選択マスクとしてレジスト層（レジスト層９ａ〜９ｅに対応）を用いるので、上記（ａ）と同様の問題点を免れない。例えば、図２１対応のイオンミリング工程では、図２５に示すように分離溝１２の側壁に側壁堆積膜ＤＰ２が形成されたり、図２１対応のレジスト除去工程では、側壁堆積膜ＤＰ２やレジスト残渣Ｒ３〜Ｒ５が残留したりする。また、図１９対応のイオンミリング工程に先立って選択マスクとしてのレジスト層を形成する工程では、分離溝１２の側壁にレジスト等が付着して汚染を招くことがある。さらに、図１９対応のイオンミリング工程では、図２５に示すように分離溝１０の側壁に側壁堆積膜ＤＰ３が形成されたり、図１９対応のレジスト除去工程では、側壁堆積膜ＤＰ３やレジスト残渣Ｒ６が残留したり、分離溝１２の側壁において側壁堆積膜ＤＰ２がない個所にレジスト残渣が残留したりする。従って、トンネルバリア層６ａの上下の金属層間で電気的な短絡やリークが起こりやすい。
【００１９】
この発明の目的は、上記のような問題点を解決し、高い製造歩留りを得ることができる新規なＴＭＲ素子の製法を提供することにある。
【００２０】
【課題を解決するための手段】
この発明に係るＴＭＲ素子の製法は、
基板の絶縁性の一主面に導電材層を介して磁気トンネル接合積層を形成する工程であって、前記導電材層の上に下から順に反強磁性層、第１の磁性層、トンネルバリア層及び第２の磁性層を重ねて前記磁気トンネル接合積層を形成するものと、
前記磁気トンネル接合積層に所望の素子パターンに従って第１の選択エッチング処理を施して前記磁気トンネル接合積層を前記反強磁性層に達するまでエッチングすることにより前記第１の磁性層、前記トンネルバリア層及び前記第２の磁性層の各々の残存部分からなる磁気トンネル接合部を形成する工程と、
前記磁気トンネル接合部において前記トンネルバリア層の端部に前記第１の選択エッチング処理の際に堆積した堆積物を除去する工程と、
前記堆積物を除去した後、前記磁気トンネル接合部と前記反強磁性層の露呈部とを覆って保護用絶縁膜を形成する工程と、
前記磁気トンネル接合部と前記反強磁性層の露呈部とを所望の電極パターンに従って覆うように前記保護用絶縁膜の上にレジスト層を形成する工程と、
前記レジスト層を選択マスクとする第２の選択エッチング処理を前記保護用絶縁膜と前記導電材層及び前記反強磁性層の積層とに施すことにより該積層の残存部分からなる電極層を前記磁気トンネル接合部の下に形成する工程と、
前記電極層を形成した後、前記レジスト層を除去する工程と
を含むものである。
【００２１】
この発明のＴＭＲ素子の製法によれば、第１の磁性層、トンネルバリア層及び第２の磁性層を含む積層に第１の選択エッチング処理を施して磁気トンネル接合部を形成した後、トンネルバリア層の端部に第１の選択エッチング処理の際に堆積した堆積物を除去してから磁気トンネル接合部と反強磁性層の露呈部とを覆って保護用絶縁膜を形成するので、磁気トンネル接合部の側壁（特にトンネルバリア層の端部）において保護用絶縁膜の下にエッチング生成物等が残留するのを防ぐことが出来る。また、保護用絶縁膜の上にレジスト層を形成する際には、磁気トンネル接合部が保護用絶縁膜で覆われるため、磁気トンネル接合部の側壁（特にトンネルバリア層の端部）にレジスト等が付着するのを防ぐことができる。さらに、レジスト層を選択マスクとする第２のエッチング処理により電極層を形成する際には、磁気トンネル接合部が保護用絶縁膜で覆われるため、磁気トンネル接合部の側壁（特にトンネルバリア層の端部）にエッチング生成物等が直接付着するのを防ぐことができる。従って、磁気トンネル接合部の側壁においてトンネルバリア層の上下の金属層がエッチング生成物等により接続されることがなくなり、電気的な短絡やリークを防止することができる。
【００２２】
この発明のＴＭＲ素子の製法においては、第１の変形例として、次のような変更を加えてもよい。すなわち、磁気トンネル接合部を形成する工程では、磁気トンネル接合積層に所望の素子パターンに従って第１の選択エッチング処理を施して磁気トンネル接合積層を導電材層に達するまでエッチングすることにより磁気トンネル接合積層の残存部分からなる磁気トンネル接合部を形成してもよい。この場合、保護用絶縁膜は、磁気トンネル接合部と導電材層の露呈部とを覆うように形成し、電極層を形成する工程では、導電材層にレジスト層を選択マスクとする第２の選択エッチング処理を施すことにより導電材層の残存部分からなる電極層を形成する。このようにすると、この発明のＴＭＲ素子の製法に関して前述したと同様の作用効果が得られる。その上、電極層が導電材層の単層で構成されるため、導電材層と反強磁性層との積層で構成される場合に比べて電極層の端部での段差を低くすることができる。
【００２３】
この発明のＴＭＲ素子の製法において第１の変形例を採用した場合には、第２の変形例として、次のような変更を加えてもよい。すなわち、磁気トンネル接合積層を形成する工程では、導電材層の上に下から順に第１の磁性層、トンネルバリア層、第２の磁性層及び反強磁性層を重ねて磁気トンネル接合積層を形成してもよい。この場合、他の工程は、この発明のＴＭＲ素子の製法及び第１の変形例に関して前述したと同様に実行する。このようにすると、この発明のＴＭＲ素子の製法及び第１の変形例に関して前述したと同様の作用効果が得られる。
【００２４】
この発明のＴＭＲ素子の製法においては、レジスト層を除去した後、保護用絶縁膜及び電極層からレジスト残渣を除去するようにしてもよい。このことは、第１又は第２の変形例を採用した場合についても同様である。レジスト残渣は、希フッ酸等を用いる薬液処理で簡単に除去することができる。このようにすると、パーティクルの発生が抑制され、歩留りの向上が可能になる。
【００２５】
【発明の実施の形態】
図１〜９は、この発明の一実施形態に係るＴＭＲ素子を備えた磁気センサの製法を示すもので、各々の図に対応する工程（１）〜（９）を順次に説明する。
【００２６】
（１）例えばシリコンからなる半導体基板２０の表面に熱酸化法により酸化シリコンからなる絶縁膜２２を形成する。表面に絶縁膜２２を形成した半導体基板２０の代りに、ガラス又は石英等からなる絶縁性基板を用いてもよい。次に、絶縁膜２２の上には、スパッタ法によりＣｒからなる導電材層２４を１０〜３０ｎｍの厚さに形成する。導電材層２４としては、Ｔｉの単層又はＴｉ層にＣｕ層を重ねた積層等を用いてもよく、あるいはＷ，Ｔａ，Ａｕ，Ｍｏ等の導電性非磁性金属材料を用いてもよい。
【００２７】
次に、導電材層２４の上には、スパッタ法によりＰｔ−Ｍｎ合金からなる反強磁性層２６を３０〜５０ｎｍの厚さに形成する。反強磁性層２６としては、Ｒｈ−Ｍｎ合金、Ｆｅ−Ｍｎ合金等を用いてもよい。この後、反強磁性層２６の上には、スパッタ法によりＮｉ−Ｆｅ合金からなる強磁性層２８を１０ｎｍの厚さに形成する。強磁性層２８としては、Ｎｉ，Ｆｅ，Ｃｏのうちのいずれかの金属、Ｎｉ，Ｆｅ，Ｃｏのうちの２つ以上の金属の合金又は金属間化合物等を用いてもよく、あるいはＮｉ−Ｆｅ合金層２８の下にＣｏ層を敷くなどして積層構造のものを用いてもよい。
【００２８】
次に、強磁性層２８の上には、スパッタ法によりＡｌ層を１〜２ｎｍの厚さに形成する。そして、Ａｌ層に酸化処理を施すことによりアルミナ（酸化アルミニウム）からなるトンネルバリア層３０を形成する。トンネルバリア層３０としては、金属又は半導体を改変した酸化物（例えばＴｉＯｘ，ＳｉＯ２，ＭｇＯ，Ａｌ２Ｏ２＋ＳｉＯ２［サイアロン］）、窒化物（例えばＡｌＮ，Ｓｉ３Ｎ４）、酸化窒化物（例えばＡｌＮ＋Ａｌ２Ｏ３）等を用いてもよい。
【００２９】
次に、トンネルバリア層３０の上には、スパッタ法によりＮｉ−Ｆｅ合金からなる強磁性層３２を２０〜１００ｎｍの厚さに形成する。強磁性層３２としては、強磁性層２８に関して前述したと同様の強磁性層を用いることができる。この後、強磁性層３２の上には、スパッタ法によりＭｏからなる導電材層３４を３０〜６０ｎｍの厚さに形成する。導電材層３４としては、Ｍｏの代りに、導電材層２４に関して前述したと同様の金属材料を用いてもよい。
【００３０】
次に、導電材層３４の上には、それぞれ図１３のＴａ，Ｔｂ，Ｔｃに示すような四辺形状の素子パターンを有するレジスト層３６ａ，３６ｂ，３６ｃをホトリソグラフィ処理により形成する。このときのレジスト厚さは、０．３〜２．０μｍとすることができる。
【００３１】
（２）レジスト層３６ａ〜３６ｃをマスクとする選択的イオンミリング処理により層２８〜３４の積層に分離溝３８を反強磁性層２６に達するように形成することにより磁気トンネル接合部ＡＴａ，ＡＴｂ，ＡＴｃを得る。磁気トンネル接合部ＡＴａは、分離溝３８で囲まれた層２８〜３４の部分２８ａ〜３４ａの積層からなり、磁気トンネル接合部ＡＴｂは、分離溝３８で囲まれた層２８〜３４の部分２８ｂ〜３４ｂの積層からなり、磁気トンネル接合部ＡＴｃは、分離溝３８で囲まれた層２８〜３４の部分２８ｃ〜３４ｃの積層からなる。層２４，２６の積層は、磁気トンネル接合部ＡＴａ〜ＡＴｃに共通に配置されている。
【００３２】
イオンミリング処理における処理条件は、一例として、
Ａｒ流量：４ｓｃｃｍ
圧力：２．０×１０−４Ｔｏｒｒ
角度：０〜６０度
パワー：５００Ｖ、１９０ｍＡ
とすることができる。エッチング終点の検出法としては、プラズマ発光測定法を用い、反強磁性層２６の構成原子に基づく発光を検出してイオンミリングを停止する。反強磁性層２６の露出面積が大きいため、発光検出に十分な信号強度が得られ、エッチング終点を高精度で検出可能である。
【００３３】
図２のイオンミリング工程では、図１０に示すように分離溝３８の側壁にエッチング生成物としての側壁堆積膜ＤＰ１１が形成される。堆積膜ＤＰ１１は、層３６ａ〜３６ｃのレジスト変性成分、層２６，２８，３２，３４の金属成分等を含んでいる。
【００３４】
イオンミリング処理の後、レジスト層３６ａ〜３６ｃを除去する。レジスト除去は、例えばＯ２プラズマによるアッシング処理を施した後、有機剥離液を用いた薬液処理を施すことにより行なうことができる。アッシング処理における処理条件は、一例として、
Ｏ２流量：１００ｓｃｃｍ
圧力：５０ｍＴｏｒｒ
ＲＦパワー：１５０Ｗ
とすることができる。レジスト除去法の他の例としては、アセトン超音波洗浄法等を用いてもよい。なお、独立のレジスト除去工程を設ける代りに、イオンミリング処理中に同時にレジスト層３６ａ〜３６ｃを除去するようにしてもよい。
【００３５】
上記のようなレジスト除去工程において、図１０に示したような側壁堆積膜ＤＰ１１を分離溝３８の側壁（特に３０ｂ等のトンネルバリア層の端部）から十分に除去するのが望ましいが、より確実な除去を行ないたいときは、クリーニングミリング処理（角度をもたせた短時間のミリング処理）を追加してもよい。クリーニングミリング処理における処理条件は、一例として、
Ａｒ流量：４ｓｃｃｍ
圧力：２．０×１０−４Ｔｏｒｒ
角度：４５〜８０度（好ましくは６０度）
パワー：５００Ｖ、１９０ｍＡ
とすることができる。このようなミリング処理を追加することにより分離溝３８の側壁から堆積膜ＤＰ１１をきれいに除去することができ、側壁形状は、一層テーパー状となる。
【００３６】
（３）基板上面には、磁気トンネル接合部ＡＴａ〜ＡＴｃ及び分離溝３８を覆って例えばＳｉＯ２からなる保護用絶縁膜４０をスパッタ法又はＣＶＤ法等により形成する。絶縁膜４０の厚さは、１０〜１００ｎｍ（好ましくは５０ｎｍ）とすることができる。絶縁膜４０をスパッタ法で形成する場合、処理条件は、一例として、
処理雰囲気：Ａｒガス
圧力：１〜１０ｍＴｏｒｒ（好ましくは５ｍＴｏｒｒ）
ＲＦパワー：０．５〜２ｋＷ（好ましくは１ｋＷ）
膜厚：５０ｎｍ
とすることができる。また、絶縁膜４０をＣＶＤ法で形成する場合、処理条件は、一例として、
原料：ＳｉＨ４又はＴＥＯＳ（テトラ・エチル・オルソ・シリケート）
Ｏ３又はＯ２流量：８０００ｓｃｃｍ
圧力：１〜１０Ｔｏｒｒ（好ましくは２．２Ｔｏｒｒ）
ＲＦパワー：３００〜１０００Ｗ（好ましくは５００Ｗ）
膜厚：５０ｎｍ
ヒーター温度：３００℃以下
とすることができる。
【００３７】
（４）絶縁膜４０の上には、図１３の２６ａ，２６ｂに示すように四辺形状の電極パターンを有するレジスト層４２ａ，４２ｂをホトリソグラフィ処理により形成する。レジスト層４２ａは、磁気トンネル接合部ＡＴａ，ＡＴｂを覆うように形成し、レジスト層４２ｂは、磁気トンネル接合部ＡＴｃを覆うように形成する。このときのレジスト厚さは、０．３〜２．０μｍとすることができる。
【００３８】
（５）及び（６）レジスト層４２ａ，４２ｂを選択マスクとするイオンミリング処理を絶縁膜４０と導電材層２４及び反強磁性層２６の積層とに施す。このときのイオンミリング処理は、図２に関して前述したと同様の条件で行なうことができる。図５は、イオンミリング処理の初期段階において、絶縁膜４０がレジスト層４２ａ，４２ｂにそれぞれ対応した第１，第２の部分４０ａ，４０ｂに分離された状態を示す。図６は、イオンミリング処理の終了時において、層２４，２６の積層に分離溝４４が絶縁膜２２に達するように形成されることにより該積層が分離溝４４により第１及び第２の接続部分（電極層）に分離されて磁気トンネル接合部ＡＴａ〜ＡＴｃにそれぞれ対応するＴＭＲ素子Ｔａ〜Ｔｃが得られた状態を示す。第１の接続部分は、層２４、２６の部分２４ａ、２６ａの積層からなるもので、ＴＭＲ素子Ｔａ，Ｔｂを相互接続した状態で残される。第２の接続部分は、層２４、２６部分２４ｂ、２６ｂの積層からなるもので、ＴＭＲ素子Ｔｃに接続された状態で残される。分離溝４４の深さＤは、イオンミリングによるエッチング深さに相当するもので、図２１の場合のように増大しない。従って、分離溝４４の段差を低く抑えることができる。
【００３９】
（７）図２に関して前述したと同様の方法によりレジスト層４２ａ，４２ｂを除去する。図６のイオンミリング工程では、図１１に示すように分離溝４４の側壁にエッチング生成物としての側壁堆積膜ＤＰ１２が形成される。堆積膜ＤＰ１２は、層４２ａ，４２ｂのレジスト変性成分を含むと共に絶縁膜４０ａ，４０ｂ及び絶縁膜２２の絶縁材成分、層２４、２６の金属成分等を含むもので、図７のレジスト除去工程では除去されずに残留する。しかし、堆積膜ＤＰ１２の残留個所が層２４ａ，２６ａ等の積層（電極層）の端部であるため、残留しても素子特性上問題はない。
【００４０】
図７のレジスト除去工程では、図１１に示すように絶縁膜４０ａ，４０ｂの表面や層２４ａ，２６ａ等の積層（電極層）の端部にレジスト残渣Ｒ１１，Ｒ１２が残留することがある。これらのレジスト残渣Ｒ１１，Ｒ１２は、後工程で剥離してパーティクルとなり、歩留りを低下させる恐れがある。そこで、図１２に示すようにレジスト残渣Ｒ１１，Ｒ１２を除去する処理を施してもよい。この処理では、絶縁膜４０ａ，４０ｂの耐薬品性が高いため、種々の薬液を選択可能である。例えば希フッ酸（又はＢＨＦ）処理及び純水洗浄処理を順次に施すか又はアンモニア＋過酸化水素水処理及び純水洗浄処理を順次に施すことができる。これらの処理では、４０ａ等の絶縁膜の表面が薄く溶解されるため、レジスト残渣Ｒ１１，Ｒ１２が浮き上がった状態で除去される。４０ａ等の薄くなった絶縁膜は、残しておいて層間絶縁膜の一部として利用することができる。
【００４１】
（８）基板上面には、絶縁膜４０ａ，４０ｂ及び分離溝４４を覆ってスパッタ法により酸化シリコンからなる層間絶縁膜４６を形成する。図６に示したように分離溝４４の段差が低いので、絶縁膜４６は、分離溝４４の開口端の近傍部で膜欠陥が発生しにくい。この後、選択的イオンミリング処理によりＴＭＲ素子Ｔａ〜Ｔｃの導電材層３４ａ〜３４ｃにそれぞれ対応する接続孔４６ａ〜４６ｃを絶縁膜４６に形成する。
【００４２】
（９）絶縁膜４６の上には、接続孔４６ａ〜４６ｃを覆ってスパッタ法によりＡｌ等の配線用金属を被着すると共にその被着層を選択的イオンミリング処理（又は選択的ウエットエッチング処理）によりパターニングして配線層４８ａ，４８ｂを形成する。配線層４８ａは、接続孔４６ａを介してＴＭＲ素子Ｔａの導電材層３４ａに接続され、配線層４８ｂは、接続孔４６ｂ，４６ｃを介してＴＭＲ素子Ｔｂ，Ｔｃの導電材層３４ｂ，３４ｃを相互接続する。この結果、ＴＭＲ素子Ｔａ〜Ｔｃは、直列接続されたことになる。図１３は、ＴＭＲ素子Ｔａ〜Ｔｃの接続状況を示すもので、図９は、図１３のＸ−Ｘ’線断面に対応する。
【００４３】
図９の工程では、分離溝４４の開口端の近傍部において絶縁膜４６の欠陥の発生が抑制されるため、配線層４８ｂが反強磁性層２６ａと短絡するような不良を低減することができる。
【００４４】
上記した実施形態の製法によれば、図２の工程ではエッチング終点を高精度で検出できること、図２〜７の工程では分離溝３８の側壁（磁気トンネル接合部の側壁）を清浄化すると共に絶縁膜４０で被覆して分離溝３８の側壁をレジスト汚染から保護できること、図１２の工程ではレジスト残渣を除去してパーティクルの発生を防止できること、図６の工程で分離溝４４の段差を低くできるため図８の工程では絶縁膜４６の欠陥発生を抑制できることなどの理由により磁気センサの製造歩留りが向上する。
【００４５】
図９に示す磁気センサにおいて、ＴＭＲ素子Ｔａ〜Ｔｃの動作は同様であり、代表として素子Ｔａの動作を説明する。反強磁性層２６ａは、強磁性層２８ａの磁化の向きを固定すべく作用するので、強磁性層２８ａは、磁化固定層となる。一方、強磁性層３２ａは、磁化の向きが自由であり、磁化自由層となる。
【００４６】
導電材層（電極層）２４ａ，３４ａ間に一定の電流を流した状態において基板２０の平面内に外部磁界を印加すると、磁界の向きと強さに応じて強磁性層２８ａ，３２ａ間で磁化の相対角度が変化し、このような相対角度の変化に応じて電極層２４ａ，３４ａ間の電気抵抗値が変化する。従って、このような電気抵抗値の変化に基づいて磁界検出を行なうことができる。
【００４７】
図１４，１５は、上記した実施形態の変形例を示すもので、図１〜９と同様の部分には同様の符号を付して詳細な説明を省略する。
【００４８】
図１４の工程は、図１の工程の後、レジスト層３６ａ〜３６ｃをマスクとして選択的イオンミリング処理を行なう工程であり、分離溝３８を導電材層２４に達するように深く形成する点で図２の工程とは異なるものである。この場合、ＴＭＲ素子Ｔａ，Ｔｂ，Ｔｃは、分離溝３８で囲まれた層２６の部分２６ａ１，２６ａ２，２６ｂをそれぞれ含み、これらの層部分２６ａ１，２６ａ２，２６ｂに共通に導電材層２４が配置された状態となる。イオンミリング処理の後、図２に関して前述したと同様にしてレジスト層３６ａ〜３６ｃを除去し、必要に応じてクリーニングミリング処理を行なう。図１４の工程では、図２に関して前述したと同様にエッチング終点検出法としてプラズマ発光測定法を用いることができ、高い精度でエッチング終点を検出可能である。
【００４９】
次に、図１５の工程では、図３〜６に関して前述したと同様にして基板上面に保護用絶縁膜４０及びレジスト層４２ａ，４２ｂを形成する。そして、レジスト層４２ａ，４２ｂを選択マスクとするイオンミリング処理により導電材層２４に分離溝４４を絶縁膜２２に達するように形成することにより層２４を分離溝４４により第１及び第２の接続部分（電極層）に分離する。第１の接続部分は、層２４の部分２４ａからなるもので、反強磁性層２６ａ１，２６ａ２を相互接続した状態で残される。第２の接続部分は、層２４の部分２４ｂからなるもので、反強磁性層２６ｂに接続された状態で残される。分離溝４４の深さＤは、図１４の工程で反強磁性層２６をエッチングしたため、図６の場合に比べて小さくなる。この後、図６に関して前述したと同様にしてレジスト層４２ａ，４２ｂを除去する。そして、図１２に関して前述したと同様にして絶縁膜４０ａ，４０ｂの表面や層２４ａ，２４ｂの端部からレジスト残渣を除去してもよい。
【００５０】
次に、図８に関して前述したと同様に基板上面に層間絶縁膜４６を形成する。このとき、分離溝４４の段差が低いので、絶縁膜４６には欠陥が発生しにくい。図８に関して前述したと同様にして絶縁膜４６に接続孔４６ａ〜４６ｃを形成した後、図９に関して前述したと同様にして絶縁膜４６の上に配線層４８ａ，４８ｂを形成する。
【００５１】
図１４，１５の変形例に係る製法によれば、前述した実施形態に係る製法と同様に磁気センサの製造歩留りが向上する。また、得られる磁気センサは、図９に示した磁気センサと同様に動作する。
【００５２】
図１６，１７は、図１〜９に関して前述した実施形態の他の変形例を示すもので、図１〜９と同様の部分には同様の符号を付して詳細な説明を省略する。
【００５３】
図１６，１７の変形例では、図１に対応する工程において、絶縁膜２２の上に下から順に導電材層２４、強磁性層２８、トンネルバリア層３０、強磁性層３２、反強磁性層、導電材層３４を形成する。ここで、強磁性層３２と導電材層３４との間の反強磁性層は、前述した反強磁性層２６と同様のもので、強磁性層３２を磁化固定層とするためのものである。
【００５４】
図１６の工程は、図１に対応する工程の後、図１４に関して前述したと同様にレジスト層３６ａ〜３６ｃをマスクとする選択的イオンミリング処理により分離溝３８を形成してＴＭＲ素子Ｔａ〜Ｔｃを得る工程であり、導電材層３４ａ，３４ｂ，３４ｃの下に（強磁性層３２ａ，３２ｂ，３２ｃの上に）反強磁性層３３ａ，３３ｂ，３３ｃがそれぞれ存在すると共に強磁性層２８ａ〜２８ｃに共通に導電材層２４が配置された状態になる点で図１４の工程とは異なるものである。イオンミリング処理の後、図２に関して前述したと同様にしてレジスト層３６ａ〜３６ｃを除去し、必要に応じてクリーニングミリング処理を行なう。図１６の工程では、図２に関して前述したと同様にエッチング終点検出法としてプラズマ発光測定法を用いることができ、高い精度でエッチング終点を検出可能である。
【００５５】
次に、図１７の工程では、図３〜６に関して前述したと同様にして基板上面に保護用絶縁膜４０及びレジスト層４２ａ，４２ｂを形成する。そして、図１５に関して前述したと同様にしてレジスト層４２ａ，４２ｂを選択マスクとするイオンミリング処理により導電材層２４に分離溝４４を絶縁膜２２に達するように形成することにより層２４を分離溝４４により第１及び第２の接続部分（電極層）に分離する。第１の接続部分は、層２４の部分２４ａからなるもので、強磁性層２８ａ，２８ｂを相互接続した状態で残される。第２の接続部分は、層２４の部分２４ｂからなるもので、強磁性層２８ｃに接続された状態で残される。分離溝４４の深さＤは、導電材層２４の上に（強磁性層２８ａ〜２８ｃの下に）反強磁性層が存在しないため、図６の場合に比べて小さくなる。この後、図６に関して前述したと同様にしてレジスト層４２ａ，４２ｂを除去する。そして、図１２に関して前述したと同様にして絶縁膜４０ａ，４０ｂの表面や層２４ａ，２４ｂの端部からレジスト残渣を除去してもよい。
【００５６】
次に、図８に関して前述したと同様に基板上面に層間絶縁膜４６を形成する。このとき、分離溝４４の段差が低いので、絶縁膜４６には欠陥が発生しにくい。図８に関して前述したと同様にして絶縁膜４６に接続孔４６ａ〜４６ｃを形成した後、図９に関して前述したと同様にして絶縁膜４６の上に配線層４８ａ，４８ｂを形成する。
【００５７】
図１６，１７の変形例に係る製法によれば、前述した実施形態に係る製法と同様に磁気センサの製造歩留りが向上する。また、得られる磁気センサは、図９に示した磁気センサと同様に動作する。
【００５８】
なお、この発明は、上記したような磁気センサに限らず、他の磁気センサ、磁気メモリ、磁気ヘッド等のＴＭＲ素子応用製品の製造にも適用することができる。
【００５９】
【発明の効果】
以上のように、この発明によれば、磁気トンネル接合部においてトンネルバリア層の端部に選択エッチング処理の際に堆積した堆積物を除去した後、磁気トンネル接合部を保護用絶縁膜で覆った状態でレジスト層を選択マスクとする選択エッチング処理により磁気トンネル接合部の下に電極層を形成するので、トンネルバリア層の上下の金属層間に電気的な短絡やリークが発生するのを防止でき、ＴＭＲ素子の製造歩留りが向上すると共にＴＭＲ素子の特性劣化を防止できる効果が得られる。また、この発明の製法では、酸化性又は窒化性雰囲気中でイオンミリング処理を行なう必要がないので、エッチング終点の検出精度が低下しない利点もある。
【図面の簡単な説明】
【図１】 この発明の一実施形態に係る磁気センサの製法における積層形成工程及びレジスト層形成工程を示す基板断面図である。
【図２】 図１の工程に続くイオンミリング工程及びレジスト除去工程を示す基板断面図である。
【図３】 図２の工程に続く絶縁膜形成工程を示す基板断面図である。
【図４】 図３の工程に続くレジスト層形成工程を示す基板断面図である。
【図５】 図４の工程に続くイオンミリング工程を示す基板断面図である。
【図６】 図５の工程に続くイオンミリング工程を示す基板断面図である。
【図７】 図６の工程に続くレジスト除去工程を示す基板断面図である。
【図８】 図７の工程に続く絶縁膜形成工程及び接続孔形成工程を示す基板断面図である。
【図９】 図８の工程に続く配線形成工程を示す基板断面図である。
【図１０】 図２のイオンミリング工程における側壁堆積膜の形成状況を示す基板断面図である。
【図１１】 図６のイオンミリング工程における側壁堆積膜の形成状況を示す基板断面図である。
【図１２】 図７のレジスト除去工程に続くレジスト残渣除去工程を示す基板断面図である。
【図１３】 ＴＭＲ素子の接続状況を示す上面図である。
【図１４】 図２の工程の変形例を示す基板断面図である。
【図１５】 図１４の変形例における分離溝形成工程を示す基板断面図である。
【図１６】 図２の工程の他の変形例を示す基板断面図である。
【図１７】 図１６の変形例における分離溝形成工程を示す基板断面図である。
【図１８】 従来の磁気センサの製法における積層形成工程及びレジスト層形成工程を示す基板断面図である。
【図１９】 図１８の工程に続くイオンミリング工程及びレジスト除去工程を示す基板断面図である。
【図２０】 図１９の工程に続くレジスト層形成工程を示す基板断面図である。
【図２１】 図２０の工程に続くイオンミリング工程及びレジスト除去工程を示す基板断面図である。
【図２２】 図２１の工程に続く絶縁膜形成工程及び接続孔形成工程を示す基板断面図である。
【図２３】 図２２の工程に続く配線形成工程を示す基板断面図である。
【図２４】 図１９のイオンミリング工程における側壁堆積膜の形成状況を示す基板断面図である。
【図２５】 図２１のイオンミリング工程における側壁堆積膜の形成状況を示す基板断面図である。
【符号の説明】
２０：半導体基板、２２：絶縁膜、２４，３４：導電材層、２６，３３ａ〜３３ｃ：反強磁性層、２８，３２：強磁性層、３０：トンネルバリア層、３６ａ〜３６ｃ，４２ａ，４２ｂ：レジスト層、３８，４４：分離溝、４０：保護用絶縁膜、４６：層間絶縁膜、４６ａ〜４６ｃ：接続孔、４８ａ，４８ｂ：配線層、ＡＴａ〜ＡＴｃ：磁気トンネル接合部、Ｔａ〜Ｔｃ：ＴＭＲ素子、ＤＰ１１，ＤＰ１２：側壁堆積膜、Ｒ１１，Ｒ１２：レジスト残渣。
Claims (3)
- 基板の絶縁性の一主面に導電材層を介して磁気トンネル接合積層を形成する工程であって、前記導電材層の上に下から順に反強磁性層、第１の磁性層、トンネルバリア層及び第２の磁性層を重ねて前記磁気トンネル接合積層を形成するものと、
前記磁気トンネル接合積層に所望の素子パターンに従って第１の選択エッチング処理を施して前記磁気トンネル接合積層を前記反強磁性層に達するまでエッチングすることにより前記第１の磁性層、前記トンネルバリア層及び前記第２の磁性層の各々の残存部分からなる磁気トンネル接合部を形成する工程と、
前記磁気トンネル接合部において前記トンネルバリア層の端部に前記第１の選択エッチング処理の際に堆積した堆積物を除去する工程と、
前記堆積物を除去した後、前記磁気トンネル接合部と前記反強磁性層の露呈部とを覆って保護用絶縁膜を形成する工程と、
前記磁気トンネル接合部と前記反強磁性層の露呈部とを所望の電極パターンに従って覆うように前記保護用絶縁膜の上にレジスト層を形成する工程と、
前記レジスト層を選択マスクとする第２の選択エッチング処理を前記保護用絶縁膜と前記導電材層及び前記反強磁性層の積層とに施すことにより該積層の残存部分からなる電極層を前記磁気トンネル接合部の下に形成する工程と、
前記電極層を形成した後、前記レジスト層を除去する工程と
を含む磁気トンネル接合素子の製法。 - 基板の絶縁性の一主面に導電材層を介して磁気トンネル接合積層を形成する工程であって、前記導電材層の上に下から順に反強磁性層、第１の磁性層、トンネルバリア層及び第２の磁性層を重ねるか又は前記導電材層の上に下から順に第１の磁性層、トンネルバリア層、第２の磁性層及び反強磁性層を重ねて前記磁気トンネル接合積層を形成するものと、
前記磁気トンネル接合積層に所望の素子パターンに従って第１の選択エッチング処理を施して前記磁気トンネル接合積層を前記導電材層に達するまでエッチングすることにより前記磁気トンネル接合積層の残存部分からなる磁気トンネル接合部を形成する工程と、
前記磁気トンネル接合部において前記トンネルバリア層の端部に前記第１の選択エッチング処理の際に堆積した堆積物を除去する工程と、
前記堆積物を除去した後、前記磁気トンネル接合部と前記導電材層の露呈部とを覆って保護用絶縁膜を形成する工程と、
前記磁気トンネル接合部と前記導電材層の露呈部とを所望の電極パターンに従って覆うように前記保護用絶縁膜の上にレジスト層を形成する工程と、
前記レジスト層を選択マスクとする第２の選択エッチング処理を前記保護用絶縁膜と前記導電材層とに施すことにより前記導電材層の残存部分からなる電極層を前記磁気トンネル接合部の下に形成する工程と、
前記電極層を形成した後、前記レジスト層を除去する工程と
を含む磁気トンネル接合素子の製法。 - 前記レジスト層を除去した後、前記保護用絶縁膜及び前記電極層からレジスト残渣を除去する工程を更に含む請求項１又は２記載の磁気トンネル接合素子の製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002011281A JP3888168B2 (ja) | 2002-01-21 | 2002-01-21 | 磁気トンネル接合素子の製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002011281A JP3888168B2 (ja) | 2002-01-21 | 2002-01-21 | 磁気トンネル接合素子の製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003218431A JP2003218431A (ja) | 2003-07-31 |
| JP3888168B2 true JP3888168B2 (ja) | 2007-02-28 |
Family
ID=27648794
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002011281A Expired - Fee Related JP3888168B2 (ja) | 2002-01-21 | 2002-01-21 | 磁気トンネル接合素子の製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3888168B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4074281B2 (ja) | 2004-09-14 | 2008-04-09 | 株式会社東芝 | 磁気ランダムアクセスメモリ |
| JP4933728B2 (ja) * | 2004-12-02 | 2012-05-16 | 株式会社アルバック | トンネル接合素子のエッチング加工方法 |
| JP5072012B2 (ja) | 2005-11-14 | 2012-11-14 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US8043732B2 (en) | 2008-11-11 | 2011-10-25 | Seagate Technology Llc | Memory cell with radial barrier |
| JP2009081451A (ja) * | 2008-11-13 | 2009-04-16 | Canon Anelva Corp | 磁気抵抗効果素子 |
| JP2011134977A (ja) | 2009-12-25 | 2011-07-07 | Renesas Electronics Corp | 半導体装置および半導体装置の製造方法 |
-
2002
- 2002-01-21 JP JP2002011281A patent/JP3888168B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003218431A (ja) | 2003-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3951902B2 (ja) | 磁気トンネル接合素子の製法と磁気トンネル接合装置 | |
| JP3918612B2 (ja) | 磁気トンネル接合素子の製法と磁気トンネル接合装置 | |
| JPH09246242A (ja) | 半導体装置及びその製造方法 | |
| US6764960B2 (en) | Manufacture of composite oxide film and magnetic tunneling junction element having thin composite oxide film | |
| JP3843827B2 (ja) | 磁気トンネル接合素子とその製法 | |
| JP3888168B2 (ja) | 磁気トンネル接合素子の製法 | |
| JP2007158361A (ja) | 磁気トンネル接合素子の製法 | |
| JP3918484B2 (ja) | 磁気トンネル接合素子の製法 | |
| TWI539576B (zh) | Semiconductor device manufacturing method | |
| US6710421B2 (en) | Semiconductor devices and methods for manufacturing the same | |
| JPH10308447A (ja) | 半導体装置の製造方法 | |
| JPH0590417A (ja) | 半導体素子の多層配線の形成方法 | |
| JPS5910064B2 (ja) | 多層配線構造の製造方法 | |
| JP5659059B2 (ja) | シリコン基板のエッチング方法 | |
| JPH05121378A (ja) | 半導体装置の製造方法 | |
| JP2003198007A (ja) | トンネル接合の作製方法及びトンネル接合素子 | |
| JPH06177255A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0513411A (ja) | 半導体装置の製造方法 | |
| JP2003197737A (ja) | 半導体装置の製造方法 | |
| JPH10209521A (ja) | 磁気抵抗素子を有する半導体装置 | |
| JP2002217290A (ja) | 多層配線の形成方法 | |
| JPH04171745A (ja) | 集積回路装置の製造方法 | |
| JPH0555385A (ja) | 半導体装置の製造方法 | |
| JP2003258089A (ja) | 半導体装置及びその製造方法 | |
| JPH1074833A (ja) | コンタクト形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040924 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061027 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061107 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061120 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101208 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101208 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111208 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111208 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121208 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131208 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |