JP3888168B2 - 磁気トンネル接合素子の製法 - Google Patents

磁気トンネル接合素子の製法 Download PDF

Info

Publication number
JP3888168B2
JP3888168B2 JP2002011281A JP2002011281A JP3888168B2 JP 3888168 B2 JP3888168 B2 JP 3888168B2 JP 2002011281 A JP2002011281 A JP 2002011281A JP 2002011281 A JP2002011281 A JP 2002011281A JP 3888168 B2 JP3888168 B2 JP 3888168B2
Authority
JP
Japan
Prior art keywords
layer
tunnel junction
resist
magnetic tunnel
magnetic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002011281A
Other languages
English (en)
Other versions
JP2003218431A (ja
Inventor
寛 内藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP2002011281A priority Critical patent/JP3888168B2/ja
Publication of JP2003218431A publication Critical patent/JP2003218431A/ja
Application granted granted Critical
Publication of JP3888168B2 publication Critical patent/JP3888168B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Measuring Magnetic Variables (AREA)
  • Magnetic Heads (AREA)
  • Hall/Mr Elements (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は、磁気センサ等に用いられる磁気トンネル接合素子の製法に関するものである。この後の説明では、磁気トンネル接合素子をTMR素子と略記する。
【0002】
【従来の技術】
従来、複数のTMR素子を備えた磁気センサの製法としては、図18〜23に示すものが提案されている(例えば、本願と同一出願人の出願に係る特願平11−368776号参照)。
【0003】
図18の工程では、シリコン基板1の表面を覆う酸化シリコン膜2の上に下電極層としてのCr層3と、反強磁性層としてのRh−Mn合金層4と、下強磁性層としてのNi−Fe合金層5とを順次に重ねてスパッタ法で形成した後、Ni−Fe合金層5の上にAl層を形成して酸化することによりトンネルバリア層としてのアルミナ層6を形成し、アルミナ層6の上に上強磁性層としてのNi−Fe合金/Co積層(Coが下層)7と、上電極層としてのMo層8とを順次に重ねてスパッタ法で形成する。Mo層8の上には、それぞれ図13の26a,26bに示すような四辺形状のパターンを有するレジスト層9a,9bを周知のホトリソグラフィ処理により形成する。
【0004】
次に、図19の工程では、レジスト層9a,9bをマスクとする選択的イオンミリング処理により層3〜8の積層に分離溝10を酸化シリコン膜2に達するように形成することにより該積層を層3〜8の部分3a〜8aからなる第1の積層部分と層3〜8の部分3b〜8bからなる第2の積層部分とに分離する。この後、レジスト層9a,9bを除去する。
【0005】
図19のイオンミリング工程では、図24に示したように分離溝10の側壁に側壁堆積膜DPが形成される。側壁堆積膜DPは、レジスト層9a,9bがイオンミリングにより削られて生ずるレジスト変性成分(有機物)を多量に含むもので、その他にも層3a〜5a,7a,8aの金属成分や酸化シリコン膜2の構成成分等を含んでいる。
【0006】
図19のレジスト除去工程では、レジスト層9a,9bに対してOプラズマによるアッシング処理を施した後、有機剥離液を用いて剥離処理を施す。しかし、このような処理を施しても、側壁堆積膜DPを完全に除去するのは困難であり、しかもレジスト残渣R,Rが残留する。レジスト残渣R,Rは、レジスト層9a,9bに由来するレジスト変性成分の他に、金属成分やSiO等の成分を含んでいるため、有機溶媒等を用いるレジスト除去処理によって完全に除去するのが困難である。
【0007】
図20の工程では、図19の工程で得られた第1及び第2の積層部分の上にそれぞれレジスト層9c,9d及びレジスト層9eをホトリソグラフィ処理により形成する。レジスト層9c,9d,9eのパターンは、図13のTa,Tb,Tcに示すような四辺形状のパターンとする。
【0008】
図21の工程では、レジスト層9c〜9eをマスクとする選択的イオンミリング処理(又は選択的ウエットエッチング処理)により第1及び第2の積層部分に分離溝12を層部分4a,4bに達するように形成することによりTMR素子Ta,Tb,Tcを得る。TMR素子Taは、分離溝10で囲まれた層3,4の部分3a,4aと分離溝12で囲まれた層5〜8の部分5a〜8aとの積層からなり、TMR素子Tbは、分離溝10で囲まれた層3,4の部分3a,4aと分離溝12で囲まれた層5〜8の部分5a〜8aとの積層からなる。層部分3a,4aの積層は、TMR素子Ta,Tbに共通の電極層であり、TMR素子Ta,Tbを相互接続している。TMR素子Tcは、分離溝10で層部分3a、4aから分離された層3,4の部分3b,4bと分離溝12で囲まれた層5〜8の部分5b〜8bとの積層からなる。イオンミリング処理の後、レジスト層9c〜9eを除去する。
【0009】
図21のイオンミリング工程では、図19の工程に関して前述したと同様にして図25に示すように分離溝10,12の側壁に側壁堆積膜DP,DPが形成される。そして、図21のレジスト除去工程では、図19の工程に関して前述したと同様にしてアッシング処理及び有機剥離液処理を行なうが、このようにしても、側壁堆積膜DP,DPを完全に除去するのが困難であり、しかもレジスト残渣R〜Rが残留する。側壁堆積膜DP,DPは、レジスト層9c〜9eがイオンミリングにより削られて生ずるレジスト変性成分(有機物)を多量に含むもので、その他にも層3a〜5a,7a、8aの金属成分及び酸化シリコン膜2の構成成分等を含んでおり、特に酸化シリコン膜2の構成成分を含むことでレジスト除去工程での除去が困難になっている。レジスト残渣R〜Rは、レジスト層9c〜9eに由来するレジスト変性成分を主体とするものである。なお、図21のレジスト除去工程では、分離溝12の側壁において側壁堆積膜DPがない個所にレジスト残渣が残留することもある。
【0010】
図22の工程では、TMR素子Ta〜Tc及び分離溝10,12を覆って基板上面にスパッタ法により層間絶縁膜としての酸化シリコン膜13を形成する。そして、選択的イオンミリング処理によりTMR素子Ta〜TcのMo層8a,8a,8bにそれぞれ対応する接続孔13a〜13cを酸化シリコン膜13に形成する。
【0011】
図23の工程では、酸化シリコン膜13の上に接続孔13a〜13cを覆ってAlをスパッタ法で被着した後、その被着層を選択的イオンミリング処理によりパターニングして配線層としてのAl層14a,14bを形成する。Al層14aは、接続孔13aを介してTMR素子TaのMo層8aに接続され、Al層14bは、接続孔13b,13cを介してTMR素子Tb,TcのMo層8a,8bを相互接続する。この結果、TMR素子Ta〜Tcは、直列接続されたことになる。
【0012】
【発明が解決しようとする課題】
上記した従来技術によると、次の(a),(b)のような問題点がある。
【0013】
(a)分離溝12の側壁に側壁堆積膜DPやレジスト残渣が残留すると、トンネルバリア層6aの上下の金属層間で電気的な短絡やリークが生ずる原因となり、歩留りの低下や素子特性の劣化を招く。また、図24,25に示したようにレジスト残渣R〜Rが残留すると、パーティクル発生の原因となり、歩留りの低下を招く。
【0014】
(b)図21のイオンミリング工程で分離溝12を形成する際に分離溝10の底部で酸化シリコン膜がエッチングされるため、分離溝10の深さDがエッチング分だけ増大し、分離溝10の段差が急峻となる。このため、図22の工程でスパッタ法により酸化シリコン膜13を形成すると、分離溝10の開口端近傍で膜欠陥が生じやすく、図23の工程でAl層14bを形成すると、Al層14bと層部分4aとが膜欠陥を介して短絡する不良を生ずることがある。なお、スパッタ法に比べて段差被覆性が良好なCVD(ケミカル・ベーパー・デポジション)法は、膜欠陥は生じないものの、400℃程度の処理となり、TMR素子が高温に弱いため、酸化シリコン膜13の形成に適していない。
【0015】
上記(a)の問題点に対処する方法としては、酸又はアルカリ等の溶液により側壁堆積膜やレジスト残渣を除去する処理が考えられる。しかし、このような処理は、極めて薄いトンネルバリア層にダメージを与えたり、トンネルバリア層の上下の金属層をエッチングして形状悪化を招いたりするので、得策でない。また、レジスト変性成分を含む側壁堆積膜を有機溶媒等を用いて除去する処理では、人体や環境に有害な物質を使用しなければならず、有機廃液の処理のためにコスト上昇を招く。
【0016】
上記(a)の問題点に関してTMR素子のリーク電流を低減する方法としては、磁気トンネル接合積層を選択的イオンミリング処理によりパターニングしてTMR素子を形成する際に酸化性又は窒化性雰囲気中でイオンミリングを行なうことによりTMR素子の側壁に酸化物又は窒化物からなる絶縁層を形成するものが知られている(例えば、特開2001−52316号公報参照)。このようなイオンミリング処理を図21の工程で採用した場合、エッチング終点の検出に困難を伴うという問題点がある。すなわち、図21のイオンミリング処理では、エッチング終点検出法としてプラズマ発光測定法を用いることが多い。この方法を用いた場合、反強磁性層としてのRh−Mn合金層4a,4bの構成原子に基づく発光を検出してイオンミリングを停止する。酸化性又は窒化性雰囲気中でイオンミリングを行なう場合、酸素又は窒素を含まない雰囲気中でイオンミリングを行なう場合に比べてエッチレートが低下するため、単位時間当りの励起原子の発生量が減少し、発光検出に必要な信号強度が低下する。このため、エッチング終点の検出精度が低下し、アンダーエッチングによりTMR素子Tb,Tc間の短絡を招いたり、オーバーエッチングによりTMR素子Ta,Tb間で接続抵抗の増大(更には断線)を招いたりする。その上、図21の工程の前に分離溝10を形成しておくと、図21の工程においてRh−Mn合金層4a,4bの露出面積が分離溝10に相当する分だけ減少するため、発光検出に必要な信号強度は更に低下することになる。従って、エッチング終点の検出が一層困難となり、アンダーエッチング又はオーバーエッチングが一層発生しやすくなる。
【0017】
上記(b)の問題点に対処する方法としては、図21対応のイオンミリング工程の後、図19対応のイオンミリング工程を実施する方法が提案されている(例えば、本願と同一出願人の出願に係る特願2001−288809号参照)。この方法によれば、分離溝12を形成した後、分離溝10を形成することになるので、分離溝10の段差を低くすることができ、層間絶縁膜(酸化シリコン膜13に対応)の膜欠陥に基づく配線の短絡不良を防止することができる。また、図21対応のイオンミリング工程において分離溝10がない分だけ発光検出に必要な信号強度を増大させることができる。
【0018】
しかしながら、イオンミリングの選択マスクとしてレジスト層(レジスト層9a〜9eに対応)を用いるので、上記(a)と同様の問題点を免れない。例えば、図21対応のイオンミリング工程では、図25に示すように分離溝12の側壁に側壁堆積膜DPが形成されたり、図21対応のレジスト除去工程では、側壁堆積膜DPやレジスト残渣R〜Rが残留したりする。また、図19対応のイオンミリング工程に先立って選択マスクとしてのレジスト層を形成する工程では、分離溝12の側壁にレジスト等が付着して汚染を招くことがある。さらに、図19対応のイオンミリング工程では、図25に示すように分離溝10の側壁に側壁堆積膜DPが形成されたり、図19対応のレジスト除去工程では、側壁堆積膜DPやレジスト残渣Rが残留したり、分離溝12の側壁において側壁堆積膜DPがない個所にレジスト残渣が残留したりする。従って、トンネルバリア層6aの上下の金属層間で電気的な短絡やリークが起こりやすい。
【0019】
この発明の目的は、上記のような問題点を解決し、高い製造歩留りを得ることができる新規なTMR素子の製法を提供することにある。
【0020】
【課題を解決するための手段】
この発明に係るTMR素子の製法は、
基板の絶縁性の一主面に導電材層を介して磁気トンネル接合積層を形成する工程であって、前記導電材層の上に下から順に反強磁性層、第1の磁性層、トンネルバリア層及び第2の磁性層を重ねて前記磁気トンネル接合積層を形成するものと、
前記磁気トンネル接合積層に所望の素子パターンに従って第1の選択エッチング処理を施して前記磁気トンネル接合積層を前記反強磁性層に達するまでエッチングすることにより前記第1の磁性層、前記トンネルバリア層及び前記第2の磁性層の各々の残存部分からなる磁気トンネル接合部を形成する工程と、
前記磁気トンネル接合部において前記トンネルバリア層の端部に前記第1の選択エッチング処理の際に堆積した堆積物を除去する工程と、
前記堆積物を除去した後、前記磁気トンネル接合部と前記反強磁性層の露呈部とを覆って保護用絶縁膜を形成する工程と、
前記磁気トンネル接合部と前記反強磁性層の露呈部とを所望の電極パターンに従って覆うように前記保護用絶縁膜の上にレジスト層を形成する工程と、
前記レジスト層を選択マスクとする第2の選択エッチング処理を前記保護用絶縁膜と前記導電材層及び前記反強磁性層の積層とに施すことにより該積層の残存部分からなる電極層を前記磁気トンネル接合部の下に形成する工程と、
前記電極層を形成した後、前記レジスト層を除去する工程と
を含むものである。
【0021】
この発明のTMR素子の製法によれば、第1の磁性層、トンネルバリア層及び第2の磁性層を含む積層に第1の選択エッチング処理を施して磁気トンネル接合部を形成した後、トンネルバリア層の端部に第1の選択エッチング処理の際に堆積した堆積物を除去してから磁気トンネル接合部と反強磁性層の露呈部とを覆って保護用絶縁膜を形成するので、磁気トンネル接合部の側壁(特にトンネルバリア層の端部)において保護用絶縁膜の下にエッチング生成物等が残留するのを防ぐことが出来る。また、保護用絶縁膜の上にレジスト層を形成する際には、磁気トンネル接合部が保護用絶縁膜で覆われるため、磁気トンネル接合部の側壁(特にトンネルバリア層の端部)にレジスト等が付着するのを防ぐことができる。さらに、レジスト層を選択マスクとする第2のエッチング処理により電極層を形成する際には、磁気トンネル接合部が保護用絶縁膜で覆われるため、磁気トンネル接合部の側壁(特にトンネルバリア層の端部)にエッチング生成物等が直接付着するのを防ぐことができる。従って、磁気トンネル接合部の側壁においてトンネルバリア層の上下の金属層がエッチング生成物等により接続されることがなくなり、電気的な短絡やリークを防止することができる。
【0022】
この発明のTMR素子の製法においては、第1の変形例として、次のような変更を加えてもよい。すなわち、磁気トンネル接合部を形成する工程では、磁気トンネル接合積層に所望の素子パターンに従って第1の選択エッチング処理を施して磁気トンネル接合積層を導電材層に達するまでエッチングすることにより磁気トンネル接合積層の残存部分からなる磁気トンネル接合部を形成してもよい。この場合、保護用絶縁膜は、磁気トンネル接合部と導電材層の露呈部とを覆うように形成し、電極層を形成する工程では、導電材層にレジスト層を選択マスクとする第2の選択エッチング処理を施すことにより導電材層の残存部分からなる電極層を形成する。このようにすると、この発明のTMR素子の製法に関して前述したと同様の作用効果が得られる。その上、電極層が導電材層の単層で構成されるため、導電材層と反強磁性層との積層で構成される場合に比べて電極層の端部での段差を低くすることができる。
【0023】
この発明のTMR素子の製法において第1の変形例を採用した場合には、第2の変形例として、次のような変更を加えてもよい。すなわち、磁気トンネル接合積層を形成する工程では、導電材層の上に下から順に第1の磁性層、トンネルバリア層、第2の磁性層及び反強磁性層を重ねて磁気トンネル接合積層を形成してもよい。この場合、他の工程は、この発明のTMR素子の製法及び第1の変形例に関して前述したと同様に実行する。このようにすると、この発明のTMR素子の製法及び第1の変形例に関して前述したと同様の作用効果が得られる。
【0024】
この発明のTMR素子の製法においては、レジスト層を除去した後、保護用絶縁膜及び電極層からレジスト残渣を除去するようにしてもよい。このことは、第1又は第2の変形例を採用した場合についても同様である。レジスト残渣は、希フッ酸等を用いる薬液処理で簡単に除去することができる。このようにすると、パーティクルの発生が抑制され、歩留りの向上が可能になる。
【0025】
【発明の実施の形態】
図1〜9は、この発明の一実施形態に係るTMR素子を備えた磁気センサの製法を示すもので、各々の図に対応する工程(1)〜(9)を順次に説明する。
【0026】
(1)例えばシリコンからなる半導体基板20の表面に熱酸化法により酸化シリコンからなる絶縁膜22を形成する。表面に絶縁膜22を形成した半導体基板20の代りに、ガラス又は石英等からなる絶縁性基板を用いてもよい。次に、絶縁膜22の上には、スパッタ法によりCrからなる導電材層24を10〜30nmの厚さに形成する。導電材層24としては、Tiの単層又はTi層にCu層を重ねた積層等を用いてもよく、あるいはW,Ta,Au,Mo等の導電性非磁性金属材料を用いてもよい。
【0027】
次に、導電材層24の上には、スパッタ法によりPt−Mn合金からなる反強磁性層26を30〜50nmの厚さに形成する。反強磁性層26としては、Rh−Mn合金、Fe−Mn合金等を用いてもよい。この後、反強磁性層26の上には、スパッタ法によりNi−Fe合金からなる強磁性層28を10nmの厚さに形成する。強磁性層28としては、Ni,Fe,Coのうちのいずれかの金属、Ni,Fe,Coのうちの2つ以上の金属の合金又は金属間化合物等を用いてもよく、あるいはNi−Fe合金層28の下にCo層を敷くなどして積層構造のものを用いてもよい。
【0028】
次に、強磁性層28の上には、スパッタ法によりAl層を1〜2nmの厚さに形成する。そして、Al層に酸化処理を施すことによりアルミナ(酸化アルミニウム)からなるトンネルバリア層30を形成する。トンネルバリア層30としては、金属又は半導体を改変した酸化物(例えばTiOx,SiO,MgO,Al+SiO[サイアロン])、窒化物(例えばAlN,Si)、酸化窒化物(例えばAlN+Al)等を用いてもよい。
【0029】
次に、トンネルバリア層30の上には、スパッタ法によりNi−Fe合金からなる強磁性層32を20〜100nmの厚さに形成する。強磁性層32としては、強磁性層28に関して前述したと同様の強磁性層を用いることができる。この後、強磁性層32の上には、スパッタ法によりMoからなる導電材層34を30〜60nmの厚さに形成する。導電材層34としては、Moの代りに、導電材層24に関して前述したと同様の金属材料を用いてもよい。
【0030】
次に、導電材層34の上には、それぞれ図13のTa,Tb,Tcに示すような四辺形状の素子パターンを有するレジスト層36a,36b,36cをホトリソグラフィ処理により形成する。このときのレジスト厚さは、0.3〜2.0μmとすることができる。
【0031】
(2)レジスト層36a〜36cをマスクとする選択的イオンミリング処理により層28〜34の積層に分離溝38を反強磁性層26に達するように形成することにより磁気トンネル接合部ATa,ATb,ATcを得る。磁気トンネル接合部ATaは、分離溝38で囲まれた層28〜34の部分28a〜34aの積層からなり、磁気トンネル接合部ATbは、分離溝38で囲まれた層28〜34の部分28b〜34bの積層からなり、磁気トンネル接合部ATcは、分離溝38で囲まれた層28〜34の部分28c〜34cの積層からなる。層24,26の積層は、磁気トンネル接合部ATa〜ATcに共通に配置されている。
【0032】
イオンミリング処理における処理条件は、一例として、
Ar流量:4sccm
圧力:2.0×10−4Torr
角度:0〜60度
パワー:500V、190mA
とすることができる。エッチング終点の検出法としては、プラズマ発光測定法を用い、反強磁性層26の構成原子に基づく発光を検出してイオンミリングを停止する。反強磁性層26の露出面積が大きいため、発光検出に十分な信号強度が得られ、エッチング終点を高精度で検出可能である。
【0033】
図2のイオンミリング工程では、図10に示すように分離溝38の側壁にエッチング生成物としての側壁堆積膜DP11が形成される。堆積膜DP11は、層36a〜36cのレジスト変性成分、層26,28,32,34の金属成分等を含んでいる。
【0034】
イオンミリング処理の後、レジスト層36a〜36cを除去する。レジスト除去は、例えばOプラズマによるアッシング処理を施した後、有機剥離液を用いた薬液処理を施すことにより行なうことができる。アッシング処理における処理条件は、一例として、
流量:100sccm
圧力:50mTorr
RFパワー:150W
とすることができる。レジスト除去法の他の例としては、アセトン超音波洗浄法等を用いてもよい。なお、独立のレジスト除去工程を設ける代りに、イオンミリング処理中に同時にレジスト層36a〜36cを除去するようにしてもよい。
【0035】
上記のようなレジスト除去工程において、図10に示したような側壁堆積膜DP11を分離溝38の側壁(特に30b等のトンネルバリア層の端部)から十分に除去するのが望ましいが、より確実な除去を行ないたいときは、クリーニングミリング処理(角度をもたせた短時間のミリング処理)を追加してもよい。クリーニングミリング処理における処理条件は、一例として、
Ar流量:4sccm
圧力:2.0×10−4Torr
角度:45〜80度(好ましくは60度)
パワー:500V、190mA
とすることができる。このようなミリング処理を追加することにより分離溝38の側壁から堆積膜DP11をきれいに除去することができ、側壁形状は、一層テーパー状となる。
【0036】
(3)基板上面には、磁気トンネル接合部ATa〜ATc及び分離溝38を覆って例えばSiOからなる保護用絶縁膜40をスパッタ法又はCVD法等により形成する。絶縁膜40の厚さは、10〜100nm(好ましくは50nm)とすることができる。絶縁膜40をスパッタ法で形成する場合、処理条件は、一例として、
処理雰囲気:Arガス
圧力:1〜10mTorr(好ましくは5mTorr)
RFパワー:0.5〜2kW(好ましくは1kW)
膜厚:50nm
とすることができる。また、絶縁膜40をCVD法で形成する場合、処理条件は、一例として、
原料:SiH又はTEOS(テトラ・エチル・オルソ・シリケート)
又はO流量:8000sccm
圧力:1〜10Torr(好ましくは2.2Torr)
RFパワー:300〜1000W(好ましくは500W)
膜厚:50nm
ヒーター温度:300℃以下
とすることができる。
【0037】
(4)絶縁膜40の上には、図13の26a,26bに示すように四辺形状の電極パターンを有するレジスト層42a,42bをホトリソグラフィ処理により形成する。レジスト層42aは、磁気トンネル接合部ATa,ATbを覆うように形成し、レジスト層42bは、磁気トンネル接合部ATcを覆うように形成する。このときのレジスト厚さは、0.3〜2.0μmとすることができる。
【0038】
(5)及び(6)レジスト層42a,42bを選択マスクとするイオンミリング処理を絶縁膜40と導電材層24及び反強磁性層26の積層とに施す。このときのイオンミリング処理は、図2に関して前述したと同様の条件で行なうことができる。図5は、イオンミリング処理の初期段階において、絶縁膜40がレジスト層42a,42bにそれぞれ対応した第1,第2の部分40a,40bに分離された状態を示す。図6は、イオンミリング処理の終了時において、層24,26の積層に分離溝44が絶縁膜22に達するように形成されることにより該積層が分離溝44により第1及び第2の接続部分(電極層)に分離されて磁気トンネル接合部ATa〜ATcにそれぞれ対応するTMR素子Ta〜Tcが得られた状態を示す。第1の接続部分は、層24、26の部分24a、26aの積層からなるもので、TMR素子Ta,Tbを相互接続した状態で残される。第2の接続部分は、層24、26部分24b、26bの積層からなるもので、TMR素子Tcに接続された状態で残される。分離溝44の深さDは、イオンミリングによるエッチング深さに相当するもので、図21の場合のように増大しない。従って、分離溝44の段差を低く抑えることができる。
【0039】
(7)図2に関して前述したと同様の方法によりレジスト層42a,42bを除去する。図6のイオンミリング工程では、図11に示すように分離溝44の側壁にエッチング生成物としての側壁堆積膜DP12が形成される。堆積膜DP12は、層42a,42bのレジスト変性成分を含むと共に絶縁膜40a,40b及び絶縁膜22の絶縁材成分、層24、26の金属成分等を含むもので、図7のレジスト除去工程では除去されずに残留する。しかし、堆積膜DP12の残留個所が層24a,26a等の積層(電極層)の端部であるため、残留しても素子特性上問題はない。
【0040】
図7のレジスト除去工程では、図11に示すように絶縁膜40a,40bの表面や層24a,26a等の積層(電極層)の端部にレジスト残渣R11,R12が残留することがある。これらのレジスト残渣R11,R12は、後工程で剥離してパーティクルとなり、歩留りを低下させる恐れがある。そこで、図12に示すようにレジスト残渣R11,R12を除去する処理を施してもよい。この処理では、絶縁膜40a,40bの耐薬品性が高いため、種々の薬液を選択可能である。例えば希フッ酸(又はBHF)処理及び純水洗浄処理を順次に施すか又はアンモニア+過酸化水素水処理及び純水洗浄処理を順次に施すことができる。これらの処理では、40a等の絶縁膜の表面が薄く溶解されるため、レジスト残渣R11,R12が浮き上がった状態で除去される。40a等の薄くなった絶縁膜は、残しておいて層間絶縁膜の一部として利用することができる。
【0041】
(8)基板上面には、絶縁膜40a,40b及び分離溝44を覆ってスパッタ法により酸化シリコンからなる層間絶縁膜46を形成する。図6に示したように分離溝44の段差が低いので、絶縁膜46は、分離溝44の開口端の近傍部で膜欠陥が発生しにくい。この後、選択的イオンミリング処理によりTMR素子Ta〜Tcの導電材層34a〜34cにそれぞれ対応する接続孔46a〜46cを絶縁膜46に形成する。
【0042】
(9)絶縁膜46の上には、接続孔46a〜46cを覆ってスパッタ法によりAl等の配線用金属を被着すると共にその被着層を選択的イオンミリング処理(又は選択的ウエットエッチング処理)によりパターニングして配線層48a,48bを形成する。配線層48aは、接続孔46aを介してTMR素子Taの導電材層34aに接続され、配線層48bは、接続孔46b,46cを介してTMR素子Tb,Tcの導電材層34b,34cを相互接続する。この結果、TMR素子Ta〜Tcは、直列接続されたことになる。図13は、TMR素子Ta〜Tcの接続状況を示すもので、図9は、図13のX−X’線断面に対応する。
【0043】
図9の工程では、分離溝44の開口端の近傍部において絶縁膜46の欠陥の発生が抑制されるため、配線層48bが反強磁性層26aと短絡するような不良を低減することができる。
【0044】
上記した実施形態の製法によれば、図2の工程ではエッチング終点を高精度で検出できること、図2〜7の工程では分離溝38の側壁(磁気トンネル接合部の側壁)を清浄化すると共に絶縁膜40で被覆して分離溝38の側壁をレジスト汚染から保護できること、図12の工程ではレジスト残渣を除去してパーティクルの発生を防止できること、図6の工程で分離溝44の段差を低くできるため図8の工程では絶縁膜46の欠陥発生を抑制できることなどの理由により磁気センサの製造歩留りが向上する。
【0045】
図9に示す磁気センサにおいて、TMR素子Ta〜Tcの動作は同様であり、代表として素子Taの動作を説明する。反強磁性層26aは、強磁性層28aの磁化の向きを固定すべく作用するので、強磁性層28aは、磁化固定層となる。一方、強磁性層32aは、磁化の向きが自由であり、磁化自由層となる。
【0046】
導電材層(電極層)24a,34a間に一定の電流を流した状態において基板20の平面内に外部磁界を印加すると、磁界の向きと強さに応じて強磁性層28a,32a間で磁化の相対角度が変化し、このような相対角度の変化に応じて電極層24a,34a間の電気抵抗値が変化する。従って、このような電気抵抗値の変化に基づいて磁界検出を行なうことができる。
【0047】
図14,15は、上記した実施形態の変形例を示すもので、図1〜9と同様の部分には同様の符号を付して詳細な説明を省略する。
【0048】
図14の工程は、図1の工程の後、レジスト層36a〜36cをマスクとして選択的イオンミリング処理を行なう工程であり、分離溝38を導電材層24に達するように深く形成する点で図2の工程とは異なるものである。この場合、TMR素子Ta,Tb,Tcは、分離溝38で囲まれた層26の部分26a,26a,26bをそれぞれ含み、これらの層部分26a,26a,26bに共通に導電材層24が配置された状態となる。イオンミリング処理の後、図2に関して前述したと同様にしてレジスト層36a〜36cを除去し、必要に応じてクリーニングミリング処理を行なう。図14の工程では、図2に関して前述したと同様にエッチング終点検出法としてプラズマ発光測定法を用いることができ、高い精度でエッチング終点を検出可能である。
【0049】
次に、図15の工程では、図3〜6に関して前述したと同様にして基板上面に保護用絶縁膜40及びレジスト層42a,42bを形成する。そして、レジスト層42a,42bを選択マスクとするイオンミリング処理により導電材層24に分離溝44を絶縁膜22に達するように形成することにより層24を分離溝44により第1及び第2の接続部分(電極層)に分離する。第1の接続部分は、層24の部分24aからなるもので、反強磁性層26a,26aを相互接続した状態で残される。第2の接続部分は、層24の部分24bからなるもので、反強磁性層26bに接続された状態で残される。分離溝44の深さDは、図14の工程で反強磁性層26をエッチングしたため、図6の場合に比べて小さくなる。この後、図6に関して前述したと同様にしてレジスト層42a,42bを除去する。そして、図12に関して前述したと同様にして絶縁膜40a,40bの表面や層24a,24bの端部からレジスト残渣を除去してもよい。
【0050】
次に、図8に関して前述したと同様に基板上面に層間絶縁膜46を形成する。このとき、分離溝44の段差が低いので、絶縁膜46には欠陥が発生しにくい。図8に関して前述したと同様にして絶縁膜46に接続孔46a〜46cを形成した後、図9に関して前述したと同様にして絶縁膜46の上に配線層48a,48bを形成する。
【0051】
図14,15の変形例に係る製法によれば、前述した実施形態に係る製法と同様に磁気センサの製造歩留りが向上する。また、得られる磁気センサは、図9に示した磁気センサと同様に動作する。
【0052】
図16,17は、図1〜9に関して前述した実施形態の他の変形例を示すもので、図1〜9と同様の部分には同様の符号を付して詳細な説明を省略する。
【0053】
図16,17の変形例では、図1に対応する工程において、絶縁膜22の上に下から順に導電材層24、強磁性層28、トンネルバリア層30、強磁性層32、反強磁性層、導電材層34を形成する。ここで、強磁性層32と導電材層34との間の反強磁性層は、前述した反強磁性層26と同様のもので、強磁性層32を磁化固定層とするためのものである。
【0054】
図16の工程は、図1に対応する工程の後、図14に関して前述したと同様にレジスト層36a〜36cをマスクとする選択的イオンミリング処理により分離溝38を形成してTMR素子Ta〜Tcを得る工程であり、導電材層34a,34b,34cの下に(強磁性層32a,32b,32cの上に)反強磁性層33a,33b,33cがそれぞれ存在すると共に強磁性層28a〜28cに共通に導電材層24が配置された状態になる点で図14の工程とは異なるものである。イオンミリング処理の後、図2に関して前述したと同様にしてレジスト層36a〜36cを除去し、必要に応じてクリーニングミリング処理を行なう。図16の工程では、図2に関して前述したと同様にエッチング終点検出法としてプラズマ発光測定法を用いることができ、高い精度でエッチング終点を検出可能である。
【0055】
次に、図17の工程では、図3〜6に関して前述したと同様にして基板上面に保護用絶縁膜40及びレジスト層42a,42bを形成する。そして、図15に関して前述したと同様にしてレジスト層42a,42bを選択マスクとするイオンミリング処理により導電材層24に分離溝44を絶縁膜22に達するように形成することにより層24を分離溝44により第1及び第2の接続部分(電極層)に分離する。第1の接続部分は、層24の部分24aからなるもので、強磁性層28a,28bを相互接続した状態で残される。第2の接続部分は、層24の部分24bからなるもので、強磁性層28cに接続された状態で残される。分離溝44の深さDは、導電材層24の上に(強磁性層28a〜28cの下に)反強磁性層が存在しないため、図6の場合に比べて小さくなる。この後、図6に関して前述したと同様にしてレジスト層42a,42bを除去する。そして、図12に関して前述したと同様にして絶縁膜40a,40bの表面や層24a,24bの端部からレジスト残渣を除去してもよい。
【0056】
次に、図8に関して前述したと同様に基板上面に層間絶縁膜46を形成する。このとき、分離溝44の段差が低いので、絶縁膜46には欠陥が発生しにくい。図8に関して前述したと同様にして絶縁膜46に接続孔46a〜46cを形成した後、図9に関して前述したと同様にして絶縁膜46の上に配線層48a,48bを形成する。
【0057】
図16,17の変形例に係る製法によれば、前述した実施形態に係る製法と同様に磁気センサの製造歩留りが向上する。また、得られる磁気センサは、図9に示した磁気センサと同様に動作する。
【0058】
なお、この発明は、上記したような磁気センサに限らず、他の磁気センサ、磁気メモリ、磁気ヘッド等のTMR素子応用製品の製造にも適用することができる。
【0059】
【発明の効果】
以上のように、この発明によれば、磁気トンネル接合部においてトンネルバリア層の端部に選択エッチング処理の際に堆積した堆積物を除去した後、磁気トンネル接合部を保護用絶縁膜で覆った状態でレジスト層を選択マスクとする選択エッチング処理により磁気トンネル接合部の下に電極層を形成するので、トンネルバリア層の上下の金属層間に電気的な短絡やリークが発生するのを防止でき、TMR素子の製造歩留りが向上すると共にTMR素子の特性劣化を防止できる効果が得られる。また、この発明の製法では、酸化性又は窒化性雰囲気中でイオンミリング処理を行なう必要がないので、エッチング終点の検出精度が低下しない利点もある。
【図面の簡単な説明】
【図1】 この発明の一実施形態に係る磁気センサの製法における積層形成工程及びレジスト層形成工程を示す基板断面図である。
【図2】 図1の工程に続くイオンミリング工程及びレジスト除去工程を示す基板断面図である。
【図3】 図2の工程に続く絶縁膜形成工程を示す基板断面図である。
【図4】 図3の工程に続くレジスト層形成工程を示す基板断面図である。
【図5】 図4の工程に続くイオンミリング工程を示す基板断面図である。
【図6】 図5の工程に続くイオンミリング工程を示す基板断面図である。
【図7】 図6の工程に続くレジスト除去工程を示す基板断面図である。
【図8】 図7の工程に続く絶縁膜形成工程及び接続孔形成工程を示す基板断面図である。
【図9】 図8の工程に続く配線形成工程を示す基板断面図である。
【図10】 図2のイオンミリング工程における側壁堆積膜の形成状況を示す基板断面図である。
【図11】 図6のイオンミリング工程における側壁堆積膜の形成状況を示す基板断面図である。
【図12】 図7のレジスト除去工程に続くレジスト残渣除去工程を示す基板断面図である。
【図13】 TMR素子の接続状況を示す上面図である。
【図14】 図2の工程の変形例を示す基板断面図である。
【図15】 図14の変形例における分離溝形成工程を示す基板断面図である。
【図16】 図2の工程の他の変形例を示す基板断面図である。
【図17】 図16の変形例における分離溝形成工程を示す基板断面図である。
【図18】 従来の磁気センサの製法における積層形成工程及びレジスト層形成工程を示す基板断面図である。
【図19】 図18の工程に続くイオンミリング工程及びレジスト除去工程を示す基板断面図である。
【図20】 図19の工程に続くレジスト層形成工程を示す基板断面図である。
【図21】 図20の工程に続くイオンミリング工程及びレジスト除去工程を示す基板断面図である。
【図22】 図21の工程に続く絶縁膜形成工程及び接続孔形成工程を示す基板断面図である。
【図23】 図22の工程に続く配線形成工程を示す基板断面図である。
【図24】 図19のイオンミリング工程における側壁堆積膜の形成状況を示す基板断面図である。
【図25】 図21のイオンミリング工程における側壁堆積膜の形成状況を示す基板断面図である。
【符号の説明】
20:半導体基板、22:絶縁膜、24,34:導電材層、26,33a〜33c:反強磁性層、28,32:強磁性層、30:トンネルバリア層、36a〜36c,42a,42b:レジスト層、38,44:分離溝、40:保護用絶縁膜、46:層間絶縁膜、46a〜46c:接続孔、48a,48b:配線層、ATa〜ATc:磁気トンネル接合部、Ta〜Tc:TMR素子、DP11,DP12:側壁堆積膜、R11,R12:レジスト残渣。

Claims (3)

  1. 基板の絶縁性の一主面に導電材層を介して磁気トンネル接合積層を形成する工程であって、前記導電材層の上に下から順に反強磁性層、第1の磁性層、トンネルバリア層及び第2の磁性層を重ねて前記磁気トンネル接合積層を形成するものと、
    前記磁気トンネル接合積層に所望の素子パターンに従って第1の選択エッチング処理を施して前記磁気トンネル接合積層を前記反強磁性層に達するまでエッチングすることにより前記第1の磁性層、前記トンネルバリア層及び前記第2の磁性層の各々の残存部分からなる磁気トンネル接合部を形成する工程と、
    前記磁気トンネル接合部において前記トンネルバリア層の端部に前記第1の選択エッチング処理の際に堆積した堆積物を除去する工程と、
    前記堆積物を除去した後、前記磁気トンネル接合部と前記反強磁性層の露呈部とを覆って保護用絶縁膜を形成する工程と、
    前記磁気トンネル接合部と前記反強磁性層の露呈部とを所望の電極パターンに従って覆うように前記保護用絶縁膜の上にレジスト層を形成する工程と、
    前記レジスト層を選択マスクとする第2の選択エッチング処理を前記保護用絶縁膜と前記導電材層及び前記反強磁性層の積層とに施すことにより該積層の残存部分からなる電極層を前記磁気トンネル接合部の下に形成する工程と、
    前記電極層を形成した後、前記レジスト層を除去する工程と
    を含む磁気トンネル接合素子の製法。
  2. 基板の絶縁性の一主面に導電材層を介して磁気トンネル接合積層を形成する工程であって、前記導電材層の上に下から順に反強磁性層、第1の磁性層、トンネルバリア層及び第2の磁性層を重ねるか又は前記導電材層の上に下から順に第1の磁性層、トンネルバリア層、第2の磁性層及び反強磁性層を重ねて前記磁気トンネル接合積層を形成するものと、
    前記磁気トンネル接合積層に所望の素子パターンに従って第1の選択エッチング処理を施して前記磁気トンネル接合積層を前記導電材層に達するまでエッチングすることにより前記磁気トンネル接合積層の残存部分からなる磁気トンネル接合部を形成する工程と、
    前記磁気トンネル接合部において前記トンネルバリア層の端部に前記第1の選択エッチング処理の際に堆積した堆積物を除去する工程と、
    前記堆積物を除去した後、前記磁気トンネル接合部と前記導電材層の露呈部とを覆って保護用絶縁膜を形成する工程と、
    前記磁気トンネル接合部と前記導電材層の露呈部とを所望の電極パターンに従って覆うように前記保護用絶縁膜の上にレジスト層を形成する工程と、
    前記レジスト層を選択マスクとする第2の選択エッチング処理を前記保護用絶縁膜と前記導電材層とに施すことにより前記導電材層の残存部分からなる電極層を前記磁気トンネル接合部の下に形成する工程と、
    前記電極層を形成した後、前記レジスト層を除去する工程と
    を含む磁気トンネル接合素子の製法。
  3. 前記レジスト層を除去した後、前記保護用絶縁膜及び前記電極層からレジスト残渣を除去する工程を更に含む請求項1又は2記載の磁気トンネル接合素子の製法。
JP2002011281A 2002-01-21 2002-01-21 磁気トンネル接合素子の製法 Expired - Fee Related JP3888168B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002011281A JP3888168B2 (ja) 2002-01-21 2002-01-21 磁気トンネル接合素子の製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002011281A JP3888168B2 (ja) 2002-01-21 2002-01-21 磁気トンネル接合素子の製法

Publications (2)

Publication Number Publication Date
JP2003218431A JP2003218431A (ja) 2003-07-31
JP3888168B2 true JP3888168B2 (ja) 2007-02-28

Family

ID=27648794

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002011281A Expired - Fee Related JP3888168B2 (ja) 2002-01-21 2002-01-21 磁気トンネル接合素子の製法

Country Status (1)

Country Link
JP (1) JP3888168B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4074281B2 (ja) 2004-09-14 2008-04-09 株式会社東芝 磁気ランダムアクセスメモリ
JP4933728B2 (ja) * 2004-12-02 2012-05-16 株式会社アルバック トンネル接合素子のエッチング加工方法
JP5072012B2 (ja) 2005-11-14 2012-11-14 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8043732B2 (en) 2008-11-11 2011-10-25 Seagate Technology Llc Memory cell with radial barrier
JP2009081451A (ja) * 2008-11-13 2009-04-16 Canon Anelva Corp 磁気抵抗効果素子
JP2011134977A (ja) 2009-12-25 2011-07-07 Renesas Electronics Corp 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
JP2003218431A (ja) 2003-07-31

Similar Documents

Publication Publication Date Title
JP3951902B2 (ja) 磁気トンネル接合素子の製法と磁気トンネル接合装置
JP3918612B2 (ja) 磁気トンネル接合素子の製法と磁気トンネル接合装置
JPH09246242A (ja) 半導体装置及びその製造方法
JPH05206064A (ja) 半導体装置の製造方法
US6764960B2 (en) Manufacture of composite oxide film and magnetic tunneling junction element having thin composite oxide film
JP3843827B2 (ja) 磁気トンネル接合素子とその製法
JP3888168B2 (ja) 磁気トンネル接合素子の製法
JP2007158361A (ja) 磁気トンネル接合素子の製法
JP3918484B2 (ja) 磁気トンネル接合素子の製法
TWI539576B (zh) Semiconductor device manufacturing method
US6710421B2 (en) Semiconductor devices and methods for manufacturing the same
JP4193288B2 (ja) エッチング終点検出方法
JPH10308447A (ja) 半導体装置の製造方法
JPH0590417A (ja) 半導体素子の多層配線の形成方法
JPS5910064B2 (ja) 多層配線構造の製造方法
JP5659059B2 (ja) シリコン基板のエッチング方法
JPH05121378A (ja) 半導体装置の製造方法
JP2005045006A (ja) 半導体装置の製造方法
JP2003198007A (ja) トンネル接合の作製方法及びトンネル接合素子
JPH06177255A (ja) 半導体集積回路装置の製造方法
JP2005286239A (ja) 集積回路装置、その製造方法及び酸化バナジウム膜の形成方法
JPH0513411A (ja) 半導体装置の製造方法
JP2003197737A (ja) 半導体装置の製造方法
JP2002217290A (ja) 多層配線の形成方法
JPH04171745A (ja) 集積回路装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040924

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061027

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061120

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101208

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101208

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111208

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111208

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121208

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131208

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees