TWI539576B - Semiconductor device manufacturing method - Google Patents

Semiconductor device manufacturing method Download PDF

Info

Publication number
TWI539576B
TWI539576B TW101105107A TW101105107A TWI539576B TW I539576 B TWI539576 B TW I539576B TW 101105107 A TW101105107 A TW 101105107A TW 101105107 A TW101105107 A TW 101105107A TW I539576 B TWI539576 B TW I539576B
Authority
TW
Taiwan
Prior art keywords
film
aluminum
barrier metal
metal film
semiconductor device
Prior art date
Application number
TW101105107A
Other languages
English (en)
Other versions
TW201246518A (en
Inventor
Shinjiro Kato
Hirofumi Harada
Original Assignee
Sii Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sii Semiconductor Corp filed Critical Sii Semiconductor Corp
Publication of TW201246518A publication Critical patent/TW201246518A/zh
Application granted granted Critical
Publication of TWI539576B publication Critical patent/TWI539576B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H01L28/24—Resistors with an active material comprising a refractory, transition or noble metal, metal compound or metal alloy, e.g. silicides, oxides, nitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

半導體裝置的製造方法
本發明是半導體裝置的製造方法，特別是有關具有膜厚薄的電阻體之電阻元件的製造方法。
為了製造半導體積體電路中所被使用的電阻元件，當電阻體的膜厚為厚時，以往是採用圖4(a)~圖4(e)所示一例的製造方法。亦即，首先如圖4(a)所示般在絕緣膜1上將電阻體2加工成所望的形狀。其次如圖4(b)所示般使層間絕緣膜3堆積，在層間絕緣膜3中藉由蝕刻來開鑿接觸孔。其次如圖4(c)所示般以濺射來形成勢壘金屬膜4。其次如圖4(d)所示般在勢壘金屬膜4上以濺射成膜法來形成鋁金屬膜5。其次如圖4(e)所示般在鋁金屬膜5上形成阻劑圖案後，同時蝕刻勢壘金屬膜4及金屬膜5，然後除去阻劑，藉此形成鋁電極10而可形成在電阻體2的兩端具有電極的電阻元件。此方法的問題點是當電阻體2的膜厚為薄時，在實行圖4(b)的工程之利用蝕刻的接觸開孔時，貫通電阻體2，造成鋁電極10與電阻體2的接觸面積變小。
於是當電阻體的膜厚薄時，可考慮圖5那樣的製造方法。首先在圖5(a)中，將勢壘金屬膜4予以濺射成膜於絕緣膜1上。其次在圖5(b)中，將鋁金屬膜5予以濺射成膜於勢壘金屬膜4上。其次在圖5(c)中，於鋁金屬膜 5上形成阻劑圖案，藉由蝕刻來將勢壘金屬4及金屬5剩下成所望的形狀，將阻劑剝離而形成鋁電極10。其次在圖5(d)中，將阻劑7形成圖案。其次在圖5(e)中，藉由濺射成膜法來使電阻體2成膜。其次藉由除去阻劑7，可取得像圖5(f)那樣電阻體2作為配線用的電極而被連接的電阻元件。若為圖5那樣的方法，則可取得不藉由蝕刻來形成接觸孔而連接電極的電阻體。(例如參照專利文獻1)
〔先行技術文獻〕
〔專利文獻〕
〔專利文獻1〕特開平6-21351號公報
然而，在藉由上述圖5來說明的半導體裝置中，成為配線的金屬的膜厚厚，在金屬的角部分應力會加諸於電阻體，恐有在以後的熱工程或高溫偏壓試驗等斷線之虞。
為了解決上述課題，本發明的半導體裝置的製造方法是將電阻體的電極配線形成膜厚薄的勢壘金屬。
藉由以膜厚薄的勢壘金屬來取電阻體的電極，可減少 加諸於電阻體的應力，製造一種不會有斷線之虞，可靠度高的電阻元件。並且，為了取得金屬配線與Si基板的接觸，藉由利用原本所必要的勢壘金屬，可壓低成本來製作目的的電阻元件。
以下，根據圖面說明有關用以實施本發明的最佳形態。
圖1(a)~(g)是表示本發明的半導體裝置的製造方法的實施形態的工程順序剖面圖。圖2(a)~(d)及圖3(a)~(b)是表示本發明的半導體裝置的製造方法的實施形態的平面圖。
首先，如圖1(a)所示，在半導體基板上例如形成熱氧化膜或TEOS等的絕緣膜1，且在其上利用濺射成膜法來例如形成Ti及TiN的層疊膜，例如將Ti成膜300Å及將TiN成膜600Å，作為勢壘金屬膜4。另外，勢壘金屬膜亦可為Ti或TiW。
其次，在圖1(b)中，於勢壘金屬膜4上，例如利用濺射成膜法來例如將Al-Si-Cu成膜5000Å，作為鋁金屬膜5。其次像圖1(c)那樣，在鋁金屬膜5上藉由光微影技術(Photolithography)來形成阻劑圖案，例如在使用C1系的氣體之電漿蝕刻裝置，連續蝕刻鋁金屬膜5及勢壘金屬膜4，其次剝離阻劑，而形成層疊勢壘金屬膜及鋁金屬膜的鋁電極10。
其次如圖2(a)所示，以阻劑圖案6來覆蓋2個鋁電極10的前端區域以外。在此是在包含2個鋁電極10的前端部的區域設置阻劑開口區域8，在阻劑開口區域8是由勢壘金屬膜及鋁金屬膜的層疊所構成的鋁電極10的前端區域會露出。
其次，以阻劑圖案6作為遮罩，選擇性地除去鋁電極10的上層的鋁金屬膜。例如，使用磷酸系蝕刻液作為蝕刻劑來進行蝕刻，而可不蝕刻勢壘金屬膜來選擇性地除去鋁金屬膜。在此，當鋁金屬膜為Al-Si-Cu時，就濕蝕刻而言雖有可能矽殘渣會殘留於勢壘金屬電極9上，但在乾蝕刻矽殘渣下可簡單地除去。當鋁金屬膜為Al-Cu時，僅濕蝕刻便容易露出勢壘金屬電極9。(圖2(b))。
將阻劑圖案6剝離後，像圖2(c)那樣鋁電極10的前端區域會形成勢壘金屬電極的電極。此時的剖面圖相當於圖1(d)，這顯示連結2個勢壘金屬電極9的線的剖面。其次，如圖1(e)及圖2(d)所示塗佈阻劑，形成阻劑圖案7，使之後形成電阻體的區域11開口。此時阻劑圖案7的膜厚是電阻體2的膜厚的5倍~100倍程度，形成充分厚。
其次，在圖1(f)中，為了使勢壘金屬電極9表面活性化，而進行50Å~200Å程度的濺射蝕刻之後，將成為電阻體2的薄膜藉由濺射法來形成50~100Å程度的SiCr膜。在形成電阻體的區域11所被成膜的SiCr是堆積於絕緣膜1及勢壘金屬電極9上，除此以外的區域是堆積於阻 劑圖案7上。另外，使用SiCr作為電阻體，但亦可為Poly-Si、或a-Si、或SiCr、或SiCrN。並且，亦可為將該等層疊者。
其次，一旦浸漬於有機剝離液，則阻劑圖案7上的薄膜會與阻劑圖案7一起被剝離，從半導體基板剝離，顯示圖1(g)的剖面。將此時的平面圖顯示於圖3(a)。在半導體基板上的絕緣膜1上，2個的電極會分離而平行排列。電極的前端區域是單層的勢壘金屬電極9，前端區域以外是形成勢壘金屬膜及鋁金屬膜所層疊的鋁電極10。以能夠連接2個勢壘金屬電極9的方式設置電阻體2，電阻體2的兩端是在勢壘金屬電極9上，與勢壘金屬電極9電性連接。回到圖1(f)，電阻體2與勢壘金屬電極9的接合部的階差是未滿900Å，可迴避在階差部的斷線。
在上述的說明中，電阻體是形成於鋁電極的前端區域，但當然在鋁電極的中間的一部分區域中也可同樣形成電阻體。此情況是形成圖3(b)所示的平面圖那樣。
1‧‧‧絕緣膜
2‧‧‧電阻體
3‧‧‧層間絕緣膜
4‧‧‧勢壘金屬膜
5‧‧‧鋁金屬膜
6‧‧‧阻劑圖案
7‧‧‧阻劑圖案
8‧‧‧阻劑開口區域
9‧‧‧勢壘金屬電極
10‧‧‧鋁電極(層疊電極)
11‧‧‧形成電阻體的區域
100‧‧‧本發明的實施例的電阻元件
圖1是表示本發明的半導體裝置的製造方法的實施例的工程順序剖面圖。
圖2是表示本發明的半導體裝置的製造方法的實施例的平面圖。
圖3是表示本發明的半導體裝置的製造方法的實施例的平面圖。
圖4是用以說明以往的半導體裝置的製造方法的工程順序剖面圖。
圖5是用以說明以往的半導體裝置的製造方法的工程順序剖面圖。
1‧‧‧絕緣膜
2‧‧‧電阻體
9‧‧‧勢壘金屬電極
10‧‧‧鋁電極(層疊電極)
100‧‧‧本發明的實施例的電阻元件

Claims (7)

  1. 一種半導體裝置的製造方法，係具有電阻體的半導體裝置的製造方法，其特徵係由下列工程所構成：在半導體基板上的絕緣膜上形成勢壘金屬膜及鋁金屬膜之工程；使前述勢壘金屬膜及鋁金屬膜圖案化，而形成並列的2個鋁電極之工程；選擇性地除去前述鋁電極的一部分區域的鋁金屬膜，而以前述鋁電極的前端區域作為勢壘金屬電極之工程；及以能夠在分離的2個前述勢壘金屬電極之間電性連接的方式形成電阻體之工程。
  2. 一種半導體裝置的製造方法，係具有電阻體的半導體裝置的製造方法，其特徵係由下列工程所構成：在半導體基板上的絕緣膜上形成勢壘金屬膜及鋁金屬膜之工程；使前述勢壘金屬膜及鋁金屬膜圖案化，而形成並列的2個鋁電極之工程；選擇性地除去前述鋁電極的一部分區域的鋁金屬膜，而以前述鋁電極的中間的一部分區域作為勢壘金屬電極之工程；及以能夠在分離的2個前述勢壘金屬電極之間電性連接的方式形成電阻體之工程。
  3. 如申請專利範圍第1或2項之半導體裝置的製造方法，其中，形成前述電阻體的工程係由下列工程所構成： 在分離的2個前述勢壘金屬電極之間以阻劑來形成開口區域之工程；濺射蝕刻前述勢壘金屬電極之工程；堆積成為前述電阻體的薄膜之工程；及剝離前述開口區域以外的區域的前述薄膜之工程。
  4. 如申請專利範圍第3項之半導體裝置的製造方法，其中，前述阻劑的膜厚為成為前述電阻體的薄膜的膜厚的5倍~100倍。
  5. 如申請專利範圍第1或2項之半導體裝置的製造方法，其中，前述鋁金屬膜的選擇性除去係利用含磷酸的濕式蝕刻來進行。
  6. 如申請專利範圍第1或2項之半導體裝置的製造方法，其中，前述勢壘金屬膜為Ti、或Ti與TiN的層疊膜、或TiW。
  7. 如申請專利範圍第1或2項之半導體裝置的製造方法，其中，前述電阻體為Poly-Si、或a-Si、或SiCr、或SiCrN。
TW101105107A 2011-03-03 2012-02-16 Semiconductor device manufacturing method TWI539576B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011046807A JP5616822B2 (ja) 2011-03-03 2011-03-03 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW201246518A TW201246518A (en) 2012-11-16
TWI539576B true TWI539576B (zh) 2016-06-21

Family

ID=46730686

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101105107A TWI539576B (zh) 2011-03-03 2012-02-16 Semiconductor device manufacturing method

Country Status (5)

Country Link
US (1) US8551854B2 (zh)
JP (1) JP5616822B2 (zh)
KR (1) KR101910197B1 (zh)
CN (1) CN102655077B (zh)
TW (1) TWI539576B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5984617B2 (ja) 2012-10-18 2016-09-06 浜松ホトニクス株式会社 フォトダイオードアレイ
JP7267786B2 (ja) * 2019-03-13 2023-05-02 エイブリック株式会社 半導体装置の製造方法
JP2020065075A (ja) * 2020-01-08 2020-04-23 ルネサスエレクトロニクス株式会社 半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04223367A (ja) * 1990-12-25 1992-08-13 Murata Mfg Co Ltd 薄膜抵抗体の製造方法
JPH0621351A (ja) * 1992-06-30 1994-01-28 Mitsubishi Electric Corp 薄膜抵抗体の製造方法
US6211032B1 (en) * 1998-11-06 2001-04-03 National Semiconductor Corporation Method for forming silicon carbide chrome thin-film resistor
TW511418B (en) * 2001-10-02 2002-11-21 Wus Printed Circuit Co Ltd Method for installing resistor and capacitor in printed circuit board
JP4610205B2 (ja) * 2004-02-18 2011-01-12 株式会社リコー 半導体装置
JP4208794B2 (ja) * 2004-08-16 2009-01-14 キヤノン株式会社 インクジェットヘッド用基板、該基板の製造方法および前記基板を用いるインクジェットヘッド
JP4966526B2 (ja) * 2005-09-07 2012-07-04 日立オートモティブシステムズ株式会社 流量センサ
US7755164B1 (en) * 2006-06-21 2010-07-13 Amkor Technology, Inc. Capacitor and resistor having anodic metal and anodic metal oxide structure
JP2008060446A (ja) * 2006-09-01 2008-03-13 Kawasaki Microelectronics Kk 半導体装置の製造方法及び半導体装置

Also Published As

Publication number Publication date
JP5616822B2 (ja) 2014-10-29
CN102655077A (zh) 2012-09-05
US20120225535A1 (en) 2012-09-06
KR20120100757A (ko) 2012-09-12
CN102655077B (zh) 2016-03-09
TW201246518A (en) 2012-11-16
JP2012186227A (ja) 2012-09-27
KR101910197B1 (ko) 2018-10-19
US8551854B2 (en) 2013-10-08

Similar Documents

Publication Publication Date Title
KR100445286B1 (ko) 액정 표시 장치 및 그 제조 방법
US7633373B1 (en) Thin film resistor and method of forming the resistor on spaced-apart conductive pads
JPH0492427A (ja) 半導体装置の製造方法
JP2007158301A5 (zh)
TWI539576B (zh) Semiconductor device manufacturing method
JP2003298150A (ja) 磁気トンネル接合素子の製法と磁気トンネル接合装置
JP5200366B2 (ja) 薄膜トランジスタパネルおよびその製造方法
JP2009099755A (ja) 薄膜抵抗体及びその製造方法
US6710421B2 (en) Semiconductor devices and methods for manufacturing the same
JP2008311586A (ja) アルミナ保護膜の配線用開口部形成方法および当該方法による半導体装置
JP5891753B2 (ja) 半導体装置の製造方法
JP2003218431A (ja) 磁気トンネル接合素子の製法
JP2720480B2 (ja) 多層配線形成法
JP2013110156A (ja) 半導体素子及びその製造方法
JP2010040616A (ja) 電極形成方法および半導体素子
JP2602574B2 (ja) 半導体装置の製造方法
US8536014B2 (en) Self aligned silicide device fabrication
JP2005286239A (ja) 集積回路装置、その製造方法及び酸化バナジウム膜の形成方法
JPS62245650A (ja) 多層配線構造体の製造法
JP2008060446A (ja) 半導体装置の製造方法及び半導体装置
JP2010129947A (ja) 半導体装置及びその製造方法
JPS6028245A (ja) 多層配線半導体装置およびその製造方法
JP2006013142A (ja) 半導体装置の製造方法
JPS584944A (ja) 半導体集積回路の製造方法
JPH03184344A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees