JP2005286239A - 集積回路装置、その製造方法及び酸化バナジウム膜の形成方法 - Google Patents

集積回路装置、その製造方法及び酸化バナジウム膜の形成方法 Download PDF

Info

Publication number
JP2005286239A
JP2005286239A JP2004101108A JP2004101108A JP2005286239A JP 2005286239 A JP2005286239 A JP 2005286239A JP 2004101108 A JP2004101108 A JP 2004101108A JP 2004101108 A JP2004101108 A JP 2004101108A JP 2005286239 A JP2005286239 A JP 2005286239A
Authority
JP
Japan
Prior art keywords
film
layer
vanadium oxide
forming
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004101108A
Other languages
English (en)
Other versions
JP4620962B2 (ja
Inventor
Hisayoshi Kawahara
尚由 川原
Hiroshi Murase
寛 村瀬
Hiroaki Okubo
宏明 大窪
Yasutaka Nakashiba
康隆 中柴
Naoki Oda
直樹 小田
Narihito Sasaki
得人 佐々木
Nobukazu Ito
信和 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
NEC Corp
Original Assignee
NEC Electronics Corp
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp, NEC Corp filed Critical NEC Electronics Corp
Priority to JP2004101108A priority Critical patent/JP4620962B2/ja
Priority to US11/086,743 priority patent/US7462921B2/en
Priority to CNB2005100625193A priority patent/CN100490149C/zh
Publication of JP2005286239A publication Critical patent/JP2005286239A/ja
Application granted granted Critical
Publication of JP4620962B2 publication Critical patent/JP4620962B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02192—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing at least one rare earth metal element, e.g. oxides of lanthanides, scandium or yttrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H01L28/24—Resistors with an active material comprising a refractory, transition or noble metal, metal compound or metal alloy, e.g. silicides, oxides, nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N15/00—Thermoelectric devices without a junction of dissimilar materials; Thermomagnetic devices, e.g. using the Nernst-Ettingshausen effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】 温度センサに使用する抵抗体として損傷がない酸化バナジウム膜を備えた集積回路装置、酸化バナジウムからなる抵抗体を損傷させることなく形成することができる集積回路装置の製造方法、及び酸化バナジウム膜の形成方法を提供する。
【解決手段】 層間絶縁膜４上に、酸化バナジウム膜を形成し、その上に、シリコン酸化膜及びシリコン窒化膜をこの順に形成する。そして、レジストパターンをマスクとしてシリコン窒化膜をパターニングする。その後、レジストパターンを剥離液又は酸素プラズマアッシングにより除去する。次に、パターニングされたシリコン窒化膜１４をマスクとして、シリコン酸化膜及び酸化バナジウム膜をエッチングして、酸化バナジウムからなる抵抗体膜９を形成する。
【選択図】 図１

Description

本発明は、モノリシック型の温度センサを内蔵した集積回路装置、その製造方法及び酸化バナジウム膜の形成方法に関し、特に、温度センサに酸化バナジウムからなる抵抗体を使用する集積回路装置、その製造方法及び酸化バナジウム膜の形成方法に関する。
近時、集積回路装置において、熱による素子の破壊を防止すること、及びその特性が温度依存性を持つ素子の動作を安定化することを目的として、集積回路装置の動作温度をモニタする必要性が高まってきている。
このため、例えば、半導体集積回路装置内において、ＬＳＩ（Large Scale Integrated circuit：大規模集積回路）と同一の基板上に温度センサを設け、この温度センサによって検出される温度が所定値を超えたときに、異常過熱と判断してＬＳＩを遮断状態とすることにより、ＬＳＩを温度上昇による熱破壊から保護する技術が開示されている（例えば、特許文献１参照。）。そして、このような温度センサとして、温度に応じて電気抵抗値が変化する抵抗体が使用されている。
このような抵抗体を形成する材料には、電気抵抗率の温度係数がなるべく大きい材料を使用することが好ましい。本発明者等は、電気抵抗率の温度係数の絶対値が大きい抵抗体として、酸化バナジウム膜を形成する技術を開発し、これを開示した（例えば、特許文献２参照）。
温度測定用の抵抗体を形成するためには、酸化バナジウム膜を所望の形状に加工する必要がある。通常、膜を所望の形状に加工する方法としては、レジストパターンをマスクとしてエッチングする方法が一般的である。図６及び図７は、従来の酸化バナジウム膜の形成方法をその工程順に示す断面図である。
図６に示すように、絶縁膜１７上の全面に、酸化バナジウム（ＶＯｘ）からなる膜１９ａを成膜する。次に、この膜１９ａ上にレジスト膜を成膜し、このレジスト膜をフォトリソグラフィ法によりパターニングしてレジストパターン２０を形成する。そして、このレジストパターン２０をマスクとして、膜１９ａをエッチングして選択的に除去する。これにより、膜１９ａがパターニングされ、酸化バナジウム膜１９（図７参照）が形成される。その後、レジストパターン２０を剥離液に溶解させるか、又は酸素プラズマアッシングを行って、レジストパターン２０を除去する。
しかしながら、この技術には以下に示すような問題点がある。即ち、図７に示すように、レジストパターン２０を除去するときに、酸化バナジウム膜１９に損傷を与え、酸化バナジウム膜１９の表面全面に損傷部分２１を形成してしまう。以下、この点について詳細に説明する。剥離液によりレジストパターン２０を除去する場合は、剥離液には酸性若しくはアルカリ性の水溶液、又は有機溶剤を含む水溶液を使用する。有機溶剤を含む剥離液としては、例えば、ＤＭＳＯ（Dimethyl Sulfoxide：ジメチルスルホキシド）を５０質量％、フッ化アンモニウムを１質量％、水（Ｈ２Ｏ）を３０質量％含有する薬品が市販されている。しかし、酸化バナジウムは酸性水溶液及びアルカリ性水溶液の双方に極めて溶けやすく、また水に対しても疲弊して溶解する性質がある。従って、剥離液として酸性水溶液、アルカリ性水溶液、有機溶剤を含む水溶液のいずれを使用しても、酸化バナジウムからなる酸化バナジウム膜１９に損傷を与えてしまう。また、酸素プラズマアッシングによりレジストパターン２０を除去する場合は、酸化バナジウムが過度に酸化し、電気抵抗率が増加し、温度センサとしての性能が劣化してしまう。
そこで、本発明者等は、上述の問題点をある程度解決する方法を開発し、前述の特許文献２において開示した。図８はこの特許文献２に記載されている酸化バナジウム膜の形成方法を示す断面図である。図８に示すように、図６に示す方法と同様の方法により、絶縁膜１７上に酸化バナジウムからなる膜１９ａを形成する。次に、膜１９ａ上にシリコン酸化膜を形成する。次に、このシリコン酸化膜上にレジストパターン２０を形成し、このレジストパターン２０をマスクとしてシリコン酸化膜をエッチングして選択的に除去し、パターニングされたシリコン酸化膜２２を形成する。その後、レジストパターン２０を剥離液に溶解させるか、又は酸素プラズマアッシングを行って、レジストパターン２０を除去する。その後、パターニングされたシリコン酸化膜２２をマスクとして、膜１９ａをエッチングして選択的に除去し、酸化バナジウム膜を形成する。
この技術によれば、レジストパターン２０を除去するときに、膜１９ａにおけるパターニング後に残留して酸化バナジウム膜となる部分はシリコン酸化膜２２により覆われているため、剥離液又は酸素プラズマアッシングによる損傷をある程度防止することができる。
特開平１−３０２８４９号公報 特開平１１−３３００５１号公報
しかしながら、上述の従来の技術には、以下に示すような問題点がある。図９は、前述の特許文献２に記載されている技術の問題点を示す断面図である。図９に示すように、レジストパターン２０（図８参照）を除去するときには、膜１９ａにおけるパターニング後に残留して酸化バナジウム膜となる部分はシリコン酸化膜２２により覆われているため、図７に示す場合のように、酸化バナジウム膜１９の表面全体が損傷を受けることは防止できる。しかしながら、膜１９ａにおけるシリコン酸化膜２２に覆われていない部分の表面は損傷を受け、この損傷部分２１はシリコン酸化膜２２に覆われている部分の一部にも浸透する。このため、特許文献２に示す技術によっても、抵抗体膜の損傷を完全に防ぐことはできない。
本発明はかかる問題点に鑑みてなされたものであって、温度センサに使用する抵抗体として損傷がない酸化バナジウム膜を備えた集積回路装置、酸化バナジウムからなる抵抗体を損傷させることなく形成することができる集積回路装置の製造方法、及び酸化バナジウム膜の形成方法を提供することを目的とする。
本発明に係る集積回路装置は、２本の配線間に接続され酸化バナジウムを含む抵抗体膜と、この抵抗体膜上に配置され前記抵抗体膜の表面に垂直な方向から見て前記抵抗体膜と同じ形状に形成され酸化バナジウムとは異なる第１の材料からなる第１層と、この第１層上に前記抵抗体膜の表面に垂直な方向から見て前記抵抗体膜及び前記第１層と同じ形状に形成され酸化バナジウム及び前記第１の材料とは異なる第２の材料からなる第２層と、を有することを特徴とする。
本発明においては、抵抗体膜の電気抵抗を測定することにより、集積回路装置の温度を測定することができる。また、この抵抗体膜上に、抵抗体膜の表面に垂直な方向から見て（以下、平面視で、という）この抵抗体膜と同じ形状にパターニングされた第１層及び第２層が設けられているため、第２層をパターニングする際に使用したレジスト膜を除去するときに、抵抗体膜を第１層により保護することができ、パターニングされた第２層をマスクとして、抵抗体膜をパターニングすることができる。
また、前記第２の材料が金属又は合金であってもよく、Ａｌ、Ｔｉ、Ｃｕ、Ｔａ、Ｗ及びＮｉからなる群から選択された１種の金属若しくはその合金又は２種以上の金属を含む合金であってもよい。これにより、第２層が抵抗体膜の周囲の温度を均一化する均熱部材として機能し、温度測定精度をより向上させることができる。
本発明に係る集積回路装置は、更に、基板と、この基板上に設けられた多層配線層と、前記基板の表面及び前記多層配線層における最上層よりも下方の配線層に形成された論理回路部と、を有し、前記抵抗体膜が前記多層配線層の最上層に設けられていることが好ましい。これにより、論理回路部が酸化バナジウムにより汚染されることを防止できる。
本発明に係る集積回路装置の製造方法は、基板上に、その表面に２本の配線が露出した絶縁膜を形成する工程と、この絶縁膜上における前記２本の配線の露出部を含む領域に酸化バナジウムを含む膜を形成する工程と、この膜上に酸化バナジウムとは異なる第１の材料からなる第１層を形成する工程と、この第１層上に酸化バナジウム及び前記第１の材料とは異なる第２の材料からなる第２層を形成する工程と、この第２層上にレジスト膜を形成する工程と、前記２本の配線の露出部及びこの露出部間を接続する領域の直上域を含む領域に前記レジスト膜が残留するように前記レジスト膜をパターニングする工程と、前記パターニングされたレジスト膜をマスクとして前記第２層をエッチングして選択的に除去しパターニングする工程と、前記パターニングされたレジスト膜を除去する工程と、前記パターニングされた第２層をマスクとして前記第１層及び前記酸化バナジウムを含む膜をエッチングして選択的に除去する工程と、を有することを特徴とする。
本発明においては、レジスト膜を除去する工程においては、酸化バナジウムを含む膜上の全面に第１層が形成されているため、酸化バナジウムを含む膜が剥離液又は酸素プラズマアッシングに曝されることがなく、損傷を受けることがない。そして、パターニングされた第２層をマスクとして第１層及び酸化バナジウムを含む膜をエッチングすることにより、抵抗体膜を形成することができる。
また、前記レジスト膜を除去する工程は、前記レジスト膜を剥離液に溶解させる工程を有していてもよく、前記レジスト膜に対して酸素プラズマアッシングを行う工程を有していてもよい。
本発明に係る酸化バナジウム膜の形成方法は、基板上に酸化バナジウムを含む膜を成膜する工程と、この膜上に酸化バナジウムとは異なる第１の材料からなる第１層を形成する工程と、この第１層上に酸化バナジウム及び前記第１の材料とは異なる第２の材料からなる第２層を形成する工程と、この第２層上にレジスト膜を形成する工程と、前記レジスト膜をパターニングする工程と、前記パターニングされたレジスト膜をマスクとして前記第２層をエッチングして選択的に除去しパターニングする工程と、前記パターニングされたレジスト膜を除去する工程と、前記パターニングされた第２層をマスクとして前記第１層及び前記膜をエッチングして選択的に除去する工程と、を有することを特徴とする。
本発明においては、レジスト膜を除去する工程においては、酸化バナジウムを含む膜上の全面に第１層が形成されているため、前記膜が剥離液又は酸素プラズマアッシングに曝されることがなく、損傷を受けることがない。そして、パターニングされた第２層をマスクとして第１層及び酸化バナジウムを含む膜をエッチングすることにより、この膜をパターニングすることができる。
本発明によれば、酸化バナジウムを含む膜上に第１層及び第２層を成膜し、レジスト膜をマスクとして第２層のパターニングし、レジスト膜を除去した後、パターニングされた第２層をマスクとして第１層及び酸化バナジウムを含む膜をパターニングしているため、レジスト膜を除去するときには酸化バナジウムを含む膜が第１層により保護される。この結果、損傷がない抵抗体膜を備えた集積回路装置を得ることができる。
以下、本発明の実施形態について添付の図面を参照して具体的に説明する。先ず、本発明の第１の実施形態について説明する。図１は本実施形態に係る集積回路装置を示す断面図である。図１に示すように、本実施形態に係る集積回路装置においては、例えばＰ型のシリコン基板（図示せず）が設けられており、このシリコン基板上に層間絶縁膜１が設けられており、層間絶縁膜１上に層間絶縁膜４が設けられている。層間絶縁膜４内には、層間絶縁膜１の上面に接するように、例えばアルミニウム（Ａｌ）からなる２本の配線２及び３が設けられている。また、層間絶縁膜４内における配線２上及び配線３上の部分には、配線２及び３に夫々接続されるようにビア５及び６が形成されている。更に、層間絶縁膜４上には、ビア５及び６に夫々接続されるように、例えばチタン（Ｔｉ）からなる配線７及び８が形成されている。これにより、配線７はビア５を介して配線２に接続されており、配線８はビア６を介して配線３に接続されている。
そして、層間絶縁膜４上には、配線７及び８に接し、配線７と配線８との間に接続されるように、抵抗体膜９が形成されている。即ち、抵抗体膜９の一端は配線７に接続されており、他端は配線８に接続されている。抵抗体膜９は酸化バナジウムにより形成されている。酸化バナジウムの安定な化合物は、例えばＶＯ２及びＶ２Ｏ５等であり、酸化バナジウムを化学式ＶＯｘで表すと、ｘは２前後である。なお、温度が２５℃であるときの酸化バナジウム膜の体積抵抗率は、シリコンウエハ上で例えば０．０１乃至１０（Ω・ｃｍ）程度であり、その温度係数は、製造方法によっても異なるが、例えば−１．５（％／Ｋ）程度である。抵抗体膜９の抵抗値は例えば数百Ω、例えば３００Ωである。
また、抵抗体膜９上には、シリコン酸化物、例えば、ＳｉＯ２からなるシリコン酸化膜１３が形成されている。シリコン酸化膜１３は、層間絶縁膜４の表面に垂直な方向から見て、即ち、平面視で、抵抗体膜９と同じ形状にパターニングされている。更に、シリコン酸化膜１３上には、シリコン窒化物、例えば、ＳｉＮからなるシリコン窒化膜１４が形成されている。シリコン窒化膜１４は、平面視で、抵抗体膜９及びシリコン酸化膜１３と同じ形状にパターニングされている。抵抗体膜９、シリコン酸化膜１３及びシリコン窒化膜１４の膜厚は、例えば夫々２００ｎｍである。
更にまた、例えば、配線２は層間絶縁膜１内に形成されたコンタクト（図示せず）を介してシリコン基板に接続されており、シリコン基板を介して接地電位配線（図示せず）に接続されている。一方、配線３は、層間絶縁膜１内に形成された他のコンタクト（図示せず）を介して例えばポリシリコンからなる比較抵抗体膜（図示せず）の一端に接続されており、この比較抵抗体膜の他端は電源電位配線（図示せず）に接続されている。また、配線３は出力端子（図示せず）に接続されている。これにより、比較抵抗体膜、配線３、抵抗体膜９は、電源電位配線から接地電位配線に向かってこの順に直列に接続されている。
更に、層間絶縁膜４上には、抵抗体膜９、シリコン酸化膜１３及びシリコン窒化膜１４を埋め込むように、絶縁膜（図示せず）が設けられている。抵抗体膜９は、例えばこの集積回路装置における多層配線層の最上層に配置されている。
次に、上述の如く構成された本実施形態に係る集積回路装置の動作について、図１を参照して説明する。抵抗体膜９の一端には、シリコン基板、配線２、ビア５及び配線７を介して、接地電位が印加される。一方、ポリシリコンからなる比較抵抗体膜の他端には、電源電位が印加される。この結果、抵抗体膜９の他端と比較抵抗体膜の一端との間に接続された配線３の電位は、抵抗体膜９と比較抵抗体膜との分割電位となる。そして、抵抗体膜９を形成する酸化バナジウムは、電気抵抗率の温度係数が負の値をとるため、温度が上昇すると、抵抗体膜９の電気抵抗値は低減する。一方、ポリシリコンからなる比較抵抗体膜の電気抵抗値は、温度が変化しても、抵抗体膜９の電気抵抗値ほどは変化しない。従って、集積回路装置の温度が上昇すると、配線３に接続された出力端子の電位は低下する。このため、出力端子の電位を測定することにより、集積回路装置の温度を測定することができる。
上述の如く、本実施形態においては、配線７と配線８との間に抵抗体膜９が接続されているため、この抵抗体膜９の電気抵抗値を検出することにより、温度を測定することができる。また、抵抗体膜９を酸化バナジウムにより形成しているため、温度を精度よく測定することができる。
次に、本発明の第２の実施形態について説明する。図２は本実施形態に係る集積回路装置を示す断面図である。図２に示すように、本実施形態においては、前述の第１の実施形態と比較して、シリコン窒化膜１４（図１参照）の替わりに、アルミニウム又はアルミニウム合金からなるアルミニウム膜１５が設けられている点が異なっている。アルミニウム膜１５は、平面視で、抵抗体膜９及びシリコン酸化膜１３と同じ形状にパターニングされている。本実施形態における上記以外の構成は、前述の第１の実施形態と同様である。
次に、上述の如く構成された本実施形態に係る集積回路装置の動作について、図２を参照して説明する。前述の第１の実施形態においては、抵抗体膜９の周辺に配置された配線（図示せず）等に電流が流れることにより、抵抗体膜９の周囲で局所的な発熱が起こり、抵抗体膜９の周囲の温度分布が不均一になることがある。このような場合、抵抗体膜９内の温度分布も不均一になってしまい、温度の測定精度がやや低下することがある。
しかしながら、本実施形態においては、抵抗体膜９の直上域に、平面視で抵抗体膜９と同じ形状になるように、熱伝導性が高いアルミニウム膜１５が設けられている。このため、熱がアルミニウム膜１５内を伝導することにより、抵抗体膜９の周囲の温度を均一化することができる。これにより、抵抗体膜９内の温度分布が均一になり、温度をより正確に測定することができる。本実施形態における上記以外の動作は、前述の第１の実施形態と同様である。
上述の如く、本実施形態によれば、アルミニウム膜１５が抵抗体膜９の周囲の温度を均一化するため、温度をより正確に測定することができる。本実施形態における上記以外の効果は、前述の第１の実施形態と同様である。
なお、本実施形態においては、アルミニウム膜１５の替わりに、他の金属又は合金からなる膜を設けてもよい。例えば、チタン（Ｔｉ）、銅（Ｃｕ）、タンタル（Ｔａ）、タングステン（Ｗ）又はニッケル（Ｎｉ）からなる膜を設けてもよく、これらの金属及びＡｌのうち１種又は２種以上の金属含む合金からなる膜を設けてもよい。
次に、本発明の第３の実施形態について説明する。図３乃至図５は本実施形態に係る集積回路装置の製造方法をその工程順に示す断面図である。本実施形態は、前述の第１の実施形態に係る集積回路装置の製造方法の実施形態である。
先ず、図３に示すように、例えばＰ型のシリコン基板（図示せず）の表面に、所定の拡散領域及び素子分離領域等を形成する。次に、このシリコン基板上に層間絶縁膜１を形成し、その上に、例えばアルミニウムにより、２本の配線２及び３を形成する。次に、この配線２及び３を埋め込むように層間絶縁膜４を形成する。そして、この層間絶縁膜４中に、配線２及び３に夫々接続されるようにビア５及び６を形成する。次に、層間絶縁膜４上に、ビア５及び６に夫々接続されるように、例えばチタンからなる配線７及び８を形成する。このとき、配線７及び８は層間絶縁膜４上において露出される。なお、層間絶縁膜１を形成する工程、並びに配線２及び３、層間絶縁膜４、ビア５及び６、配線７及び８を形成する工程において、比較抵抗体膜（図示せず）及びそれに接続される配線等を形成する。
次に、層間絶縁膜４上の全面に、スパッタリング法により酸化バナジウム（ＶＯｘ）からなる膜９ａを、例えば２００ｎｍの厚さに成膜する。次に、この膜９ａ上に、プラズマＣＶＤ法（Chemical Vapor Deposition法：化学気相成長法）によりＳｉＯ２を例えば２００ｎｍの厚さに堆積させ、シリコン酸化膜１３ａを形成する。次に、シリコン酸化膜１３ａ上に、プラズマＣＶＤ法によりＳｉＮを例えば２００ｎｍの厚さに堆積させ、シリコン窒化膜１４ａを形成する。そして、シリコン窒化膜１４ａ上に、塗布法によりレジスト膜を例えば２．０μｍの厚さに成膜し、このレジスト膜をフォトリソグラフィ法によりパターニングしてレジストパターン１６を形成する。このとき、レジストパターン１６は、後の工程において抵抗体膜９（図１）を形成する予定の領域に残留させる。即ち、配線７及び８の直上域並びに配線７と配線８とを相互に接続する領域の直上域を含む領域に、レジストパターン１６を残留させる。
次に、図４に示すように、レジストパターン１６をマスクとして、シリコン窒化膜１４ａ（図３参照）をドライエッチングして選択的に除去する。このエッチングは、シリコン酸化膜との間で高い選択比が得られる条件、即ち、シリコン窒化膜１４ａはエッチングされるがシリコン酸化膜１３ａはほとんどエッチングされないような条件で行う。例えば、枚葉式異方性ドライエッチング装置を使用し、エッチングガスをＣＦ４ガスとし、エッチングガスの流量を２０ミリリットル／分（２０ｓｃｃｍ）とし、チャンバー内の圧力を８Ｐａとし、投入電力を６００Ｗとし、エッチング時間を１２０秒間とするプラズマエッチング法により行う。これにより、計算上、２４０ｎｍのシリコン窒化膜がエッチングされて除去されることになる。従って、エッチング前のシリコン窒化膜１４ａの膜厚が２００ｎｍであれば、この条件により、シリコン窒化膜１４ａにおけるレジストパターン１６により覆われていない部分は、全て除去されることになる。この結果、シリコン窒化膜１４ａがパターニングされ、平面視でレジストパターン１６と同じ形状を持つシリコン窒化膜１４が形成される。
次に、レジストパターン１６を剥離液に溶解させて除去する。剥離液には酸性若しくはアルカリ性の水溶液、又は有機溶剤を含む水溶液を使用し、例えば、ＤＭＳＯを５０質量％、フッ化アンモニウムを１質量％、水（Ｈ２Ｏ）を３０質量％含有する剥離液を使用する。このとき、酸化バナジウムからなる膜９ａは、シリコン酸化膜１３ａに覆われているため、剥離液には接触しない。
次に、図５に示すように、シリコン窒化膜１４をマスクとして、シリコン酸化膜１３ａをドライエッチングして、選択的に除去する。このエッチングは、シリコン窒化膜との間で高い選択比が得られる条件、即ち、シリコン酸化膜１３ａはエッチングされるがシリコン窒化膜１４はほとんどエッチングされないような条件で行う。例えば、枚葉式異方性ドライエッチング装置を使用するプラズマエッチング法により行う。エッチングガスには、Ｃ４Ｆ８ガス、Ａｒガス、ＣＯガス及びＯ２ガスからなる混合ガスを使用する。エッチングガスの流量は、例えば、Ｃ４Ｆ８ガスの流量を１８．０ミリリットル／分、Ａｒガスの流量を４００ミリリットル／分、ＣＯガスの流量を７０ミリリットル／分、Ｏ２ガスの流量を８．５ミリリットル／分とする。そして、チャンバー内の圧力を４Ｐａとし、投入電力を２０００Ｗとし、エッチング時間を６０秒間とする。
これにより、計算上、２５０ｎｍのシリコン酸化膜をエッチングすることができる。従って、エッチング前のシリコン酸化膜１３ａの膜厚が２００ｎｍであれば、この条件により、シリコン酸化膜１３ａにおけるシリコン窒化膜１４により覆われていない部分は、全て除去されることになる。この結果、シリコン酸化膜１３ａがパターニングされ、平面視でシリコン窒化膜１４と同じ形状を持つシリコン酸化膜１３（図１参照）が形成される。
次に、図１に示すように、シリコン窒化膜１４をマスクとしたまま、エッチング条件を変えて、酸化バナジウムからなる膜９ａ（図５参照）をドライエッチングして選択的に除去する。このエッチングは、シリコン窒化膜との間で高い選択比が得られる条件、即ち、酸化バナジウムからなる膜９ａはエッチングされるがシリコン窒化膜１４はほとんどエッチングされないような条件で行う。例えば、バッチ式異方性ドライエッチング装置を使用するプラズマエッチング法により行う。エッチングガスにはＳＦ６ガス及びＣＯ２ガスからなる混合ガスを使用する。エッチングガスの流量は、例えば、ＳＦ６ガスの流量を３０ミリリットル／分、ＣＯ２ガスの流量を７０ミリリットル／分とする。そして、チャンバー内の圧力を１０Ｐａとし、投入電力を５００Ｗとし、エッチング時間を６０秒間とする。
これにより、計算上、酸化バナジウムを３００ｎｍエッチングすることができる。従って、エッチング前の膜９ａ（図５参照）の膜厚が２００ｎｍであれば、このエッチングにより、膜９ａにおけるシリコン酸化膜１３及びシリコン窒化膜１４により覆われていない部分は、全て除去されることになる。この結果、膜９ａがパターニングされ、平面視でシリコン窒化膜１４及びシリコン酸化膜１３と同じ形状を持ち、酸化バナジウムからなる抵抗体膜９が形成される。なお、このエッチング条件によれば、シリコン窒化膜に対する酸化バナジウム膜の選択比は約５である。従って、このエッチングにより、シリコン窒化膜１４が６０ｎｍ（＝３００ｎｍ／５）程度エッチングされる。しかしながら、シリコン窒化膜１４のエッチング前の厚さは例えば２００ｎｍであるため、膜９ａのエッチング後にもシリコン窒化膜１４は約１４０ｎｍ残存する。従って、膜９ａをエッチングしている期間中、シリコン窒化膜１４はマスクとして十分に機能する。
その後、層間絶縁膜４上に絶縁膜（図示せず）を形成し、抵抗体膜９、シリコン酸化膜１３及びシリコン窒化膜１４を埋め込む。これにより、前述の第１の実施形態に係る集積回路装置が製造される。
本実施形態においては、図４に示す工程において、レジストパターン１６を除去する際に、酸化バナジウムからなる膜９ａは、シリコン酸化膜１３ａにより覆われているため、レジストの剥離液には接触しない。このため、膜９ａが剥離液により損傷を受けることがなく、従って、抵抗体膜９にも損傷が残ることがない。また、剥離液が酸化バナジウムによって汚染されることがなく、汚染された剥離液が同じ製造装置によって製造される他の製品を２次汚染することもない。
次に、本発明の第４の実施形態について説明する。本実施形態は、前述の第２の実施形態に係る集積回路装置の製造方法の実施形態である。本実施形態においては、前述の第３の実施形態と比較して、シリコン窒化膜１４（図１）の替わりに、アルミニウム膜１５（図２参照）を形成する。
先ず、図２に示すように、前述の第３の実施形態と同様な方法により、シリコン基板上に、層間絶縁膜１及び４、配線２、３、７及び８、ビア５及び６、酸化バナジウムからなる膜９ａ、並びにシリコン酸化膜１３ａ（図３参照）を形成する。即ち、例えばＰ型のシリコン基板上に層間絶縁膜１を形成し、その上に配線２及び３を形成し、この配線２及び３を埋め込むように層間絶縁膜４を形成する。次に、この層間絶縁膜４中にビア５及び６を形成し、層間絶縁膜４上に配線７及び８を形成する。そして、層間絶縁膜４上の全面に、スパッタリング法により酸化バナジウムからなる膜９ａを成膜し、膜９ａ上に、プラズマＣＶＤ法によりシリコン酸化膜１３ａを形成する。
次に、シリコン酸化膜１３ａ上に、アルミニウム又はアルミニウム合金からなるアルミニウム膜を、例えば２００ｎｍの厚さに成長させる。そして、このアルミニウム膜上にレジストパターンを形成する。次に、レジストパターンをマスクとして、アルミニウム膜をドライエッチング、例えばプラズマエッチングして選択的に除去する。このエッチングは、シリコン酸化膜との間で高い選択比が得られる条件、即ち、アルミニウム膜はエッチングされるがシリコン酸化膜１３ａはほとんどエッチングされないような条件で行う。これにより、アルミニウム膜がパターニングされ、平面視でレジストパターンと同じ形状を持つアルミニウム膜１５（図２参照）が形成される。
次に、レジストパターンをＯ２（酸素）プラズマアッシングにより除去する。このＯ２プラズマアッシングは、例えば、枚葉式レジストアッシング装置を使用し、エッチングガスとしてＯ２ガスを使用し、ガス流量を５００ミリリットル／分とし、チャンバー内の圧力を８０Ｐａとし、投入電力を１０００Ｗとし、温度を１４０℃とし、処理時間を９０秒間として行う。
次に、図２に示すように、パターニングされたアルミニウム膜１５をマスクとして、シリコン酸化膜１３ａ（図３参照）をドライエッチングして、選択的に除去する。このエッチングは、アルミニウム膜との間で高い選択比が得られる条件、即ち、シリコン酸化膜１３ａはエッチングされるがアルミニウム膜１５はほとんどエッチングされないような条件で行う。これにより、シリコン酸化膜１３ａがパターニングされ、平面視でアルミニウム膜１５と同じ形状を持つシリコン酸化膜１３が形成される。
次に、アルミニウム膜１５をマスクとしたまま、エッチング条件を変えて、酸化バナジウムからなる膜９ａ（図５参照）をドライエッチングして選択的に除去する。このエッチングは、アルミニウム膜との間で高い選択比が得られる条件、即ち、酸化バナジウムからなる膜９ａはエッチングされるがアルミニウム膜１５はほとんどエッチングされないような条件で行う。これにより、膜９ａがパターニングされ、平面視でアルミニウム膜１５及びシリコン酸化膜１３と同じ形状を持ち、酸化バナジウムからなる抵抗体膜９が形成される。その後、層間絶縁膜４上に絶縁膜（図示せず）を形成し、抵抗体膜９、シリコン酸化膜１３及びアルミニウム膜１５を埋め込む。これにより、前述の第２の実施形態に係る集積回路装置が製造される。
本実施形態においても、前述の第３の実施形態と同様に、レジストパターンを除去する際に、酸化バナジウムからなる膜９ａはシリコン酸化膜１３ａにより覆われているため、膜９ａはＯ２プラズマアッシング雰囲気に曝されない。このため、膜９ａが過度に酸化されることがなく、従って、抵抗体膜９の抵抗率が低下することがない。
なお、本実施形態において、アルミニウム膜の替わりに、Ａｌ、Ｔｉ、Ｃｕ、Ｔａ、Ｗ及びＮｉのうち、少なくとも１種の金属を含む膜を設けてもよい。
また、前述の第３の実施形態において、Ｏ２プラズマアッシングによりレジストパターンを除去してもよく、前述の第４の実施形態において、剥離液によりレジストパターンを除去してもよい。
更に、前述の各実施形態においては、抵抗体膜９上にシリコン酸化膜１３を設ける例を示したが、本発明はこれに限定されず、抵抗体膜９上に設ける膜は、その上層に設ける膜、例えばシリコン窒化膜１４又はアルミニウム膜１５、との間で高いエッチング選択比が得られる膜であればよい。例えば、抵抗体膜９上にシリコン窒化膜を設け、このシリコン窒化膜上にシリコン酸化膜を設けてもよい。
更にまた、シリコン基板と層間絶縁膜１との間には、他の層間絶縁膜が１層以上設けられていてもよく、この層間絶縁膜中には配線及びビア等が形成されていてもよい。
更にまた、上述の各実施形態においては、配線２及び３をアルミニウムにより形成し、配線７及び８をチタンにより形成する例を示したが、本発明はこれに限定されず、他の金属又は合金により形成してもよい。また、配線７及び８を窒化チタン（ＴｉＮ）により形成してもよい。
本発明は、酸化バナジウム膜を含む集積回路装置の製造に利用することができ、特に、温度センサとして酸化バナジウム膜を使用する集積回路装置の製造に好適に利用することができる。
本発明の第１の実施形態に係る集積回路装置を示す断面図である。 本発明の第２の実施形態に係る集積回路装置を示す断面図である。 本発明の第３の実施形態に係る集積回路装置の製造方法を示す断面図である。 本実施形態に係る集積回路装置の製造方法を示す断面図であり、図３の次の工程を示す。 本実施形態に係る集積回路装置の製造方法を示す断面図であり、図４の次の工程を示す。 従来の酸化バナジウム膜の形成方法を示す断面図である。 従来の酸化バナジウム膜の形成方法を示す断面図であり、図６の次の工程を示す。 特許文献２に記載されている酸化バナジウム膜の形成方法を示す断面図である。 図８に示す技術の問題点を示す断面図である。
符号の説明
１、４；層間絶縁膜
２、３、７、８；配線
５、６；ビア
９；抵抗体膜
９ａ、１９ａ；膜
１３、１３ａ、２２；シリコン酸化膜
１４、１４ａ；シリコン窒化膜
１５；アルミニウム膜
１６、２０；レジストパターン
１７；絶縁膜
１９；酸化バナジウム膜
２１；損傷部分

Claims (20)

  1. ２本の配線間に接続され酸化バナジウムを含む抵抗体膜と、この抵抗体膜上に配置され前記抵抗体膜の表面に垂直な方向から見て前記抵抗体膜と同じ形状に形成され酸化バナジウムとは異なる第１の材料からなる第１層と、この第１層上に前記抵抗体膜の表面に垂直な方向から見て前記抵抗体膜及び前記第１層と同じ形状に形成され酸化バナジウム及び前記第１の材料とは異なる第２の材料からなる第２層と、を有することを特徴とする集積回路装置。
  2. 前記第１の材料がシリコンを含む絶縁材料であることを特徴とする請求項１に記載の集積回路装置。
  3. 前記第２の材料がシリコンを含む絶縁材料であることを特徴とする請求項１又は２に記載の集積回路装置。
  4. 前記第２の材料が金属又は合金であることを特徴とする請求項１又は２に記載の集積回路装置。
  5. 前記第２の材料がＡｌ、Ｔｉ、Ｃｕ、Ｔａ、Ｗ及びＮｉからなる群から選択された１種の金属若しくはその合金又は２種以上の金属を含む合金であることを特徴とする請求項４に記載の集積回路装置。
  6. 基板と、この基板上に設けられた多層配線層と、前記基板の表面及び前記多層配線層における最上層よりも下方の配線層に形成された論理回路部と、を有し、前記抵抗体膜が前記多層配線層の最上層に設けられていることを特徴とする請求項１乃至５のいずれか１項に記載の集積回路装置。
  7. 基板上に、その表面に２本の配線が露出した絶縁膜を形成する工程と、この絶縁膜上における前記２本の配線の露出部を含む領域に酸化バナジウムを含む膜を形成する工程と、この膜上に酸化バナジウムとは異なる第１の材料からなる第１層を形成する工程と、この第１層上に酸化バナジウム及び前記第１の材料とは異なる第２の材料からなる第２層を形成する工程と、この第２層上にレジスト膜を形成する工程と、前記２本の配線の露出部及びこの露出部間を接続する領域の直上域を含む領域に前記レジスト膜が残留するように前記レジスト膜をパターニングする工程と、前記パターニングされたレジスト膜をマスクとして前記第２層をエッチングして選択的に除去しパターニングする工程と、前記パターニングされたレジスト膜を除去する工程と、前記パターニングされた第２層をマスクとして前記第１層及び前記酸化バナジウムを含む膜をエッチングして選択的に除去する工程と、を有することを特徴とする集積回路装置の製造方法。
  8. 前記レジスト膜を除去する工程は、前記レジスト膜を剥離液に溶解させる工程を有することを特徴とする請求項７に記載の集積回路装置の製造方法。
  9. 前記レジスト膜を除去する工程は、前記レジスト膜に対して酸素プラズマアッシングを行う工程を有することを特徴とする請求項７に記載の集積回路装置の製造方法。
  10. 前記第１層を形成する工程において、前記第１の材料を、シリコンを含む絶縁材料とすることを特徴とする請求項７乃至９のいずれか１項に記載の集積回路装置の製造方法。
  11. 前記第２層を形成する工程において、前記第２の材料を、シリコンを含む絶縁材料とすることを特徴とする請求項７乃至１０のいずれか１項に記載の集積回路装置の製造方法。
  12. 前記第２層を形成する工程において、前記第２の材料を、金属又は合金とすることを特徴とする請求項７乃至１０のいずれか１項に記載の集積回路装置の製造方法。
  13. 前記第２の材料を、Ａｌ、Ｔｉ、Ｃｕ、Ｔａ、Ｗ及びＮｉからなる群から選択された１種の金属若しくはその合金又は２種以上の金属を含む合金とすることを特徴とする請求項１２に記載の集積回路装置の製造方法。
  14. 基板上に酸化バナジウムを含む膜を成膜する工程と、この膜上に酸化バナジウムとは異なる第１の材料からなる第１層を形成する工程と、この第１層上に酸化バナジウム及び前記第１の材料とは異なる第２の材料からなる第２層を形成する工程と、この第２層上にレジスト膜を形成する工程と、前記レジスト膜をパターニングする工程と、前記パターニングされたレジスト膜をマスクとして前記第２層をエッチングして選択的に除去しパターニングする工程と、前記パターニングされたレジスト膜を除去する工程と、前記パターニングされた第２層をマスクとして前記第１層及び前記膜をエッチングして選択的に除去する工程と、を有することを特徴とする酸化バナジウム膜の形成方法。
  15. 前記レジスト膜を除去する工程は、前記レジスト膜を剥離液に溶解させる工程を有することを特徴とする請求項１４に記載の酸化バナジウム膜の形成方法。
  16. 前記レジスト膜を除去する工程は、前記レジスト膜に対して酸素プラズマアッシングを行う工程を有することを特徴とする請求項１４に記載の酸化バナジウム膜の形成方法。
  17. 前記第１層を形成する工程において、前記第１の材料を、シリコンを含む絶縁材料とすることを特徴とする請求項１４乃至１６のいずれか１項に記載の酸化バナジウム膜の形成方法。
  18. 前記第２層を形成する工程において、前記第２の材料を、シリコンを含む絶縁材料とすることを特徴とする請求項１４乃至１７のいずれか１項に記載の酸化バナジウム膜の形成方法。
  19. 前記第２層を形成する工程において、前記第２の材料を、金属又は合金とすることを特徴とする請求項１４乃至１７のいずれか１項に記載の酸化バナジウム膜の形成方法。
  20. 前記第２の材料を、Ａｌ、Ｔｉ、Ｃｕ、Ｔａ、Ｗ及びＮｉからなる群から選択された１種の金属若しくはその合金又は２種以上の金属を含む合金とすることを特徴とする請求項１９に記載の酸化バナジウム膜の形成方法。
JP2004101108A 2004-03-30 2004-03-30 集積回路装置の製造方法及び酸化バナジウム膜の形成方法 Expired - Fee Related JP4620962B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004101108A JP4620962B2 (ja) 2004-03-30 2004-03-30 集積回路装置の製造方法及び酸化バナジウム膜の形成方法
US11/086,743 US7462921B2 (en) 2004-03-30 2005-03-23 Integrated circuit device, method of manufacturing the same and method of forming vanadium oxide film
CNB2005100625193A CN100490149C (zh) 2004-03-30 2005-03-30 集成电路器件及其制造方法以及形成钒氧化物膜的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004101108A JP4620962B2 (ja) 2004-03-30 2004-03-30 集積回路装置の製造方法及び酸化バナジウム膜の形成方法

Publications (2)

Publication Number Publication Date
JP2005286239A true JP2005286239A (ja) 2005-10-13
JP4620962B2 JP4620962B2 (ja) 2011-01-26

Family

ID=35050074

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004101108A Expired - Fee Related JP4620962B2 (ja) 2004-03-30 2004-03-30 集積回路装置の製造方法及び酸化バナジウム膜の形成方法

Country Status (3)

Country Link
US (1) US7462921B2 (ja)
JP (1) JP4620962B2 (ja)
CN (1) CN100490149C (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014063847A (ja) * 2012-09-20 2014-04-10 Toshiba Corp 半導体装置の製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3810411B2 (ja) * 2004-01-23 2006-08-16 Ｎｅｃエレクトロニクス株式会社 集積回路装置
JP4541717B2 (ja) * 2004-02-09 2010-09-08 ルネサスエレクトロニクス株式会社 集積回路装置及びその製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1174545A (ja) * 1997-08-27 1999-03-16 Nec Corp マイクロブリッジ構造の製造方法
JP2002048636A (ja) * 2000-08-03 2002-02-15 Sharp Corp 赤外線センサ

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01302849A (ja) 1988-05-31 1989-12-06 Fujitsu Ltd 半導体集積回路装置
JP3067737B2 (ja) 1998-05-18 2000-07-24 日本電気株式会社 酸化バナジウム膜のプラズマエッチング方法
JP4135857B2 (ja) * 2001-03-27 2008-08-20 独立行政法人産業技術総合研究所 赤外線センサの製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1174545A (ja) * 1997-08-27 1999-03-16 Nec Corp マイクロブリッジ構造の製造方法
JP2002048636A (ja) * 2000-08-03 2002-02-15 Sharp Corp 赤外線センサ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014063847A (ja) * 2012-09-20 2014-04-10 Toshiba Corp 半導体装置の製造方法
US9287495B2 (en) 2012-09-20 2016-03-15 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device

Also Published As

Publication number Publication date
US20050221573A1 (en) 2005-10-06
JP4620962B2 (ja) 2011-01-26
US7462921B2 (en) 2008-12-09
CN1677670A (zh) 2005-10-05
CN100490149C (zh) 2009-05-20

Similar Documents

Publication Publication Date Title
JP4446771B2 (ja) 半導体装置
US6703666B1 (en) Thin film resistor device and a method of manufacture therefor
US9679844B2 (en) Manufacturing a damascene thin-film resistor
JP6053821B2 (ja) 超伝導回路用の低温抵抗体
JP3918612B2 (ja) 磁気トンネル接合素子の製法と磁気トンネル接合装置
US7462921B2 (en) Integrated circuit device, method of manufacturing the same and method of forming vanadium oxide film
JP4610205B2 (ja) 半導体装置
JP2005235995A (ja) 半導体装置及びその製造方法
US10211278B2 (en) Device and method for a thin film resistor using a via retardation layer
US8551854B2 (en) Method of manufacturing a semiconductor device
JP2010129961A (ja) 半導体装置、および半導体装置の製造方法
JP2003218431A (ja) 磁気トンネル接合素子の製法
JP2006040917A (ja) 半導体装置の製造方法
JP5596403B2 (ja) 半導体装置の製造方法
JP2001291706A (ja) 高融点金属の加工方法及びこの金属を用いた半導体装置の製造方法
KR100854209B1 (ko) 반도체 장치 제조 방법
JPH11238732A (ja) 配線構造およびボンディングパッド開口の形成法
WO2001006547A1 (en) A thin film resistor device and a method of manufacture therefor
JP3877461B2 (ja) 半導体装置の製造方法
JP2013026388A (ja) 導電膜パターンの形成方法
JP2008060446A (ja) 半導体装置の製造方法及び半導体装置
JP2002141411A (ja) 半導体装置の製造方法
EP1304732A1 (en) Method for structuring a metal containing layer of a semiconductor device
JP2005057161A (ja) 半導体装置及びその製造方法
JP2006049409A (ja) 多層配線の形成方法及び、電子デバイスの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061208

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070112

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080620

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100330

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100406

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100603

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100622

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100917

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100929

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101026

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101029

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131105

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees