JP3918612B2 - 磁気トンネル接合素子の製法と磁気トンネル接合装置 - Google Patents
磁気トンネル接合素子の製法と磁気トンネル接合装置 Download PDFInfo
- Publication number
- JP3918612B2 JP3918612B2 JP2002101449A JP2002101449A JP3918612B2 JP 3918612 B2 JP3918612 B2 JP 3918612B2 JP 2002101449 A JP2002101449 A JP 2002101449A JP 2002101449 A JP2002101449 A JP 2002101449A JP 3918612 B2 JP3918612 B2 JP 3918612B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductive material
- tunnel junction
- magnetic
- magnetic tunnel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Measuring Magnetic Variables (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Magnetic Heads (AREA)
- Semiconductor Memories (AREA)
- Hall/Mr Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、磁気センサ等に用いられる磁気トンネル接合素子の製法と、この製法により製作するに好適な磁気センサ、磁気メモリ等の磁気トンネル接合装置とに関するものである。この後の説明では、磁気トンネル接合素子をＴＭＲ素子と略記する。
【０００２】
【従来の技術】
従来、複数のＴＭＲ素子を備えた磁気センサの製法としては、図３８〜４３に示すものが提案されている（例えば、本願と同一出願人の出願に係る特願平１１−３６８７７６号参照）。
【０００３】
図３８の工程では、シリコン基板１の表面を覆う酸化シリコン膜２の上に下電極層としてのＣｒ層３と、反強磁性層としてのＲｈ−Ｍｎ合金層４と、下強磁性層としてのＮｉ−Ｆｅ合金層５とを順次に重ねてスパッタ法で形成した後、Ｎｉ−Ｆｅ合金層５の上にＡｌ層を形成して酸化することによりトンネルバリア層としてのアルミナ層６を形成し、アルミナ層６の上に上強磁性層としてのＮｉ−Ｆｅ合金／Ｃｏ積層（Ｃｏが下層）７と、上電極層としてのＭｏ層８とを順次に重ねてスパッタ法で形成する。Ｍｏ層８の上には、それぞれ図１３の２６Ａ，２６Ｂに示すような四辺形状のパターンを有するレジスト層９ａ，９ｂを周知のホトリソグラフィ処理により形成する。
【０００４】
次に、図３９の工程では、レジスト層９ａ，９ｂをマスクとする選択的イオンミリング処理により層３〜８の積層に分離溝１０を酸化シリコン膜２に達するように形成することにより該積層を層３〜８の部分３ａ〜８ａからなる第１の積層部分と層３〜８の部分３ｂ〜８ｂからなる第２の積層部分とに分離する。この後、レジスト層９ａ，９ｂを除去する。
【０００５】
図３９のイオンミリング工程では、図４４に示したように分離溝１０の側壁に側壁堆積膜ＤＰ１が形成される。側壁堆積膜ＤＰ１は、レジスト層９ａ，９ｂがイオンミリングにより削られて生ずるレジスト変性成分（有機物）を多量に含むもので、その他にも層３ａ〜５ａ，７ａ，８ａの金属成分や酸化シリコン膜２の構成成分等を含んでいる。
【０００６】
図３９のレジスト除去工程では、レジスト層９ａ，９ｂに対してＯ２プラズマによるアッシング処理を施した後、有機剥離液を用いて剥離処理を施す。しかし、このような処理を施しても、側壁堆積膜ＤＰ１を完全に除去するのは困難であり、しかもレジスト残渣Ｒ１，Ｒ２が残留する。レジスト残渣Ｒ１，Ｒ２は、レジスト層９ａ，９ｂに由来するレジスト変性成分の他に、金属成分やＳｉＯ２等の成分を含んでいるため、有機溶媒等を用いるレジスト除去処理によって完全に除去するのが困難である。
【０００７】
図４０の工程では、図３９の工程で得られた第１及び第２の積層部分の上にそれぞれレジスト層９ｃ，９ｄ及びレジスト層９ｅをホトリソグラフィ処理により形成する。レジスト層９ｃ，９ｄ，９ｅのパターンは、図１３のＴａ，Ｔｂ，Ｔｃに示すような四辺形状のパターンとする。
【０００８】
図４１の工程では、レジスト層９ｃ〜９ｅをマスクとする選択的イオンミリング処理（又は選択的ウエットエッチング処理）により第１及び第２の積層部分に分離溝１２を層部分４ａ，４ｂに達するように形成することによりＴＭＲ素子Ｔａ，Ｔｂ，Ｔｃを得る。ＴＭＲ素子Ｔａは、分離溝１０で囲まれた層３，４の部分３ａ，４ａと分離溝１２で囲まれた層５〜８の部分５ａ１〜８ａ１との積層からなり、ＴＭＲ素子Ｔｂは、分離溝１０で囲まれた層３，４の部分３ａ，４ａと分離溝１２で囲まれた層５〜８の部分５ａ２〜８ａ２との積層からなる。層部分３ａ，４ａの積層は、ＴＭＲ素子Ｔａ，Ｔｂに共通の電極層であり、ＴＭＲ素子Ｔａ，Ｔｂを相互接続している。ＴＭＲ素子Ｔｃは、分離溝１０で層部分３ａ、４ａから分離された層３，４の部分３ｂ，４ｂと分離溝１２で囲まれた層５〜８の部分５ｂ〜８ｂとの積層からなる。イオンミリング処理の後、レジスト層９ｃ〜９ｅを除去する。
【０００９】
図４１のイオンミリング工程では、図３９の工程に関して前述したと同様にして図４５に示すように分離溝１０，１２の側壁に側壁堆積膜ＤＰ２，ＤＰ３が形成される。そして、図４１のレジスト除去工程では、図３９の工程に関して前述したと同様にしてアッシング処理及び有機剥離液処理を行なうが、このようにしても、側壁堆積膜ＤＰ２，ＤＰ３を完全に除去するのが困難であり、しかもレジスト残渣Ｒ３〜Ｒ６が残留する。側壁堆積膜ＤＰ２，ＤＰ３は、レジスト層９ｃ〜９ｅがイオンミリングにより削られて生ずるレジスト変性成分（有機物）を多量に含むもので、その他にも層３ａ〜５ａ，７ａ、８ａの金属成分及び酸化シリコン膜２の構成成分等を含んでいる。レジスト残渣Ｒ３〜Ｒ６は、レジスト層９ｃ〜９ｅに由来するレジスト変性成分を主体とするものである。なお、図４１のレジスト除去工程では、分離溝１２の側壁において側壁堆積膜ＤＰ２がない個所にレジスト残渣が残留することもある。
【００１０】
図４２の工程では、ＴＭＲ素子Ｔａ〜Ｔｃ及び分離溝１０，１２を覆って基板上面にスパッタ法により層間絶縁膜としての酸化シリコン膜１３を形成する。そして、選択的イオンミリング処理によりＴＭＲ素子Ｔａ〜ＴｃのＭｏ層８ａ１，８ａ２，８ｂにそれぞれ対応する接続孔１３ａ〜１３ｃを酸化シリコン膜１３に形成する。
【００１１】
図４３の工程では、酸化シリコン膜１３の上に接続孔１３ａ〜１３ｃを覆ってＡｌをスパッタ法で被着した後、その被着層を選択的イオンミリング処理によりパターニングして配線層としてのＡｌ層１４ａ，１４ｂを形成する。Ａｌ層１４ａは、接続孔１３ａを介してＴＭＲ素子ＴａのＭｏ層８ａ１に接続され、Ａｌ層１４ｂは、接続孔１３ｂ，１３ｃを介してＴＭＲ素子Ｔｂ，ＴｃのＭｏ層８ａ２，８ｂを相互接続する。この結果、ＴＭＲ素子Ｔａ〜Ｔｃは、直列接続されたことになる。
【００１２】
【発明が解決しようとする課題】
上記した従来技術によると、次の（ａ）〜（ｃ）のような問題点がある。
【００１３】
（ａ）選択マスクとしてのレジスト層は、イオンミリングにより削られやすいので、図３９，４１の工程では、レジスト層９ａ〜９ｅを０．６〜２．０μｍ程度に厚く形成する必要があり、微細加工に適していない。すなわち、厚いレジスト層では、微細パターンの形成が困難であると共にパターン倒れが起こりやすく、しかも角度ミリングでの加工時には影となる部分が生ずるため加工精度が低下する。
【００１４】
（ｂ）分離溝１２の側壁に側壁堆積膜ＤＰ２やレジスト残渣が残留すると、トンネルバリア層６ａの上下の金属層間で電気的な短絡やリークが生ずる原因となり、歩留りの低下や素子特性の劣化を招く。また、図４４，４５に示したようにレジスト残渣Ｒ１〜Ｒ６が残留すると、パーティクル発生の原因となり、歩留りの低下を招く。
【００１５】
（ｃ）図４１のイオンミリング工程で分離溝１２を形成する際に分離溝１０の底部で酸化シリコン膜がエッチングされるため、分離溝１０の深さＤがエッチング分だけ増大し、分離溝１０の段差が急峻となる。このため、図４２の工程でスパッタ法により酸化シリコン膜１３を形成すると、分離溝１０の開口端近傍で膜欠陥が生じやすく、図４３の工程でＡｌ層１４ｂを形成すると、Ａｌ層１４ｂと層部分４ａとが膜欠陥を介して短絡する不良を生ずることがある。なお、スパッタ法に比べて段差被覆性が良好なＣＶＤ（ケミカル・ベーパー・デポジション）法は、膜欠陥は生じないものの、４００℃程度の処理となり、ＴＭＲ素子が高温に弱いため、酸化シリコン膜１３の形成に適していない。
【００１６】
上記（ｂ）の問題点に対処する方法としては、酸又はアルカリ等の溶液により側壁堆積膜やレジスト残渣を除去する処理が考えられる。しかし、このような処理は、極めて薄いトンネルバリア層にダメージを与えたり、トンネルバリア層の上下の金属層をエッチングして形状悪化を招いたりするので、得策でない。また、レジスト変性成分を含む側壁堆積膜を有機溶媒等を用いて除去する処理では、人体や環境に有害な物質を使用しなければならず、有機廃液の処理のためにコスト上昇を招く。
【００１７】
上記（ｂ）の問題点に関してＴＭＲ素子のリーク電流を低減する方法としては、磁気トンネル接合積層を選択的イオンミリング処理によりパターニングしてＴＭＲ素子を形成する際に酸化性又は窒化性雰囲気中でイオンミリングを行なうことによりＴＭＲ素子の側壁に酸化物又は窒化物からなる絶縁層を形成するものが知られている（例えば、特開２００１−５２３１６号公報参照）。このようなイオンミリング処理を図４１の工程で採用した場合、エッチング終点の検出に困難を伴うという問題点がある。すなわち、図４１のイオンミリング処理では、エッチング終点検出法としてプラズマ発光測定法を用いることが多い。この方法を用いた場合、反強磁性層としてのＲｈ−Ｍｎ合金層４ａ，４ｂの構成原子に基づく発光を検出してイオンミリングを停止する。酸化性又は窒化性雰囲気中でイオンミリングを行なう場合、酸素又は窒素を含まない雰囲気中でイオンミリングを行なう場合に比べてエッチングレートが低下するため、単位時間当りの励起原子の発生量が減少し、発光検出に必要な信号強度が低下する。このため、エッチング終点の検出精度が低下し、アンダーエッチングによりＴＭＲ素子Ｔｂ，Ｔｃ間の短絡を招いたり、オーバーエッチングによりＴＭＲ素子Ｔａ，Ｔｂ間で接続抵抗の増大（更には断線）を招いたりする。その上、図４１の工程の前に分離溝１０を形成しておくと、図４１の工程においてＲｈ−Ｍｎ合金層４ａ，４ｂの露出面積が分離溝１０に相当する分だけ減少するため、発光検出に必要な信号強度は更に低下することになる。従って、エッチング終点の検出が一層困難となり、アンダーエッチング又はオーバーエッチングが一層発生しやすくなる。
【００１８】
上記（ｃ）の問題点に対処する方法としては、図４１対応のイオンミリング工程の後、図３９対応のイオンミリング工程を実施する方法が提案されている（例えば、本願と同一出願人の出願に係る特願２００１−２８８８０９号参照）。この方法によれば、分離溝１２を形成した後、分離溝１０を形成することになるので、分離溝１０の段差を低くすることができ、層間絶縁膜（酸化シリコン膜１３に対応）の膜欠陥に基づく配線の短絡不良を防止することができる。また、図４１対応のイオンミリング工程において分離溝１０がない分だけ発光検出に必要な信号強度を増大させることができる。
【００１９】
しかしながら、イオンミリングの選択マスクとしてレジスト層（レジスト層９ａ〜９ｅに対応）を用いるので、上記（ａ）及び（ｂ）と同様の問題点を免れない。例えば、上記（ｂ）の問題点に関しては、図４１対応のイオンミリング工程では、図４５に示すように分離溝１２の側壁に側壁堆積膜ＤＰ２が形成されたり、図４１対応のレジスト除去工程では、側壁堆積膜ＤＰ２やレジスト残渣Ｒ３〜Ｒ５が残留したりする。また、図３９対応のイオンミリング工程に先立って選択マスクとしてのレジスト層を形成する工程では、分離溝１２の側壁にレジスト等が付着して汚染を招くことがある。さらに、図３９対応のイオンミリング工程では、図４５に示すように分離溝１０の側壁に側壁堆積膜ＤＰ３が形成されたり、図３９対応のレジスト除去工程では、側壁堆積膜ＤＰ３やレジスト残渣Ｒ６が残留したり、分離溝１２の側壁において側壁堆積膜ＤＰ２がない個所にレジスト残渣が残留したりする。従って、トンネルバリア層６ａの上下の金属層間で電気的な短絡やリークが起こりやすい。
【００２０】
この発明の目的は、上記のような問題点を解決し、高い製造歩留りを得ることができる新規なＴＭＲ素子の製法を提供することにある。
【００２１】
この発明の他の目的は、ＴＭＲ素子又は他の回路素子のための配線設計の自由度を向上させた新規な磁気トンネル接合装置を提供することにある。
【００２２】
この発明の更に他の目的は、ＴＭＲ素子を覆う絶縁膜の平坦性又は安定性を向上させた新規な磁気トンネル接合装置を提供することにある。
【００２３】
【課題を解決するための手段】
この発明に係る第１のＴＭＲ素子の製法は、
基板の絶縁性の一主面に第１の導電材層を介して磁気トンネル接合積層を形成する工程であって、前記第１の導電材層の上に下から順に反強磁性層、第１の磁性層、トンネルバリア層及び第２の磁性層を重ねて前記磁気トンネル接合積層を形成するものと、
前記磁気トンネル接合積層を覆って第２の導電材層を形成する工程と、
前記磁気トンネル接合積層を所望の電極パターンに従って覆うように前記第２の導電材層を残存させるべく前記第２の導電材層に第１の選択エッチング処理を施すことにより前記第２の導電材層の残存部部分からなる第１のハードマスクを形成する工程と、
前記磁気トンネル接合積層に前記第１のハードマスクを選択マスクとする第２の選択エッチング処理を施すことにより前記電極パターンに従って前記磁気トンネル接合積層を残存させる工程と、
前記磁気トンネル接合積層の残存部を所望の素子パターンに従って覆うように前記第１のハードマスクを残存させるべく前記第１のハードマスクに第３の選択エッチング処理を施すことにより前記第１のハードマスクの残存部分からなる第２のハードマスクを形成する工程と、
前記磁気トンネル接合積層の残存部に前記第２のハードマスクを選択マスクとする第４の選択エッチング処理を施して前記磁気トンネル接合積層の残存部を前記反強磁性層に達するまでエッチングすることにより前記第１の磁性層、前記トンネルバリア層及び前記第２の磁性層の各々の残存部分からなる磁気トンネル接合部を形成すると共にこの磁気トンネル接合部の下に前記第１の導電材層及び前記反強磁性層の各々の残存部分からなる第１の電極層を残存させ、しかも前記第２のハードマスクを第２の電極層として残存させる工程と、
前記磁気トンネル接合部において前記トンネルバリア層の端部に前記第４の選択エッチング処理の際に堆積した堆積物を除去する工程と
を含むものである。
【００２４】
第１のＴＭＲ素子の製法によれば、第４の選択エッチング処理において選択マスクとして導電材からなる第２のハードマスクを用いるので、磁気トンネル接合部の側壁（特にトンネルバリア層の端部）に付着するエッチング生成物としての堆積物がレジスト変性成分等の有機物を含まない。このため、堆積物を除去する工程では、有機溶媒等を使用しなくても、堆積物を簡単に除去することができる。従って、磁気トンネル接合部の側壁においてトンネルバリア層の上下の金属層が堆積物等により接続されることがなくなり、電気的な短絡やリークを防止することができる。また、有機溶媒等を使用しなくてよいので、人体や環境に有害な物質の使用量が削減され、工程の簡素化及びコスト低減が可能となる。
【００２５】
その上、第１のハードマスクを形成するための第１の選択エッチング処理又は第２のハードマスクを形成するための第３の選択エッチング処理では、ハードマスク用導電材層（第２の導電材層）の導電材料として、第１，第２の磁性層及び第１の導電材層よりイオンミリングレート（エッチングレート）が遅いＷ（タングステン）等の材料を選定することができ、マスク用導電材層を薄くすることができる。このため、マスク用導電材層をパターニングする際に選択マスクとして用いるレジスト層を薄くすることができる。従って、微細パターンの形成が容易であると共にパターン倒れが起こりにくく、しかも角度ミリングでの加工時に影となる部分が少ないため加工精度が向上する。
【００２６】
第１のＴＭＲ素子の製法においては、第１の変形例として、次のような変更を加えてもよい。すなわち、磁気トンネル接合部を形成する工程では、磁気トンネル接合積層の残存部を第４の選択エッチング処理により第１の導電材層に達するまでエッチングすることにより反強磁性層、第１の磁性層、トンネルバリア層及び第２の磁性層の各々の残存部分からなる磁気トンネル接合部を形成すると共にこの磁気トンネル接合部の下に第１の導電材層の残存部分からなる第１の電極層を残存させる。このようにしても、第１のＴＭＲ素子の製法に関して前述したと同様の作用効果が得られる。
【００２７】
第１のＴＭＲ素子の製法において第１の変形例を採用した場合には、第２の変形例として、次のような変更を加えてもよい。すなわち、磁気トンネル接合積層を形成する工程では、第１の導電材層の上に下から順に第１の磁性層、トンネルバリア層、第２の磁性層及び反強磁性層を重ねて磁気トンネル接合積層を形成してもよい。この場合、他の工程は、第１のＴＭＲ素子の製法及び第１の変形例に関して前述したと同様に実行する。このようにすると、第１のＴＭＲ素子の製法に関して前述したと同様の作用効果が得られる。
【００２８】
この発明に係る第２のＴＭＲ素子の製法は、
基板の絶縁性の一主面に第１の導電材層を介して磁気トンネル接合積層を形成する工程であって、前記第１の導電材層の上に下から順に反強磁性層、第１の磁性層、トンネルバリア層及び第２の磁性層を重ねて前記磁気トンネル接合積層を形成するものと、
前記磁気トンネル接合積層を覆って第２の導電材層を形成する工程と、
前記磁気トンネル接合積層を所望の電極パターンに従って覆うように前記第２の導電材層を残存させるべく前記第２の導電材層に第１の選択エッチング処理を施すことにより前記第２の導電材層の残存部部分からなる第１のハードマスクを形成する工程と、
前記磁気トンネル接合積層に前記第１のハードマスクを選択マスクとする第２の選択エッチング処理を施すことにより前記電極パターンに従って前記磁気トンネル接合積層を残存させる工程と、
前記第１のハードマスクと前記磁気トンネル接合積層の残存部とを覆って第３の導電材層を形成する工程と、
前記磁気トンネル接合積層の残存部を所望の素子パターンに従って覆うように前記第１のハードマスク及び前記第３の導電材層を残存させるべく前記第１のハードマスク及び前記第３の導電材層に第３の選択エッチング処理を施すことにより前記第１のハードマスク及び前記第３の導電材層の各々の残存部分からなる第２のハードマスクを形成する工程と、
前記磁気トンネル接合積層の残存部に前記第２のハードマスクを選択マスクとする第４の選択エッチング処理を施して前記磁気トンネル接合積層の残存部を前記反強磁性層に達するまでエッチングすることにより前記第１の磁性層、前記トンネルバリア層及び前記第２の磁性層の各々の残存部分からなる磁気トンネル接合部を形成すると共にこの磁気トンネル接合部の下に前記第１の導電材層及び前記反強磁性層の各々の残存部分からなる第１の電極層を残存させ、しかも前記第２のハードマスクのうち少なくとも前記第１のハードマスクの残存部分を第２の電極層として残存させる工程と、
前記磁気トンネル接合部において前記トンネルバリア層の端部に前記第４の選択エッチング処理の際に堆積した堆積物を除去する工程と
を含むものである。
【００２９】
第２のＴＭＲ素子の製法は、第２のハードマスクを第１のハードマスクのみに基づいて形成するのではなく、第２のハードマスクを第１のハードマスクに第３の導電材層を重ねた積層に基づいて形成する点で第１のＴＭＲ素子の製法と異なるものである。第２のＴＭＲ素子の製法によれば、第１のＴＭＲ素子の製法に関して前述した作用効果に加えて次のような作用効果が得られる。すなわち、第１のハードマスクを第２の導電材層に基づいて形成すると共に第２のハードマスクを第１のハードマスクに第３の導電材層を重ねた積層に基づいて形成するので、第２の導電材層としては、第１のハードマスクを用いる第２の選択エッチング処理に最適な材料及び厚さを設定できると共に、第３の導電材層としては、第２のハードマスクを用いる第４の選択エッチング処理に最適な材料及び厚さを設定できる。特に、第２の導電材層については、第３の導電材層と共に第２のハードマスクを構成するので、厚さを薄く設定することができ、微細加工が容易となる。
【００３０】
第２のハードマスクを構成する第３の導電材層としては、第４の選択エッチング処理で消失するような厚さのものを用いてもよい。この場合、第２の電極層としては、第１のハードマスク（第２の導電材層）の残存部分が残される。また、第３の導電材層としては、第４の選択エッチング処理で消失しないような厚さのものを用いてもよい。この場合，第２の電極層としては、第１及び第２のハードマスクの各々の残存部分が残される。
【００３１】
第２のＴＭＲ素子の製法においては、前述した第１の変形例と同様の変更を加えてもよく、第１の変形例を採用した場合には、前述した第２の変形例と同様の変更を加えてもよい。このようにしても、第２のＴＭＲ素子の製法に関して前述したと同様の作用効果が得られる。
【００３２】
この発明に係る第３のＴＭＲ素子の製法は、
基板の絶縁性の一主面に第１の導電材層を介して磁気トンネル接合積層を形成する工程であって、前記第１の導電材層の上に下から順に反強磁性層、第１の磁性層、トンネルバリア層及び第２の磁性層を重ねて前記磁気トンネル接合積層を形成するものと、
前記磁気トンネル接合積層を覆って第２の導電材層を形成する工程と、
前記磁気トンネル接合積層を所望の素子パターンに従って覆うように前記第２の導電材層を残存させるべく前記第２の導電材層に第１の選択エッチング処理を施すことにより前記第２の導電材層の残存部部分からなる第１のハードマスクを形成する工程と、
前記磁気トンネル接合積層に前記第１のハードマスクを選択マスクとする第２の選択エッチング処理を施して前記磁気トンネル接合積層を前記反強磁性層に達するまでエッチングすることにより前記第１の磁性層、前記トンネルバリア層及び前記第２の磁性層の各々の残存部分からなる磁気トンネル接合部を形成する工程と、
前記第１のハードマスクと前記磁気トンネル接合部と前記反強磁性層の露呈部とを覆って第３の導電材層を形成する工程と、
前記第１のハードマスクと前記磁気トンネル接合部と前記反強磁性層の露呈部とを所望の電極パターンに従って覆うように前記第３の導電材層を残存させるべく前記第３の導電材層に第３の選択エッチング処理を施すことにより前記第３の導電材層の残存部分からなる第２のハードマスクを形成する工程と、
前記第１の導電材層と前記反強磁性層との積層に前記第２のハードマスクを選択マスクとする第４の選択エッチング処理を施すことにより該積層の残存部分からなる第１の電極層を前記磁気トンネル接合部の下に形成する工程と、
前記第１の電極層の形成中又は形成後に前記磁気トンネル接合部において前記トンネルバリア層の端部から前記第２のハードマスクを除去すると共に少なくとも前記第１のハードマスクを第２の電極層として残存させる工程と
を含むものである。
【００３３】
第３のＴＭＲ素子の製法によれば、第３の選択エッチング処理により第３の導電材層に基づいて第２のハードマスクを形成する際には、磁気トンネル接合部が第３の導電材層で覆われるため、磁気トンネル接合部の側壁にレジスト等が付着するのを防ぐことができる。また、第２のハードマスクを選択マスクとする第４の選択エッチング処理により第１の電極層を形成する際には、磁気トンネル接合部が第２のハードマスクで覆われるため、磁気トンネル接合部の側壁（特にトンネルバリア層の端部）に堆積物等が直接付着するのを防ぐことができる。さらに、第２のハードマスクは、第１の電極層の形成中又は形成後に磁気トンネル接合部の側壁（特にトンネルバリア層の端部）から除去される。従って、磁気トンネル接合部の側壁においてトンネルバリア層の上下の金属層が堆積物等により接続されることがなくなり、電気的な短絡やリークを防止することができる。なお、第２の選択エッチング処理の際に磁気トンネル接合部の側壁に堆積した堆積物は、第２の選択エッチング処理の後で除去してもよいが、残しておいても、第２のハードマスクを除去するのに伴って除去される。
【００３４】
第３のＴＭＲ素子の製法によれば、いずれも導電材からなる第１及び第２のハードマスクを用いるので、第１のＴＭＲ素子に関して前述したと同様に微細パターンの形成が容易であると共に加工精度が向上する。また、第２の導電材層に基づいて第１のハードマスクを形成すると共に第３の導電材層に基づいて第２のハードマスクを形成するので、第１及び第２のハードマスクについて材料や厚さを最適化することができ、微細加工が容易となる。
【００３５】
その上、第２の選択エッチング処理により磁気トンネル接合部を形成した後、第４の選択エッチング処理により磁気トンネル接合部の下に第１の電極層を形成するようにしたので、第１の導電材層の下地膜は、第４の選択エッチング処理時にのみエッチングされることになり、第１又は第２のＴＭＲ素子の製法に比べて電極層の端部での段差を低くすることができる。
【００３６】
第３のＴＭＲ素子の製法においては、第３の変形例として、次のような変更を加えてもよい。すなわち、磁気トンネル接合部を形成する工程では、磁気トンネル接合積層を第２の選択エッチング処理により第１の導電材層に達するまでエッチングすることにより磁気トンネル接合積層の残存部分からなる磁気トンネル接合部を形成する。この場合、第２のハードマスクは、第１のハードマスクと磁気トンネル接合部と第１の導電材層の露呈部とを覆うように形成し、第１の電極層を形成する工程では、第１の導電材層に第２のハードマスクを選択マスクとする第４の選択エッチング処理を施すことにより磁気トンネル接合部の下に第１の導電材層の残存部分からなる第１の電極層を残存させる。このようにしても、第３のＴＭＲ素子の製法に関して前述したと同様の作用効果が得られる。
【００３７】
第３のＴＭＲ素子の製法において第３の変形例を採用した場合には、第４の変形例として、次のような変更を加えてもよい。すなわち、磁気トンネル接合積層を形成する工程では、第１の導電材層の上に下から順に第１の磁性層、トンネルバリア層、第２の磁性層及び反強磁性層を重ねて磁気トンネル接合積層を形成してもよい。この場合、他の工程は、第３のＴＭＲ素子の製法及び第３の変形例に関して前述したと同様に実行する。このようにすると、第３のＴＭＲ素子の製法に関して前述したと同様の作用効果が得られる。
【００３８】
この発明に係る第１の磁気トンネル接合装置は、絶縁性の一主面を有する基板と、前記一主面に形成された磁気トンネル接合素子であって、前記一主面に下から順に第１の導電材層、反強磁性層、第１の磁性層、トンネルバリア層、第２の磁性層及び第２の導電材層を重ねるか又は前記一主面に下から順に第１の導電材層、第１の磁性層、トンネルバリア層、第２の磁性層、反強磁性層及び第２の導電材層を重ねて構成されたものと、前記一主面に形成され、前記磁気トンネル接合素子と同一の積層構成を有する積層構造体からなる配線層とを備え、前記配線層が、これを構成する第２の導電材層を前記磁気トンネル接合素子に電気接続して少なくとも前記第２の導電材層の面方向に電流を流す配線層として用いられるものである。
【００３９】
第１の磁気トンネル接合装置は、ＴＭＲ素子と配線層とが同一の積層構成であるため、この発明のＴＭＲ素子の製法により簡単に製作可能である。また、配線層は、ＴＭＲ素子のための配線層として使用されるので、配線設計の自由度が向上する。
【００４０】
第１の磁気トンネル接合装置にあっては、前記積層構造体においてトンネルバリア層を挟む２つの磁性層を短絡するように前記積層構造体の少なくとも側部を覆って導電層を形成してもよい。このようにすると、配線層においてトンネルバリア層の下側の磁性層及び導電材層を含む積層とトンネルバリア層の上側の磁性層及び導電材層を含む積層とが側部に形成した導電層により短絡されるため、低抵抗配線を実現することができる。
【００４１】
この発明に係る第２の磁気トンネル接合装置は、絶縁性の一主面を有する基板と、前記一主面に形成された磁気トンネル接合素子であって、前記一主面に下から順に第１の導電材層、反強磁性層、第１の磁性層、トンネルバリア層、第２の磁性層及び第２の導電材層を重ねるか又は前記一主面に下から順に第１の導電材層、第１の磁性層、トンネルバリア層、第２の磁性層、反強磁性層及び第２の導電材層を重ねて構成されたものと、前記一主面に形成され、前記磁気トンネル接合素子と同一の積層構成を有する補助積層と、前記磁気トンネル接合素子及び前記補助積層を覆って前記一主面に形成された絶縁膜とを備え、前記補助積層を、前記絶縁膜を平坦化するための平坦化層又は前記絶縁膜の剥離を防止するための剥離防止層として用いたものである。
【００４２】
第２の磁気トンネル接合装置は、ＴＭＲ素子と平坦化層又は剥離防止層とが同一の積層構成であるため、この発明のＴＭＲ素子の製法により簡単に製作可能である。また、平坦化層を設けると、絶縁膜の平坦化が可能になり、絶縁膜上に形成する配線層の平坦化を達成できる。さらに、剥離防止層を設けると、絶縁膜の剥離を防止可能となり、絶縁膜の安定性が向上する。
【００４３】
【発明の実施の形態】
図１〜９は、この発明の第１の実施形態に係るＴＭＲ素子を備えた磁気センサの製法を示すもので、各々の図に対応する工程（１）〜（９）を順次に説明する。
【００４４】
（１）例えばシリコンからなる半導体基板２０の表面に熱酸化法により酸化シリコンからなる絶縁膜２２を形成する。表面に絶縁膜２２を形成した半導体基板２０の代りに、ガラス又は石英等からなる絶縁性基板を用いてもよい。次に、絶縁膜２２の上には、スパッタ法によりＣｒからなる導電材層２４を１０〜３０ｎｍの厚さに形成する。導電材層２４としては、Ｔｉの単層又はＴｉ層にＣｕ層を重ねた積層等を用いてもよく、あるいはＷ，Ｔａ，Ａｕ，Ｍｏ等の導電性非磁性金属材料を用いてもよい。
【００４５】
次に、導電材層２４の上には、スパッタ法によりＰｔ−Ｍｎ合金からなる反強磁性層２６を３０〜５０ｎｍの厚さに形成する。反強磁性層２６としては、Ｒｈ−Ｍｎ合金、Ｆｅ−Ｍｎ合金等を用いてもよい。この後、反強磁性層２６の上には、スパッタ法によりＮｉ−Ｆｅ合金からなる強磁性層２８を１０〜３０ｎｍの厚さに形成する。強磁性層２８としては、Ｎｉ，Ｆｅ，Ｃｏのうちのいずれかの金属、Ｎｉ，Ｆｅ，Ｃｏのうちの２つ以上の金属の合金又は金属間化合物等を用いてもよく、あるいはＮｉ−Ｆｅ合金層２８の下にＣｏ層を敷くなどして積層構造のものを用いてもよい。
【００４６】
次に、強磁性層２８の上には、スパッタ法によりＡｌ層を１〜２ｎｍの厚さに形成する。そして、Ａｌ層に酸化処理を施すことによりアルミナ（酸化アルミニウム）からなるトンネルバリア層３０を形成する。トンネルバリア層３０としては、金属又は半導体を改変した酸化物（例えばＴｉＯｘ，ＳｉＯ２，ＭｇＯ，Ａｌ２Ｏ２＋ＳｉＯ２［サイアロン］）、窒化物（例えばＡｌＮ，Ｓｉ３Ｎ４）、酸化窒化物（例えばＡｌＮ＋Ａｌ２Ｏ３）等を用いてもよい。この後、トンネルバリア層３０の上には、スパッタ法によりＮｉ−Ｆｅ合金からなる強磁性層３２を２０〜１００ｎｍの厚さに形成する。強磁性層３２としては、強磁性層２８に関して前述したと同様の強磁性層を用いることができる。
【００４７】
次に、強磁性層３２の上には、スパッタ法又はＣＶＤ法により例えばＷ又はＴｉＷからなるハードマスク用導電材層３４を２００〜６００ｎｍ（好ましくは４００ｎｍ）の厚さに形成する。スパッタ法により導電材層３４を形成する場合、処理条件は、一例として、
Ａｒガス流量：１５〜１００ｓｃｃｍ（好ましくは３０ｓｃｃｍ）
圧力：１〜１０ｍＴｏｒｒ（好ましくは３ｍＴｏｒｒ）
ＲＦパワー：０．５〜２ｋＷ（好ましくは１．１５ｋＷ）
基板温度：８０〜２５０℃（好ましくは１５０℃）
とすることができる。また、ＣＶＤ法により導電材層３４を形成する場合、処理条件は、一例として、
ガス流量：ＷＦ６／Ｈ２／Ａｒ＝４０／４００／２２５０ｓｃｃｍ
圧力：０．５〜１０×１０６Ｔｏｒｒ（好ましくは１×１０６Ｔｏｒｒ）
基板温度：２５０〜４５０℃（好ましくは３００℃）
とすることができる。
【００４８】
次に、導電材層３４の上には、それぞれ図１３の２６Ａ，２６Ｂに示すような四辺形状の電極パターンを有するレジスト層３６ａ，３６ｂをホトリソグラフィ処理により形成する。このときのレジスト厚さは、２００〜８００ｎｍ（好ましくは４００ｎｍ）とすることができる。
【００４９】
（２）レジスト層３６ａ，３６ｂをマスクとする選択的イオンミリング処理又は選択的ドライエッチング処理により導電材層３４をパターニングしてハードマスク３４Ａ，３４Ｂを形成する。イオンミリング処理によりパターニングを行なう場合、処理条件は、一例として、
Ａｒ流量：４ｓｃｃｍ
圧力：２．０×１０−４Ｔｏｒｒ
角度：０〜３０度
パワー：５００Ｖ、１９０ｍＡ
ミリング時間：６．０〜６．５ｍｉｎ程度
とすることができる。また、ドライエッチング処理によりパターニングを行なう場合、処理条件は、一例として、
ガス流量：ＳＦ６／Ａｒ＝３０〜１４０／４０〜１４０ｓｃｃｍ（好ましくは１１０／９０ｓｃｃｍ）
圧力：２５０ｍＴｏｒｒ
ＲＦパワー：４５０Ｗ
とすることができる。
【００５０】
（３）ハードマスク３４Ａ，３４Ｂを形成した後は、レジスト層３６ａ，３６ｂを除去する。レジスト除去は、例えばＯ２プラズマによるアッシング処理を施した後、有機剥離液を用いた薬液処理を施すことにより行なうことができる。アッシング処理における処理条件は、一例として、
Ｏ２流量：１００ｓｃｃｍ
圧力：５０ｍＴｏｒｒ
ＲＦパワー：１５０Ｗ
とすることができる。レジスト除去法の他の例としては、アセトン超音波洗浄法等を用いてもよい。なお、独立のレジスト除去工程を設ける代りに、イオンミリング処理中に同時にレジスト層３６ａ，３６ｂを除去するようにしてもよい。
【００５１】
イオンミリング処理によりパターニングを行なった場合には、ハードマスク３４Ａ及びレジスト層３６ａの積層の側壁と、ハードマスク３４Ｂ及びレジスト層３６ｂの積層の側壁とにそれぞれ側壁堆積膜ＤＰ１０とＤＰ１１とがエッチング生成物として形成される。これらの堆積膜ＤＰ１０，ＤＰ１１は、レジスト変性成分（有機物）、層３２，３４の金属成分等を含むもので、上記のようなレジスト除去処理の後もハードマスク３４Ａ，３４Ｂの側壁に残り易い。しかし、ミリング時間が短いので、堆積物の量が少なく、堆積物除去のための追加処理を行なわなくても図３のイオンミリング工程で完全に除去することができる。なお、ドライエッチング処理によりパターニングを行なった場合には、側壁堆積膜の問題は殆どない。
【００５２】
次に、ハードマスク３４Ａ，３４Ｂをマスクとする選択的イオンミリング処理により層２４〜３２の積層に分離溝３８を絶縁膜２２に達するように形成することにより積層残存部Ｒａ，Ｒｂを得る。積層残存部Ｒａは、分離溝３８で囲まれた層２４〜３２の残存部分２４Ａ〜３２Ａの積層からなり、積層残存部Ｒｂは、分離溝３８で囲まれた層２４〜３２の残存部分２４Ｂ〜３２Ｂの積層からなる。
【００５３】
イオンミリング処理における処理条件は、一例として、
Ａｒ流量：４ｓｃｃｍ
圧力：２．０×１０−４Ｔｏｒｒ
角度：０〜６０度
パワー：５００Ｖ、１９０ｍＡ
とすることができる。なお、ハードマスク３４Ａ，３４Ｂは、図５の工程でハードマスク３４ａ〜３４ｃを形成するために必要であるので、残存させる。
【００５４】
図３のイオンミリング工程では、分離溝３８の側壁にエッチング生成物として側壁堆積膜ＤＰ１２，ＤＰ１３が形成される。堆積膜ＤＰ１２，ＤＰ１３は、層２４〜２８，３２，３４の金属成分等を含むもので、レジスト変性成分（有機物）を含まないため、有機溶媒なしで簡単に除去可能である。
【００５５】
（４）イオンミリング処理の後、側壁堆積膜ＤＰ１２，ＤＰ１３を除去するための薬液処理を行なう。この薬液処理としては、
（イ）希フッ酸（又はＢＨＦ）処理＋純水洗浄処理、
（ロ）アンモニア及び過酸化水素水処理＋純水洗浄処理、
（ハ）硫酸及び過酸化水素水処理＋純水洗浄処理
の３種類の処理のうち１種類の処理又は複数種類の組合せに係る処理を行なうことができる。このような処理は、短時間の処理であるため、積層残存部Ｒａ，Ｒｂの側壁のエッチング量は極くわずかであり、トンネルバリア層に対する実質的なダメージはない。
【００５６】
側壁堆積膜ＤＰ１２，ＤＰ１３を一層確実に除去したいときは、クリーニングミリング処理（角度をもたせた短時間のミリング処理）を追加してもよい。クリーニングミリング処理における処理条件は、一例として、
Ａｒ流量：４ｓｃｃｍ
圧力：２．０×１０−４Ｔｏｒｒ
角度：４５〜８０度（好ましくは６０度）
パワー：５００Ｖ、１９０ｍＡ
とすることができる。このようなミリング処理を追加することにより分離溝３８の側壁を一層清浄化することができ、側壁形状は、一層テーパー状となる。
【００５７】
側壁堆積膜ＤＰ１２，ＤＰ１３は、パーティクル発生等の問題がなければ残しておいてもよく、残しておいても図５，６のイオンミリング処理により除去されるので、上記したような薬液処理又はクリーニングミリング処理を省略することもできる。
【００５８】
次に、残存するハードマスク３４Ａの上にレジスト層４０ａ，４０ｂを形成すると共に、残存するハードマスク３４Ｂの上にレジスト層４０ｃを形成する。レジスト層４０ａ〜４０ｃは、それぞれ図１３のＴａ〜Ｔｃに示すように四辺形状の素子パターンを有するようにホトリソグラフィ処理により形成する。このときのレジスト厚さは、８０〜５００ｎｍ（好ましくは２５０ｎｍ）とすることができる。
【００５９】
（５）レジスト層４０ａ〜４０ｃをマスクとする選択的イオンミリング処理又は選択的ドライエッチング処理によりハードマスク３４Ａ,３４Ｂをパターニングしてハードマスク３４ａ〜３４ｃを形成する。ハードマスク３４ａ〜３４ｃは、それぞれレジスト層４０ａ〜４０ｃに対応したパターンを有するもので、ハードマスク３４ａ,３４ｂは、いずれもハードマスク３４Ａの残存部分からなり、ハードマスク３４ｃは、ハードマスク３４Ｂの残存部分からなる。
【００６０】
イオンミリング処理によりパターニングを行なう場合、処理条件は、図２のイオンミリング処理に関して前述したのと同様にすることができる。また、ドライエッチング処理によりパターニングを行なう場合、処理条件は、一例として、
ガス流量：ＣＨＦ３／ＣＦ４／Ａｒ＝３０／５／１００ｓｃｃｍ
圧力：２００ｍＴｏｒｒ
ＲＦパワー：７００Ｗ
とすることができる。
【００６１】
（６）イオンミリング処理又はドライエッチング処理の後、レジスト層４０ａ〜４０ｃを除去する。このときのレジスト除去処理は図２に関して前述したと同様にして行なうことができる。
【００６２】
図５のイオンミリング処理では、エッチング生成物として側壁堆積膜ＤＰ１５〜ＤＰ１９が形成される。堆積膜ＤＰ１５は、ハードマスク３４ａ及びレジスト層４０ａの積層の側壁を覆うもの、堆積膜ＤＰ１６は、ハードマスク３４ｂ及びレジスト層４０ｂの積層の側壁を覆うもの、堆積膜ＤＰ１７は、ハードマスク３４ｃ及びレジスト層４０ｃの積層の側壁を覆うもの、堆積膜ＤＰ１８，ＤＰ１９は、それぞれ積層残存部Ｒａ，Ｒｂの側壁を覆うものである。堆積膜ＤＰ１５〜ＤＰ１９は、前述した堆積膜ＤＰ１０，ＤＰ１１と同様のもので、上記したレジスト除去処理の後、ハードマスク３４ａ〜３４ｃの側壁や積層残存部Ｒａ，Ｒｂの側壁に残りやすい。
【００６３】
このような残存堆積膜を除去するため、前述した（イ）〜（ハ）のような薬液処理を施してもよい。しかし、残存堆積膜は、残しておいても図６のイオンミリング処理により除去されるので、かような薬液処理を省略することもできる。
【００６４】
次に、ハードマスク３４ａ〜３４ｃをマスクとする選択的イオンミリング処理により積層残存部Ｒａ，Ｒｂに分離溝４２を反強磁性層２６Ａ、２６Ｂに達するように形成することによりＴＭＲ素子Ｔａ〜Ｔｃを得る。このときのイオンミリング処理における処理条件は、図３のイオンミリング処理に関して前述したと同様にすることができる。
【００６５】
ＴＭＲ素子Ｔａは、分離溝３８で囲まれた層２４Ａ，２６Ａと、分離溝４２で囲まれた層２８Ａ〜３２Ａの部分２８ａ〜３２ａと、ハードマスク３４ａとの積層からなると共に、ＴＭＲ素子Ｔｂは、分離溝３８で囲まれた層２４Ａ，２６Ａと、分離溝４２で囲まれた層２８Ａ〜３２Ａの部分２８ｂ〜３２ｂと、ハードマスク３４ｂとの積層からなる。層２４Ａ，２６Ａの積層は、ＴＭＲ素子Ｔａの一方の電極層として用いられると共に、ハードマスク３４ａは、ＴＭＲ素子Ｔａの他方の電極層として用いられる。層２４Ａ，２６Ａの積層は、ＴＭＲ素子Ｔｂの一方の電極層として用いられると共に、ハードマスク３４ｂは、ＴＭＲ素子Ｔｂの他方の電極層として用いられる。ＴＭＲ素子Ｔａ，Ｔｂは、配線層（共通の電極層）としての層２４Ａ、２６Ａの積層により相互接続される。
【００６６】
ＴＭＲ素子Ｔｃは、分離溝３８で囲まれた層２４Ｂ，２６Ｂと、分離溝４２で囲まれた層２８Ｂ〜３２Ｂの部分２８ｃ〜３２ｃと、ハードマスク３４ｃとの積層からなる。層２４Ｂ，２６Ｂは、ＴＭＲ素子Ｔｃの一方の電極層として用いられると共に、ハードマスク３４ｃは、ＴＭＲ素子Ｔｃの他方の電極層として用いられる。
【００６７】
図６のイオンミリング工程では、分離溝４２の側壁にエッチング生成物として側壁堆積膜ＤＰ２１〜ＤＰ２３が形成されると共に、分離溝３８の側壁にエッチング生成物として側壁堆積膜ＤＰ２４，ＤＰ２５が形成される。堆積膜ＤＰ２１〜ＤＰ２５は、前述の堆積膜ＤＰ１２，ＤＰ１３と同様のもので、有機溶媒なしで簡単に除去可能である。
【００６８】
（７）イオンミリング処理の後、側壁堆積膜ＤＰ２１〜ＤＰ２５を除去するための薬液処理を行なう。この薬液処理としては、硫酸及び過酸化水素水処理＋純水洗浄処理を行なうことができる。この場合、トンネルバリア層３０ａ〜３０ｃにダメージを残さないため、フッ素やアルカリ（アンモニア等）を含まない薬液処理を行なうのが望ましい。また、必要に応じて図３の工程に関して前述したクリーニングミリング処理を施してもよい。このようにすると、ＴＭＲ素子Ｔａ〜Ｔｃの側壁は、一層清浄化されると共に、側壁形状は、一層デーパー状となる。上記のような側壁堆積膜除去処理の終了時において、３４ａ等の各ハードマスクの残存厚さは、電極層としての使用を考慮すると、５０〜３００ｎｍ程度とするのが望ましい。図１の工程では、このような残存厚さとなるように導電材層３４の厚さを設定することができる。
【００６９】
（８）基板上面には、ハードマスク３４ａ〜３４ｃ及び分離溝３８，４２を覆ってスパッタ法により酸化シリコンからなる層間絶縁膜４６を形成する。この後、選択的イオンミリング処理によりＴＭＲ素子Ｔａ〜Ｔｃの電極層３４ａ〜３４ｃにそれぞれ対応する接続孔４６ａ〜４６ｃを絶縁膜４６に形成する。
【００７０】
（９）絶縁膜４６の上には、接続孔４６ａ〜４６ｃを覆ってスパッタ法によりＡｌ等の配線用金属を被着すると共にその被着層を選択的イオンミリング処理（又は選択的ウエットエッチング処理）によりパターニングして配線層４８ａ，４８ｂを形成する。配線層４８ａは、接続孔４６ａを介してＴＭＲ素子Ｔａの電極層３４ａに接続され、配線層４８ｂは、接続孔４６ｂ，４６ｃを介してＴＭＲ素子Ｔｂ，Ｔｃの電極層３４ｂ，３４ｃを相互接続する。この結果、ＴＭＲ素子Ｔａ〜Ｔｃは、直列接続されたことになる。図１３は、ＴＭＲ素子Ｔａ〜Ｔｃの接続状況を示すもので、図９は、図１３のＸ−Ｘ’線断面に対応する。
【００７１】
上記した第１の実施形態の製法によれば、図２，５の工程では薄いレジスト層を用いて寸法精度よくハードマスクを形成できること、図３，６の工程ではハードマスクを用いて寸法精度よく積層残存部及びＴＭＲ素子を形成できること、図７の工程では側壁堆積膜を簡単に除去できるためトンネルバリア層の端部で電気的な短絡やリークが発生するのを防止できると共にパーティクルの発生を防止できることなどの理由により磁気センサの製造歩留りが向上する。
【００７２】
図９に示す磁気センサにおいて、ＴＭＲ素子Ｔａ〜Ｔｃの動作は同様であり、代表として素子Ｔａの動作を説明する。反強磁性層２６Ａは、強磁性層２８ａの磁化の向きを固定すべく作用するので、強磁性層２８ａは、磁化固定層となる。一方、強磁性層３２ａは、磁化の向きが自由であり、磁化自由層となる。
【００７３】
電極層２４Ａ，３４ａ間に一定の電流を流した状態において基板２０の平面内に外部磁界を印加すると、磁界の向きと強さに応じて強磁性層２８ａ，３２ａ間で磁化の相対角度が変化し、このような相対角度の変化に応じて電極層２４Ａ，３４ａ間の電気抵抗値が変化する。従って、このような電気抵抗値の変化に基づいて磁界検出を行なうことができる。
【００７４】
図１０〜１２は、上記した第１の実施形態の製法においてＴＭＲ素子形成処理の一部を流用して配線部にて配線を形成する工程を示すもので、図１〜９と同様の部分には同様の符号を付して詳細な説明を省略する。
【００７５】
図１０の工程では、基板２０の表面を覆う絶縁膜２２の上に図１の積層形成工程を流用して層２４〜３４の積層を形成した後、所望の配線パターンに対応するレジストマスクを用いると共に図２のイオンミリング処理又はドライエッチング処理を流用して導電材層３４をパターニングしてハードマスク３４ｓを形成する。そして、図３のレジスト除去処理を流用してレジストマスクを除去した後、ハードマスク３４ｓを用いると共に図３のイオンミリング処理を流用して層２４〜３２の積層をパターニングして配線層Ｔｓを形成する。配線層Ｔｓは、層２４〜３２の部分２４ｓ〜３２ｓとハードマスク３４ｓとの積層からなるもので、層Ｔｓの側壁には、前述の堆積膜ＤＰ１２，ＤＰ１３と同様の側壁堆積膜ＤＰ１４が形成される。
【００７６】
図１１の工程では、必要に応じて図４の堆積膜除去処理を流用して堆積膜ＤＰ１４を除去する。そして、図４のレジスト層形成処理を流用して配線層Ｔｓを覆うようにレジスト層４０ｓを絶縁膜２２の上に形成する。この後、図５のイオンミリング処理が行なわれる。このとき、配線層Ｔｓは、レジスト層４０ｓで覆われているため、全く変化がないが、層４０ｓの側壁には、前述の堆積膜ＤＰ１５〜ＤＰ１９と同様の側壁堆積膜ＤＰ２０が形成される。
【００７７】
図１２の工程では、図６のレジスト除去処理を流用してレジスト層４０ｓを除去した後、必要に応じて図６の薬液処理を流用して堆積膜ＤＰ２０を除去する。この後、図６のイオンミリング処理が行なわれる。このとき、配線層Ｔｓは、最上層がハードマスク３４ｓからなっているため、ハードマスク３４ｓが若干薄くなるものの、マスク３４ｓより下の構成層には殆ど変化がない。また、絶縁膜２２は、図６の場合と同程度に薄くされる。
【００７８】
図６のイオンミリング処理が行なわれると、配線層Ｔｓの側壁には、前述の堆積膜ＤＰ２１〜ＤＰ２５と同様の側壁堆積膜が形成される。このような堆積膜を図７の堆積膜除去処理を流用して除去すると共に、ハードマスク３４ｓを配線層Ｔｓの一部として残す。堆積膜除去処理の終了時において、ハードマスク３４ｓの残存厚さは、配線層としての使用を考慮すると、前述の３４ａ等の電極層と同様に５０〜３００ｎｍ程度とするのが望ましい。
【００７９】
図１２に示した配線層Ｔｓは、図９に示したＴＭＲ素子Ｔａ〜Ｔｃと同レベルの配線層として利用可能であり、例えばＴａ等のＴＭＲ素子のための配線層又は基板２０の表面に形成したトランジスタ等の回路素子のための配線層として使用することができる。
【００８０】
図１０〜１２の工程では、ＴＭＲ素子形成処理の一部を流用して層２４ｓ〜３４ｓの積層からなる配線層Ｔｓを形成したが、パターンを適宜変更するだけで図１０〜１２の工程と同様の処理により層２４ｓ〜３４ｓの積層からなる絶縁膜平坦化層又は絶縁膜剥離防止層を形成することもできる。絶縁膜平坦化層は、例えば図８の絶縁膜４６の平坦性を向上させるために絶縁膜４６の下に配置されるものであり、絶縁膜剥離防止層は、例えば絶縁膜４６の剥離を防止するために絶縁膜４６の下に配置されるものである。
【００８１】
図１４，１５は、上記した第１の実施形態の変形例を示すもので、図１〜９と同様の部分には同様の符号を付して詳細な説明を省略する。
【００８２】
図１４には、図１〜５に関して前述したと同様にして積層残存部Ｒａ，Ｒｂの上に導電材層からなるハードマスク３４ａ〜３４ｃを形成した後、図６に関して前述したと同様にしてレジスト除去処理及び堆積膜除去処理を基板上面に施した状態を示す。
【００８３】
図１５の工程は、図１４の工程の後、ハードマスク３４ａ〜３４ｃをマスクとする選択的イオンミリング処理を基板上面に施してＴＭＲ素子Ｔａ〜Ｔｃを得る工程である。この工程のイオンミリング処理は、分離溝４２を導電材層２４Ａ，２４Ｂに達するように深く形成する点で図６のイオンミリング処理とは異なる。イオンミリング処理の後は、図７に関して前述したと同様に分離溝３８，４２の側壁堆積膜（エッチング生成物）を除去するための堆積膜除去処理を行なう。
【００８４】
ＴＭＲ素子Ｔａは、分離溝３８で囲まれた導電材層２４Ａと、分離溝４２で囲まれた層２６Ａ〜３２Ａの部分２６ａ〜３２ａと、ハードマスク３４ａとの積層からなると共に、ＴＭＲ素子Ｔｂは、分離溝３８で囲まれた導電材層２４Ａと、分離溝４２で囲まれた層２６Ａ〜３２Ａの部分２６ｂ〜３２ｂと、ハードマスク３４ｂとの積層からなる。導電材層２４Ａは、ＴＭＲ素子Ｔａの一方の電極層として用いられると共に、ハードマスク３４ａは、ＴＭＲ素子Ｔａの他方の電極層として用いられる。導電材層２４Ａは、ＴＭＲ素子Ｔｂの一方の電極層として用いられると共に、ハードマスク３４ｂは、ＴＭＲ素子Ｔｂの他方の電極層として用いられる。ＴＭＲ素子Ｔａ，Ｔｂは、配線層（共通の電極層）としての導電材層２４Ａにより相互接続される。
【００８５】
ＴＭＲ素子Ｔｃは、分離溝３８で囲まれた導電材層２４Ｂと、分離溝４２で囲まれた層２６Ｂ〜３２Ｂの部分２６ｃ〜３２ｃと、ハードマスク３４ｃとの積層からなる。導電材層２４Ｂは、ＴＭＲ素子Ｔｃの一方の電極層として用いられると共に、ハードマスク３４ｃは、ＴＭＲ素子Ｔｃの他方の電極層として用いられる。
【００８６】
図１５の工程の後は、図８に関して前述したと同様に基板上面に層間絶縁膜４６を形成する。そして、図８に関して前述したと同様にして絶縁膜４６に接続孔４６ａ〜４６ｃを形成した後、図９に関して前述したと同様にして絶縁膜４６の上に配線層４８ａ，４８ｂを形成する。
【００８７】
図１４，１５の変形例に係る製法によれば、前述した第１の実施形態に係る製法と同様に磁気センサの製造歩留りが向上する。また、得られる磁気センサは、図９に示した磁気センサと同様に動作する。
【００８８】
図１６，１７は、図１〜９に関して前述した第１の実施形態の他の変形例を示すもので、図１〜９と同様の部分には同様の符号を付して詳細な説明を省略する。
【００８９】
図１６，１７の変形例では、図１に対応する工程において、絶縁膜２２の上に下から順に導電材層２４、強磁性層２８、トンネルバリア層３０、強磁性層３２、反強磁性層、導電材層３４を形成する。ここで、強磁性層３２と導電材層３４との間の反強磁性層は、前述した反強磁性層２６と同様のもので、強磁性層３２を磁化固定層とするためのものである。
【００９０】
図１６には、図１対応の工程で作成した積層に図１〜５に関して前述したと同様の処理を施して積層残存部Ｒａ，Ｒｂの上に導電材からなるハードマスク３４ａ〜３４ｃを形成した後、図６に関して前述したと同様にレジスト除去処理及び堆積膜除去処理を基板上面に施した状態を示す。この状態では、積層残存部Ｒａは、下から順に導電材層２４Ａ、強磁性層２８Ａ、トンネルバリア層３０Ａ、強磁性層３２Ａ及び反強磁性層３３Ａを重ねた積層からなり、反強磁性層３３Ａの上にハードマスク３４ａ，３４ｂが配置される。また、積層残存部Ｒｂは、下から順に導電材層２４Ｂ、強磁性層２８Ｂ、トンネルバリア層３０Ｂ、強磁性層３２Ｂ及び反強磁性層３３Ｂを重ねた積層からなり、反強磁性層３３Ｂの上にハードマスク３４ｃが配置される。
【００９１】
図１７の工程は、図１６の工程の後、ハードマスク３４ａ〜３４ｃをマスクとする選択的イオンミリング処理を基板上面に施してＴＭＲ素子Ｔａ〜Ｔｃを得る工程である。この工程のイオンミリング処理は、分離溝４２を導電材層２４Ａ，２４Ｂに達するように深く形成する点で図６のイオンミリング処理とは異なる。イオンミリング処理の後は、図７に関して前述したと同様に分離溝３８，４２の側壁堆積膜（エッチング生成物）を除去するための堆積膜除去処理を行なう。
【００９２】
ＴＭＲ素子Ｔａは、分離溝３８で囲まれた導電材層２４Ａと、分離溝４２で囲まれた層２８Ａ〜３３Ａの部分２８ａ〜３３ａと、ハードマスク３４ａとの積層からなると共に、ＴＭＲ素子Ｔｂは、分離溝３８で囲まれた導電材層２４Ａと、分離溝４２で囲まれた層２８Ａ〜３３Ａの部分２８ｂ〜３３ｂと、ハードマスク３４ｂとの積層からなる。導電材層２４Ａは、ＴＭＲ素子Ｔａの一方の電極層として用いられると共に、ハードマスク３４ａは、ＴＭＲ素子Ｔａの他方の電極層として用いられる。導電材層２４Ａは、ＴＭＲ素子Ｔｂの一方の電極層として用いられると共に、ハードマスク３４ｂは、ＴＭＲ素子Ｔｂの他方の電極層として用いられる。ＴＭＲ素子Ｔａ，Ｔｂは、配線層（共通の電極層）としての導電材層２４Ａにより相互接続される。
【００９３】
ＴＭＲ素子Ｔｃは、分離溝３８で囲まれた導電材層２４Ｂと、分離溝４２で囲まれた層２８Ｂ〜３３Ｂの部分２８ｃ〜３３ｃと、ハードマスク３４ｃとの積層からなる。導電材層２４Ｂは、ＴＭＲ素子Ｔｃの一方の電極層として用いられると共に、ハードマスク３４ｃは、ＴＭＲ素子Ｔｃの他方の電極層として用いられる。
【００９４】
図１７の工程の後は、図８に関して前述したと同様に基板上面に層間絶縁膜４６を形成する。そして、図８に関して前述したと同様にして絶縁膜４６に接続孔４６ａ〜４６ｃを形成した後、図９に関して前述したと同様にして絶縁膜４６の上に配線層４８ａ，４８ｂを形成する。
【００９５】
図１６，１７の変形例に係る製法によれば、前述した第１の実施形態に係る製法と同様に磁気センサの製造歩留りが向上する。また、得られる磁気センサは、図９に示した磁気センサと同様に動作する。
【００９６】
次に、図１８〜２４を参照してこの発明の第２の実施形態に係る磁気センサの製法を説明する。
【００９７】
図１８の工程では、図１に関して前述したと同様に絶縁膜２２で表面が覆われた基板２０を用意した後、絶縁膜２２の上に下から順に下磁性層５０、トンネルバリア層５２、上磁性層５４及び導電材層５６を積層状に形成する。トンネルバリア層５２は、図１に関して前述したトンネルバリア層３０と同様にして形成することができる。
【００９８】
下磁性層５０は、図１に関して前述したように下から順に導電材層２４、反強磁性層２６及び強磁性層２８を積層したものとすることができ、他の例としては、図１６に関して前述したように導電材層２４に強磁性層２８を重ねたものとしてもよい。
【００９９】
上磁性層５４は、図１に関して前述したように強磁性層３２により構成することができ、他の例としては、図１６に関して前述したように強磁性層３２に反強磁性層を重ねたものとしてもよい。
【０１００】
上磁性層５４の上には、例えばＷ又はＴｉＷからなる導電材層５６を形成する。導電材層５６は、図１に関して前述した導電材層３４と同様にしてスパッタ法又はＣＶＤ法等により形成することができ、膜厚は、１００〜４００ｎｍ（好ましくは２００ｎｍ）とすることができる。
【０１０１】
導電材層５６の上には、図１３の２６Ａに示すような四辺形状の電極パターンを有するレジスト層５８をホトリソグラフィ処理により形成する。このときのレジスト厚さは、１００〜７００ｎｍ（好ましくは３５０ｎｍ）とすることができる。
【０１０２】
図１９の工程では、レジスト層５８を選択マスクとするイオンミリング処理又はドライエッチング処理により導電材層５６をパターニングしてハードマスク５６Ａを形成する。ハードマスク５６Ａは、レジスト層５８に対応した導電材層５６の残存部分からなる。導電材層５６のパターニング処理をイオンミリング処理又はドライエッチング処理で行なう場合、処理条件は、図２に関して前述したと同様にすることができる。この後、図３に関して前述したと同様の方法によりレジスト層５８を除去し、ハードマスク５６Ａを残存させる。
【０１０３】
図２０の工程では、ハードマスク５６Ａを選択マスクとするイオンミリング処理により層５０〜５４の積層に分離溝５９を絶縁膜２２に達するように形成して積層残存部Ｒａを得る。積層残存部Ｒａは、分離溝５９で囲まれた層５０〜５４の残存部分５０Ａ〜５４Ａからなる。イオンミリング処理では、分離溝５９の側壁に側壁堆積膜ＤＰ３１が形成される。堆積膜ＤＰ３１は、ハードマスク５６Ａの金属成分、層５０、５４の金属成分等を含むが、レジスト変性成分（有機物）を含まない。
【０１０４】
堆積膜ＤＰ３１は、図４に関して前述した薬液処理等により簡単に除去可能である。しかし、堆積膜ＤＰ３１は、図２３のマスクパターニング処理や図２４のイオンミリング処理で除去されるので、残しておいてもよい。
【０１０５】
図２１の工程では、ハードマスク５６Ａと積層残存部Ｒａと分離溝５９とを覆って例えばＷ又はＴｉＷからなる導電材層６０をスパッタ法又はＣＶＤ法等により形成する。導電材層６０は、図１に関して前述した導電材層３４と同様にして形成することができ、膜厚は、１００〜４００ｎｍ（好ましくは２００ｎｍ）とすることができる。
【０１０６】
図２２の工程では、導電材層６０の上に図１３のＴａ，Ｔｂに示すような四辺形状の素子パターンを有するレジスト層６２ａ，６２ｂをホトリソグラフィ処理により形成する。このときのレジスト厚さは、８０〜５００ｎｍ（好ましくは３００ｎｍ）とすることができる。
【０１０７】
図２３の工程では、レジスト層６２ａ，６２ｂをマスクとするイオンミリング処理又はドライエッチング処理によりハードマスク５６Ａと導電材層６０との積層をパターニングしてハードマスク５６ａ，５６ｂ，６０ａ，６０ｂを形成する。ハードマスク５６ａ，５６ｂは、それぞれレジスト層６２ａ，６２ｂに対応したハードマスク５６Ａの第１、第２の残存部分からなると共に、ハードマスク６０ａ，６０ｂは、それぞれレジスト層６２ａ，６２ｂに対応した導電材層６０の第１，第２の残存部分からなる。ハードマスク５６Ａ及び導電材層６０の積層のパターニング処理をイオンミリング処理又はドライエッチング処理で行なう場合、処理条件は、図２に関して前述したと同様にすることができる。
【０１０８】
次に、図３に関して前述したと同様の方法によりレジスト層６２ａ，６２ｂを除去し、ハードマスク５６ａ，６０ａの積層とハードマスク５６ｂ，６０ｂの積層とを残存させる。このようなレジスト除去工程に加えて、希フッ酸処理＋純水洗浄処理等の堆積膜除去処理（トンネルバリア層に対してダメージを与えない処理）を施してもよい。
【０１０９】
図２４の工程では、ハードマスク５６ａ，６０ａの積層とハードマスク５６ｂ，６０ｂの積層とを選択マスクとするイオンミリング処理により積層残存部Ｒａに分離溝６４を層５０Ａ内の反強磁性層（又は導電材層）に達するように形成することによりＴＭＲ素子Ｔａ，Ｔｂを得る。ＴＭＲ素子Ｔａは、層５２Ａ，５４Ａの残存部分５２ａ、５４ａを含むと共に、ＴＭＲ素子Ｔｂは、層５２Ａ，５４Ａの残存部分５２ｂ、５４ｂを含み、層５０Ａは、ＴＭＲ素子Ｔａ，Ｔｂに共通に配置された状態となる。残存する下磁性層５０ＡによるＴＭＲ素子Ｔａ，Ｔｂの接続形態は、図１８の工程での下磁性層５０の構成と図２４の工程での分離溝６４の深さとに応じて３通りありうる。
【０１１０】
すなわち、図１８に示した下磁性層５０が図１に示したように下から順に導電材層２４、反強磁性層２６及び強磁性層２８を積層した構成である場合、図２４の工程で反強磁性層２６に達するように分離溝６４を形成したときは、下磁性層５０Ａは、図６に示したように層２４，２６の残存部分２４Ａ，２６Ａの積層からなり、この積層がＴＭＲ素子Ｔａ，Ｔｂを相互接続する形で残される。また、図２４の工程で導電材層２４に達するように分離溝６４を形成したときは、下磁性層５０Ａは、図１５に示したようにＴＭＲ素子Ｔａに関しては層２４，２６の残存部分２４Ａ，２６ａの積層からなると共にＴＭＲ素子Ｔｂに関しては層２４，２６の残存部分２４Ａ，２６ｂの積層からなり、導電材層２４ＡがＴＭＲ素子Ｔａ，Ｔｂを相互接続する形で残される。
【０１１１】
図１８に示した下磁性層５０が図１６に関して前述したように導電材層２４に強磁性層２８を重ねた構成である場合、図２４の工程で導電材層２４に達するように分離溝６４を形成したときは、下磁性層５０Ａは、図１７に示したようにＴＭＲ素子Ｔａに関しては層２４、２８の残存部分２４Ａ，２８ａの積層からなると共にＴＭＲ素子Ｔｂに関しては層２４、２８の残存部分２４Ａ，２８ｂの積層からなり、導電材層２４ＡがＴＭＲ素子Ｔａ，Ｔｂを相互接続する形で残される。
【０１１２】
図２４のイオンミリング工程では、分離溝５９，６４の側壁にエッチング生成物としての側壁堆積膜（図示せず）が形成される。これらの側壁堆積膜は、レジスト変性成分等の有機物を含んでいないので、簡単に除去可能である。側壁堆積膜は、５２ａ等のトンネルバリア層の上下の金属層間で電気的な短絡やリークが発生する原因となるものであり、除去する必要がある。そこで、図７に関して前述したと同様の方法により分離溝５９，６４の側壁（特にトンネルバリア層５２ａ，５２ｂの端部）から側壁堆積膜を除去する。ハードマスク６０ａ，６０ｂは、ハードマスク５６ａ，５６ｂと共に残しておいて電極層又は配線層の一部として使用してもよいが、イオンミリング処理中又はその後の除去処理により除去してもよい。ハードマスク６０ａ，６０ｂを除去したときは、ハードマスク５６ａ，５６ｂが電極層として残される。
【０１１３】
この後は、図８，９に関して前述したと同様にして層間絶縁膜の形成、接続孔の形成、配線層の形成等の処理を行なう。
【０１１４】
上記した第２の実施形態の製法によれば、図１９，２３の工程では薄いレジスト層を用いて寸法精度よくハードマスクを形成できること、図２０，２４の工程ではハードマスクを用いて寸法精度よく積層残存部及びＴＭＲ素子を形成できること、図２４の工程では側壁堆積膜を簡単に除去できるため５２ａ等のトンネルバリア層の上下の金属層間で電気的な短絡やリークを防げることなどの理由により磁気センサの製造歩留りが向上する。その上、ハードマスク５６Ａは、図２０のイオンミリング処理のために材料及び厚さを最適化できると共に、ハードマスク６０ａ，６０ｂは、図２４のイオンミリング処理のために材料及び厚さを最適化できる利点もある。
【０１１５】
図２５〜２７は、上記した第２の実施形態の製法においてＴＭＲ素子形成処理の一部を流用して配線部にて配線を形成する工程を示すもので、図１８〜２４と同様の部分には同様の符号を付して詳細な説明を省略する。
【０１１６】
図２５の工程では、図１８の成膜処理を流用して基板２０を覆う絶縁膜２２の上に下から順に下磁性層５０、トンネルバリア層５２、上磁性層５４及び導電材層５６を積層状に形成すると共に、図１８のホトリソグラフィ処理を流用して導電材層５６の上に所望の配線パターンに対応するレジスト層を形成する。そして、このレジスト層を選択マスクとして用いると共に図１９のイオンミリング処理（又はドライエッチング処理）を流用して導電材層５６をパターニングすることによりハードマスク５６ｓを形成する。この後、図１９のレジスト除去処理を流用してレジスト層を除去する。
【０１１７】
次に、ハードマスク５６ｓを選択マスクとして用いると共に図２０のイオンミリング処理を流用して層５０〜５４の積層をパターニングすることにより層５０，５２，５４の残存部５０ｓ，５２ｓ，５４ｓを含む積層残存部Ｒｓを得る。イオンミリング処理では、積層残存部Ｒｓの側壁に側壁堆積膜が形成される。必要に応じてこの側壁堆積膜を除去するための薬液処理を行なう。
【０１１８】
次に、図２１の成膜処理を流用して絶縁膜２２の上にハードマスク５６ｓ及び積層残存部Ｒｓを覆って導電材層６０を形成する。そして、図２２のホトリソグラフィ処理を流用して導電材層６０の上にハードマスク５６ｓと積層残存部Ｒｓの両側面とを覆うようにレジスト層６２ｓを形成する。
【０１１９】
図２６の工程では、レジスト層６２ｓを選択マスクとして用いると共に図２３のイオンミリング処理（又はドライエッチング処理）を流用して導電材層６０をパターニングすることによりハードマスク６０ｓを形成する。ハードマスク６０ｓは、ハードマスク５４ｓと積層残存部Ｒｓの両側面とを覆うように形成される。この後、図２３のレジスト除去処理を流用してレジスト層６２ｓを除去する。
【０１２０】
図２７の工程では、ハードマスク６０ｓを選択マスクとして図２４のイオンミリング処理を実行する。この処理は、ハードマスク６０ｓがハードマスク５６ｓと積層残存部Ｒｓの両側面とを覆った状態で残存するように行なう。この結果、積層残存部Ｒｓ及びハードマスク５６ｓ，６０ｓの積層からなる配線層Ｔｓが得られる。この配線層Ｔｓでは、トンネルバリア層５２ｓを挟む下磁性層５０ｓ及び上磁性層５４ｓが積層残存部Ｒｓの両側部でハードマスク６０ｓにより短絡されているため、短絡なしの場合に比べて配線抵抗が低減される。
【０１２１】
図２７に示した配線層Ｔｓは、図２４に示したＴＭＲ素子Ｔａ，Ｔｂと同レベルの配線層として利用可能であり、例えばＴａ等のＴＭＲ素子のための配線層又は基板２０の表面に形成したトランジスタ等の回路素子のための配線層として使用することができる。
【０１２２】
図２５〜２７の工程では、ＴＭＲ素子形成処理の一部を流用して層５０ｓ〜５４ｓ及びハードマスク５６ｓ，６０ｓの積層からなる配線層Ｔｓを形成したが、パターンを適宜変更するだけで図２５〜２７の工程と同様の処理により層５０ｓ〜５４ｓ及びハードマスク５６ｓ，６０ｓの積層からなる絶縁膜平坦化層又は絶縁膜剥離防止層を形成することもできる。
【０１２３】
図２８〜３３は、この発明の第３の実施形態に係る磁気センサの製法を示すもので、図１８〜２４と同様の部分には同様の符号を付して詳細な説明を省略する。
【０１２４】
図２８の工程では、図１８に関して前述したと同様にして基板２０の絶縁膜２２の上に下から順に下磁性層５０、トンネルバリア層５２、上磁性層５４及び導電材層５６を積層状に形成する。
【０１２５】
導電材層５６の上には、それぞれ図１３のＴａ，Ｔｂに示すような四辺形状の素子パターンを有するレジスト層７０ａ，７０ｂをホトリソグラフィ処理により形成する。このときのレジスト厚さは、１００〜７００ｎｍ（好ましくは３５０ｎｍ）とすることができる。
【０１２６】
図２９の工程では、レジスト層７０ａ，７０ｂを選択マスクとするイオンミリング処理又はドライエッチング処理により導電材層５６をパターニングしてハードマスク５６ａ，５６ｂを形成する。ハードマスク５６ａ，５６ｂは、それぞれレジスト層７０ａ，７０ｂに対応した導電材層５６の第１，第２の残存部分からなる。導電材層５６のパターニング処理をイオンミリング処理又はドライエッチング処理で行なう場合、処理条件は、図２に関して前述したと同様にすることができる。この後、図３に関して前述したと同様の方法によりレジスト層７０ａ，７０ｂを除去し、ハードマスク５６ａ，５６ｂを残存させる。
【０１２７】
図３０の工程では、ハードマスク５６ａ，５６ｂを選択マスクとするイオンミリング処理により層５０〜５４の積層に分離溝７２を層５０内の反強磁性層（又は導電材層）に達するように形成することにより磁気トンネル接合部ＡＴａ，ＡＴｂを得る。磁気トンネル接合部ＡＴａは、層５２，５４の残存部５２ａ，５４ａを含むと共に、磁気トンネル接合部ＡＴｂは、層５２，５４の残存部５２ｂ，５４ｂを含み、層５０は、磁気トンネル接合部ＡＴａ，ＡＴｂに共通に配置された状態となる。イオンミリング処理における処理条件は、図３に関して前述したと同様にすることができる。また、イオンミリング処理において、エッチング終点の検出法としては、プラズマ発光測定法を用い、下磁性層５０の構成原子に基づく発光を検出してイオンミリングを停止する。下磁性層５０として発光検出の対象になるのは、反強磁性層又は導電材層である。
【０１２８】
すなわち、下磁性層５０が図１に示したように下から順に導電材層２４、反強磁性層２６及び強磁性層２８を積層した構成である場合、図３０のイオンミリング処理により反強磁性層２６に達するようにミリングを行なうのであれば反強磁性層２６が発光検出の対象となり、図３０のイオンミリング処理により導電材層２４に達するようにミリングを行なうのであれば導電材層２４が発光検出の対象となる。また、下磁性層５０が図１６に関して前述したように導電材層２４に強磁性層２８を重ねた構成である場合、図３０のイオンミリング処理では導電材層２４に達するようにミリングを行なうので、導電材層２４が発光検出の対象となる。いずれの場合にも、反強磁性層２６又は導電材層２４の露出面積が大きいため、発光検出に十分な信号強度が得られ、エッチング終点を高精度で検出可能である。
【０１２９】
図３０のイオンミリング工程では、分離溝７２の側壁にエッチング生成物としての側壁堆積膜（図示せず）が形成される。側壁堆積膜は、ハードマスク５６ａ，５６ｂの金属成分、層５０，５４の金属成分等を含むが、レジスト変性成分（有機物）を含まないので、容易に除去可能である。
【０１３０】
次に、図４に関して前述したように薬液処理を基板上面に施すことにより側壁堆積膜を分離溝７２の側壁（特にトンネルバリア層５２ａ，５２ｂの端部）から除去する。この後、必要に応じて図４に関して前述したようなクリーニングミリング処理を追加してもよい。この処理により一層の清浄化が可能になると共に側壁形状は一層テーパー状となる。図３０の工程で側壁堆積膜等のエッチング生成物を除去したので、５２ａ等のトンネルバリア層の上下の金属層間で電気的な短絡やリークが発生するのを防止することができる。
【０１３１】
図３１の工程では、磁気トンネル接合部ＡＴａ，ＡＴｂと分離溝７２とを覆って例えばＷ又はＴｉＷからなる導電材層７４をスパッタ法又はＣＶＤ法等により形成する。導電材層７４は、図３に関して前述した導電材層３４と同様にして形成することができ、膜厚は、１００〜４００ｎｍ（好ましくは２００ｎｍ）とすることができる。
【０１３２】
次に、導電材層７４の上に図１３の２６Ａに示すように四辺形状の電極パターンを有するレジスト層７６をホトリソグラフィ処理により形成する。レジスト層７６は、磁気トンネル接合部ＡＴａ，ＡＴｂを覆うように形成する。このときのレジスト厚さは、８０〜５００ｎｍ（好ましくは３００ｎｍ）とすることができる。
【０１３３】
図３２の工程では、レジスト層７６を選択マスクとするイオンミリング処理又はドライエッチング処理により導電材層７４をパターニングしてハードマスク７４Ａを形成する。導電材層７４のパターニング処理は、図２に関して前述した導電材層３４のパターニング処理と同様にして行なうことができる。
【０１３４】
図３２の工程では、図２に関して前述したと同様の方法によりレジスト層７６を除去し、ハードマスク７４Ａを残存させる。このようなレジスト除去工程に加えて、希フッ酸処理＋純水洗浄処理等の堆積膜除去処理（トンネルバリア層に対してダメージを与えない処理）を施してもよい。このようにすると、レジスト除去面を一層清浄化することができる。
【０１３５】
図３３の工程では、ハードマスク７４Ａを選択マスクとするイオンミリング処理により下磁性層５０に分離溝７８を絶縁膜２２に達するように形成すると共に、ハードマスク７４Ａを除去する。ハードマスク７４Ａは、図３３のイオンミリング処理で除去されるように予め厚さを設定しておくことができる。イオンミリング処理の結果、下磁性層５０の一部５０Ａが分離溝７８で取囲まれた形で残存する。残存する下磁性層５０ＡによるＴＭＲ素子Ｔａ，Ｔｂの接続形態は、図２８の工程での下磁性層５０の構成と図３０の工程での分離溝７２の深さとに応じて３通りありうるが、各々の接続形態の詳細については図２４の工程に関連して図６、図１５及び図１７を参照して前述したと同様である。
【０１３６】
図３３のイオンミリング工程では、分離溝７２，７８の側壁にエッチング生成物としての側壁堆積膜（図示せず）が形成される。これらの側壁堆積膜は、レジスト変性成分等の有機物の含んでいないので、簡単に除去可能である。側壁堆積膜は、５２ａ等のトンネルバリア層の上下の金属層間で電気的な短絡やリークが発生する原因となるものであり、除去する必要がある。そこで、図７に関して前述したと同様の方法により分離溝７２，７８の側壁（特にトンネルバリア層５２ａ，５２ｂの端部）から側壁堆積膜を除去する。
【０１３７】
この後は、図８，９に関して前述したと同様にして層間絶縁膜の形成、接続孔の形成、配線層の形成等の処理を行なう。
【０１３８】
上記した第３の実施形態の製法によれば、図２９，３２の工程では薄いレジスト層を用いて寸法精度よくハードマスクを形成できること、図３０，３３の工程ではハードマスクを用いて寸法精度よく磁気トンネル接合部及びＴＭＲ素子を形成できること、図３１の工程では磁気トンネル接合部ＡＴａ，ＡＴｂの側壁が導電材層７４で覆われているためレジスト汚染を免れること、図３３の工程では側壁堆積膜を簡単に除去できるため５２ａ等のトンネルバリア層の上下の金属層間で電気的な短絡やリークを防げることなどの理由により磁気センサの製造歩留りが向上する。その上、図３３を図７，２４と対比すれば明らかなように、絶縁膜２２が削られるのは図３３のイオンミリング処理時のみであるため、電極層５０Ａの端部の段差Ｄが低く、図４２に関して前述したような層間絶縁膜の欠陥に基づく配線の短絡不良を防止できる利点もある。
【０１３９】
図３４〜３６は、上記した第３の実施形態の製法においてＴＭＲ素子形成処理の一部を流用して配線部にて配線を形成する工程を示すもので、図２８〜３３と同様の部分には同様の符号を付して詳細な説明を省略する。
【０１４０】
図３４の工程では、図２８の成膜処理を流用して基板２０を覆う絶縁膜２２の上に下から順に下磁性層５０、トンネルバリア層５２、上磁性層５４及び導電材層５６を積層状に形成すると共に、図２８のホトリソグラフィ処理を流用して導電材層５６の上に所望の配線パターンに対応するレジスト層を形成する。そして、このレジスト層を選択マスクとして用いると共に図２９のイオンミリング処理（又はドライエッチング処理）を流用して導電材層５６をパターニングすることによりハードマスク５６ｓを形成する。この後、図２９のレジスト除去処理を流用してレジスト層を除去する。
【０１４１】
次に、ハードマスク５６ｓを選択マスクとして用いると共に図３０のイオンミリング処理を流用して層５０〜５４の積層を層５０内の反強磁性層（又は導電材層）に達するまでミリングすることにより層５２，５４の残存部５２ｓ，５４ｓを含む磁気トンネル接合部ＡＴｓを得る。イオンミリング処理では、磁気トンネル接合部ＡＴｓの側壁に側壁堆積膜が形成される。必要に応じてこの側壁堆積膜を除去するための薬液処理を行なう。
【０１４２】
次に、図３１の成膜処理を流用して下磁性層５０の上にハードマスク５６ｓ及び磁気トンネル接合部ＡＴｓを覆って導電材層７４を形成する。そして、図３１のホトリソグラフィ処理を流用して導電材層７４の上にハードマスク５６ｓと磁気トンネル接合部ＡＴｓの両側面とを覆うようにレジスト層７６ｓを形成する。
【０１４３】
図３５の工程では、レジスト層７６ｓを選択マスクとして用いると共に図３２のイオンミリング処理（又はドライエッチング処理）を流用して導電材層７４をパターニングすることによりハードマスク７４ｓを形成する。ハードマスク７４ｓは、ハードマスク５４ｓと磁気トンネル接合部ＡＴｓの両側面とを覆うように形成される。この後、図３２のレジスト除去処理を流用してレジスト層７６ｓを除去する。
【０１４４】
図３６の工程では、ハードマスク７４ｓを選択マスクとして図３３のイオンミリング処理を実行することにより下磁性層５０の一部５０ｓをハードマスク７４ｓに対応するパターンで残存させる。この処理は、ハードマスク７４ｓがハードマスク５６ｓと磁気トンネル接合部ＡＴｓの両側面とを覆った状態で残存するように行なう。この結果、磁気トンネル接合部ＡＴｓ及びハードマスク５６ｓ，７４ｓの積層からなる配線層Ｔｓが得られる。この配線層Ｔｓでは、トンネルバリア層５２ｓを挟む下磁性層５０ｓ及び上磁性層５４ｓが磁気トンネル接合部ＡＴｓの両側部でハードマスク７４ｓにより短絡されているため、短絡なしの場合に比べて配線抵抗が低減される。
【０１４５】
なお、図３３，３６に示すようにＴＭＲ素子部ではハードマスク７４Ａを除去し且つ配線部ではハードマスク７４ｓを残存させるためには、（イ）図３１、３４に示すように導電材層７４をＴＭＲ素子部に比べて配線部で予め厚くしておく方法、あるいは（ロ）図３１，３４の段階では導電材層７４の厚さをＴＭＲ素子部及び配線部のいずれにおいても１回のイオンミリング処理では残存する程度に厚くしておき、図３３，３６の工程では配線部をマスクした状態において１回目のイオンミリング処理で残存したハードマスク７４Ａを２回目のイオンミリング処理で除去する方法などを採用することができる。
【０１４６】
図３６に示した配線層Ｔｓは、図３３に示したＴＭＲ素子Ｔａ，Ｔｂと同レベルの配線層として利用可能であり、例えばＴａ等のＴＭＲ素子のための配線層又は基板２０の表面に形成したトランジスタ等の回路素子のための配線層として使用することができる。
【０１４７】
図３４〜３６の工程では、ＴＭＲ素子形成処理の一部を流用して層５０ｓ〜５４ｓ及びハードマスク５６ｓ，７４ｓの積層からなる配線層Ｔｓを形成したが、パターンを適宜変更するだけで図３４〜３６の工程と同様の処理により層５０ｓ〜５４ｓ及びハードマスク５６ｓ，７４ｓの積層からなる絶縁膜平坦化層又は絶縁膜剥離防止層を形成することもできる。
【０１４８】
上記した説明では、ハードマスク用の導電材料として、Ｗ，ＴｉＷを例示したが、この他にも種々の導電材料を使用可能である。イオンミリング装置において、ミリングレートは、イオン源のガスの種類（一般にＡｒ等の希ガスであるが、Ｏ２，Ｃｌ２，ＳＦ６，ＣＦ４等を用いることもある）、イオンエネルギー強度、イオンビームの密度、被加工物へのイオンビームの入射角度、被加工物の組成、結晶性、結晶方位、成膜方法等により大きく変化し、ミリング装置の運転状態（運転時間、メンテナンス状態、改修／改造状態）等によっても若干変化する。そこで、発明者は、ある一定条件の下で基準材料ＳｉＯ２のミリングレートを１００としてこれに種々の導電材料のミリングレートを比較すると共に種々の導電材料の比抵抗を評価することにより使用可能な導電材料を求めて次のＡ〜Ｄグループに分類した。
【０１４９】
Ａグループは、Ｗ，ＷＳｉＸ（ｘ＝１〜３），Ｔｉ，ＴｉＷ，ＴｉＳｉＸ（ｘ＝１〜３），Ｖを含む。
【０１５０】
このグループの材料は、ミリングレートが小さく、比抵抗も小さい。膜厚を薄くしてもミリングにより削られ難く、また配線としても低抵抗であるため微細化に有利である。酸化に強く、上層に層間絶縁膜を形成しても安定である。揮発性（蒸気圧の低い）化合物が形成されやすいので、ドライエッチングによるパターニングが可能であり、成膜法としてもスパッタ法に限らずＣＶＤ法が使える。なお、Ａグループ中の材料の任意の組合せに係る合金も十分に利用可能と考えられる。
【０１５１】
Ｂグループは、Ｍｏ，ＭｏＳｉＸ（ｘ＝１〜３），Ｔａ，ＴａＳｉＸ（ｘ＝１〜３），Ｚｒ，ＺｒＳｉＸ（ｘ＝１〜３），Ｓｉ，Ａｌ（結晶性・配向性やドーパントによる）を含む。このグループの材料は、ミリングレートがＳｉＯ２やＮｉ−Ｆｅ合金とほぼ同じレベルであり、比抵抗が小さい（但し、Ｚｒの比抵抗は、４０μΩｃｍと大きい）。ある程度ミリングにより削られ難いので、膜厚をそこそこ薄くできる。また、配線としても低抵抗であるため微細化に有利である。酸化にも強く、上層に層間絶縁膜を形成しても安定である。揮発性（蒸気圧の低い）化合物が形成されやすく、ドライエッチングによるパターニングが可能である。
【０１５２】
Ｂ’グループは、Ｆｅ，Ｃｒ，ＣｒＳｉＸ（ｘ＝１〜３），Ｃｏ，ＣｏＳｉＸ（ｘ＝１〜３），Ｎｉ，ＮｉＳｉＸ（ｘ＝１〜３），Ｎｂ，Ｏｓ，Ｒｅ，Ｉｒを含む。このグループの材料は、ミリングレートがＳｉＯ２やＮｉ−Ｆｅ合金とほぼ同じレベルであり、比抵抗が小さい。ある程度ミリングにより削られ難いので、膜厚をそこそこ薄くできる。また、配線としても低抵抗であるため微細化に有利である。白金族は酸化にも強く、上層に層間絶縁膜を形成しても安定である。単独元素又は他の磁性金属との合金で強磁性を示すものが多く、ＴＭＲ素子の特性の妨げにならないよう配慮する必要がある。
【０１５３】
Ｃグループは、Ｃｕ，Ｒｕ，Ｈｆ，Ｐｔ，Ｒｈ，Ｍｎを含む。このグループの材料は、ミリングレートが大きいので、ミリングマスク性が劣るが、比抵抗が小さい（但し、Ｍｎの比抵抗は、２５８μΩｃｍと大きい）。ミリングにより削られやすいので、膜厚を厚くする必要がある。配線としては低抵抗である。第２の実施形態で用いたハードマスク６０ａ，６０ｂ又は第３の実施形態で用いたハードマスク７４Ａとしては、使いやすい面もある。
【０１５４】
Ｄグループは、Ｙ，Ｐｄ，Ａｕ，Ｓｎ，Ａｇ，Ｐｂを含む。このグループの材料は、ミリングレートがＳｉＯ２の３倍と大きいが、比抵抗が小さい（但し、Ｙの比抵抗は、５３μΩｃｍと大きい）。ミリングにより削られやすいので、膜厚を厚くする必要がある。配線としては低抵抗である。Ｃグループの材料と同様にハードマスク６０ａ，６０ｂ又は７４Ａとしては使いやすい面もある。
【０１５５】
上記したＡ〜Ｄグループのうちからハードマスクの導電材料として好ましい材料を選択すると、Ａ，Ｂ，Ｂ’グループの材料及びＣグループのＣｕ，Ｐｔ，Ｍｎを挙げることができる。Ｃグループ中の他の材料及びＤグループの材料は、ハードマスク６０ａ，６０ｂ又は７４Ａの材料として使用可能である。
【０１５６】
図３７は、この発明に係る磁気センサを備えたＬＳＩチップを示すものである。ＬＳＩチップＬＣは、例えばシリコンからなるＰ型の半導体基板８０を備えており、基板８０の一方の主面には、酸化シリコンからなるフィールド絶縁膜８２が選択酸化法により形成されている。
【０１５７】
基板８０の一主面において、絶縁膜８２の素子孔内には、ＭＯＳ型トランジスタが形成されており、８４は、該トランジスタのＮ＋型ドレイン領域である。絶縁膜８２及びＭＯＳ型トランジスタを覆って層間絶縁膜８６が形成されており、この絶縁膜８６には、ドレイン領域８４の一部に対応した第１の接続孔が形成されている。絶縁膜８６の上には、第１の接続孔を介してドレイン領域８４に接続されるように配線層８８が形成されている。
【０１５８】
絶縁膜８６の上には、配線層８８を覆って層間絶縁膜９０が形成されており、この絶縁膜９０には、配線層８８の一部に対応した第２の接続孔が形成されている。絶縁膜９０の上には、第２の接続孔を介して配線層８８に接続されるように下磁性層５０ｃが形成されている。絶縁膜９０の上には、下磁性層５０ｋ，５０Ａ，５０ｓも形成されている。下磁性層５０ｃ，５０ｋ，５０Ａ，５０ｓは、いずれも図１に関して前述したように下から順に導電材層２４、反強磁性層２６及び強磁性層２８を積層したもの又は図１６に関して前述したように導電材層２４に強磁性層２８を重ねたものである。
【０１５９】
ＴＭＲ素子Ｔａ，Ｔｂは、図２４に関して前述したように下磁性層５０Ａの上にトンネルバリア層５２ａ，５２ｂをそれぞれ介して上磁性層５４ａ，５４ｂを配置すると共に上磁性層５４ａ，５４ｂの上にそれぞれ電極層（ハードマスク）５６ａ，５６ｂを配置したものである。ＴＭＲ素子Ｔｃは、下磁性層５０ｃの上にトンネルバリア層５２ｃを介して上磁性層５４ｃを配置すると共に上磁性層５４ｃの上に電極層（ハードマスク）５６ｃを配置したものである。ＴＭＲ素子Ｔｂ及びＴｃの間に配置された絶縁膜平坦化層Ｔｋは、下磁性層５０ｋの上にトンネルバリア層５２ｋを介して上磁性層５４ｋを配置すると共に上磁性層５４ｋの上に導電材層（ハードマスク）５６ｋを配置したものである。配線層Ｔｓは、上磁性層５０ｓの上にトンネルバリア層５２ｓを介して上磁性層５４ｓを配置すると共に上磁性層５４ｓの上に導電材層（ハードマスク）５６ｓを配置したものである。上磁性層５４ａ，５４ｂ，５４ｃ，５４ｋ，５４ｓは、いずれも図１に関して前述したように強磁性層３２により構成したもの又は図１６に関して前述したように強磁性層３２に反強磁性層を重ねたものである。
【０１６０】
絶縁膜９０の上には、絶縁膜平坦化層Ｔｋと実質的に同一の積層構成を有する絶縁膜剥離防止層（図示せず）を、例えばＭＯＳ型トランジスタ回路配置領域又はＴＭＲ素子配置領域を取囲むように配置してもよい。ＴＭＲ素子Ｔａ〜Ｔｃ、配線層Ｔｓ、絶縁膜平坦化層Ｔｋ及び絶縁膜剥離防止層は、前述した第１〜第３の実施形態（変形例も含む）のいずれかに係る製法により製作することができる。
【０１６１】
絶縁膜９０の上には、ＴＭＲ素子Ｔａ〜Ｔｃ、配線層Ｔｓ、絶縁膜平坦化層Ｔｋ等を覆って層間絶縁膜９２が形成されており、絶縁膜９２には、電極層５６ｃ，５６ｂ，５６ａにそれぞれ対応した第３，第４，第５の接続孔が形成されると共に、導電材層５６ｓの一端近傍の第１の部分及び他端近傍の第２の部分にそれぞれ対応した第６及び第７の接続孔が形成されている。
【０１６２】
絶縁膜９２の上には、第３及び第４の接続孔を介して電極層５６ｃ及び５６ｂを相互接続するように配線層９４が形成されると共に、第４及び第５の接続孔を介して電極層５６ａ及び導電材層５６ｓの第１の部分を相互接続するように配線層９６が形成されている。絶縁膜９２の上には、第７の接続孔を介して導電材層５６ｓの第２の部分に接続されるようにボンディング電極層９８が形成されており、電極層９８は、その下の配線層Ｔｓの一部と共にボンディングパッドを構成する。電極層９８には、ボンディングワイヤが接続される。なお、絶縁膜９２の上には、配線層９４，９６を覆い且つ電極層９８を露呈するように保護絶縁膜が形成されるが、図示を省略した。
【０１６３】
配線層Ｔｓは、上磁性層５４ｓの上に導電材層（ハードマスク）５６ｓを配置した第１の配線路と、導電材層を含む下磁性層５０ｓからなる第２の配線路とを有し、第１及び第２の配線路は、トンネルバリア層５２ｓにより電気的に分離されている。第１及び第２の配線路は、いずれも導電材層を含んでいるので、低抵抗配線を実現可能である。第１の配線路は、例えばＴＭＲ素子Ｔａの電極層５６ａと同一のレベルの配線であるため、絶縁膜９２を平坦化することにより配線層９６を平坦化すると共に接続孔を浅くして接続孔の加工や埋込みを容易にすることができる。第２の配線路は、例えば線８８ａで示すように配線層８８に接続することにより基板８０内の回路素子のための配線として使用可能である。また、図２５〜２７又は図３４〜３６に関して前述したように第１及び第２の配線路を配線層Ｔｓの両側部に形成した導電層により短絡させることにより第１又は第２の配線路を単独で使用する場合に比べて配線抵抗を約半分に低減可能である。従って、配線層Ｔｓを設けることで集積回路における配線設計の自由度が向上する。
【０１６４】
絶縁膜平坦化層ＴｋをＴＭＲ素子Ｔｂ及びＴｃの間の空間に配置すると、絶縁膜９２の平坦化が容易となり、配線層９４を平坦状に延長させることができる。また、前述したように絶縁膜剥離防止層を設けると、絶縁膜９２の剥離を防止することができると共にＬＳＩチップの内部への水分浸入を抑制することができる。
【０１６５】
図３７の構成において、ＴＭＲ素子Ｔａ〜Ｔｃ、配線層Ｔｓ、絶縁膜平坦化層Ｔｋ及び絶縁膜剥離防止層は、配線層８８と同じ配線レベル（絶縁膜８６の上）に設けてもよく、あるいは図示した配置位置より上の任意の配線レベルに設けてもよい。
【０１６６】
なお、この発明は、上記したような磁気センサに限らず、他の磁気センサ、磁気メモリ、磁気ヘッド等のＴＭＲ素子応用製品（磁気トンネル接合装置）の製造にも適用することができる。
【０１６７】
【発明の効果】
以上のように、この発明によれば、磁気トンネル接合積層の残存部に導電材からなるハードマスクを選択マスクとする選択エッチング処理を施して磁気トンネル接合部及び電極層を形成した後、磁気トンネル接合部においてトンネルバリア層の端部に選択エッチング処理の際に堆積した堆積物を除去したり、導電材からなるハードマスクを選択マスクとする選択エッチング処理により磁気トンネル接合部の下に電極層を形成した後、磁気トンネル接合部においてトンネルバリア層の端部からハードマスクを除去したりするので、トンネルバリア層の上下の金属層間に電気的な短絡やリークが発生するのを防止でき、ＴＭＲ素子の製造歩留りが向上すると共にＴＭＲ素子の特性劣化を防止できる効果が得られる。また、この発明の製法では、酸化性又は窒化性雰囲気中でイオンミリング処理を行なう必要がないので、エッチング終点の検出精度が低下しない利点もある。
【０１６８】
その上、導電材からなるハードマスクを選択マスクとする選択エッチング処理では、堆積物（エッチング生成物）がレジスト変性成分等の有機物を含まないので、磁気トンネル接合部の側壁に付着した堆積物を有機溶媒等を用いずに簡単に除去することができ、コスト低減が可能になる効果も得られる。また、微細なパターンの形成が容易であると共に加工精度が高い利点もある。
【０１６９】
さらに、ＴＭＲ素子形成処理の一部を流用してＴＭＲ素子と積層構成が同一の配線層、絶縁膜平坦化層又は絶縁膜剥離防止層を形成するので、低コストで配線設計の自由度向上、絶縁膜の平坦性又は安定性の向上等を達成できる効果が得られる。
【図面の簡単な説明】
【図１】 この発明の第１の実施形態に係る磁気センサの製法における積層形成工程及びレジスト層形成工程を示す基板断面図である。
【図２】 図１の工程に続くマスク形成工程を示す基板断面図である。
【図３】 図２の工程に続くレジスト除去工程及びイオンミリング工程を示す基板断面図である。
【図４】 図３の工程に続く側壁堆積膜除去工程及びレジスト層形成工程を示す基板断面図である。
【図５】 図４の工程に続くマスク形成工程を示す基板断面図である。
【図６】 図５の工程に続くレジスト除去工程及びイオンミリング工程を示す基板断面図である。
【図７】 図６の工程に続く側壁堆積膜除去工程を示す基板断面図である。
【図８】 図７の工程に続く絶縁膜形成工程及び接続孔形成工程を示す基板断面図である。
【図９】 図８の工程に続く配線形成工程を示す基板断面図である。
【図１０】 配線部における図１〜３対応の配線層形成工程を示す基板断面図である。
【図１１】 配線部における図４，５対応の側壁堆積膜除去工程、レジスト層形成工程及びイオンミリング工程を示す基板断面図である。
【図１２】 配線部における図６，７対応のレジスト除去工程、イオンミリング工程及び側壁堆積膜除去工程を示す基板断面図である。
【図１３】 ＴＭＲ素子の接続状況を示す上面図である。
【図１４】 第１の実施形態に関する第１の変形例におけるマスク形成工程を示す基板断面図である。
【図１５】 図１４の工程に続くイオンミリング工程及び側壁堆積膜除去工程を示す基板断面図である。
【図１６】 第１の実施形態に関する第２の変形例におけるマスク形成工程を示す基板断面図である。
【図１７】 図１６の工程に続くイオンミリング工程及び側壁堆積膜除去工程を示す基板断面図である。
【図１８】 この発明の第２の実施形態に係る磁気センサの製法における積層形成工程及びレジスト層形成工程を示す基板断面図である。
【図１９】 図１８の工程に続くマスク形成工程を示す基板断面図である。
【図２０】 図１９の工程に続くイオンミリング工程を示す基板断面図である。
【図２１】 図２０の工程に続く側壁堆積膜除去工程及び導電材層形成工程を示す基板断面図である。
【図２２】 図２１の工程に続くレジスト層形成工程を示す基板断面図である。
【図２３】 図２２の工程に続くマスク形成工程を示す基板断面図である。
【図２４】 図２３の工程に続くイオンミリング工程及び側壁堆積膜除去工程を示す基板断面図である。
【図２５】 配線部における図１８〜２２対応の工程を示す基板断面図である。
【図２６】 配線部における図２３対応の工程を示す基板断面図である。
【図２７】 配線部における図２４対応の工程を示す基板断面図である。
【図２８】 この発明の第３の実施形態に係る磁気センサの製法における積層形成工程及びレジスト層形成工程を示す基板断面図である。
【図２９】 図２８の工程に続くマスク形成工程を示す基板断面図である。
【図３０】 図２９の工程に続くイオンミリング工程及び側壁堆積膜除去工程を示す基板断面図である。
【図３１】 図３０の工程に続くレジスト層形成工程を示す基板断面図である。
【図３２】 図３１の工程に続くマスク形成工程を示す基板断面図である。
【図３３】 図３２の工程に続くイオンミリング工程及び側壁堆積膜除去工程を示す基板断面図である。
【図３４】 配線部における図２８〜３１対応の工程を示す基板断面図である。
【図３５】 配線部における図３２対応の工程を示す基板断面図である。
【図３６】 配線部における図３３対応の工程を示す基板断面図である。
【図３７】 この発明に係る磁気センサを備えたＬＳＩチップを示す断面図である。
【図３８】 従来の磁気センサの製法における積層形成工程及びレジスト層形成工程を示す基板断面図である。
【図３９】 図３８の工程に続くイオンミリング工程及びレジスト除去工程を示す基板断面図である。
【図４０】 図３９の工程に続くレジスト層形成工程を示す基板断面図である。
【図４１】 図４０の工程に続くイオンミリング工程及びレジスト除去工程を示す基板断面図である。
【図４２】 図４１の工程に続く絶縁膜形成工程及び接続孔形成工程を示す基板断面図である。
【図４３】 図４２の工程に続く配線形成工程を示す基板断面図である。
【図４４】 図３９のイオンミリング工程における側壁堆積膜の形成状況を示す基板断面図である。
【図４５】 図４１のイオンミリング工程における側壁堆積膜の形成状況を示す基板断面図である。
【符号の説明】
２０，８０：半導体基板、２２，４６，８２，８６，９０，９２：絶縁膜、２４，３４，５６，６０，７４：導電材層、２６，３３Ａ，３３Ｂ：反強磁性層、２８，３２：強磁性層、３０，５２：トンネルバリア層、３６ａ，３６ｂ，４０ａ〜４０ｃ，４０ｓ，５８，６２ａ，６２ｂ，６２ｓ，７０ａ，７０ｂ，７６，７６ｓ：レジスト層、３８，４２，５９，６４，７２，７８：分離溝、３４Ａ，３４Ｂ，３４ａ〜３４ｃ，３４ｓ，５６Ａ，５６ａ，５６ｂ，５６ｓ，６０ａ，６０ｂ，６０ｓ，７４Ａ，７４ｓ：ハードマスク、４６ａ〜４６ｃ：接続孔、４８ａ，４８ｂ，８８，９４，９６，Ｔｓ：配線層、５０：下磁性層、５４：上磁性層、８４：ドレイン領域、９８：ボンディング電極層、ＤＰ１０〜ＤＰ２５，ＤＰ３１：側壁堆積膜、Ｒａ，Ｒｂ，Ｒｓ：積層残存部、Ｔａ〜Ｔｃ：ＴＭＲ素子、ＡＴａ，ＡＴｂ，ＡＴｓ：磁気トンネル接合部、ＬＣ：ＬＳＩチップ、Ｔｋ：絶縁膜平坦化層。
【発明の属する技術分野】
この発明は、磁気センサ等に用いられる磁気トンネル接合素子の製法と、この製法により製作するに好適な磁気センサ、磁気メモリ等の磁気トンネル接合装置とに関するものである。この後の説明では、磁気トンネル接合素子をＴＭＲ素子と略記する。
【０００２】
【従来の技術】
従来、複数のＴＭＲ素子を備えた磁気センサの製法としては、図３８〜４３に示すものが提案されている（例えば、本願と同一出願人の出願に係る特願平１１−３６８７７６号参照）。
【０００３】
図３８の工程では、シリコン基板１の表面を覆う酸化シリコン膜２の上に下電極層としてのＣｒ層３と、反強磁性層としてのＲｈ−Ｍｎ合金層４と、下強磁性層としてのＮｉ−Ｆｅ合金層５とを順次に重ねてスパッタ法で形成した後、Ｎｉ−Ｆｅ合金層５の上にＡｌ層を形成して酸化することによりトンネルバリア層としてのアルミナ層６を形成し、アルミナ層６の上に上強磁性層としてのＮｉ−Ｆｅ合金／Ｃｏ積層（Ｃｏが下層）７と、上電極層としてのＭｏ層８とを順次に重ねてスパッタ法で形成する。Ｍｏ層８の上には、それぞれ図１３の２６Ａ，２６Ｂに示すような四辺形状のパターンを有するレジスト層９ａ，９ｂを周知のホトリソグラフィ処理により形成する。
【０００４】
次に、図３９の工程では、レジスト層９ａ，９ｂをマスクとする選択的イオンミリング処理により層３〜８の積層に分離溝１０を酸化シリコン膜２に達するように形成することにより該積層を層３〜８の部分３ａ〜８ａからなる第１の積層部分と層３〜８の部分３ｂ〜８ｂからなる第２の積層部分とに分離する。この後、レジスト層９ａ，９ｂを除去する。
【０００５】
図３９のイオンミリング工程では、図４４に示したように分離溝１０の側壁に側壁堆積膜ＤＰ１が形成される。側壁堆積膜ＤＰ１は、レジスト層９ａ，９ｂがイオンミリングにより削られて生ずるレジスト変性成分（有機物）を多量に含むもので、その他にも層３ａ〜５ａ，７ａ，８ａの金属成分や酸化シリコン膜２の構成成分等を含んでいる。
【０００６】
図３９のレジスト除去工程では、レジスト層９ａ，９ｂに対してＯ２プラズマによるアッシング処理を施した後、有機剥離液を用いて剥離処理を施す。しかし、このような処理を施しても、側壁堆積膜ＤＰ１を完全に除去するのは困難であり、しかもレジスト残渣Ｒ１，Ｒ２が残留する。レジスト残渣Ｒ１，Ｒ２は、レジスト層９ａ，９ｂに由来するレジスト変性成分の他に、金属成分やＳｉＯ２等の成分を含んでいるため、有機溶媒等を用いるレジスト除去処理によって完全に除去するのが困難である。
【０００７】
図４０の工程では、図３９の工程で得られた第１及び第２の積層部分の上にそれぞれレジスト層９ｃ，９ｄ及びレジスト層９ｅをホトリソグラフィ処理により形成する。レジスト層９ｃ，９ｄ，９ｅのパターンは、図１３のＴａ，Ｔｂ，Ｔｃに示すような四辺形状のパターンとする。
【０００８】
図４１の工程では、レジスト層９ｃ〜９ｅをマスクとする選択的イオンミリング処理（又は選択的ウエットエッチング処理）により第１及び第２の積層部分に分離溝１２を層部分４ａ，４ｂに達するように形成することによりＴＭＲ素子Ｔａ，Ｔｂ，Ｔｃを得る。ＴＭＲ素子Ｔａは、分離溝１０で囲まれた層３，４の部分３ａ，４ａと分離溝１２で囲まれた層５〜８の部分５ａ１〜８ａ１との積層からなり、ＴＭＲ素子Ｔｂは、分離溝１０で囲まれた層３，４の部分３ａ，４ａと分離溝１２で囲まれた層５〜８の部分５ａ２〜８ａ２との積層からなる。層部分３ａ，４ａの積層は、ＴＭＲ素子Ｔａ，Ｔｂに共通の電極層であり、ＴＭＲ素子Ｔａ，Ｔｂを相互接続している。ＴＭＲ素子Ｔｃは、分離溝１０で層部分３ａ、４ａから分離された層３，４の部分３ｂ，４ｂと分離溝１２で囲まれた層５〜８の部分５ｂ〜８ｂとの積層からなる。イオンミリング処理の後、レジスト層９ｃ〜９ｅを除去する。
【０００９】
図４１のイオンミリング工程では、図３９の工程に関して前述したと同様にして図４５に示すように分離溝１０，１２の側壁に側壁堆積膜ＤＰ２，ＤＰ３が形成される。そして、図４１のレジスト除去工程では、図３９の工程に関して前述したと同様にしてアッシング処理及び有機剥離液処理を行なうが、このようにしても、側壁堆積膜ＤＰ２，ＤＰ３を完全に除去するのが困難であり、しかもレジスト残渣Ｒ３〜Ｒ６が残留する。側壁堆積膜ＤＰ２，ＤＰ３は、レジスト層９ｃ〜９ｅがイオンミリングにより削られて生ずるレジスト変性成分（有機物）を多量に含むもので、その他にも層３ａ〜５ａ，７ａ、８ａの金属成分及び酸化シリコン膜２の構成成分等を含んでいる。レジスト残渣Ｒ３〜Ｒ６は、レジスト層９ｃ〜９ｅに由来するレジスト変性成分を主体とするものである。なお、図４１のレジスト除去工程では、分離溝１２の側壁において側壁堆積膜ＤＰ２がない個所にレジスト残渣が残留することもある。
【００１０】
図４２の工程では、ＴＭＲ素子Ｔａ〜Ｔｃ及び分離溝１０，１２を覆って基板上面にスパッタ法により層間絶縁膜としての酸化シリコン膜１３を形成する。そして、選択的イオンミリング処理によりＴＭＲ素子Ｔａ〜ＴｃのＭｏ層８ａ１，８ａ２，８ｂにそれぞれ対応する接続孔１３ａ〜１３ｃを酸化シリコン膜１３に形成する。
【００１１】
図４３の工程では、酸化シリコン膜１３の上に接続孔１３ａ〜１３ｃを覆ってＡｌをスパッタ法で被着した後、その被着層を選択的イオンミリング処理によりパターニングして配線層としてのＡｌ層１４ａ，１４ｂを形成する。Ａｌ層１４ａは、接続孔１３ａを介してＴＭＲ素子ＴａのＭｏ層８ａ１に接続され、Ａｌ層１４ｂは、接続孔１３ｂ，１３ｃを介してＴＭＲ素子Ｔｂ，ＴｃのＭｏ層８ａ２，８ｂを相互接続する。この結果、ＴＭＲ素子Ｔａ〜Ｔｃは、直列接続されたことになる。
【００１２】
【発明が解決しようとする課題】
上記した従来技術によると、次の（ａ）〜（ｃ）のような問題点がある。
【００１３】
（ａ）選択マスクとしてのレジスト層は、イオンミリングにより削られやすいので、図３９，４１の工程では、レジスト層９ａ〜９ｅを０．６〜２．０μｍ程度に厚く形成する必要があり、微細加工に適していない。すなわち、厚いレジスト層では、微細パターンの形成が困難であると共にパターン倒れが起こりやすく、しかも角度ミリングでの加工時には影となる部分が生ずるため加工精度が低下する。
【００１４】
（ｂ）分離溝１２の側壁に側壁堆積膜ＤＰ２やレジスト残渣が残留すると、トンネルバリア層６ａの上下の金属層間で電気的な短絡やリークが生ずる原因となり、歩留りの低下や素子特性の劣化を招く。また、図４４，４５に示したようにレジスト残渣Ｒ１〜Ｒ６が残留すると、パーティクル発生の原因となり、歩留りの低下を招く。
【００１５】
（ｃ）図４１のイオンミリング工程で分離溝１２を形成する際に分離溝１０の底部で酸化シリコン膜がエッチングされるため、分離溝１０の深さＤがエッチング分だけ増大し、分離溝１０の段差が急峻となる。このため、図４２の工程でスパッタ法により酸化シリコン膜１３を形成すると、分離溝１０の開口端近傍で膜欠陥が生じやすく、図４３の工程でＡｌ層１４ｂを形成すると、Ａｌ層１４ｂと層部分４ａとが膜欠陥を介して短絡する不良を生ずることがある。なお、スパッタ法に比べて段差被覆性が良好なＣＶＤ（ケミカル・ベーパー・デポジション）法は、膜欠陥は生じないものの、４００℃程度の処理となり、ＴＭＲ素子が高温に弱いため、酸化シリコン膜１３の形成に適していない。
【００１６】
上記（ｂ）の問題点に対処する方法としては、酸又はアルカリ等の溶液により側壁堆積膜やレジスト残渣を除去する処理が考えられる。しかし、このような処理は、極めて薄いトンネルバリア層にダメージを与えたり、トンネルバリア層の上下の金属層をエッチングして形状悪化を招いたりするので、得策でない。また、レジスト変性成分を含む側壁堆積膜を有機溶媒等を用いて除去する処理では、人体や環境に有害な物質を使用しなければならず、有機廃液の処理のためにコスト上昇を招く。
【００１７】
上記（ｂ）の問題点に関してＴＭＲ素子のリーク電流を低減する方法としては、磁気トンネル接合積層を選択的イオンミリング処理によりパターニングしてＴＭＲ素子を形成する際に酸化性又は窒化性雰囲気中でイオンミリングを行なうことによりＴＭＲ素子の側壁に酸化物又は窒化物からなる絶縁層を形成するものが知られている（例えば、特開２００１−５２３１６号公報参照）。このようなイオンミリング処理を図４１の工程で採用した場合、エッチング終点の検出に困難を伴うという問題点がある。すなわち、図４１のイオンミリング処理では、エッチング終点検出法としてプラズマ発光測定法を用いることが多い。この方法を用いた場合、反強磁性層としてのＲｈ−Ｍｎ合金層４ａ，４ｂの構成原子に基づく発光を検出してイオンミリングを停止する。酸化性又は窒化性雰囲気中でイオンミリングを行なう場合、酸素又は窒素を含まない雰囲気中でイオンミリングを行なう場合に比べてエッチングレートが低下するため、単位時間当りの励起原子の発生量が減少し、発光検出に必要な信号強度が低下する。このため、エッチング終点の検出精度が低下し、アンダーエッチングによりＴＭＲ素子Ｔｂ，Ｔｃ間の短絡を招いたり、オーバーエッチングによりＴＭＲ素子Ｔａ，Ｔｂ間で接続抵抗の増大（更には断線）を招いたりする。その上、図４１の工程の前に分離溝１０を形成しておくと、図４１の工程においてＲｈ−Ｍｎ合金層４ａ，４ｂの露出面積が分離溝１０に相当する分だけ減少するため、発光検出に必要な信号強度は更に低下することになる。従って、エッチング終点の検出が一層困難となり、アンダーエッチング又はオーバーエッチングが一層発生しやすくなる。
【００１８】
上記（ｃ）の問題点に対処する方法としては、図４１対応のイオンミリング工程の後、図３９対応のイオンミリング工程を実施する方法が提案されている（例えば、本願と同一出願人の出願に係る特願２００１−２８８８０９号参照）。この方法によれば、分離溝１２を形成した後、分離溝１０を形成することになるので、分離溝１０の段差を低くすることができ、層間絶縁膜（酸化シリコン膜１３に対応）の膜欠陥に基づく配線の短絡不良を防止することができる。また、図４１対応のイオンミリング工程において分離溝１０がない分だけ発光検出に必要な信号強度を増大させることができる。
【００１９】
しかしながら、イオンミリングの選択マスクとしてレジスト層（レジスト層９ａ〜９ｅに対応）を用いるので、上記（ａ）及び（ｂ）と同様の問題点を免れない。例えば、上記（ｂ）の問題点に関しては、図４１対応のイオンミリング工程では、図４５に示すように分離溝１２の側壁に側壁堆積膜ＤＰ２が形成されたり、図４１対応のレジスト除去工程では、側壁堆積膜ＤＰ２やレジスト残渣Ｒ３〜Ｒ５が残留したりする。また、図３９対応のイオンミリング工程に先立って選択マスクとしてのレジスト層を形成する工程では、分離溝１２の側壁にレジスト等が付着して汚染を招くことがある。さらに、図３９対応のイオンミリング工程では、図４５に示すように分離溝１０の側壁に側壁堆積膜ＤＰ３が形成されたり、図３９対応のレジスト除去工程では、側壁堆積膜ＤＰ３やレジスト残渣Ｒ６が残留したり、分離溝１２の側壁において側壁堆積膜ＤＰ２がない個所にレジスト残渣が残留したりする。従って、トンネルバリア層６ａの上下の金属層間で電気的な短絡やリークが起こりやすい。
【００２０】
この発明の目的は、上記のような問題点を解決し、高い製造歩留りを得ることができる新規なＴＭＲ素子の製法を提供することにある。
【００２１】
この発明の他の目的は、ＴＭＲ素子又は他の回路素子のための配線設計の自由度を向上させた新規な磁気トンネル接合装置を提供することにある。
【００２２】
この発明の更に他の目的は、ＴＭＲ素子を覆う絶縁膜の平坦性又は安定性を向上させた新規な磁気トンネル接合装置を提供することにある。
【００２３】
【課題を解決するための手段】
この発明に係る第１のＴＭＲ素子の製法は、
基板の絶縁性の一主面に第１の導電材層を介して磁気トンネル接合積層を形成する工程であって、前記第１の導電材層の上に下から順に反強磁性層、第１の磁性層、トンネルバリア層及び第２の磁性層を重ねて前記磁気トンネル接合積層を形成するものと、
前記磁気トンネル接合積層を覆って第２の導電材層を形成する工程と、
前記磁気トンネル接合積層を所望の電極パターンに従って覆うように前記第２の導電材層を残存させるべく前記第２の導電材層に第１の選択エッチング処理を施すことにより前記第２の導電材層の残存部部分からなる第１のハードマスクを形成する工程と、
前記磁気トンネル接合積層に前記第１のハードマスクを選択マスクとする第２の選択エッチング処理を施すことにより前記電極パターンに従って前記磁気トンネル接合積層を残存させる工程と、
前記磁気トンネル接合積層の残存部を所望の素子パターンに従って覆うように前記第１のハードマスクを残存させるべく前記第１のハードマスクに第３の選択エッチング処理を施すことにより前記第１のハードマスクの残存部分からなる第２のハードマスクを形成する工程と、
前記磁気トンネル接合積層の残存部に前記第２のハードマスクを選択マスクとする第４の選択エッチング処理を施して前記磁気トンネル接合積層の残存部を前記反強磁性層に達するまでエッチングすることにより前記第１の磁性層、前記トンネルバリア層及び前記第２の磁性層の各々の残存部分からなる磁気トンネル接合部を形成すると共にこの磁気トンネル接合部の下に前記第１の導電材層及び前記反強磁性層の各々の残存部分からなる第１の電極層を残存させ、しかも前記第２のハードマスクを第２の電極層として残存させる工程と、
前記磁気トンネル接合部において前記トンネルバリア層の端部に前記第４の選択エッチング処理の際に堆積した堆積物を除去する工程と
を含むものである。
【００２４】
第１のＴＭＲ素子の製法によれば、第４の選択エッチング処理において選択マスクとして導電材からなる第２のハードマスクを用いるので、磁気トンネル接合部の側壁（特にトンネルバリア層の端部）に付着するエッチング生成物としての堆積物がレジスト変性成分等の有機物を含まない。このため、堆積物を除去する工程では、有機溶媒等を使用しなくても、堆積物を簡単に除去することができる。従って、磁気トンネル接合部の側壁においてトンネルバリア層の上下の金属層が堆積物等により接続されることがなくなり、電気的な短絡やリークを防止することができる。また、有機溶媒等を使用しなくてよいので、人体や環境に有害な物質の使用量が削減され、工程の簡素化及びコスト低減が可能となる。
【００２５】
その上、第１のハードマスクを形成するための第１の選択エッチング処理又は第２のハードマスクを形成するための第３の選択エッチング処理では、ハードマスク用導電材層（第２の導電材層）の導電材料として、第１，第２の磁性層及び第１の導電材層よりイオンミリングレート（エッチングレート）が遅いＷ（タングステン）等の材料を選定することができ、マスク用導電材層を薄くすることができる。このため、マスク用導電材層をパターニングする際に選択マスクとして用いるレジスト層を薄くすることができる。従って、微細パターンの形成が容易であると共にパターン倒れが起こりにくく、しかも角度ミリングでの加工時に影となる部分が少ないため加工精度が向上する。
【００２６】
第１のＴＭＲ素子の製法においては、第１の変形例として、次のような変更を加えてもよい。すなわち、磁気トンネル接合部を形成する工程では、磁気トンネル接合積層の残存部を第４の選択エッチング処理により第１の導電材層に達するまでエッチングすることにより反強磁性層、第１の磁性層、トンネルバリア層及び第２の磁性層の各々の残存部分からなる磁気トンネル接合部を形成すると共にこの磁気トンネル接合部の下に第１の導電材層の残存部分からなる第１の電極層を残存させる。このようにしても、第１のＴＭＲ素子の製法に関して前述したと同様の作用効果が得られる。
【００２７】
第１のＴＭＲ素子の製法において第１の変形例を採用した場合には、第２の変形例として、次のような変更を加えてもよい。すなわち、磁気トンネル接合積層を形成する工程では、第１の導電材層の上に下から順に第１の磁性層、トンネルバリア層、第２の磁性層及び反強磁性層を重ねて磁気トンネル接合積層を形成してもよい。この場合、他の工程は、第１のＴＭＲ素子の製法及び第１の変形例に関して前述したと同様に実行する。このようにすると、第１のＴＭＲ素子の製法に関して前述したと同様の作用効果が得られる。
【００２８】
この発明に係る第２のＴＭＲ素子の製法は、
基板の絶縁性の一主面に第１の導電材層を介して磁気トンネル接合積層を形成する工程であって、前記第１の導電材層の上に下から順に反強磁性層、第１の磁性層、トンネルバリア層及び第２の磁性層を重ねて前記磁気トンネル接合積層を形成するものと、
前記磁気トンネル接合積層を覆って第２の導電材層を形成する工程と、
前記磁気トンネル接合積層を所望の電極パターンに従って覆うように前記第２の導電材層を残存させるべく前記第２の導電材層に第１の選択エッチング処理を施すことにより前記第２の導電材層の残存部部分からなる第１のハードマスクを形成する工程と、
前記磁気トンネル接合積層に前記第１のハードマスクを選択マスクとする第２の選択エッチング処理を施すことにより前記電極パターンに従って前記磁気トンネル接合積層を残存させる工程と、
前記第１のハードマスクと前記磁気トンネル接合積層の残存部とを覆って第３の導電材層を形成する工程と、
前記磁気トンネル接合積層の残存部を所望の素子パターンに従って覆うように前記第１のハードマスク及び前記第３の導電材層を残存させるべく前記第１のハードマスク及び前記第３の導電材層に第３の選択エッチング処理を施すことにより前記第１のハードマスク及び前記第３の導電材層の各々の残存部分からなる第２のハードマスクを形成する工程と、
前記磁気トンネル接合積層の残存部に前記第２のハードマスクを選択マスクとする第４の選択エッチング処理を施して前記磁気トンネル接合積層の残存部を前記反強磁性層に達するまでエッチングすることにより前記第１の磁性層、前記トンネルバリア層及び前記第２の磁性層の各々の残存部分からなる磁気トンネル接合部を形成すると共にこの磁気トンネル接合部の下に前記第１の導電材層及び前記反強磁性層の各々の残存部分からなる第１の電極層を残存させ、しかも前記第２のハードマスクのうち少なくとも前記第１のハードマスクの残存部分を第２の電極層として残存させる工程と、
前記磁気トンネル接合部において前記トンネルバリア層の端部に前記第４の選択エッチング処理の際に堆積した堆積物を除去する工程と
を含むものである。
【００２９】
第２のＴＭＲ素子の製法は、第２のハードマスクを第１のハードマスクのみに基づいて形成するのではなく、第２のハードマスクを第１のハードマスクに第３の導電材層を重ねた積層に基づいて形成する点で第１のＴＭＲ素子の製法と異なるものである。第２のＴＭＲ素子の製法によれば、第１のＴＭＲ素子の製法に関して前述した作用効果に加えて次のような作用効果が得られる。すなわち、第１のハードマスクを第２の導電材層に基づいて形成すると共に第２のハードマスクを第１のハードマスクに第３の導電材層を重ねた積層に基づいて形成するので、第２の導電材層としては、第１のハードマスクを用いる第２の選択エッチング処理に最適な材料及び厚さを設定できると共に、第３の導電材層としては、第２のハードマスクを用いる第４の選択エッチング処理に最適な材料及び厚さを設定できる。特に、第２の導電材層については、第３の導電材層と共に第２のハードマスクを構成するので、厚さを薄く設定することができ、微細加工が容易となる。
【００３０】
第２のハードマスクを構成する第３の導電材層としては、第４の選択エッチング処理で消失するような厚さのものを用いてもよい。この場合、第２の電極層としては、第１のハードマスク（第２の導電材層）の残存部分が残される。また、第３の導電材層としては、第４の選択エッチング処理で消失しないような厚さのものを用いてもよい。この場合，第２の電極層としては、第１及び第２のハードマスクの各々の残存部分が残される。
【００３１】
第２のＴＭＲ素子の製法においては、前述した第１の変形例と同様の変更を加えてもよく、第１の変形例を採用した場合には、前述した第２の変形例と同様の変更を加えてもよい。このようにしても、第２のＴＭＲ素子の製法に関して前述したと同様の作用効果が得られる。
【００３２】
この発明に係る第３のＴＭＲ素子の製法は、
基板の絶縁性の一主面に第１の導電材層を介して磁気トンネル接合積層を形成する工程であって、前記第１の導電材層の上に下から順に反強磁性層、第１の磁性層、トンネルバリア層及び第２の磁性層を重ねて前記磁気トンネル接合積層を形成するものと、
前記磁気トンネル接合積層を覆って第２の導電材層を形成する工程と、
前記磁気トンネル接合積層を所望の素子パターンに従って覆うように前記第２の導電材層を残存させるべく前記第２の導電材層に第１の選択エッチング処理を施すことにより前記第２の導電材層の残存部部分からなる第１のハードマスクを形成する工程と、
前記磁気トンネル接合積層に前記第１のハードマスクを選択マスクとする第２の選択エッチング処理を施して前記磁気トンネル接合積層を前記反強磁性層に達するまでエッチングすることにより前記第１の磁性層、前記トンネルバリア層及び前記第２の磁性層の各々の残存部分からなる磁気トンネル接合部を形成する工程と、
前記第１のハードマスクと前記磁気トンネル接合部と前記反強磁性層の露呈部とを覆って第３の導電材層を形成する工程と、
前記第１のハードマスクと前記磁気トンネル接合部と前記反強磁性層の露呈部とを所望の電極パターンに従って覆うように前記第３の導電材層を残存させるべく前記第３の導電材層に第３の選択エッチング処理を施すことにより前記第３の導電材層の残存部分からなる第２のハードマスクを形成する工程と、
前記第１の導電材層と前記反強磁性層との積層に前記第２のハードマスクを選択マスクとする第４の選択エッチング処理を施すことにより該積層の残存部分からなる第１の電極層を前記磁気トンネル接合部の下に形成する工程と、
前記第１の電極層の形成中又は形成後に前記磁気トンネル接合部において前記トンネルバリア層の端部から前記第２のハードマスクを除去すると共に少なくとも前記第１のハードマスクを第２の電極層として残存させる工程と
を含むものである。
【００３３】
第３のＴＭＲ素子の製法によれば、第３の選択エッチング処理により第３の導電材層に基づいて第２のハードマスクを形成する際には、磁気トンネル接合部が第３の導電材層で覆われるため、磁気トンネル接合部の側壁にレジスト等が付着するのを防ぐことができる。また、第２のハードマスクを選択マスクとする第４の選択エッチング処理により第１の電極層を形成する際には、磁気トンネル接合部が第２のハードマスクで覆われるため、磁気トンネル接合部の側壁（特にトンネルバリア層の端部）に堆積物等が直接付着するのを防ぐことができる。さらに、第２のハードマスクは、第１の電極層の形成中又は形成後に磁気トンネル接合部の側壁（特にトンネルバリア層の端部）から除去される。従って、磁気トンネル接合部の側壁においてトンネルバリア層の上下の金属層が堆積物等により接続されることがなくなり、電気的な短絡やリークを防止することができる。なお、第２の選択エッチング処理の際に磁気トンネル接合部の側壁に堆積した堆積物は、第２の選択エッチング処理の後で除去してもよいが、残しておいても、第２のハードマスクを除去するのに伴って除去される。
【００３４】
第３のＴＭＲ素子の製法によれば、いずれも導電材からなる第１及び第２のハードマスクを用いるので、第１のＴＭＲ素子に関して前述したと同様に微細パターンの形成が容易であると共に加工精度が向上する。また、第２の導電材層に基づいて第１のハードマスクを形成すると共に第３の導電材層に基づいて第２のハードマスクを形成するので、第１及び第２のハードマスクについて材料や厚さを最適化することができ、微細加工が容易となる。
【００３５】
その上、第２の選択エッチング処理により磁気トンネル接合部を形成した後、第４の選択エッチング処理により磁気トンネル接合部の下に第１の電極層を形成するようにしたので、第１の導電材層の下地膜は、第４の選択エッチング処理時にのみエッチングされることになり、第１又は第２のＴＭＲ素子の製法に比べて電極層の端部での段差を低くすることができる。
【００３６】
第３のＴＭＲ素子の製法においては、第３の変形例として、次のような変更を加えてもよい。すなわち、磁気トンネル接合部を形成する工程では、磁気トンネル接合積層を第２の選択エッチング処理により第１の導電材層に達するまでエッチングすることにより磁気トンネル接合積層の残存部分からなる磁気トンネル接合部を形成する。この場合、第２のハードマスクは、第１のハードマスクと磁気トンネル接合部と第１の導電材層の露呈部とを覆うように形成し、第１の電極層を形成する工程では、第１の導電材層に第２のハードマスクを選択マスクとする第４の選択エッチング処理を施すことにより磁気トンネル接合部の下に第１の導電材層の残存部分からなる第１の電極層を残存させる。このようにしても、第３のＴＭＲ素子の製法に関して前述したと同様の作用効果が得られる。
【００３７】
第３のＴＭＲ素子の製法において第３の変形例を採用した場合には、第４の変形例として、次のような変更を加えてもよい。すなわち、磁気トンネル接合積層を形成する工程では、第１の導電材層の上に下から順に第１の磁性層、トンネルバリア層、第２の磁性層及び反強磁性層を重ねて磁気トンネル接合積層を形成してもよい。この場合、他の工程は、第３のＴＭＲ素子の製法及び第３の変形例に関して前述したと同様に実行する。このようにすると、第３のＴＭＲ素子の製法に関して前述したと同様の作用効果が得られる。
【００３８】
この発明に係る第１の磁気トンネル接合装置は、絶縁性の一主面を有する基板と、前記一主面に形成された磁気トンネル接合素子であって、前記一主面に下から順に第１の導電材層、反強磁性層、第１の磁性層、トンネルバリア層、第２の磁性層及び第２の導電材層を重ねるか又は前記一主面に下から順に第１の導電材層、第１の磁性層、トンネルバリア層、第２の磁性層、反強磁性層及び第２の導電材層を重ねて構成されたものと、前記一主面に形成され、前記磁気トンネル接合素子と同一の積層構成を有する積層構造体からなる配線層とを備え、前記配線層が、これを構成する第２の導電材層を前記磁気トンネル接合素子に電気接続して少なくとも前記第２の導電材層の面方向に電流を流す配線層として用いられるものである。
【００３９】
第１の磁気トンネル接合装置は、ＴＭＲ素子と配線層とが同一の積層構成であるため、この発明のＴＭＲ素子の製法により簡単に製作可能である。また、配線層は、ＴＭＲ素子のための配線層として使用されるので、配線設計の自由度が向上する。
【００４０】
第１の磁気トンネル接合装置にあっては、前記積層構造体においてトンネルバリア層を挟む２つの磁性層を短絡するように前記積層構造体の少なくとも側部を覆って導電層を形成してもよい。このようにすると、配線層においてトンネルバリア層の下側の磁性層及び導電材層を含む積層とトンネルバリア層の上側の磁性層及び導電材層を含む積層とが側部に形成した導電層により短絡されるため、低抵抗配線を実現することができる。
【００４１】
この発明に係る第２の磁気トンネル接合装置は、絶縁性の一主面を有する基板と、前記一主面に形成された磁気トンネル接合素子であって、前記一主面に下から順に第１の導電材層、反強磁性層、第１の磁性層、トンネルバリア層、第２の磁性層及び第２の導電材層を重ねるか又は前記一主面に下から順に第１の導電材層、第１の磁性層、トンネルバリア層、第２の磁性層、反強磁性層及び第２の導電材層を重ねて構成されたものと、前記一主面に形成され、前記磁気トンネル接合素子と同一の積層構成を有する補助積層と、前記磁気トンネル接合素子及び前記補助積層を覆って前記一主面に形成された絶縁膜とを備え、前記補助積層を、前記絶縁膜を平坦化するための平坦化層又は前記絶縁膜の剥離を防止するための剥離防止層として用いたものである。
【００４２】
第２の磁気トンネル接合装置は、ＴＭＲ素子と平坦化層又は剥離防止層とが同一の積層構成であるため、この発明のＴＭＲ素子の製法により簡単に製作可能である。また、平坦化層を設けると、絶縁膜の平坦化が可能になり、絶縁膜上に形成する配線層の平坦化を達成できる。さらに、剥離防止層を設けると、絶縁膜の剥離を防止可能となり、絶縁膜の安定性が向上する。
【００４３】
【発明の実施の形態】
図１〜９は、この発明の第１の実施形態に係るＴＭＲ素子を備えた磁気センサの製法を示すもので、各々の図に対応する工程（１）〜（９）を順次に説明する。
【００４４】
（１）例えばシリコンからなる半導体基板２０の表面に熱酸化法により酸化シリコンからなる絶縁膜２２を形成する。表面に絶縁膜２２を形成した半導体基板２０の代りに、ガラス又は石英等からなる絶縁性基板を用いてもよい。次に、絶縁膜２２の上には、スパッタ法によりＣｒからなる導電材層２４を１０〜３０ｎｍの厚さに形成する。導電材層２４としては、Ｔｉの単層又はＴｉ層にＣｕ層を重ねた積層等を用いてもよく、あるいはＷ，Ｔａ，Ａｕ，Ｍｏ等の導電性非磁性金属材料を用いてもよい。
【００４５】
次に、導電材層２４の上には、スパッタ法によりＰｔ−Ｍｎ合金からなる反強磁性層２６を３０〜５０ｎｍの厚さに形成する。反強磁性層２６としては、Ｒｈ−Ｍｎ合金、Ｆｅ−Ｍｎ合金等を用いてもよい。この後、反強磁性層２６の上には、スパッタ法によりＮｉ−Ｆｅ合金からなる強磁性層２８を１０〜３０ｎｍの厚さに形成する。強磁性層２８としては、Ｎｉ，Ｆｅ，Ｃｏのうちのいずれかの金属、Ｎｉ，Ｆｅ，Ｃｏのうちの２つ以上の金属の合金又は金属間化合物等を用いてもよく、あるいはＮｉ−Ｆｅ合金層２８の下にＣｏ層を敷くなどして積層構造のものを用いてもよい。
【００４６】
次に、強磁性層２８の上には、スパッタ法によりＡｌ層を１〜２ｎｍの厚さに形成する。そして、Ａｌ層に酸化処理を施すことによりアルミナ（酸化アルミニウム）からなるトンネルバリア層３０を形成する。トンネルバリア層３０としては、金属又は半導体を改変した酸化物（例えばＴｉＯｘ，ＳｉＯ２，ＭｇＯ，Ａｌ２Ｏ２＋ＳｉＯ２［サイアロン］）、窒化物（例えばＡｌＮ，Ｓｉ３Ｎ４）、酸化窒化物（例えばＡｌＮ＋Ａｌ２Ｏ３）等を用いてもよい。この後、トンネルバリア層３０の上には、スパッタ法によりＮｉ−Ｆｅ合金からなる強磁性層３２を２０〜１００ｎｍの厚さに形成する。強磁性層３２としては、強磁性層２８に関して前述したと同様の強磁性層を用いることができる。
【００４７】
次に、強磁性層３２の上には、スパッタ法又はＣＶＤ法により例えばＷ又はＴｉＷからなるハードマスク用導電材層３４を２００〜６００ｎｍ（好ましくは４００ｎｍ）の厚さに形成する。スパッタ法により導電材層３４を形成する場合、処理条件は、一例として、
Ａｒガス流量：１５〜１００ｓｃｃｍ（好ましくは３０ｓｃｃｍ）
圧力：１〜１０ｍＴｏｒｒ（好ましくは３ｍＴｏｒｒ）
ＲＦパワー：０．５〜２ｋＷ（好ましくは１．１５ｋＷ）
基板温度：８０〜２５０℃（好ましくは１５０℃）
とすることができる。また、ＣＶＤ法により導電材層３４を形成する場合、処理条件は、一例として、
ガス流量：ＷＦ６／Ｈ２／Ａｒ＝４０／４００／２２５０ｓｃｃｍ
圧力：０．５〜１０×１０６Ｔｏｒｒ（好ましくは１×１０６Ｔｏｒｒ）
基板温度：２５０〜４５０℃（好ましくは３００℃）
とすることができる。
【００４８】
次に、導電材層３４の上には、それぞれ図１３の２６Ａ，２６Ｂに示すような四辺形状の電極パターンを有するレジスト層３６ａ，３６ｂをホトリソグラフィ処理により形成する。このときのレジスト厚さは、２００〜８００ｎｍ（好ましくは４００ｎｍ）とすることができる。
【００４９】
（２）レジスト層３６ａ，３６ｂをマスクとする選択的イオンミリング処理又は選択的ドライエッチング処理により導電材層３４をパターニングしてハードマスク３４Ａ，３４Ｂを形成する。イオンミリング処理によりパターニングを行なう場合、処理条件は、一例として、
Ａｒ流量：４ｓｃｃｍ
圧力：２．０×１０−４Ｔｏｒｒ
角度：０〜３０度
パワー：５００Ｖ、１９０ｍＡ
ミリング時間：６．０〜６．５ｍｉｎ程度
とすることができる。また、ドライエッチング処理によりパターニングを行なう場合、処理条件は、一例として、
ガス流量：ＳＦ６／Ａｒ＝３０〜１４０／４０〜１４０ｓｃｃｍ（好ましくは１１０／９０ｓｃｃｍ）
圧力：２５０ｍＴｏｒｒ
ＲＦパワー：４５０Ｗ
とすることができる。
【００５０】
（３）ハードマスク３４Ａ，３４Ｂを形成した後は、レジスト層３６ａ，３６ｂを除去する。レジスト除去は、例えばＯ２プラズマによるアッシング処理を施した後、有機剥離液を用いた薬液処理を施すことにより行なうことができる。アッシング処理における処理条件は、一例として、
Ｏ２流量：１００ｓｃｃｍ
圧力：５０ｍＴｏｒｒ
ＲＦパワー：１５０Ｗ
とすることができる。レジスト除去法の他の例としては、アセトン超音波洗浄法等を用いてもよい。なお、独立のレジスト除去工程を設ける代りに、イオンミリング処理中に同時にレジスト層３６ａ，３６ｂを除去するようにしてもよい。
【００５１】
イオンミリング処理によりパターニングを行なった場合には、ハードマスク３４Ａ及びレジスト層３６ａの積層の側壁と、ハードマスク３４Ｂ及びレジスト層３６ｂの積層の側壁とにそれぞれ側壁堆積膜ＤＰ１０とＤＰ１１とがエッチング生成物として形成される。これらの堆積膜ＤＰ１０，ＤＰ１１は、レジスト変性成分（有機物）、層３２，３４の金属成分等を含むもので、上記のようなレジスト除去処理の後もハードマスク３４Ａ，３４Ｂの側壁に残り易い。しかし、ミリング時間が短いので、堆積物の量が少なく、堆積物除去のための追加処理を行なわなくても図３のイオンミリング工程で完全に除去することができる。なお、ドライエッチング処理によりパターニングを行なった場合には、側壁堆積膜の問題は殆どない。
【００５２】
次に、ハードマスク３４Ａ，３４Ｂをマスクとする選択的イオンミリング処理により層２４〜３２の積層に分離溝３８を絶縁膜２２に達するように形成することにより積層残存部Ｒａ，Ｒｂを得る。積層残存部Ｒａは、分離溝３８で囲まれた層２４〜３２の残存部分２４Ａ〜３２Ａの積層からなり、積層残存部Ｒｂは、分離溝３８で囲まれた層２４〜３２の残存部分２４Ｂ〜３２Ｂの積層からなる。
【００５３】
イオンミリング処理における処理条件は、一例として、
Ａｒ流量：４ｓｃｃｍ
圧力：２．０×１０−４Ｔｏｒｒ
角度：０〜６０度
パワー：５００Ｖ、１９０ｍＡ
とすることができる。なお、ハードマスク３４Ａ，３４Ｂは、図５の工程でハードマスク３４ａ〜３４ｃを形成するために必要であるので、残存させる。
【００５４】
図３のイオンミリング工程では、分離溝３８の側壁にエッチング生成物として側壁堆積膜ＤＰ１２，ＤＰ１３が形成される。堆積膜ＤＰ１２，ＤＰ１３は、層２４〜２８，３２，３４の金属成分等を含むもので、レジスト変性成分（有機物）を含まないため、有機溶媒なしで簡単に除去可能である。
【００５５】
（４）イオンミリング処理の後、側壁堆積膜ＤＰ１２，ＤＰ１３を除去するための薬液処理を行なう。この薬液処理としては、
（イ）希フッ酸（又はＢＨＦ）処理＋純水洗浄処理、
（ロ）アンモニア及び過酸化水素水処理＋純水洗浄処理、
（ハ）硫酸及び過酸化水素水処理＋純水洗浄処理
の３種類の処理のうち１種類の処理又は複数種類の組合せに係る処理を行なうことができる。このような処理は、短時間の処理であるため、積層残存部Ｒａ，Ｒｂの側壁のエッチング量は極くわずかであり、トンネルバリア層に対する実質的なダメージはない。
【００５６】
側壁堆積膜ＤＰ１２，ＤＰ１３を一層確実に除去したいときは、クリーニングミリング処理（角度をもたせた短時間のミリング処理）を追加してもよい。クリーニングミリング処理における処理条件は、一例として、
Ａｒ流量：４ｓｃｃｍ
圧力：２．０×１０−４Ｔｏｒｒ
角度：４５〜８０度（好ましくは６０度）
パワー：５００Ｖ、１９０ｍＡ
とすることができる。このようなミリング処理を追加することにより分離溝３８の側壁を一層清浄化することができ、側壁形状は、一層テーパー状となる。
【００５７】
側壁堆積膜ＤＰ１２，ＤＰ１３は、パーティクル発生等の問題がなければ残しておいてもよく、残しておいても図５，６のイオンミリング処理により除去されるので、上記したような薬液処理又はクリーニングミリング処理を省略することもできる。
【００５８】
次に、残存するハードマスク３４Ａの上にレジスト層４０ａ，４０ｂを形成すると共に、残存するハードマスク３４Ｂの上にレジスト層４０ｃを形成する。レジスト層４０ａ〜４０ｃは、それぞれ図１３のＴａ〜Ｔｃに示すように四辺形状の素子パターンを有するようにホトリソグラフィ処理により形成する。このときのレジスト厚さは、８０〜５００ｎｍ（好ましくは２５０ｎｍ）とすることができる。
【００５９】
（５）レジスト層４０ａ〜４０ｃをマスクとする選択的イオンミリング処理又は選択的ドライエッチング処理によりハードマスク３４Ａ,３４Ｂをパターニングしてハードマスク３４ａ〜３４ｃを形成する。ハードマスク３４ａ〜３４ｃは、それぞれレジスト層４０ａ〜４０ｃに対応したパターンを有するもので、ハードマスク３４ａ,３４ｂは、いずれもハードマスク３４Ａの残存部分からなり、ハードマスク３４ｃは、ハードマスク３４Ｂの残存部分からなる。
【００６０】
イオンミリング処理によりパターニングを行なう場合、処理条件は、図２のイオンミリング処理に関して前述したのと同様にすることができる。また、ドライエッチング処理によりパターニングを行なう場合、処理条件は、一例として、
ガス流量：ＣＨＦ３／ＣＦ４／Ａｒ＝３０／５／１００ｓｃｃｍ
圧力：２００ｍＴｏｒｒ
ＲＦパワー：７００Ｗ
とすることができる。
【００６１】
（６）イオンミリング処理又はドライエッチング処理の後、レジスト層４０ａ〜４０ｃを除去する。このときのレジスト除去処理は図２に関して前述したと同様にして行なうことができる。
【００６２】
図５のイオンミリング処理では、エッチング生成物として側壁堆積膜ＤＰ１５〜ＤＰ１９が形成される。堆積膜ＤＰ１５は、ハードマスク３４ａ及びレジスト層４０ａの積層の側壁を覆うもの、堆積膜ＤＰ１６は、ハードマスク３４ｂ及びレジスト層４０ｂの積層の側壁を覆うもの、堆積膜ＤＰ１７は、ハードマスク３４ｃ及びレジスト層４０ｃの積層の側壁を覆うもの、堆積膜ＤＰ１８，ＤＰ１９は、それぞれ積層残存部Ｒａ，Ｒｂの側壁を覆うものである。堆積膜ＤＰ１５〜ＤＰ１９は、前述した堆積膜ＤＰ１０，ＤＰ１１と同様のもので、上記したレジスト除去処理の後、ハードマスク３４ａ〜３４ｃの側壁や積層残存部Ｒａ，Ｒｂの側壁に残りやすい。
【００６３】
このような残存堆積膜を除去するため、前述した（イ）〜（ハ）のような薬液処理を施してもよい。しかし、残存堆積膜は、残しておいても図６のイオンミリング処理により除去されるので、かような薬液処理を省略することもできる。
【００６４】
次に、ハードマスク３４ａ〜３４ｃをマスクとする選択的イオンミリング処理により積層残存部Ｒａ，Ｒｂに分離溝４２を反強磁性層２６Ａ、２６Ｂに達するように形成することによりＴＭＲ素子Ｔａ〜Ｔｃを得る。このときのイオンミリング処理における処理条件は、図３のイオンミリング処理に関して前述したと同様にすることができる。
【００６５】
ＴＭＲ素子Ｔａは、分離溝３８で囲まれた層２４Ａ，２６Ａと、分離溝４２で囲まれた層２８Ａ〜３２Ａの部分２８ａ〜３２ａと、ハードマスク３４ａとの積層からなると共に、ＴＭＲ素子Ｔｂは、分離溝３８で囲まれた層２４Ａ，２６Ａと、分離溝４２で囲まれた層２８Ａ〜３２Ａの部分２８ｂ〜３２ｂと、ハードマスク３４ｂとの積層からなる。層２４Ａ，２６Ａの積層は、ＴＭＲ素子Ｔａの一方の電極層として用いられると共に、ハードマスク３４ａは、ＴＭＲ素子Ｔａの他方の電極層として用いられる。層２４Ａ，２６Ａの積層は、ＴＭＲ素子Ｔｂの一方の電極層として用いられると共に、ハードマスク３４ｂは、ＴＭＲ素子Ｔｂの他方の電極層として用いられる。ＴＭＲ素子Ｔａ，Ｔｂは、配線層（共通の電極層）としての層２４Ａ、２６Ａの積層により相互接続される。
【００６６】
ＴＭＲ素子Ｔｃは、分離溝３８で囲まれた層２４Ｂ，２６Ｂと、分離溝４２で囲まれた層２８Ｂ〜３２Ｂの部分２８ｃ〜３２ｃと、ハードマスク３４ｃとの積層からなる。層２４Ｂ，２６Ｂは、ＴＭＲ素子Ｔｃの一方の電極層として用いられると共に、ハードマスク３４ｃは、ＴＭＲ素子Ｔｃの他方の電極層として用いられる。
【００６７】
図６のイオンミリング工程では、分離溝４２の側壁にエッチング生成物として側壁堆積膜ＤＰ２１〜ＤＰ２３が形成されると共に、分離溝３８の側壁にエッチング生成物として側壁堆積膜ＤＰ２４，ＤＰ２５が形成される。堆積膜ＤＰ２１〜ＤＰ２５は、前述の堆積膜ＤＰ１２，ＤＰ１３と同様のもので、有機溶媒なしで簡単に除去可能である。
【００６８】
（７）イオンミリング処理の後、側壁堆積膜ＤＰ２１〜ＤＰ２５を除去するための薬液処理を行なう。この薬液処理としては、硫酸及び過酸化水素水処理＋純水洗浄処理を行なうことができる。この場合、トンネルバリア層３０ａ〜３０ｃにダメージを残さないため、フッ素やアルカリ（アンモニア等）を含まない薬液処理を行なうのが望ましい。また、必要に応じて図３の工程に関して前述したクリーニングミリング処理を施してもよい。このようにすると、ＴＭＲ素子Ｔａ〜Ｔｃの側壁は、一層清浄化されると共に、側壁形状は、一層デーパー状となる。上記のような側壁堆積膜除去処理の終了時において、３４ａ等の各ハードマスクの残存厚さは、電極層としての使用を考慮すると、５０〜３００ｎｍ程度とするのが望ましい。図１の工程では、このような残存厚さとなるように導電材層３４の厚さを設定することができる。
【００６９】
（８）基板上面には、ハードマスク３４ａ〜３４ｃ及び分離溝３８，４２を覆ってスパッタ法により酸化シリコンからなる層間絶縁膜４６を形成する。この後、選択的イオンミリング処理によりＴＭＲ素子Ｔａ〜Ｔｃの電極層３４ａ〜３４ｃにそれぞれ対応する接続孔４６ａ〜４６ｃを絶縁膜４６に形成する。
【００７０】
（９）絶縁膜４６の上には、接続孔４６ａ〜４６ｃを覆ってスパッタ法によりＡｌ等の配線用金属を被着すると共にその被着層を選択的イオンミリング処理（又は選択的ウエットエッチング処理）によりパターニングして配線層４８ａ，４８ｂを形成する。配線層４８ａは、接続孔４６ａを介してＴＭＲ素子Ｔａの電極層３４ａに接続され、配線層４８ｂは、接続孔４６ｂ，４６ｃを介してＴＭＲ素子Ｔｂ，Ｔｃの電極層３４ｂ，３４ｃを相互接続する。この結果、ＴＭＲ素子Ｔａ〜Ｔｃは、直列接続されたことになる。図１３は、ＴＭＲ素子Ｔａ〜Ｔｃの接続状況を示すもので、図９は、図１３のＸ−Ｘ’線断面に対応する。
【００７１】
上記した第１の実施形態の製法によれば、図２，５の工程では薄いレジスト層を用いて寸法精度よくハードマスクを形成できること、図３，６の工程ではハードマスクを用いて寸法精度よく積層残存部及びＴＭＲ素子を形成できること、図７の工程では側壁堆積膜を簡単に除去できるためトンネルバリア層の端部で電気的な短絡やリークが発生するのを防止できると共にパーティクルの発生を防止できることなどの理由により磁気センサの製造歩留りが向上する。
【００７２】
図９に示す磁気センサにおいて、ＴＭＲ素子Ｔａ〜Ｔｃの動作は同様であり、代表として素子Ｔａの動作を説明する。反強磁性層２６Ａは、強磁性層２８ａの磁化の向きを固定すべく作用するので、強磁性層２８ａは、磁化固定層となる。一方、強磁性層３２ａは、磁化の向きが自由であり、磁化自由層となる。
【００７３】
電極層２４Ａ，３４ａ間に一定の電流を流した状態において基板２０の平面内に外部磁界を印加すると、磁界の向きと強さに応じて強磁性層２８ａ，３２ａ間で磁化の相対角度が変化し、このような相対角度の変化に応じて電極層２４Ａ，３４ａ間の電気抵抗値が変化する。従って、このような電気抵抗値の変化に基づいて磁界検出を行なうことができる。
【００７４】
図１０〜１２は、上記した第１の実施形態の製法においてＴＭＲ素子形成処理の一部を流用して配線部にて配線を形成する工程を示すもので、図１〜９と同様の部分には同様の符号を付して詳細な説明を省略する。
【００７５】
図１０の工程では、基板２０の表面を覆う絶縁膜２２の上に図１の積層形成工程を流用して層２４〜３４の積層を形成した後、所望の配線パターンに対応するレジストマスクを用いると共に図２のイオンミリング処理又はドライエッチング処理を流用して導電材層３４をパターニングしてハードマスク３４ｓを形成する。そして、図３のレジスト除去処理を流用してレジストマスクを除去した後、ハードマスク３４ｓを用いると共に図３のイオンミリング処理を流用して層２４〜３２の積層をパターニングして配線層Ｔｓを形成する。配線層Ｔｓは、層２４〜３２の部分２４ｓ〜３２ｓとハードマスク３４ｓとの積層からなるもので、層Ｔｓの側壁には、前述の堆積膜ＤＰ１２，ＤＰ１３と同様の側壁堆積膜ＤＰ１４が形成される。
【００７６】
図１１の工程では、必要に応じて図４の堆積膜除去処理を流用して堆積膜ＤＰ１４を除去する。そして、図４のレジスト層形成処理を流用して配線層Ｔｓを覆うようにレジスト層４０ｓを絶縁膜２２の上に形成する。この後、図５のイオンミリング処理が行なわれる。このとき、配線層Ｔｓは、レジスト層４０ｓで覆われているため、全く変化がないが、層４０ｓの側壁には、前述の堆積膜ＤＰ１５〜ＤＰ１９と同様の側壁堆積膜ＤＰ２０が形成される。
【００７７】
図１２の工程では、図６のレジスト除去処理を流用してレジスト層４０ｓを除去した後、必要に応じて図６の薬液処理を流用して堆積膜ＤＰ２０を除去する。この後、図６のイオンミリング処理が行なわれる。このとき、配線層Ｔｓは、最上層がハードマスク３４ｓからなっているため、ハードマスク３４ｓが若干薄くなるものの、マスク３４ｓより下の構成層には殆ど変化がない。また、絶縁膜２２は、図６の場合と同程度に薄くされる。
【００７８】
図６のイオンミリング処理が行なわれると、配線層Ｔｓの側壁には、前述の堆積膜ＤＰ２１〜ＤＰ２５と同様の側壁堆積膜が形成される。このような堆積膜を図７の堆積膜除去処理を流用して除去すると共に、ハードマスク３４ｓを配線層Ｔｓの一部として残す。堆積膜除去処理の終了時において、ハードマスク３４ｓの残存厚さは、配線層としての使用を考慮すると、前述の３４ａ等の電極層と同様に５０〜３００ｎｍ程度とするのが望ましい。
【００７９】
図１２に示した配線層Ｔｓは、図９に示したＴＭＲ素子Ｔａ〜Ｔｃと同レベルの配線層として利用可能であり、例えばＴａ等のＴＭＲ素子のための配線層又は基板２０の表面に形成したトランジスタ等の回路素子のための配線層として使用することができる。
【００８０】
図１０〜１２の工程では、ＴＭＲ素子形成処理の一部を流用して層２４ｓ〜３４ｓの積層からなる配線層Ｔｓを形成したが、パターンを適宜変更するだけで図１０〜１２の工程と同様の処理により層２４ｓ〜３４ｓの積層からなる絶縁膜平坦化層又は絶縁膜剥離防止層を形成することもできる。絶縁膜平坦化層は、例えば図８の絶縁膜４６の平坦性を向上させるために絶縁膜４６の下に配置されるものであり、絶縁膜剥離防止層は、例えば絶縁膜４６の剥離を防止するために絶縁膜４６の下に配置されるものである。
【００８１】
図１４，１５は、上記した第１の実施形態の変形例を示すもので、図１〜９と同様の部分には同様の符号を付して詳細な説明を省略する。
【００８２】
図１４には、図１〜５に関して前述したと同様にして積層残存部Ｒａ，Ｒｂの上に導電材層からなるハードマスク３４ａ〜３４ｃを形成した後、図６に関して前述したと同様にしてレジスト除去処理及び堆積膜除去処理を基板上面に施した状態を示す。
【００８３】
図１５の工程は、図１４の工程の後、ハードマスク３４ａ〜３４ｃをマスクとする選択的イオンミリング処理を基板上面に施してＴＭＲ素子Ｔａ〜Ｔｃを得る工程である。この工程のイオンミリング処理は、分離溝４２を導電材層２４Ａ，２４Ｂに達するように深く形成する点で図６のイオンミリング処理とは異なる。イオンミリング処理の後は、図７に関して前述したと同様に分離溝３８，４２の側壁堆積膜（エッチング生成物）を除去するための堆積膜除去処理を行なう。
【００８４】
ＴＭＲ素子Ｔａは、分離溝３８で囲まれた導電材層２４Ａと、分離溝４２で囲まれた層２６Ａ〜３２Ａの部分２６ａ〜３２ａと、ハードマスク３４ａとの積層からなると共に、ＴＭＲ素子Ｔｂは、分離溝３８で囲まれた導電材層２４Ａと、分離溝４２で囲まれた層２６Ａ〜３２Ａの部分２６ｂ〜３２ｂと、ハードマスク３４ｂとの積層からなる。導電材層２４Ａは、ＴＭＲ素子Ｔａの一方の電極層として用いられると共に、ハードマスク３４ａは、ＴＭＲ素子Ｔａの他方の電極層として用いられる。導電材層２４Ａは、ＴＭＲ素子Ｔｂの一方の電極層として用いられると共に、ハードマスク３４ｂは、ＴＭＲ素子Ｔｂの他方の電極層として用いられる。ＴＭＲ素子Ｔａ，Ｔｂは、配線層（共通の電極層）としての導電材層２４Ａにより相互接続される。
【００８５】
ＴＭＲ素子Ｔｃは、分離溝３８で囲まれた導電材層２４Ｂと、分離溝４２で囲まれた層２６Ｂ〜３２Ｂの部分２６ｃ〜３２ｃと、ハードマスク３４ｃとの積層からなる。導電材層２４Ｂは、ＴＭＲ素子Ｔｃの一方の電極層として用いられると共に、ハードマスク３４ｃは、ＴＭＲ素子Ｔｃの他方の電極層として用いられる。
【００８６】
図１５の工程の後は、図８に関して前述したと同様に基板上面に層間絶縁膜４６を形成する。そして、図８に関して前述したと同様にして絶縁膜４６に接続孔４６ａ〜４６ｃを形成した後、図９に関して前述したと同様にして絶縁膜４６の上に配線層４８ａ，４８ｂを形成する。
【００８７】
図１４，１５の変形例に係る製法によれば、前述した第１の実施形態に係る製法と同様に磁気センサの製造歩留りが向上する。また、得られる磁気センサは、図９に示した磁気センサと同様に動作する。
【００８８】
図１６，１７は、図１〜９に関して前述した第１の実施形態の他の変形例を示すもので、図１〜９と同様の部分には同様の符号を付して詳細な説明を省略する。
【００８９】
図１６，１７の変形例では、図１に対応する工程において、絶縁膜２２の上に下から順に導電材層２４、強磁性層２８、トンネルバリア層３０、強磁性層３２、反強磁性層、導電材層３４を形成する。ここで、強磁性層３２と導電材層３４との間の反強磁性層は、前述した反強磁性層２６と同様のもので、強磁性層３２を磁化固定層とするためのものである。
【００９０】
図１６には、図１対応の工程で作成した積層に図１〜５に関して前述したと同様の処理を施して積層残存部Ｒａ，Ｒｂの上に導電材からなるハードマスク３４ａ〜３４ｃを形成した後、図６に関して前述したと同様にレジスト除去処理及び堆積膜除去処理を基板上面に施した状態を示す。この状態では、積層残存部Ｒａは、下から順に導電材層２４Ａ、強磁性層２８Ａ、トンネルバリア層３０Ａ、強磁性層３２Ａ及び反強磁性層３３Ａを重ねた積層からなり、反強磁性層３３Ａの上にハードマスク３４ａ，３４ｂが配置される。また、積層残存部Ｒｂは、下から順に導電材層２４Ｂ、強磁性層２８Ｂ、トンネルバリア層３０Ｂ、強磁性層３２Ｂ及び反強磁性層３３Ｂを重ねた積層からなり、反強磁性層３３Ｂの上にハードマスク３４ｃが配置される。
【００９１】
図１７の工程は、図１６の工程の後、ハードマスク３４ａ〜３４ｃをマスクとする選択的イオンミリング処理を基板上面に施してＴＭＲ素子Ｔａ〜Ｔｃを得る工程である。この工程のイオンミリング処理は、分離溝４２を導電材層２４Ａ，２４Ｂに達するように深く形成する点で図６のイオンミリング処理とは異なる。イオンミリング処理の後は、図７に関して前述したと同様に分離溝３８，４２の側壁堆積膜（エッチング生成物）を除去するための堆積膜除去処理を行なう。
【００９２】
ＴＭＲ素子Ｔａは、分離溝３８で囲まれた導電材層２４Ａと、分離溝４２で囲まれた層２８Ａ〜３３Ａの部分２８ａ〜３３ａと、ハードマスク３４ａとの積層からなると共に、ＴＭＲ素子Ｔｂは、分離溝３８で囲まれた導電材層２４Ａと、分離溝４２で囲まれた層２８Ａ〜３３Ａの部分２８ｂ〜３３ｂと、ハードマスク３４ｂとの積層からなる。導電材層２４Ａは、ＴＭＲ素子Ｔａの一方の電極層として用いられると共に、ハードマスク３４ａは、ＴＭＲ素子Ｔａの他方の電極層として用いられる。導電材層２４Ａは、ＴＭＲ素子Ｔｂの一方の電極層として用いられると共に、ハードマスク３４ｂは、ＴＭＲ素子Ｔｂの他方の電極層として用いられる。ＴＭＲ素子Ｔａ，Ｔｂは、配線層（共通の電極層）としての導電材層２４Ａにより相互接続される。
【００９３】
ＴＭＲ素子Ｔｃは、分離溝３８で囲まれた導電材層２４Ｂと、分離溝４２で囲まれた層２８Ｂ〜３３Ｂの部分２８ｃ〜３３ｃと、ハードマスク３４ｃとの積層からなる。導電材層２４Ｂは、ＴＭＲ素子Ｔｃの一方の電極層として用いられると共に、ハードマスク３４ｃは、ＴＭＲ素子Ｔｃの他方の電極層として用いられる。
【００９４】
図１７の工程の後は、図８に関して前述したと同様に基板上面に層間絶縁膜４６を形成する。そして、図８に関して前述したと同様にして絶縁膜４６に接続孔４６ａ〜４６ｃを形成した後、図９に関して前述したと同様にして絶縁膜４６の上に配線層４８ａ，４８ｂを形成する。
【００９５】
図１６，１７の変形例に係る製法によれば、前述した第１の実施形態に係る製法と同様に磁気センサの製造歩留りが向上する。また、得られる磁気センサは、図９に示した磁気センサと同様に動作する。
【００９６】
次に、図１８〜２４を参照してこの発明の第２の実施形態に係る磁気センサの製法を説明する。
【００９７】
図１８の工程では、図１に関して前述したと同様に絶縁膜２２で表面が覆われた基板２０を用意した後、絶縁膜２２の上に下から順に下磁性層５０、トンネルバリア層５２、上磁性層５４及び導電材層５６を積層状に形成する。トンネルバリア層５２は、図１に関して前述したトンネルバリア層３０と同様にして形成することができる。
【００９８】
下磁性層５０は、図１に関して前述したように下から順に導電材層２４、反強磁性層２６及び強磁性層２８を積層したものとすることができ、他の例としては、図１６に関して前述したように導電材層２４に強磁性層２８を重ねたものとしてもよい。
【００９９】
上磁性層５４は、図１に関して前述したように強磁性層３２により構成することができ、他の例としては、図１６に関して前述したように強磁性層３２に反強磁性層を重ねたものとしてもよい。
【０１００】
上磁性層５４の上には、例えばＷ又はＴｉＷからなる導電材層５６を形成する。導電材層５６は、図１に関して前述した導電材層３４と同様にしてスパッタ法又はＣＶＤ法等により形成することができ、膜厚は、１００〜４００ｎｍ（好ましくは２００ｎｍ）とすることができる。
【０１０１】
導電材層５６の上には、図１３の２６Ａに示すような四辺形状の電極パターンを有するレジスト層５８をホトリソグラフィ処理により形成する。このときのレジスト厚さは、１００〜７００ｎｍ（好ましくは３５０ｎｍ）とすることができる。
【０１０２】
図１９の工程では、レジスト層５８を選択マスクとするイオンミリング処理又はドライエッチング処理により導電材層５６をパターニングしてハードマスク５６Ａを形成する。ハードマスク５６Ａは、レジスト層５８に対応した導電材層５６の残存部分からなる。導電材層５６のパターニング処理をイオンミリング処理又はドライエッチング処理で行なう場合、処理条件は、図２に関して前述したと同様にすることができる。この後、図３に関して前述したと同様の方法によりレジスト層５８を除去し、ハードマスク５６Ａを残存させる。
【０１０３】
図２０の工程では、ハードマスク５６Ａを選択マスクとするイオンミリング処理により層５０〜５４の積層に分離溝５９を絶縁膜２２に達するように形成して積層残存部Ｒａを得る。積層残存部Ｒａは、分離溝５９で囲まれた層５０〜５４の残存部分５０Ａ〜５４Ａからなる。イオンミリング処理では、分離溝５９の側壁に側壁堆積膜ＤＰ３１が形成される。堆積膜ＤＰ３１は、ハードマスク５６Ａの金属成分、層５０、５４の金属成分等を含むが、レジスト変性成分（有機物）を含まない。
【０１０４】
堆積膜ＤＰ３１は、図４に関して前述した薬液処理等により簡単に除去可能である。しかし、堆積膜ＤＰ３１は、図２３のマスクパターニング処理や図２４のイオンミリング処理で除去されるので、残しておいてもよい。
【０１０５】
図２１の工程では、ハードマスク５６Ａと積層残存部Ｒａと分離溝５９とを覆って例えばＷ又はＴｉＷからなる導電材層６０をスパッタ法又はＣＶＤ法等により形成する。導電材層６０は、図１に関して前述した導電材層３４と同様にして形成することができ、膜厚は、１００〜４００ｎｍ（好ましくは２００ｎｍ）とすることができる。
【０１０６】
図２２の工程では、導電材層６０の上に図１３のＴａ，Ｔｂに示すような四辺形状の素子パターンを有するレジスト層６２ａ，６２ｂをホトリソグラフィ処理により形成する。このときのレジスト厚さは、８０〜５００ｎｍ（好ましくは３００ｎｍ）とすることができる。
【０１０７】
図２３の工程では、レジスト層６２ａ，６２ｂをマスクとするイオンミリング処理又はドライエッチング処理によりハードマスク５６Ａと導電材層６０との積層をパターニングしてハードマスク５６ａ，５６ｂ，６０ａ，６０ｂを形成する。ハードマスク５６ａ，５６ｂは、それぞれレジスト層６２ａ，６２ｂに対応したハードマスク５６Ａの第１、第２の残存部分からなると共に、ハードマスク６０ａ，６０ｂは、それぞれレジスト層６２ａ，６２ｂに対応した導電材層６０の第１，第２の残存部分からなる。ハードマスク５６Ａ及び導電材層６０の積層のパターニング処理をイオンミリング処理又はドライエッチング処理で行なう場合、処理条件は、図２に関して前述したと同様にすることができる。
【０１０８】
次に、図３に関して前述したと同様の方法によりレジスト層６２ａ，６２ｂを除去し、ハードマスク５６ａ，６０ａの積層とハードマスク５６ｂ，６０ｂの積層とを残存させる。このようなレジスト除去工程に加えて、希フッ酸処理＋純水洗浄処理等の堆積膜除去処理（トンネルバリア層に対してダメージを与えない処理）を施してもよい。
【０１０９】
図２４の工程では、ハードマスク５６ａ，６０ａの積層とハードマスク５６ｂ，６０ｂの積層とを選択マスクとするイオンミリング処理により積層残存部Ｒａに分離溝６４を層５０Ａ内の反強磁性層（又は導電材層）に達するように形成することによりＴＭＲ素子Ｔａ，Ｔｂを得る。ＴＭＲ素子Ｔａは、層５２Ａ，５４Ａの残存部分５２ａ、５４ａを含むと共に、ＴＭＲ素子Ｔｂは、層５２Ａ，５４Ａの残存部分５２ｂ、５４ｂを含み、層５０Ａは、ＴＭＲ素子Ｔａ，Ｔｂに共通に配置された状態となる。残存する下磁性層５０ＡによるＴＭＲ素子Ｔａ，Ｔｂの接続形態は、図１８の工程での下磁性層５０の構成と図２４の工程での分離溝６４の深さとに応じて３通りありうる。
【０１１０】
すなわち、図１８に示した下磁性層５０が図１に示したように下から順に導電材層２４、反強磁性層２６及び強磁性層２８を積層した構成である場合、図２４の工程で反強磁性層２６に達するように分離溝６４を形成したときは、下磁性層５０Ａは、図６に示したように層２４，２６の残存部分２４Ａ，２６Ａの積層からなり、この積層がＴＭＲ素子Ｔａ，Ｔｂを相互接続する形で残される。また、図２４の工程で導電材層２４に達するように分離溝６４を形成したときは、下磁性層５０Ａは、図１５に示したようにＴＭＲ素子Ｔａに関しては層２４，２６の残存部分２４Ａ，２６ａの積層からなると共にＴＭＲ素子Ｔｂに関しては層２４，２６の残存部分２４Ａ，２６ｂの積層からなり、導電材層２４ＡがＴＭＲ素子Ｔａ，Ｔｂを相互接続する形で残される。
【０１１１】
図１８に示した下磁性層５０が図１６に関して前述したように導電材層２４に強磁性層２８を重ねた構成である場合、図２４の工程で導電材層２４に達するように分離溝６４を形成したときは、下磁性層５０Ａは、図１７に示したようにＴＭＲ素子Ｔａに関しては層２４、２８の残存部分２４Ａ，２８ａの積層からなると共にＴＭＲ素子Ｔｂに関しては層２４、２８の残存部分２４Ａ，２８ｂの積層からなり、導電材層２４ＡがＴＭＲ素子Ｔａ，Ｔｂを相互接続する形で残される。
【０１１２】
図２４のイオンミリング工程では、分離溝５９，６４の側壁にエッチング生成物としての側壁堆積膜（図示せず）が形成される。これらの側壁堆積膜は、レジスト変性成分等の有機物を含んでいないので、簡単に除去可能である。側壁堆積膜は、５２ａ等のトンネルバリア層の上下の金属層間で電気的な短絡やリークが発生する原因となるものであり、除去する必要がある。そこで、図７に関して前述したと同様の方法により分離溝５９，６４の側壁（特にトンネルバリア層５２ａ，５２ｂの端部）から側壁堆積膜を除去する。ハードマスク６０ａ，６０ｂは、ハードマスク５６ａ，５６ｂと共に残しておいて電極層又は配線層の一部として使用してもよいが、イオンミリング処理中又はその後の除去処理により除去してもよい。ハードマスク６０ａ，６０ｂを除去したときは、ハードマスク５６ａ，５６ｂが電極層として残される。
【０１１３】
この後は、図８，９に関して前述したと同様にして層間絶縁膜の形成、接続孔の形成、配線層の形成等の処理を行なう。
【０１１４】
上記した第２の実施形態の製法によれば、図１９，２３の工程では薄いレジスト層を用いて寸法精度よくハードマスクを形成できること、図２０，２４の工程ではハードマスクを用いて寸法精度よく積層残存部及びＴＭＲ素子を形成できること、図２４の工程では側壁堆積膜を簡単に除去できるため５２ａ等のトンネルバリア層の上下の金属層間で電気的な短絡やリークを防げることなどの理由により磁気センサの製造歩留りが向上する。その上、ハードマスク５６Ａは、図２０のイオンミリング処理のために材料及び厚さを最適化できると共に、ハードマスク６０ａ，６０ｂは、図２４のイオンミリング処理のために材料及び厚さを最適化できる利点もある。
【０１１５】
図２５〜２７は、上記した第２の実施形態の製法においてＴＭＲ素子形成処理の一部を流用して配線部にて配線を形成する工程を示すもので、図１８〜２４と同様の部分には同様の符号を付して詳細な説明を省略する。
【０１１６】
図２５の工程では、図１８の成膜処理を流用して基板２０を覆う絶縁膜２２の上に下から順に下磁性層５０、トンネルバリア層５２、上磁性層５４及び導電材層５６を積層状に形成すると共に、図１８のホトリソグラフィ処理を流用して導電材層５６の上に所望の配線パターンに対応するレジスト層を形成する。そして、このレジスト層を選択マスクとして用いると共に図１９のイオンミリング処理（又はドライエッチング処理）を流用して導電材層５６をパターニングすることによりハードマスク５６ｓを形成する。この後、図１９のレジスト除去処理を流用してレジスト層を除去する。
【０１１７】
次に、ハードマスク５６ｓを選択マスクとして用いると共に図２０のイオンミリング処理を流用して層５０〜５４の積層をパターニングすることにより層５０，５２，５４の残存部５０ｓ，５２ｓ，５４ｓを含む積層残存部Ｒｓを得る。イオンミリング処理では、積層残存部Ｒｓの側壁に側壁堆積膜が形成される。必要に応じてこの側壁堆積膜を除去するための薬液処理を行なう。
【０１１８】
次に、図２１の成膜処理を流用して絶縁膜２２の上にハードマスク５６ｓ及び積層残存部Ｒｓを覆って導電材層６０を形成する。そして、図２２のホトリソグラフィ処理を流用して導電材層６０の上にハードマスク５６ｓと積層残存部Ｒｓの両側面とを覆うようにレジスト層６２ｓを形成する。
【０１１９】
図２６の工程では、レジスト層６２ｓを選択マスクとして用いると共に図２３のイオンミリング処理（又はドライエッチング処理）を流用して導電材層６０をパターニングすることによりハードマスク６０ｓを形成する。ハードマスク６０ｓは、ハードマスク５４ｓと積層残存部Ｒｓの両側面とを覆うように形成される。この後、図２３のレジスト除去処理を流用してレジスト層６２ｓを除去する。
【０１２０】
図２７の工程では、ハードマスク６０ｓを選択マスクとして図２４のイオンミリング処理を実行する。この処理は、ハードマスク６０ｓがハードマスク５６ｓと積層残存部Ｒｓの両側面とを覆った状態で残存するように行なう。この結果、積層残存部Ｒｓ及びハードマスク５６ｓ，６０ｓの積層からなる配線層Ｔｓが得られる。この配線層Ｔｓでは、トンネルバリア層５２ｓを挟む下磁性層５０ｓ及び上磁性層５４ｓが積層残存部Ｒｓの両側部でハードマスク６０ｓにより短絡されているため、短絡なしの場合に比べて配線抵抗が低減される。
【０１２１】
図２７に示した配線層Ｔｓは、図２４に示したＴＭＲ素子Ｔａ，Ｔｂと同レベルの配線層として利用可能であり、例えばＴａ等のＴＭＲ素子のための配線層又は基板２０の表面に形成したトランジスタ等の回路素子のための配線層として使用することができる。
【０１２２】
図２５〜２７の工程では、ＴＭＲ素子形成処理の一部を流用して層５０ｓ〜５４ｓ及びハードマスク５６ｓ，６０ｓの積層からなる配線層Ｔｓを形成したが、パターンを適宜変更するだけで図２５〜２７の工程と同様の処理により層５０ｓ〜５４ｓ及びハードマスク５６ｓ，６０ｓの積層からなる絶縁膜平坦化層又は絶縁膜剥離防止層を形成することもできる。
【０１２３】
図２８〜３３は、この発明の第３の実施形態に係る磁気センサの製法を示すもので、図１８〜２４と同様の部分には同様の符号を付して詳細な説明を省略する。
【０１２４】
図２８の工程では、図１８に関して前述したと同様にして基板２０の絶縁膜２２の上に下から順に下磁性層５０、トンネルバリア層５２、上磁性層５４及び導電材層５６を積層状に形成する。
【０１２５】
導電材層５６の上には、それぞれ図１３のＴａ，Ｔｂに示すような四辺形状の素子パターンを有するレジスト層７０ａ，７０ｂをホトリソグラフィ処理により形成する。このときのレジスト厚さは、１００〜７００ｎｍ（好ましくは３５０ｎｍ）とすることができる。
【０１２６】
図２９の工程では、レジスト層７０ａ，７０ｂを選択マスクとするイオンミリング処理又はドライエッチング処理により導電材層５６をパターニングしてハードマスク５６ａ，５６ｂを形成する。ハードマスク５６ａ，５６ｂは、それぞれレジスト層７０ａ，７０ｂに対応した導電材層５６の第１，第２の残存部分からなる。導電材層５６のパターニング処理をイオンミリング処理又はドライエッチング処理で行なう場合、処理条件は、図２に関して前述したと同様にすることができる。この後、図３に関して前述したと同様の方法によりレジスト層７０ａ，７０ｂを除去し、ハードマスク５６ａ，５６ｂを残存させる。
【０１２７】
図３０の工程では、ハードマスク５６ａ，５６ｂを選択マスクとするイオンミリング処理により層５０〜５４の積層に分離溝７２を層５０内の反強磁性層（又は導電材層）に達するように形成することにより磁気トンネル接合部ＡＴａ，ＡＴｂを得る。磁気トンネル接合部ＡＴａは、層５２，５４の残存部５２ａ，５４ａを含むと共に、磁気トンネル接合部ＡＴｂは、層５２，５４の残存部５２ｂ，５４ｂを含み、層５０は、磁気トンネル接合部ＡＴａ，ＡＴｂに共通に配置された状態となる。イオンミリング処理における処理条件は、図３に関して前述したと同様にすることができる。また、イオンミリング処理において、エッチング終点の検出法としては、プラズマ発光測定法を用い、下磁性層５０の構成原子に基づく発光を検出してイオンミリングを停止する。下磁性層５０として発光検出の対象になるのは、反強磁性層又は導電材層である。
【０１２８】
すなわち、下磁性層５０が図１に示したように下から順に導電材層２４、反強磁性層２６及び強磁性層２８を積層した構成である場合、図３０のイオンミリング処理により反強磁性層２６に達するようにミリングを行なうのであれば反強磁性層２６が発光検出の対象となり、図３０のイオンミリング処理により導電材層２４に達するようにミリングを行なうのであれば導電材層２４が発光検出の対象となる。また、下磁性層５０が図１６に関して前述したように導電材層２４に強磁性層２８を重ねた構成である場合、図３０のイオンミリング処理では導電材層２４に達するようにミリングを行なうので、導電材層２４が発光検出の対象となる。いずれの場合にも、反強磁性層２６又は導電材層２４の露出面積が大きいため、発光検出に十分な信号強度が得られ、エッチング終点を高精度で検出可能である。
【０１２９】
図３０のイオンミリング工程では、分離溝７２の側壁にエッチング生成物としての側壁堆積膜（図示せず）が形成される。側壁堆積膜は、ハードマスク５６ａ，５６ｂの金属成分、層５０，５４の金属成分等を含むが、レジスト変性成分（有機物）を含まないので、容易に除去可能である。
【０１３０】
次に、図４に関して前述したように薬液処理を基板上面に施すことにより側壁堆積膜を分離溝７２の側壁（特にトンネルバリア層５２ａ，５２ｂの端部）から除去する。この後、必要に応じて図４に関して前述したようなクリーニングミリング処理を追加してもよい。この処理により一層の清浄化が可能になると共に側壁形状は一層テーパー状となる。図３０の工程で側壁堆積膜等のエッチング生成物を除去したので、５２ａ等のトンネルバリア層の上下の金属層間で電気的な短絡やリークが発生するのを防止することができる。
【０１３１】
図３１の工程では、磁気トンネル接合部ＡＴａ，ＡＴｂと分離溝７２とを覆って例えばＷ又はＴｉＷからなる導電材層７４をスパッタ法又はＣＶＤ法等により形成する。導電材層７４は、図３に関して前述した導電材層３４と同様にして形成することができ、膜厚は、１００〜４００ｎｍ（好ましくは２００ｎｍ）とすることができる。
【０１３２】
次に、導電材層７４の上に図１３の２６Ａに示すように四辺形状の電極パターンを有するレジスト層７６をホトリソグラフィ処理により形成する。レジスト層７６は、磁気トンネル接合部ＡＴａ，ＡＴｂを覆うように形成する。このときのレジスト厚さは、８０〜５００ｎｍ（好ましくは３００ｎｍ）とすることができる。
【０１３３】
図３２の工程では、レジスト層７６を選択マスクとするイオンミリング処理又はドライエッチング処理により導電材層７４をパターニングしてハードマスク７４Ａを形成する。導電材層７４のパターニング処理は、図２に関して前述した導電材層３４のパターニング処理と同様にして行なうことができる。
【０１３４】
図３２の工程では、図２に関して前述したと同様の方法によりレジスト層７６を除去し、ハードマスク７４Ａを残存させる。このようなレジスト除去工程に加えて、希フッ酸処理＋純水洗浄処理等の堆積膜除去処理（トンネルバリア層に対してダメージを与えない処理）を施してもよい。このようにすると、レジスト除去面を一層清浄化することができる。
【０１３５】
図３３の工程では、ハードマスク７４Ａを選択マスクとするイオンミリング処理により下磁性層５０に分離溝７８を絶縁膜２２に達するように形成すると共に、ハードマスク７４Ａを除去する。ハードマスク７４Ａは、図３３のイオンミリング処理で除去されるように予め厚さを設定しておくことができる。イオンミリング処理の結果、下磁性層５０の一部５０Ａが分離溝７８で取囲まれた形で残存する。残存する下磁性層５０ＡによるＴＭＲ素子Ｔａ，Ｔｂの接続形態は、図２８の工程での下磁性層５０の構成と図３０の工程での分離溝７２の深さとに応じて３通りありうるが、各々の接続形態の詳細については図２４の工程に関連して図６、図１５及び図１７を参照して前述したと同様である。
【０１３６】
図３３のイオンミリング工程では、分離溝７２，７８の側壁にエッチング生成物としての側壁堆積膜（図示せず）が形成される。これらの側壁堆積膜は、レジスト変性成分等の有機物の含んでいないので、簡単に除去可能である。側壁堆積膜は、５２ａ等のトンネルバリア層の上下の金属層間で電気的な短絡やリークが発生する原因となるものであり、除去する必要がある。そこで、図７に関して前述したと同様の方法により分離溝７２，７８の側壁（特にトンネルバリア層５２ａ，５２ｂの端部）から側壁堆積膜を除去する。
【０１３７】
この後は、図８，９に関して前述したと同様にして層間絶縁膜の形成、接続孔の形成、配線層の形成等の処理を行なう。
【０１３８】
上記した第３の実施形態の製法によれば、図２９，３２の工程では薄いレジスト層を用いて寸法精度よくハードマスクを形成できること、図３０，３３の工程ではハードマスクを用いて寸法精度よく磁気トンネル接合部及びＴＭＲ素子を形成できること、図３１の工程では磁気トンネル接合部ＡＴａ，ＡＴｂの側壁が導電材層７４で覆われているためレジスト汚染を免れること、図３３の工程では側壁堆積膜を簡単に除去できるため５２ａ等のトンネルバリア層の上下の金属層間で電気的な短絡やリークを防げることなどの理由により磁気センサの製造歩留りが向上する。その上、図３３を図７，２４と対比すれば明らかなように、絶縁膜２２が削られるのは図３３のイオンミリング処理時のみであるため、電極層５０Ａの端部の段差Ｄが低く、図４２に関して前述したような層間絶縁膜の欠陥に基づく配線の短絡不良を防止できる利点もある。
【０１３９】
図３４〜３６は、上記した第３の実施形態の製法においてＴＭＲ素子形成処理の一部を流用して配線部にて配線を形成する工程を示すもので、図２８〜３３と同様の部分には同様の符号を付して詳細な説明を省略する。
【０１４０】
図３４の工程では、図２８の成膜処理を流用して基板２０を覆う絶縁膜２２の上に下から順に下磁性層５０、トンネルバリア層５２、上磁性層５４及び導電材層５６を積層状に形成すると共に、図２８のホトリソグラフィ処理を流用して導電材層５６の上に所望の配線パターンに対応するレジスト層を形成する。そして、このレジスト層を選択マスクとして用いると共に図２９のイオンミリング処理（又はドライエッチング処理）を流用して導電材層５６をパターニングすることによりハードマスク５６ｓを形成する。この後、図２９のレジスト除去処理を流用してレジスト層を除去する。
【０１４１】
次に、ハードマスク５６ｓを選択マスクとして用いると共に図３０のイオンミリング処理を流用して層５０〜５４の積層を層５０内の反強磁性層（又は導電材層）に達するまでミリングすることにより層５２，５４の残存部５２ｓ，５４ｓを含む磁気トンネル接合部ＡＴｓを得る。イオンミリング処理では、磁気トンネル接合部ＡＴｓの側壁に側壁堆積膜が形成される。必要に応じてこの側壁堆積膜を除去するための薬液処理を行なう。
【０１４２】
次に、図３１の成膜処理を流用して下磁性層５０の上にハードマスク５６ｓ及び磁気トンネル接合部ＡＴｓを覆って導電材層７４を形成する。そして、図３１のホトリソグラフィ処理を流用して導電材層７４の上にハードマスク５６ｓと磁気トンネル接合部ＡＴｓの両側面とを覆うようにレジスト層７６ｓを形成する。
【０１４３】
図３５の工程では、レジスト層７６ｓを選択マスクとして用いると共に図３２のイオンミリング処理（又はドライエッチング処理）を流用して導電材層７４をパターニングすることによりハードマスク７４ｓを形成する。ハードマスク７４ｓは、ハードマスク５４ｓと磁気トンネル接合部ＡＴｓの両側面とを覆うように形成される。この後、図３２のレジスト除去処理を流用してレジスト層７６ｓを除去する。
【０１４４】
図３６の工程では、ハードマスク７４ｓを選択マスクとして図３３のイオンミリング処理を実行することにより下磁性層５０の一部５０ｓをハードマスク７４ｓに対応するパターンで残存させる。この処理は、ハードマスク７４ｓがハードマスク５６ｓと磁気トンネル接合部ＡＴｓの両側面とを覆った状態で残存するように行なう。この結果、磁気トンネル接合部ＡＴｓ及びハードマスク５６ｓ，７４ｓの積層からなる配線層Ｔｓが得られる。この配線層Ｔｓでは、トンネルバリア層５２ｓを挟む下磁性層５０ｓ及び上磁性層５４ｓが磁気トンネル接合部ＡＴｓの両側部でハードマスク７４ｓにより短絡されているため、短絡なしの場合に比べて配線抵抗が低減される。
【０１４５】
なお、図３３，３６に示すようにＴＭＲ素子部ではハードマスク７４Ａを除去し且つ配線部ではハードマスク７４ｓを残存させるためには、（イ）図３１、３４に示すように導電材層７４をＴＭＲ素子部に比べて配線部で予め厚くしておく方法、あるいは（ロ）図３１，３４の段階では導電材層７４の厚さをＴＭＲ素子部及び配線部のいずれにおいても１回のイオンミリング処理では残存する程度に厚くしておき、図３３，３６の工程では配線部をマスクした状態において１回目のイオンミリング処理で残存したハードマスク７４Ａを２回目のイオンミリング処理で除去する方法などを採用することができる。
【０１４６】
図３６に示した配線層Ｔｓは、図３３に示したＴＭＲ素子Ｔａ，Ｔｂと同レベルの配線層として利用可能であり、例えばＴａ等のＴＭＲ素子のための配線層又は基板２０の表面に形成したトランジスタ等の回路素子のための配線層として使用することができる。
【０１４７】
図３４〜３６の工程では、ＴＭＲ素子形成処理の一部を流用して層５０ｓ〜５４ｓ及びハードマスク５６ｓ，７４ｓの積層からなる配線層Ｔｓを形成したが、パターンを適宜変更するだけで図３４〜３６の工程と同様の処理により層５０ｓ〜５４ｓ及びハードマスク５６ｓ，７４ｓの積層からなる絶縁膜平坦化層又は絶縁膜剥離防止層を形成することもできる。
【０１４８】
上記した説明では、ハードマスク用の導電材料として、Ｗ，ＴｉＷを例示したが、この他にも種々の導電材料を使用可能である。イオンミリング装置において、ミリングレートは、イオン源のガスの種類（一般にＡｒ等の希ガスであるが、Ｏ２，Ｃｌ２，ＳＦ６，ＣＦ４等を用いることもある）、イオンエネルギー強度、イオンビームの密度、被加工物へのイオンビームの入射角度、被加工物の組成、結晶性、結晶方位、成膜方法等により大きく変化し、ミリング装置の運転状態（運転時間、メンテナンス状態、改修／改造状態）等によっても若干変化する。そこで、発明者は、ある一定条件の下で基準材料ＳｉＯ２のミリングレートを１００としてこれに種々の導電材料のミリングレートを比較すると共に種々の導電材料の比抵抗を評価することにより使用可能な導電材料を求めて次のＡ〜Ｄグループに分類した。
【０１４９】
Ａグループは、Ｗ，ＷＳｉＸ（ｘ＝１〜３），Ｔｉ，ＴｉＷ，ＴｉＳｉＸ（ｘ＝１〜３），Ｖを含む。
【０１５０】
このグループの材料は、ミリングレートが小さく、比抵抗も小さい。膜厚を薄くしてもミリングにより削られ難く、また配線としても低抵抗であるため微細化に有利である。酸化に強く、上層に層間絶縁膜を形成しても安定である。揮発性（蒸気圧の低い）化合物が形成されやすいので、ドライエッチングによるパターニングが可能であり、成膜法としてもスパッタ法に限らずＣＶＤ法が使える。なお、Ａグループ中の材料の任意の組合せに係る合金も十分に利用可能と考えられる。
【０１５１】
Ｂグループは、Ｍｏ，ＭｏＳｉＸ（ｘ＝１〜３），Ｔａ，ＴａＳｉＸ（ｘ＝１〜３），Ｚｒ，ＺｒＳｉＸ（ｘ＝１〜３），Ｓｉ，Ａｌ（結晶性・配向性やドーパントによる）を含む。このグループの材料は、ミリングレートがＳｉＯ２やＮｉ−Ｆｅ合金とほぼ同じレベルであり、比抵抗が小さい（但し、Ｚｒの比抵抗は、４０μΩｃｍと大きい）。ある程度ミリングにより削られ難いので、膜厚をそこそこ薄くできる。また、配線としても低抵抗であるため微細化に有利である。酸化にも強く、上層に層間絶縁膜を形成しても安定である。揮発性（蒸気圧の低い）化合物が形成されやすく、ドライエッチングによるパターニングが可能である。
【０１５２】
Ｂ’グループは、Ｆｅ，Ｃｒ，ＣｒＳｉＸ（ｘ＝１〜３），Ｃｏ，ＣｏＳｉＸ（ｘ＝１〜３），Ｎｉ，ＮｉＳｉＸ（ｘ＝１〜３），Ｎｂ，Ｏｓ，Ｒｅ，Ｉｒを含む。このグループの材料は、ミリングレートがＳｉＯ２やＮｉ−Ｆｅ合金とほぼ同じレベルであり、比抵抗が小さい。ある程度ミリングにより削られ難いので、膜厚をそこそこ薄くできる。また、配線としても低抵抗であるため微細化に有利である。白金族は酸化にも強く、上層に層間絶縁膜を形成しても安定である。単独元素又は他の磁性金属との合金で強磁性を示すものが多く、ＴＭＲ素子の特性の妨げにならないよう配慮する必要がある。
【０１５３】
Ｃグループは、Ｃｕ，Ｒｕ，Ｈｆ，Ｐｔ，Ｒｈ，Ｍｎを含む。このグループの材料は、ミリングレートが大きいので、ミリングマスク性が劣るが、比抵抗が小さい（但し、Ｍｎの比抵抗は、２５８μΩｃｍと大きい）。ミリングにより削られやすいので、膜厚を厚くする必要がある。配線としては低抵抗である。第２の実施形態で用いたハードマスク６０ａ，６０ｂ又は第３の実施形態で用いたハードマスク７４Ａとしては、使いやすい面もある。
【０１５４】
Ｄグループは、Ｙ，Ｐｄ，Ａｕ，Ｓｎ，Ａｇ，Ｐｂを含む。このグループの材料は、ミリングレートがＳｉＯ２の３倍と大きいが、比抵抗が小さい（但し、Ｙの比抵抗は、５３μΩｃｍと大きい）。ミリングにより削られやすいので、膜厚を厚くする必要がある。配線としては低抵抗である。Ｃグループの材料と同様にハードマスク６０ａ，６０ｂ又は７４Ａとしては使いやすい面もある。
【０１５５】
上記したＡ〜Ｄグループのうちからハードマスクの導電材料として好ましい材料を選択すると、Ａ，Ｂ，Ｂ’グループの材料及びＣグループのＣｕ，Ｐｔ，Ｍｎを挙げることができる。Ｃグループ中の他の材料及びＤグループの材料は、ハードマスク６０ａ，６０ｂ又は７４Ａの材料として使用可能である。
【０１５６】
図３７は、この発明に係る磁気センサを備えたＬＳＩチップを示すものである。ＬＳＩチップＬＣは、例えばシリコンからなるＰ型の半導体基板８０を備えており、基板８０の一方の主面には、酸化シリコンからなるフィールド絶縁膜８２が選択酸化法により形成されている。
【０１５７】
基板８０の一主面において、絶縁膜８２の素子孔内には、ＭＯＳ型トランジスタが形成されており、８４は、該トランジスタのＮ＋型ドレイン領域である。絶縁膜８２及びＭＯＳ型トランジスタを覆って層間絶縁膜８６が形成されており、この絶縁膜８６には、ドレイン領域８４の一部に対応した第１の接続孔が形成されている。絶縁膜８６の上には、第１の接続孔を介してドレイン領域８４に接続されるように配線層８８が形成されている。
【０１５８】
絶縁膜８６の上には、配線層８８を覆って層間絶縁膜９０が形成されており、この絶縁膜９０には、配線層８８の一部に対応した第２の接続孔が形成されている。絶縁膜９０の上には、第２の接続孔を介して配線層８８に接続されるように下磁性層５０ｃが形成されている。絶縁膜９０の上には、下磁性層５０ｋ，５０Ａ，５０ｓも形成されている。下磁性層５０ｃ，５０ｋ，５０Ａ，５０ｓは、いずれも図１に関して前述したように下から順に導電材層２４、反強磁性層２６及び強磁性層２８を積層したもの又は図１６に関して前述したように導電材層２４に強磁性層２８を重ねたものである。
【０１５９】
ＴＭＲ素子Ｔａ，Ｔｂは、図２４に関して前述したように下磁性層５０Ａの上にトンネルバリア層５２ａ，５２ｂをそれぞれ介して上磁性層５４ａ，５４ｂを配置すると共に上磁性層５４ａ，５４ｂの上にそれぞれ電極層（ハードマスク）５６ａ，５６ｂを配置したものである。ＴＭＲ素子Ｔｃは、下磁性層５０ｃの上にトンネルバリア層５２ｃを介して上磁性層５４ｃを配置すると共に上磁性層５４ｃの上に電極層（ハードマスク）５６ｃを配置したものである。ＴＭＲ素子Ｔｂ及びＴｃの間に配置された絶縁膜平坦化層Ｔｋは、下磁性層５０ｋの上にトンネルバリア層５２ｋを介して上磁性層５４ｋを配置すると共に上磁性層５４ｋの上に導電材層（ハードマスク）５６ｋを配置したものである。配線層Ｔｓは、上磁性層５０ｓの上にトンネルバリア層５２ｓを介して上磁性層５４ｓを配置すると共に上磁性層５４ｓの上に導電材層（ハードマスク）５６ｓを配置したものである。上磁性層５４ａ，５４ｂ，５４ｃ，５４ｋ，５４ｓは、いずれも図１に関して前述したように強磁性層３２により構成したもの又は図１６に関して前述したように強磁性層３２に反強磁性層を重ねたものである。
【０１６０】
絶縁膜９０の上には、絶縁膜平坦化層Ｔｋと実質的に同一の積層構成を有する絶縁膜剥離防止層（図示せず）を、例えばＭＯＳ型トランジスタ回路配置領域又はＴＭＲ素子配置領域を取囲むように配置してもよい。ＴＭＲ素子Ｔａ〜Ｔｃ、配線層Ｔｓ、絶縁膜平坦化層Ｔｋ及び絶縁膜剥離防止層は、前述した第１〜第３の実施形態（変形例も含む）のいずれかに係る製法により製作することができる。
【０１６１】
絶縁膜９０の上には、ＴＭＲ素子Ｔａ〜Ｔｃ、配線層Ｔｓ、絶縁膜平坦化層Ｔｋ等を覆って層間絶縁膜９２が形成されており、絶縁膜９２には、電極層５６ｃ，５６ｂ，５６ａにそれぞれ対応した第３，第４，第５の接続孔が形成されると共に、導電材層５６ｓの一端近傍の第１の部分及び他端近傍の第２の部分にそれぞれ対応した第６及び第７の接続孔が形成されている。
【０１６２】
絶縁膜９２の上には、第３及び第４の接続孔を介して電極層５６ｃ及び５６ｂを相互接続するように配線層９４が形成されると共に、第４及び第５の接続孔を介して電極層５６ａ及び導電材層５６ｓの第１の部分を相互接続するように配線層９６が形成されている。絶縁膜９２の上には、第７の接続孔を介して導電材層５６ｓの第２の部分に接続されるようにボンディング電極層９８が形成されており、電極層９８は、その下の配線層Ｔｓの一部と共にボンディングパッドを構成する。電極層９８には、ボンディングワイヤが接続される。なお、絶縁膜９２の上には、配線層９４，９６を覆い且つ電極層９８を露呈するように保護絶縁膜が形成されるが、図示を省略した。
【０１６３】
配線層Ｔｓは、上磁性層５４ｓの上に導電材層（ハードマスク）５６ｓを配置した第１の配線路と、導電材層を含む下磁性層５０ｓからなる第２の配線路とを有し、第１及び第２の配線路は、トンネルバリア層５２ｓにより電気的に分離されている。第１及び第２の配線路は、いずれも導電材層を含んでいるので、低抵抗配線を実現可能である。第１の配線路は、例えばＴＭＲ素子Ｔａの電極層５６ａと同一のレベルの配線であるため、絶縁膜９２を平坦化することにより配線層９６を平坦化すると共に接続孔を浅くして接続孔の加工や埋込みを容易にすることができる。第２の配線路は、例えば線８８ａで示すように配線層８８に接続することにより基板８０内の回路素子のための配線として使用可能である。また、図２５〜２７又は図３４〜３６に関して前述したように第１及び第２の配線路を配線層Ｔｓの両側部に形成した導電層により短絡させることにより第１又は第２の配線路を単独で使用する場合に比べて配線抵抗を約半分に低減可能である。従って、配線層Ｔｓを設けることで集積回路における配線設計の自由度が向上する。
【０１６４】
絶縁膜平坦化層ＴｋをＴＭＲ素子Ｔｂ及びＴｃの間の空間に配置すると、絶縁膜９２の平坦化が容易となり、配線層９４を平坦状に延長させることができる。また、前述したように絶縁膜剥離防止層を設けると、絶縁膜９２の剥離を防止することができると共にＬＳＩチップの内部への水分浸入を抑制することができる。
【０１６５】
図３７の構成において、ＴＭＲ素子Ｔａ〜Ｔｃ、配線層Ｔｓ、絶縁膜平坦化層Ｔｋ及び絶縁膜剥離防止層は、配線層８８と同じ配線レベル（絶縁膜８６の上）に設けてもよく、あるいは図示した配置位置より上の任意の配線レベルに設けてもよい。
【０１６６】
なお、この発明は、上記したような磁気センサに限らず、他の磁気センサ、磁気メモリ、磁気ヘッド等のＴＭＲ素子応用製品（磁気トンネル接合装置）の製造にも適用することができる。
【０１６７】
【発明の効果】
以上のように、この発明によれば、磁気トンネル接合積層の残存部に導電材からなるハードマスクを選択マスクとする選択エッチング処理を施して磁気トンネル接合部及び電極層を形成した後、磁気トンネル接合部においてトンネルバリア層の端部に選択エッチング処理の際に堆積した堆積物を除去したり、導電材からなるハードマスクを選択マスクとする選択エッチング処理により磁気トンネル接合部の下に電極層を形成した後、磁気トンネル接合部においてトンネルバリア層の端部からハードマスクを除去したりするので、トンネルバリア層の上下の金属層間に電気的な短絡やリークが発生するのを防止でき、ＴＭＲ素子の製造歩留りが向上すると共にＴＭＲ素子の特性劣化を防止できる効果が得られる。また、この発明の製法では、酸化性又は窒化性雰囲気中でイオンミリング処理を行なう必要がないので、エッチング終点の検出精度が低下しない利点もある。
【０１６８】
その上、導電材からなるハードマスクを選択マスクとする選択エッチング処理では、堆積物（エッチング生成物）がレジスト変性成分等の有機物を含まないので、磁気トンネル接合部の側壁に付着した堆積物を有機溶媒等を用いずに簡単に除去することができ、コスト低減が可能になる効果も得られる。また、微細なパターンの形成が容易であると共に加工精度が高い利点もある。
【０１６９】
さらに、ＴＭＲ素子形成処理の一部を流用してＴＭＲ素子と積層構成が同一の配線層、絶縁膜平坦化層又は絶縁膜剥離防止層を形成するので、低コストで配線設計の自由度向上、絶縁膜の平坦性又は安定性の向上等を達成できる効果が得られる。
【図面の簡単な説明】
【図１】 この発明の第１の実施形態に係る磁気センサの製法における積層形成工程及びレジスト層形成工程を示す基板断面図である。
【図２】 図１の工程に続くマスク形成工程を示す基板断面図である。
【図３】 図２の工程に続くレジスト除去工程及びイオンミリング工程を示す基板断面図である。
【図４】 図３の工程に続く側壁堆積膜除去工程及びレジスト層形成工程を示す基板断面図である。
【図５】 図４の工程に続くマスク形成工程を示す基板断面図である。
【図６】 図５の工程に続くレジスト除去工程及びイオンミリング工程を示す基板断面図である。
【図７】 図６の工程に続く側壁堆積膜除去工程を示す基板断面図である。
【図８】 図７の工程に続く絶縁膜形成工程及び接続孔形成工程を示す基板断面図である。
【図９】 図８の工程に続く配線形成工程を示す基板断面図である。
【図１０】 配線部における図１〜３対応の配線層形成工程を示す基板断面図である。
【図１１】 配線部における図４，５対応の側壁堆積膜除去工程、レジスト層形成工程及びイオンミリング工程を示す基板断面図である。
【図１２】 配線部における図６，７対応のレジスト除去工程、イオンミリング工程及び側壁堆積膜除去工程を示す基板断面図である。
【図１３】 ＴＭＲ素子の接続状況を示す上面図である。
【図１４】 第１の実施形態に関する第１の変形例におけるマスク形成工程を示す基板断面図である。
【図１５】 図１４の工程に続くイオンミリング工程及び側壁堆積膜除去工程を示す基板断面図である。
【図１６】 第１の実施形態に関する第２の変形例におけるマスク形成工程を示す基板断面図である。
【図１７】 図１６の工程に続くイオンミリング工程及び側壁堆積膜除去工程を示す基板断面図である。
【図１８】 この発明の第２の実施形態に係る磁気センサの製法における積層形成工程及びレジスト層形成工程を示す基板断面図である。
【図１９】 図１８の工程に続くマスク形成工程を示す基板断面図である。
【図２０】 図１９の工程に続くイオンミリング工程を示す基板断面図である。
【図２１】 図２０の工程に続く側壁堆積膜除去工程及び導電材層形成工程を示す基板断面図である。
【図２２】 図２１の工程に続くレジスト層形成工程を示す基板断面図である。
【図２３】 図２２の工程に続くマスク形成工程を示す基板断面図である。
【図２４】 図２３の工程に続くイオンミリング工程及び側壁堆積膜除去工程を示す基板断面図である。
【図２５】 配線部における図１８〜２２対応の工程を示す基板断面図である。
【図２６】 配線部における図２３対応の工程を示す基板断面図である。
【図２７】 配線部における図２４対応の工程を示す基板断面図である。
【図２８】 この発明の第３の実施形態に係る磁気センサの製法における積層形成工程及びレジスト層形成工程を示す基板断面図である。
【図２９】 図２８の工程に続くマスク形成工程を示す基板断面図である。
【図３０】 図２９の工程に続くイオンミリング工程及び側壁堆積膜除去工程を示す基板断面図である。
【図３１】 図３０の工程に続くレジスト層形成工程を示す基板断面図である。
【図３２】 図３１の工程に続くマスク形成工程を示す基板断面図である。
【図３３】 図３２の工程に続くイオンミリング工程及び側壁堆積膜除去工程を示す基板断面図である。
【図３４】 配線部における図２８〜３１対応の工程を示す基板断面図である。
【図３５】 配線部における図３２対応の工程を示す基板断面図である。
【図３６】 配線部における図３３対応の工程を示す基板断面図である。
【図３７】 この発明に係る磁気センサを備えたＬＳＩチップを示す断面図である。
【図３８】 従来の磁気センサの製法における積層形成工程及びレジスト層形成工程を示す基板断面図である。
【図３９】 図３８の工程に続くイオンミリング工程及びレジスト除去工程を示す基板断面図である。
【図４０】 図３９の工程に続くレジスト層形成工程を示す基板断面図である。
【図４１】 図４０の工程に続くイオンミリング工程及びレジスト除去工程を示す基板断面図である。
【図４２】 図４１の工程に続く絶縁膜形成工程及び接続孔形成工程を示す基板断面図である。
【図４３】 図４２の工程に続く配線形成工程を示す基板断面図である。
【図４４】 図３９のイオンミリング工程における側壁堆積膜の形成状況を示す基板断面図である。
【図４５】 図４１のイオンミリング工程における側壁堆積膜の形成状況を示す基板断面図である。
【符号の説明】
２０，８０：半導体基板、２２，４６，８２，８６，９０，９２：絶縁膜、２４，３４，５６，６０，７４：導電材層、２６，３３Ａ，３３Ｂ：反強磁性層、２８，３２：強磁性層、３０，５２：トンネルバリア層、３６ａ，３６ｂ，４０ａ〜４０ｃ，４０ｓ，５８，６２ａ，６２ｂ，６２ｓ，７０ａ，７０ｂ，７６，７６ｓ：レジスト層、３８，４２，５９，６４，７２，７８：分離溝、３４Ａ，３４Ｂ，３４ａ〜３４ｃ，３４ｓ，５６Ａ，５６ａ，５６ｂ，５６ｓ，６０ａ，６０ｂ，６０ｓ，７４Ａ，７４ｓ：ハードマスク、４６ａ〜４６ｃ：接続孔、４８ａ，４８ｂ，８８，９４，９６，Ｔｓ：配線層、５０：下磁性層、５４：上磁性層、８４：ドレイン領域、９８：ボンディング電極層、ＤＰ１０〜ＤＰ２５，ＤＰ３１：側壁堆積膜、Ｒａ，Ｒｂ，Ｒｓ：積層残存部、Ｔａ〜Ｔｃ：ＴＭＲ素子、ＡＴａ，ＡＴｂ，ＡＴｓ：磁気トンネル接合部、ＬＣ：ＬＳＩチップ、Ｔｋ：絶縁膜平坦化層。
Claims (9)
- 基板の絶縁性の一主面に第１の導電材層を介して磁気トンネル接合積層を形成する工程であって、前記第１の導電材層の上に下から順に反強磁性層、第１の磁性層、トンネルバリア層及び第２の磁性層を重ねて前記磁気トンネル接合積層を形成するものと、
前記磁気トンネル接合積層を覆って第２の導電材層を形成する工程と、
前記磁気トンネル接合積層を所望の電極パターンに従って覆うように前記第２の導電材層を残存させるべく前記第２の導電材層に第１の選択エッチング処理を施すことにより前記第２の導電材層の残存部部分からなる第１のハードマスクを形成する工程と、
前記磁気トンネル接合積層に前記第１のハードマスクを選択マスクとする第２の選択エッチング処理を施すことにより前記電極パターンに従って前記磁気トンネル接合積層を残存させる工程と、
前記磁気トンネル接合積層の残存部を所望の素子パターンに従って覆うように前記第１のハードマスクを残存させるべく前記第１のハードマスクに第３の選択エッチング処理を施すことにより前記第１のハードマスクの残存部分からなる第２のハードマスクを形成する工程と、
前記磁気トンネル接合積層の残存部に前記第２のハードマスクを選択マスクとする第４の選択エッチング処理を施して前記磁気トンネル接合積層の残存部を前記反強磁性層に達するまでエッチングすることにより前記第１の磁性層、前記トンネルバリア層及び前記第２の磁性層の各々の残存部分からなる磁気トンネル接合部を形成すると共にこの磁気トンネル接合部の下に前記第１の導電材層及び前記反強磁性層の各々の残存部分からなる第１の電極層を残存させ、しかも前記第２のハードマスクを第２の電極層として残存させる工程と、
前記磁気トンネル接合部において前記トンネルバリア層の端部に前記第４の選択エッチング処理の際に堆積した堆積物を除去する工程と
を含む磁気トンネル接合素子の製法。 - 基板の絶縁性の一主面に第１の導電材層を介して磁気トンネル接合積層を形成する工程であって、前記第１の導電材層の上に下から順に反強磁性層、第１の磁性層、トンネルバリア層及び第２の磁性層を重ねるか又は前記第１の導電材層の上に下から順に第１の磁性層、トンネルバリア層、第２の磁性層及び反強磁性層を重ねて前記磁気トンネル接合積層を形成するものと、
前記磁気トンネル接合積層を覆って第２の導電材層を形成する工程と、
前記磁気トンネル接合積層を所望の電極パターンに従って覆うように前記第２の導電材層を残存させるべく前記第２の導電材層に第１の選択エッチング処理を施すことにより前記第２の導電材層の残存部部分からなる第１のハードマスクを形成する工程と、
前記磁気トンネル接合積層に前記第１のハードマスクを選択マスクとする第２の選択エッチング処理を施すことにより前記電極パターンに従って前記磁気トンネル接合積層を残存させる工程と、
前記磁気トンネル接合積層の残存部を所望の素子パターンに従って覆うように前記第１のハードマスクを残存させるべく前記第１のハードマスクに第３の選択エッチング処理を施すことにより前記第１のハードマスクの残存部分からなる第２のハードマスクを形成する工程と、
前記磁気トンネル接合積層の残存部に前記第２のハードマスクを選択マスクとする第４の選択エッチング処理を施して前記磁気トンネル接合積層の残存部を前記第１の導電材層に達するまでエッチングすることにより前記反強磁性層、前記第１の磁性層、前記トンネルバリア層及び前記第２の磁性層の各々の残存部分又は前記第１の磁性層、前記トンネルバリア層、前記第２の磁性層及び前記反強磁性層の各々の残存部分からなる磁気トンネル接合部を形成すると共にこの磁気トンネル接合部の下に前記第１の導電材層の残存部分からなる第１の電極層を残存させ、しかも前記第２のハードマスクを第２の電極層として残存させる工程と、前記磁気トンネル接合部において前記トンネルバリア層の端部に前記第４の選択エッチング処理の際に堆積した堆積物を除去する工程と
を含む磁気トンネル接合素子の製法。 - 基板の絶縁性の一主面に第１の導電材層を介して磁気トンネル接合積層を形成する工程であって、前記第１の導電材層の上に下から順に反強磁性層、第１の磁性層、トンネルバリア層及び第２の磁性層を重ねて前記磁気トンネル接合積層を形成するものと、
前記磁気トンネル接合積層を覆って第２の導電材層を形成する工程と、
前記磁気トンネル接合積層を所望の電極パターンに従って覆うように前記第２の導電材層を残存させるべく前記第２の導電材層に第１の選択エッチング処理を施すことにより前記第２の導電材層の残存部部分からなる第１のハードマスクを形成する工程と、
前記磁気トンネル接合積層に前記第１のハードマスクを選択マスクとする第２の選択エッチング処理を施すことにより前記電極パターンに従って前記磁気トンネル接合積層を残存させる工程と、
前記第１のハードマスクと前記磁気トンネル接合積層の残存部とを覆って第３の導電材層を形成する工程と、
前記磁気トンネル接合積層の残存部を所望の素子パターンに従って覆うように前記第１のハードマスク及び前記第３の導電材層を残存させるべく前記第１のハードマスク及び前記第３の導電材層に第３の選択エッチング処理を施すことにより前記第１のハードマスク及び前記第３の導電材層の各々の残存部分からなる第２のハードマスクを形成する工程と、
前記磁気トンネル接合積層の残存部に前記第２のハードマスクを選択マスクとする第４の選択エッチング処理を施して前記磁気トンネル接合積層の残存部を前記反強磁性層に達するまでエッチングすることにより前記第１の磁性層、前記トンネルバリア層及び前記第２の磁性層の各々の残存部分からなる磁気トンネル接合部を形成すると共にこの磁気トンネル接合部の下に前記第１の導電材層及び前記反強磁性層の各々の残存部分からなる第１の電極層を残存させ、しかも前記第２のハードマスクのうち少なくとも前記第１のハードマスクの残存部分を第２の電極層として残存させる工程と、
前記磁気トンネル接合部において前記トンネルバリア層の端部に前記第４の選択エッチング処理の際に堆積した堆積物を除去する工程と
を含む磁気トンネル接合素子の製法。 - 基板の絶縁性の一主面に第１の導電材層を介して磁気トンネル接合積層を形成する工程であって、前記第１の導電材層の上に下から順に反強磁性層、第１の磁性層、トンネルバリア層及び第２の磁性層を重ねるか又は前記第１の導電材層の上に下から順に第１の磁性層、トンネルバリア層、第２の磁性層及び反強磁性層を重ねて前記磁気トンネル接合積層を形成するものと、
前記磁気トンネル接合積層を覆って第２の導電材層を形成する工程と、
前記磁気トンネル接合積層を所望の電極パターンに従って覆うように前記第２の導電材層を残存させるべく前記第２の導電材層に第１の選択エッチング処理を施すことにより前記第２の導電材層の残存部部分からなる第１のハードマスクを形成する工程と、
前記磁気トンネル接合積層に前記第１のハードマスクを選択マスクとする第２の選択エッチング処理を施すことにより前記電極パターンに従って前記磁気トンネル接合積層を残存させる工程と、
前記第１のハードマスクと前記磁気トンネル接合積層の残存部とを覆って第３の導電材層を形成する工程と、
前記磁気トンネル接合積層の残存部を所望の素子パターンに従って覆うように前記第１のハードマスク及び前記第３の導電材層を残存させるべく前記第１のハードマスク及び前記第３の導電材層に第３の選択エッチング処理を施すことにより前記第１のハードマスク及び前記第３の導電材層の各々の残存部分からなる第２のハードマスクを形成する工程と、
前記磁気トンネル接合積層の残存部に前記第２のハードマスクを選択マスクとする第４の選択エッチング処理を施して前記磁気トンネル接合積層の残存部を前記第１の導電材層に達するまでエッチングすることにより前記反強磁性層、前記第１の磁性層、前記トンネルバリア層及び前記第２の磁性層の各々の残存部分又は前記第１の磁性層、前記トンネルバリア層、前記第２の磁性層及び前記反強磁性層の各々の残存部分からなる磁気トンネル接合部を形成すると共にこの磁気トンネル接合部の下に前記第１の導電材層の残存部分からなる第１の電極層を残存させ、しかも前記第２のハードマスクのうち少なくとも前記第１のハードマスクの残存部分を第２の電極層として残存させる工程と、
前記磁気トンネル接合部において前記トンネルバリア層の端部に前記第４の選択エッチング処理の際に堆積した堆積物を除去する工程と
を含む磁気トンネル接合素子の製法。 - 基板の絶縁性の一主面に第１の導電材層を介して磁気トンネル接合積層を形成する工程であって、前記第１の導電材層の上に下から順に反強磁性層、第１の磁性層、トンネルバリア層及び第２の磁性層を重ねて前記磁気トンネル接合積層を形成するものと、
前記磁気トンネル接合積層を覆って第２の導電材層を形成する工程と、
前記磁気トンネル接合積層を所望の素子パターンに従って覆うように前記第２の導電材層を残存させるべく前記第２の導電材層に第１の選択エッチング処理を施すことにより前記第２の導電材層の残存部部分からなる第１のハードマスクを形成する工程と、
前記磁気トンネル接合積層に前記第１のハードマスクを選択マスクとする第２の選択エッチング処理を施して前記磁気トンネル接合積層を前記反強磁性層に達するまでエッチングすることにより前記第１の磁性層、前記トンネルバリア層及び前記第２の磁性層の各々の残存部分からなる磁気トンネル接合部を形成する工程と、
前記第１のハードマスクと前記磁気トンネル接合部と前記反強磁性層の露呈部とを覆って第３の導電材層を形成する工程と、
前記第１のハードマスクと前記磁気トンネル接合部と前記反強磁性層の露呈部とを所望の電極パターンに従って覆うように前記第３の導電材層を残存させるべく前記第３の導電材層に第３の選択エッチング処理を施すことにより前記第３の導電材層の残存部分からなる第２のハードマスクを形成する工程と、
前記第１の導電材層と前記反強磁性層との積層に前記第２のハードマスクを選択マスクとする第４の選択エッチング処理を施すことにより該積層の残存部分からなる第１の電極層を前記磁気トンネル接合部の下に形成する工程と、
前記第１の電極層の形成中又は形成後に前記磁気トンネル接合部において前記トンネルバリア層の端部から前記第２のハードマスクを除去すると共に少なくとも前記第１のハードマスクを第２の電極層として残存させる工程と
を含む磁気トンネル接合素子の製法。 - 基板の絶縁性の一主面に第１の導電材層を介して磁気トンネル接合積層を形成する工程であって、前記第１の導電材層の上に下から順に反強磁性層、第１の磁性層、トンネルバリア層及び第２の磁性層を重ねるか又は前記第１の導電材層の上に下から順に第１の磁性層、トンネルバリア層、第２の磁性層及び反強磁性層を重ねて前記磁気トンネル接合積層を形成するものと、
前記磁気トンネル接合積層を覆って第２の導電材層を形成する工程と、
前記磁気トンネル接合積層を所望の素子パターンに従って覆うように前記第２の導電材層を残存させるべく前記第２の導電材層に第１の選択エッチング処理を施すことにより前記第２の導電材層の残存部部分からなる第１のハードマスクを形成する工程と、
前記磁気トンネル接合積層に前記第１のハードマスクを選択マスクとする第２の選択エッチング処理を施して前記磁気トンネル接合積層を前記第１の導電材層に達するまでエッチングすることにより前記磁気トンネル接合積層の残存部分からなる磁気トンネル接合部を形成する工程と、
前記第１のハードマスクと前記磁気トンネル接合部と前記第１の導電材層の露呈部とを覆って第３の導電材層を形成する工程と、
前記第１のハードマスクと前記磁気トンネル接合部と前記第１の導電材層の露呈部とを所望の電極パターンに従って覆うように前記第３の導電材層を残存させるべく前記第３の導電材層に第３の選択エッチング処理を施すことにより前記第３の導電材層の残存部分からなる第２のハードマスクを形成する工程と、
前記第１の導電材層に前記第２のハードマスクを選択マスクとする第４の選択エッチング処理を施すことにより前記第１の導電材層の残存部分からなる第１の電極層を前記磁気トンネル接合部の下に形成する工程と、
前記第１の電極層の形成中又は形成後に前記磁気トンネル接合部において前記トンネルバリア層の端部から前記第２のハードマスクを除去すると共に少なくとも前記第１のハードマスクを第２の電極層として残存させる工程と
を含む磁気トンネル接合素子の製法。 - 絶縁性の一主面を有する基板と、
前記一主面に形成された磁気トンネル接合素子であって、前記一主面に下から順に第１の導電材層、反強磁性層、第１の磁性層、トンネルバリア層、第２の磁性層及び第２の導電材層を重ねるか又は前記一主面に下から順に第１の導電材層、第１の磁性層、トンネルバリア層、第２の磁性層、反強磁性層及び第２の導電材層を重ねて構成されたものと、
前記一主面に形成され、前記磁気トンネル接合素子と同一の積層構成を有する積層構造体からなる配線層とを備え、
前記配線層が、これを構成する第２の導電材層を前記磁気トンネル接合素子に電気接続して少なくとも前記第２の導電材層の面方向に電流を流す配線層として用いられる磁気トンネル接合装置。 - 前記積層構造体においてトンネルバリア層を挟む２つの磁性層を短絡するように前記積層構造体の少なくとも側部を覆って形成された導電層を更に備えた請求項７記載の磁気トンネル接合装置。
- 絶縁性の一主面を有する基板と、
前記一主面に形成された磁気トンネル接合素子であって、前記一主面に下から順に第１の導電材層、反強磁性層、第１の磁性層、トンネルバリア層、第２の磁性層及び第２の導電材層を重ねるか又は前記一主面に下から順に第１の導電材層、第１の磁性層、トンネルバリア層、第２の磁性層、反強磁性層及び第２の導電材層を重ねて構成されたものと、
前記一主面に形成され、前記磁気トンネル接合素子と同一の積層構成を有する補助積層と、
前記磁気トンネル接合素子及び前記補助積層を覆って前記一主面に形成された絶縁膜とを備え、
前記補助積層を、前記絶縁膜を平坦化するための平坦化層又は前記絶縁膜の剥離を防止するための剥離防止層として用いた磁気トンネル接合装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002101449A JP3918612B2 (ja) | 2002-04-03 | 2002-04-03 | 磁気トンネル接合素子の製法と磁気トンネル接合装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002101449A JP3918612B2 (ja) | 2002-04-03 | 2002-04-03 | 磁気トンネル接合素子の製法と磁気トンネル接合装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003298150A JP2003298150A (ja) | 2003-10-17 |
| JP3918612B2 true JP3918612B2 (ja) | 2007-05-23 |
Family
ID=29388678
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002101449A Expired - Fee Related JP3918612B2 (ja) | 2002-04-03 | 2002-04-03 | 磁気トンネル接合素子の製法と磁気トンネル接合装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3918612B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107623069A (zh) * | 2016-07-14 | 2018-01-23 | 上海磁宇信息科技有限公司 | 一种刻蚀磁性隧道结及其底电极的方法 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4606072B2 (ja) * | 2004-06-24 | 2011-01-05 | アルプス電気株式会社 | 磁気検出素子の製造方法 |
| JP4653470B2 (ja) * | 2004-12-02 | 2011-03-16 | 株式会社アルバック | エッチング方法 |
| US7639456B2 (en) | 2005-10-06 | 2009-12-29 | Hitachi Global Storage Technologies Netherlands B.V. | Double mill process for patterning current perpendicular to plane (CPP) magnetoresistive devices to minimize barrier shorting and barrier damage |
| US7538989B2 (en) | 2006-02-14 | 2009-05-26 | Hitachi Global Storage Technologies Netherlands B.V. | Tunnel MR head formed with partial milled stack |
| US7712207B2 (en) | 2006-12-22 | 2010-05-11 | Hitachi Global Storage Technologies Netherlands B.V. | Method of manufacturing a wrap around shield for a perpendicular write pole using a laminated mask with an endpoint detection layer |
| US7640650B2 (en) | 2007-12-28 | 2010-01-05 | Hitachi Global Storage Technologies Netherlands B.V. | Method of making a magnetoresistive reader structure |
| JP2011134977A (ja) | 2009-12-25 | 2011-07-07 | Renesas Electronics Corp | 半導体装置および半導体装置の製造方法 |
| JP5537501B2 (ja) | 2011-06-09 | 2014-07-02 | 株式会社東芝 | 半導体記憶装置およびその製造方法 |
| US9318694B2 (en) * | 2013-12-26 | 2016-04-19 | Intel Corporation | Methods of forming a magnetic random access memory etch spacer and structures formed thereby |
| KR102102783B1 (ko) | 2014-01-06 | 2020-04-22 | 삼성전자주식회사 | 반도체 소자, 자기 기억 소자 및 이들의 제조 방법 |
| US9564582B2 (en) * | 2014-03-07 | 2017-02-07 | Applied Materials, Inc. | Method of forming magnetic tunneling junctions |
| KR102191217B1 (ko) * | 2014-04-28 | 2020-12-16 | 삼성전자주식회사 | 반도체 소자, 자기 기억 소자 및 이들의 제조 방법 |
| EP3311425A4 (en) | 2015-06-19 | 2019-02-27 | Intel Corporation | CAP MAGNETIC MEMORY |
| EP3314673A4 (en) | 2015-06-26 | 2019-02-20 | Intel Corporation | VERTICAL MAGNETIC MEMORY WITH FILAMENT LINE |
-
2002
- 2002-04-03 JP JP2002101449A patent/JP3918612B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107623069A (zh) * | 2016-07-14 | 2018-01-23 | 上海磁宇信息科技有限公司 | 一种刻蚀磁性隧道结及其底电极的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003298150A (ja) | 2003-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3951902B2 (ja) | 磁気トンネル接合素子の製法と磁気トンネル接合装置 | |
| JP3918612B2 (ja) | 磁気トンネル接合素子の製法と磁気トンネル接合装置 | |
| TWI296434B (en) | Semiconductor device and method for manufacturing the same | |
| TWI397948B (zh) | 製造厚導線結構之雙鑲嵌製程 | |
| CN100412607C (zh) | 微型电力机械系统及其制造方法 | |
| US11088321B2 (en) | Highly selective ion beam etch hard mask for sub 60nm MRAM devices | |
| JP2020509608A (ja) | 超伝導集積回路の製造のためのシステム及び方法 | |
| US8093149B2 (en) | Semiconductor wafer and manufacturing method for semiconductor device | |
| US6703666B1 (en) | Thin film resistor device and a method of manufacture therefor | |
| US6764960B2 (en) | Manufacture of composite oxide film and magnetic tunneling junction element having thin composite oxide film | |
| JP3843827B2 (ja) | 磁気トンネル接合素子とその製法 | |
| JP2007158361A (ja) | 磁気トンネル接合素子の製法 | |
| US6821877B1 (en) | Method of fabricating metal interconnection of semiconductor device | |
| TW550747B (en) | Semiconductor device and method for fabricating the same | |
| JP3888168B2 (ja) | 磁気トンネル接合素子の製法 | |
| JP3918484B2 (ja) | 磁気トンネル接合素子の製法 | |
| US6710421B2 (en) | Semiconductor devices and methods for manufacturing the same | |
| JP2009004633A (ja) | 多層配線構造および製造方法 | |
| JP2007251135A (ja) | 半導体装置およびその製造方法 | |
| JPH08298287A (ja) | 半導体装置の金属配線及び半導体装置の製造方法 | |
| JP4620962B2 (ja) | 集積回路装置の製造方法及び酸化バナジウム膜の形成方法 | |
| JP3099813B2 (ja) | 半導体装置の製造方法 | |
| CN110838541B (zh) | 磁阻装置及其形成方法 | |
| JP2007027234A (ja) | 半導体装置及びその製造方法 | |
| TW445531B (en) | Semiconductor integrated circuit and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041102 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061027 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061107 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061227 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20061227 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070123 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070205 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120223 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130223 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140223 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |