JP2007251135A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2007251135A
JP2007251135A JP2007017604A JP2007017604A JP2007251135A JP 2007251135 A JP2007251135 A JP 2007251135A JP 2007017604 A JP2007017604 A JP 2007017604A JP 2007017604 A JP2007017604 A JP 2007017604A JP 2007251135 A JP2007251135 A JP 2007251135A
Authority
JP
Japan
Prior art keywords
film
wiring
semiconductor device
metal film
connection hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007017604A
Other languages
English (en)
Inventor
Kazuhiro Sugiura
和弘 杉浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2007017604A priority Critical patent/JP2007251135A/ja
Priority to TW096104863A priority patent/TWI409882B/zh
Priority to US11/705,708 priority patent/US7833903B2/en
Priority to KR1020070016406A priority patent/KR20070082887A/ko
Priority to CN2007100923596A priority patent/CN101034682B/zh
Publication of JP2007251135A publication Critical patent/JP2007251135A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

【課題】 多層配線構造を有する半導体装置において、接続孔でクラウンを生じることが無く、高い長期信頼性を有し、生産性、経済性に優れ、十分低いＶｉａホール抵抗を有する反射防止膜の形成方法を含む多層配線構造を有する半導体装置の製造方法を提供する。
【解決手段】 高融点金属膜と、ＳｉあるいはＳｉ化合物とからなる反射防止膜との積層膜を下層アルミニウム合金膜の上に配する。
【選択図】 図６

Description

本発明は、多層配線構造を有する半導体装置およびその製造方法、特には反射防止膜に関する。
これまでアルミニウムあるいはアルミニウム合金上にフォトレジストをパターニングする際に不具合の原因となるハレーションを防止するために反射防止膜を形成する事がなされてきた。例えば特許文献１においてＴｉＮ，ＴａＮ，ＺｒＮ，ＨｆＮ等の高融点金属窒化膜をスパッタにて堆積する製造方法が示されている。図７から図１１はこのような高融点金属窒化膜を反射防止膜として利用した多層配線の製造工程の一例を示している。
しかし、多層配線構造に高融点金属窒化膜を反射防止膜として適用する上では単に反射率を下げれば良いという要求に留まらない。何故なら多層配線構造を有する半導体装置の場合、下層の金属配線と上層の金属配線とが接続孔を介し、低いＶｉａ抵抗で接続されることが非常に重要となるからである。
前述の特許文献１に示された製造方法では十分低い接触抵抗が得難いため、これを解決する手段として特許文献２には高融点金属を堆積後に窒素雰囲気中で熱処理を行うことで高融点金属の抵抗率を下げる製造方法や、特許文献３にはＴｉとＴｉＮを積層堆積する製造方法が示されている。また、反射防止膜として高融点金属が用いられる大きな理由は長期信頼性の向上にある。アルミニウムあるいはアルミニウム合金を主配線として用いた場合、エレクトロマイグレーションあるいはストレスマイグレーションといった配線の長期信頼性に関わる劣化現象がある。この問題は高融点金属を用いることで配線補強効果が得られ、前述の劣化現象に対し高い耐性を達成し得ることが広く知られている。
特開平１−２４１１６２号公報 特開平５−２２６３３８号公報 特開平５−１９０５５１号公報
従来技術によれば、多層配線構造を有する半導体装置の反射防止膜は高融点金属窒化膜を適用していることを一つの特徴としている。しかしながら高融点金属窒化膜を反射防止膜として適用した場合、接続孔を、ドライエッチング技術を用いて開孔した際、図１２に示したように接続孔の側壁に沿ってレジスト、エッチングガス、下地である高融点金属窒化膜から成る副生成物１２が生成される。前記副生成物は通常のエッチング処理後に行われるレジストアッシング、有機剥離液への浸漬によるレジスト除去工程を経ても残渣として接続孔に王冠状に残ることがあり、その形状から一般的にクラウンと称されている。以後、本明細書の中ではクラウンとして記述する。
前記クラウン１２が形成されたまま第２の配線金属を、スパッタリング技術を用いて堆積すると前記クラウンによりスパッタ粒子の接続孔への入射が妨げられ、接続孔内部へ所望の膜厚を堆積出来ない。これにより、図１３に示したように配線金属１３の断線に至って歩留りを落とすという不具合になる。また、断線に至らないレベルに薄く堆積された場合には半導体装置の信頼性上大きな問題になることが容易に予想されるにもかかわらず、電気特性評価をパスしてしまい、良品として市場に流出するという可能性も否定出来ない。
特許文献２には、高融点金属膜堆積後に窒素雰囲気中での熱処理を行う発明が開示されているが、これは工程増に成るのみならず、４５０℃程度の熱処理温度を必要としており、半導体装置基板と配線金属の相互拡散を防止する目的に広く使用されているバリアメタルの劣化により、基板側への配線金属スパイクによる接合リーク電流の増加等が懸念されるとともに、熱処理のばらつき等により高融点金属膜に対する高融点金属窒化層の厚みが変化することが容易に予想される。これは上層配線を形成する際に接続孔において高融点金属窒化層に接触する場合、高融点金属に接触する場合が発生し、安定したＶｉａ抵抗が得難い
特許文献３には、ＴｉとＴｉＮをスパッタリングにて積層構造化する発明が開示されているが、ＴｉとＴｉＮを、ガス雰囲気を変えて同一処理室で処理する場合にはＴｉＮをスパッタした後Ａｒ等の不活性ガスを用いてスパッタリングターゲットの表面の窒化層を除去するステップが半導体基板処理毎に必要となるため、処理時間が増えるのみならず半導体基板に堆積する以外にターゲットを消費するため経済性が良くない。ＴｉとＴｉＮを各々単独の処理室で処理する場合はＴｉＮ膜の高ストレスから処理室内部に堆積されたＴｉＮが剥がれ、半導体基板上に落下し易く後の配線形成工程においてパターン欠陥を生じやすく歩留まりを低下させる恐れがある。
本発明の目的は多層配線構造を有する半導体装置において、接続孔でクラウンを生じることが無く、高い長期信頼性を有し、生産性、経済性に優れ、十分低いＶｉａホール抵抗を有する反射防止膜の形成方法を含む多層配線構造を有する半導体装置の製造方法を提供することにある。
本発明においては上記で述べた課題を解決するため、半導体装置の多層配線構造の形成方法において、
第１のバリアメタルを含む配線用金属膜上に高融点金属膜を積層する工程と、
前記高融点金属膜上に反射防止膜を堆積する工程と
前記第１のバリアメタルを含む配線用金属膜、前記高融点金属膜および前記反射防止膜から成る配線を形成する工程と、
前記配線上に層間絶縁膜を形成する工程と、
前記層間絶縁膜上に前記配線の最上層である前記反射防止膜との接続孔を形成する工程と、
前記接続孔形成後に前記接続孔底部の前記反射防止膜を選択的に除去する工程と、
前記接続孔を介して第２の配線用金属膜を堆積する工程とからなる半導体装置の製造方法とした。
上記多層配線構造の製造方法における構成材料としては材料コストが安価であるという理由から前記第１の配線用金属膜および第２の配線用金属膜はアルミニウムあるいはアルミニウム合金とし、ストレスマイグレーションおよびエレクトロマイグレーションに対する耐性を向上させるべく前記高融点金属膜はＴｉ，ＴｉＷ，Ｗ，Ｔａ，Ｍｏのいずれかとし、接続孔の開口後に通常のレジストアッシング、有機剥離液への浸漬だけでエッチング副生成物の除去が容易でクラウンを生じることは無く、かつ、半導体装置の製造工程への親和性が高い材料として前記反射防止膜は、ＳｉもしくはＳｉ化合物から成るとした。
なお、上記多層配線構造の製造方法における構成材料の製法としては生産性、経済性から前記高融点金属膜の堆積方法および前記反射防止膜の堆積方法をＰＶＤにより行うこととした。
更に、上記多層配線構造の製造方法において十分に低いＶｉａ抵抗を得る手段として前記反射防止膜の除去をドライエッチングで行うことを特徴とした。
また、半導体基板上に形成された第１のバリアメタルを含む配線用金属膜と、前記第１のバリアメタルを含む配線用金属膜上のみに形成された高融点金属膜と、前記高融点金属膜上の反射防止膜とからなる第１の配線と、前記第１の配線上に形成された接続孔と、前記接続孔を介して前記第１の配線と接続した第２の配線とからなる多層配線構造の半導体装置であって、前記反射防止膜は前記接続孔領域以外の前記高融点金属膜上のみに形成され、かつ、ＳｉもしくはＳｉ化合物からなることを特徴とする半導体装置とした。
本発明によれば多層配線構造を有する半導体装置の接続孔でクラウンを生じることが無く、高い長期信頼性を有し、生産性、経済性に優れ、十分低いＶｉａホール抵抗を有し、かつ、抵抗ばらつきの小さい多層配線構造を有する半導体装置の製造を実現可能とした。
図１から図６に本発明の実施例である多層配線構造を有する半導体装置の製造方法の工程断面図を示す。
先ず、図１のように半導体基板１上に堆積された層間絶縁膜２上にバリアメタル３および第１のアルミニウム合金膜４をＰＶＤにて堆積した後、大気暴露することなく前記アルミニウム合金膜４の上にＰＶＤにより配線補強を目的として、チタン膜５を厚さ１０〜２００ｎｍの範囲となるよう真空中で連続的に堆積する。これは前記アルミニウム合金膜４と前記チタン膜５の間に酸化アルミニウム膜が生成するのを防ぐためであり、これは低いＶｉａ抵抗を得る上で非常に重要である。続いて前記チタニウム膜５の上に反射防止膜としてＰＶＤによりアモルファスシリコン膜６の厚さを所望の反射率となるように膜厚を任意に選択する。反射率を低減するために、アモルファスシリコン膜の膜厚は１００〜２００Åに設定することが好ましい。できれば、１１０〜１５０Åであることが望ましい。前記チタニウム膜５と前記アモルファスシリコン膜６は真空中で連続的に堆積する必要は無いが、生産性からは同一装置内で連続的に堆積することが望ましい。
図２は上述の膜構造からなる配線層をフォトリソグラフィーおよびドライエッチング技術を用いて配線パターンを形成した後の工程断面図を示したものである。続いて図３のようにメタル層間絶縁膜を形成する。メタル層間絶縁膜は上層に配する配線の断線、短絡を防止するため平坦であることが望まれ、ＳＯＧを犠牲膜として全面エッチングにより平坦化する技術や、ＣＭＰ(化学的機械研磨)法によるメタル層間平坦化技術を用いて平滑なメタル層間絶縁膜７を形成する。続いてフォトリソグラフィー技術およびドライエッチング技術を用いて図４に示した接続孔8を形成する。なお、接続孔のドライエッチングの際には図１で堆積したアモルファスシリコン膜６がドライエッチング時のオーバーエッチング時に消失しないように、選択比を調整する必要がある。選択比は、例えばＣＨＦ３，ＣＦ４のエッチングガスの混合比を調整することによりアモルファスシリコン膜６に対する選択比を容易に制御出来るという利点がある。
続いて、図５に示したように低Ｖｉａ抵抗を得るため、ドライエッチング技術を用いて接続孔底部のみアモルファスシリコン膜６を除去する。これはＣＦ４プラズマやＮＦ３プラズマにより下層のチタニウム層５との選択比を十分大きく取れるエッチング条件を容易に実現出来る。これにより、下層のチタニウム層５を過剰にエッチングすることが無く、膜厚を均一に保つことができる。このため、チタニウム層５の膜厚起因の抵抗値ばらつきを低減できる。アモルファスシリコン膜６の除去は、接続孔８のエッチングを行った後に同一装置内（in-situ）で処理することも可能であるが、接続孔側壁にはエッチングの副生成物が生成されているため、その厚みの分だけアモルファスシリコン膜６が残ってしまうため、接続孔８のエッチングを行った後にアッシング、有機剥離液への浸漬によりレジスト、副生成物の除去を行ってから、アモルファスシリコン膜６のエッチングを行うのが望ましい。反射防止膜に高融点金属窒化膜を含む高融点金属膜１１（図１２）を使用した場合には、エッチング時の副生成物に多量のチタニウムが取り込まれ、その除去が困難であったが、本発明の構成であれば、容易に除去することが可能である。これにより、Ｖｉａホール抵抗を十分に低くすることができる。
続いて、ＰＶＤ装置にてＲＦエッチングにて接続孔８底部のチタニウム膜表面をクリーニングした後、バリアメタル膜９および第２のアルミニウム合金膜１０を堆積した後にフォトリソグラフィー技術およびドライエッチング技術を用いて図６の多層配線構造を得る。
本実施例では配線補強のための高融点金属の膜としてチタン（Ｔｉ）を用いたが、チタンタングステン（ＴｉＷ）、タングステン（Ｗ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）の膜でも同様な効果を得ることができるのは言うまでもない。さらに、反射防止膜としてはアモルファスシリコンの他、多結晶シリコン、あるいは、窒化シリコンのようなシリコン化合物でも同様な効果を得ることができる。
本発明の構成によれば、Ｖｉａホール抵抗を十分に低くし、抵抗ばらつきを低減し、さらには、第１のアルミニウム合金膜４の上下に高融点金属膜を積層しているのでストレスマイグレーションやエレクトロマイグレーションなど信頼性も向上するなどの利点がある。
本発明の第１実施例を示す工程断面図である。 本発明の第１実施例を示す工程断面図である。 本発明の第１実施例を示す工程断面図である。 本発明の第１実施例を示す工程断面図である。 本発明の第１実施例を示す工程断面図である。 本発明の第１実施例を示す工程断面図である。 従来例を示す工程断面図である。 従来例を示す工程断面図である。 従来例を示す工程断面図である。 従来例を示す工程断面図である。 従来例を示す工程断面図である。 従来例によるクラウンの発生を示した断面図である。 従来例によるクラウンの発生による金属配線のカバレジの不具合例１を示した断面図である。
符号の説明
１ 半導体基板
２ 層間絶縁膜
３ バリアメタル膜
４ 第１のアルミニウム合金膜
５ チタニウム膜
６ アモルファスシリコン膜
７ メタル層間絶縁膜
８ 接続孔
９ バリアメタル膜
１０ 第２のアルミニウム合金膜
１１ 高融点金属窒化膜を含む高融点金属膜
１２ クラウン
１３ 配線金属

Claims (8)

  1. 半導体装置の多層配線構造の製造方法であって、
    第１のバリアメタルを含む配線用金属膜上に高融点金属膜を積層する工程と、
    前記高融点金属膜上に反射防止膜を堆積する工程と
    前記第１のバリアメタルを含む配線用金属膜、前記高融点金属膜および前記反射防止膜から成る配線を形成する工程と、
    前記配線上に層間絶縁膜を形成する工程と、
    前記層間絶縁膜上に前記配線の最上層である前記反射防止膜との接続孔を形成する工程と、
    前記接続孔形成後に前記接続孔底部の前記反射防止膜を選択的に除去する工程と、
    前記接続孔を介して第２の配線用金属膜を堆積する工程とからなる半導体装置の製造方法。
  2. 前記第１の配線用金属膜および第２の配線用金属膜がアルミニウムあるいはアルミニウム合金から成っていることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記高融点金属膜はＴｉ，ＴｉＷ，Ｗ，Ｔａ，Ｍｏのいずれかであることを特徴とする請求項１に記載の半導体装置の製造方法。
  4. 前記反射防止膜がＳｉもしくはＳｉ化合物から成ることを特徴とする請求項１に記載の半導体装置の製造方法。
  5. 前記高融点金属膜の堆積をＰＶＤにより行うことを特徴とする請求項１に記載の半導体装置の製造方法。
  6. 前記反射防止膜の堆積をＰＶＤにより行うことを特徴とする請求項１に記載の半導体装置の製造方法。
  7. 前記反射防止膜の除去をドライエッチングで行うことを特徴とする請求項１に記載の半導体装置の製造方法。
  8. 半導体基板と、前記半導体基板上に形成された第１のバリアメタルを含む配線用金属膜と、前記第１のバリアメタルを含む配線用金属膜上のみに形成された高融点金属膜と、前記高融点金属膜上の反射防止膜とからなる第１の配線と、前記第１の配線上に形成された接続孔と、前記接続孔を介して前記第１の配線と接続した第２の配線とからなる多層配線構造の半導体装置であって、前記反射防止膜は前記接続孔領域以外の前記高融点金属膜上のみに形成されるとともに、前記反射防止膜はＳｉもしくはＳｉ化合物からなることを特徴とする半導体装置。
JP2007017604A 2006-02-18 2007-01-29 半導体装置およびその製造方法 Pending JP2007251135A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2007017604A JP2007251135A (ja) 2006-02-18 2007-01-29 半導体装置およびその製造方法
TW096104863A TWI409882B (zh) 2006-02-18 2007-02-09 半導體裝置及其製造方法
US11/705,708 US7833903B2 (en) 2006-02-18 2007-02-13 Semiconductor device and method of manufacturing the same
KR1020070016406A KR20070082887A (ko) 2006-02-18 2007-02-16 반도체 장치 및 그 제조방법
CN2007100923596A CN101034682B (zh) 2006-02-18 2007-02-17 半导体装置及其制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006041689 2006-02-18
JP2007017604A JP2007251135A (ja) 2006-02-18 2007-01-29 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2007251135A true JP2007251135A (ja) 2007-09-27

Family

ID=38443167

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007017604A Pending JP2007251135A (ja) 2006-02-18 2007-01-29 半導体装置およびその製造方法

Country Status (5)

Country Link
US (1) US7833903B2 (ja)
JP (1) JP2007251135A (ja)
KR (1) KR20070082887A (ja)
CN (1) CN101034682B (ja)
TW (1) TWI409882B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106409754B (zh) * 2015-07-29 2020-03-10 中芯国际集成电路制造(上海)有限公司 半导体结构及其制造方法
US11195759B2 (en) * 2018-11-30 2021-12-07 Taiwan Semiconductor Manufacturing Company Limited Semiconductor arrangement and method for making
CN114683162B (zh) * 2020-12-29 2023-09-12 中芯集成电路（宁波）有限公司 一种平坦化工艺方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100235937B1 (ko) * 1992-03-31 1999-12-15 김영환 반도체소자 제조공정의 비아 콘택형성방법
US5440167A (en) * 1994-02-23 1995-08-08 Crosspoint Solutions, Inc. Antifuse with double via contact and method of manufacture therefor
US6104092A (en) * 1997-04-02 2000-08-15 Nec Corporation Semiconductor device having amorphous carbon fluoride film of low dielectric constant as interlayer insulation material
JP4076131B2 (ja) * 2002-06-07 2008-04-16 富士通株式会社 半導体装置の製造方法
US6831008B2 (en) * 2002-09-30 2004-12-14 Texas Instruments Incorporated Nickel silicide—silicon nitride adhesion through surface passivation
JP2004319722A (ja) * 2003-04-16 2004-11-11 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP4224434B2 (ja) * 2004-06-30 2009-02-12 パナソニック株式会社 半導体装置及びその製造方法
US20060105573A1 (en) * 2004-11-18 2006-05-18 Texas Instruments, Inc. Method for selective plasma etch of an oxide layer

Also Published As

Publication number Publication date
TWI409882B (zh) 2013-09-21
US20070200191A1 (en) 2007-08-30
TW200805502A (en) 2008-01-16
CN101034682B (zh) 2012-01-18
US7833903B2 (en) 2010-11-16
CN101034682A (zh) 2007-09-12
KR20070082887A (ko) 2007-08-22

Similar Documents

Publication Publication Date Title
US10340223B2 (en) Method of forming an interconnect structure having an air gap and structure thereof
KR100475931B1 (ko) 반도체 소자의 다층 배선 형성방법
JP5103914B2 (ja) 半導体装置の製造方法及び半導体装置
TW201709465A (zh) 具有金屬裂縫停止之積體電路結構及其形成方法
US20220020642A1 (en) Ald (atomic layer deposition) liner for via profile control and related applications
KR100707656B1 (ko) 금속배선의 형성 방법 및 그에 의해 형성된 금속배선을포함하는 반도체 소자
US6372645B1 (en) Methods to reduce metal bridges and line shorts in integrated circuits
JP2007251135A (ja) 半導体装置およびその製造方法
JP3816091B1 (ja) 半導体装置及びその製造方法
JP2009004633A (ja) 多層配線構造および製造方法
WO2021021456A1 (en) Method for using ultra thin ruthenium metal hard mask for etching profile control
JPH1116914A (ja) 半導体装置用の相互接続方法及び構成体
KR100352304B1 (ko) 반도체 장치 및 그 제조 방법
KR100476707B1 (ko) 반도체 소자의 제조 방법
JPH08139190A (ja) 半導体装置の製造方法
JP5569561B2 (ja) 半導体装置の製造方法
JPH11233517A (ja) 半導体装置の銅配線
KR100642917B1 (ko) 반도체 소자의 금속배선 형성방법
US20090001581A1 (en) Metal line of semiconductor device and method of forming the same
JP3378693B2 (ja) 半導体装置の製造方法
KR100528071B1 (ko) 반도체 소자의 금속배선 형성 방법
JP2005353663A (ja) 半導体装置の製造方法及び半導体装置
KR100661220B1 (ko) 듀얼 절연막을 이용한 금속 배선 형성 방법
KR100274346B1 (ko) 반도체소자의금속배선형성방법
JP5817856B2 (ja) 半導体装置