JP4076131B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4076131B2 JP4076131B2 JP2002166621A JP2002166621A JP4076131B2 JP 4076131 B2 JP4076131 B2 JP 4076131B2 JP 2002166621 A JP2002166621 A JP 2002166621A JP 2002166621 A JP2002166621 A JP 2002166621A JP 4076131 B2 JP4076131 B2 JP 4076131B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- layer
- wiring
- polishing
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 23
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 238000005498 polishing Methods 0.000 claims description 79
- 229910052751 metal Inorganic materials 0.000 claims description 33
- 239000002184 metal Substances 0.000 claims description 33
- 230000004888 barrier function Effects 0.000 claims description 32
- 239000011810 insulating material Substances 0.000 claims description 26
- 239000000758 substrate Substances 0.000 claims description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 15
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 6
- 230000002209 hydrophobic effect Effects 0.000 claims description 6
- 239000004020 conductor Substances 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 170
- 239000010949 copper Substances 0.000 description 64
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 62
- 229910052802 copper Inorganic materials 0.000 description 62
- 239000011229 interlayer Substances 0.000 description 61
- 238000000034 method Methods 0.000 description 37
- 238000005530 etching Methods 0.000 description 16
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 14
- 229910010271 silicon carbide Inorganic materials 0.000 description 13
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 12
- 239000000126 substance Substances 0.000 description 10
- 229910004298 SiO 2 Inorganic materials 0.000 description 8
- 230000003628 erosive effect Effects 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 239000012535 impurity Substances 0.000 description 6
- 239000007788 liquid Substances 0.000 description 6
- 229910052715 tantalum Inorganic materials 0.000 description 6
- 229910001936 tantalum oxide Inorganic materials 0.000 description 6
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 3
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 239000003112 inhibitor Substances 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 2
- 239000004810 polytetrafluoroethylene Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 235000014653 Carica parviflora Nutrition 0.000 description 1
- 241000243321 Cnidaria Species 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 101100107923 Vitis labrusca AMAT gene Proteins 0.000 description 1
- 239000006061 abrasive grain Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000007524 organic acids Chemical class 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- -1 polytetrafluoroethylene Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、配線形成方法に関し、特に絶縁層に凹部を形成し、その凹部内を埋め込むように絶縁層上に導電性部材を堆積させ、この導電性部材を研磨して凹部内に導電性部材の一部を残す配線形成方法に関する。
【０００２】
【従来の技術】
高密度半導体集積回路装置の配線形成工程で、高速化と信頼性とを両立できる銅を用いたダマシン法が使用される。層間絶縁膜に、配線用の溝とビアホールとを形成し、その中に銅を埋め込んで不要な部分を化学機械研磨で取り除くデュアルダマシン法は、最先端の半導体集積回路装置の製造に必須の技術になっている。
【０００３】
図９を参照して、従来のデュアルダマシン法を用いた配線の形成方法について説明する。
図９（Ａ）に示すように、下地の層間絶縁膜１００の表層部の一部に銅配線１０１が配置されている。層間絶縁膜１００及び配線１０１の上に、キャップ層１０２、第１の層間絶縁膜１０３、エッチングストッパ層１０４、第２の層間絶縁膜１０５を順番に堆積させる。通常のフォトリソグラフィ工程を経て、第２の層間絶縁膜１０５に配線溝１０６を形成する。配線溝１０６の底面にエッチングストッパ層１０４が露出する。
【０００４】
図９（Ｂ）に示すように、配線溝１０６の底面に露出したエッチングストッパ層１０４に、通常のフォトリソグラフィ技術を用いて開口を形成する。この開口を通して第１の層間絶縁膜１０３をエッチングし、ビアホール１０７を形成する。ビアホール１０７の底面に露出したキャップ層１０２を除去し、銅配線１０１を露出させる。
【０００５】
配線溝１０６及びビアホール１０７の内面上にバリアメタル層を形成し、その上に銅のシード層を形成する。シード層を電極として銅を電解めっきし、銅層１０８を形成する。銅層１０８は、配線溝１０６及びビアホール１０７内を埋め込む。
【０００６】
図９（Ｃ）に示すように、銅層１０８の化学機械研磨（ＣＭＰ）を行い、銅層１０８の不要部分を除去する。これにより、配線溝１０６及びビアホール１０７内に銅配線１０８が残る。
【０００７】
図９（Ｄ）に示すように、第２の層間絶縁膜１０５及び銅配線１０８の上に、キャップ層１０９及び第３の層間絶縁膜１１０を形成する。配線１０８の上に、配線１０８と同様の方法で上層の配線が形成される。
【０００８】
【発明が解決しようとする課題】
図９（Ｃ）に示した工程で銅層１０８のＣＭＰを行うと、ディッシングやエロージョンと呼ばれる凹凸が基板の表面に発生する。
【０００９】
図１０（Ａ）に、ＣＭＰ後の基板表面の凹凸の測定結果を示す。横軸は基板表面に沿った走査距離を表し、１目盛りが８０μｍに相当する。縦軸は表面の高さを表し、１目盛りが５０ｎｍに相当する。銅配線のパターンに対応してディッシングＤが発生している。また、銅配線の密集する領域に、エロージョンＥが発生している。
【００１０】
ディッシングは、ＣＭＰで使用する研磨パッドが変形し配線パターンに追従するために発生する。エロージョンは、特に銅配線が密集する部分において、銅配線を分離する絶縁膜にＣＭＰ時の加工圧力が集中して、絶縁膜及び銅配線が過研磨されることにより発生する。
【００１１】
図１０（Ｂ）に、ディッシングの深さと配線幅との関係を示す。横軸は配線幅を単位「μｍ」で表し、縦軸はディッシングの深さを単位「ｎｍ」で表す。配線幅が広くなるに従って、ディッシングが深くなることがわかる。
【００１２】
ディッシングやエロージョンが発生すると、図９（Ｄ）に示した第３の層間絶縁膜１１０の表面に、下地表面の凹凸に倣った凹凸が発生する。層間絶縁膜の表面に発生した凹凸は、その層間絶縁膜に形成された配線溝に埋め込まれた銅層を研磨した後に銅の研磨残りが発生する原因になる。銅の研磨残りは、配線の短絡の原因になる。銅の研磨残りの発生を防止するために、層間絶縁膜を形成した後に、その表面をＣＭＰ等によって平坦化しなければならない。
【００１３】
本発明の目的は、ディッシングやエロージョン等の凹凸の発生を抑制することが可能な配線形成方法を提供することである。
【００１４】
【課題を解決するための手段】
本発明の一観点によると、
（ａ）下地基板の上に疎水性を有する第１の絶縁材料からなる第１の絶縁膜を形成する工程と、
（ｂ）前記第１の絶縁膜の上に、前記第１の絶縁材料とは異なる第２の絶縁材料からなる第２の絶縁膜を形成する工程と、
（ｃ）前記第２の絶縁膜及び前記第１の絶縁膜に、少なくとも該第１の絶縁膜の途中まで達する凹部を形成する工程と、
（ｄ）前記凹部内を埋め込むように、前記第２の絶縁膜の上に、バリアメタル層を介して、導電材料からなる配線層を堆積させる工程と、
（ｅ）前記配線層の研磨速度が前記第２の絶縁膜及び前記バリアメタル層の研磨速度よりも速い条件で、前記配線層を研磨して、前記凹部内に該配線層を残す工程と、
（ｆ）前記第１の絶縁膜が露出するまで前記配線層及び前記第２の絶縁膜を研磨する工程と
を有し、前記工程（ｅ）において、前記配線層の研磨速度が前記第２の絶縁膜の研磨速度よりも速い条件で、前記配線層を研磨し、前記配線層の表面に現れるディッシングの最深部が、前記第２の絶縁膜の底面よりも高い状態で、研磨を終了し、
前記工程（ｆ）において、前記第２の絶縁膜及び前記バリアメタル層の研磨速度が前記配線層の研磨速度よりも速い条件で、前記第１の絶縁膜が露出するまで前記配線層及び前記第２の絶縁膜を研磨し、
前記工程（ｆ）の後の被研磨面は、前記工程（ｅ）の後の被研磨面よりも平坦であり、前記工程（ｅ）の後に発生していたディッシング部分が平坦化されている半導体装置の製造方法が提供される。
【００１５】
工程（ｆ）の研磨条件を適当に選択することにより、ディッシングやエロージョンの発生を抑制することができる。
【００１６】
【発明の実施の形態】
図１に、本発明の第１の実施例による配線形成方法で作製された半導体集積回路装置の断面図を示す。ｐ型シリコンからなる半導体基板１の表面上に素子分離絶縁膜２が形成され、素子分離絶縁膜２によって活性領域が画定されている。活性領域内にＭＯＳトランジスタ３が形成されている。ＭＯＳトランジスタ３は、ゲート絶縁膜３ａ、ゲート電極３ｂ、不純物拡散領域３ｃ及び３ｄを含んで構成される。不純物拡散領域３ｃ及び３ｄの一方がソース領域であり、他方がドレイン領域である。
【００１７】
不純物拡散領域３ｃ及び３ｄは、ゲート電極３ｂの両側の基板表層部に形成され、低濃度ドレイン（ＬＤＤ）構造を有する。ゲート電極３ｂの側面上に絶縁性のサイドウォールスペーサ３ｅが形成されている。サイドウォールスペーサ３ｅは、不純物拡散領域３ｃ及び３ｄの高濃度部にイオン注入する際のマスクとなる。
【００１８】
半導体基板１の上に、ＭＯＳトランジスタ３を覆うように、酸化シリコン（ＳｉＯ2）からなる第１の層間絶縁膜４が形成されている。不純物拡散領域３ｃ及び３ｄに対応する位置に、それぞれ第１の層間絶縁膜４を貫通するコンタクトホール４ａ及び４ｂが形成されている。コンタクトホール４ａ及び４ｂ内に、それぞれ導電性のプラグ５ａ及び５ｂが埋め込まれている。プラグ５ａ及び５ｂは、側面及び底面を被覆する窒化チタン（ＴｉＮ）からなるバリアメタル層と、バリアメタル層の上に形成されたタングステン部材とを含んで構成される。
【００１９】
第１の層間絶縁膜４の上に、アルミニウムからなる第１層目の配線７が形成されている。この配線７は、プラグ５ｂを介してＭＯＳトランジスタ３の不純物拡散領域３ｄに接続されている。
【００２０】
第１の層間絶縁膜４の上に、第１層目の配線７を覆うように第２の層間絶縁膜８が形成されている。第２の層間絶縁膜８は、酸化シリコン、ボロフォスフォシリケートガラス（ＢＰＳＧ）、またはフォスフォシリケートガラス（ＰＳＧ）で形成されている。プラグ５ａに対応する位置に、第２の層間絶縁膜８を貫通するコンタクトホール８ａが形成されている。このコンタクトホール８ａ内に、導電性のプラグ９が埋め込まれている。
【００２１】
第２の層間絶縁膜８の上に窒化シリコンからなるキャップ層１０及び酸化シリコンからなる第３の層間絶縁膜１１が形成されている。第３の層間絶縁膜１１及びキャップ層１０に、配線溝１１ａ及び１１ｂが形成されている。配線溝１１ａ及び１１ｂ内に、それぞれ第２層目の配線１２ａ及び１２ｂが埋め込まれている。
【００２２】
配線１２ａ及び１２ｂは、配線溝１１ａ及び１１ｂの側面及び底面を覆うバリアメタル層、バリアメタル層の表面を覆うシード層、シード層を覆い配線溝内に充填された主配線部材の３層構造を有する。バリアメタル層は、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）等で形成されている。なお、バリアメタル層がＴａ層とＴａＮ層との積層構造とされる場合もある。シード層及び主配線部材は、銅または銅を主成分とする合金で形成されている。
【００２３】
配線１２ａ、１２ｂ、及び第３の層間絶縁膜１１の上に、キャップ層１５、第４の層間絶縁膜１６、エッチングストッパ層１７、及び第５の層間絶縁膜１８がこの順番に積層されている。エッチングストッパ層１５及びエッチングストッパ層１７は、炭化シリコン（ＳｉＣ）で形成されている。第４の層間絶縁膜１６及び第５の層間絶縁膜１８は、ＳｉＯＣで形成されている。
【００２４】
第５の層間絶縁膜１８に、エッチングストッパ層１７まで達する配線溝１９が形成されている。さらに、配線溝１９の底面のエッチングストッパ層１７から配線１２ａの上面まで達するビアホール２０が形成されている。
【００２５】
配線溝１９及びビアホール２０内に、第３層目の配線２１が埋め込まれている。第３層目の配線２１は、配線溝１９及びビアホール２０の側面及び底面を覆うバリアメタル層、このバリアメタル層を覆うシード層、及びシード層を覆い配線溝１９とビアホール２０との内部に充填された主配線部材で構成される。バリアメタル層、シード層、及び主配線部材の材料は、第２層目の配線１２ａのこれらの材料と同じである。
【００２６】
次に、図２〜図４を参照して、第１の実施例による配線形成方法について説明する。以下、図１に示した第３層目の配線２１の形成方法を例にとって説明する。図２〜図４では、図１のキャップ層１５から上の層についてのみ示す。
【００２７】
図２（Ａ）に示すように、第３の層間絶縁膜１１の上に、ＳｉＣからなる厚さ５０ｎｍのキャップ層１５、ＳｉＯＣからなる厚さ６００ｎｍの第４の層間絶縁膜１６、ＳｉＣからなる厚さ５０ｎｍのエッチングストッパ層１７、ＳｉＯＣからなる厚さ４００ｎｍの第５の層間絶縁膜１８、及びＳｉＯ2からなる厚さ１００ｎｍの犠牲膜３０を順番に形成する。これらの層は、プラズマ励起型化学気相成長（ＰＥ−ＣＶＤ）により形成することができる。ＳｉＣ膜及びＳｉＯＣ膜は、例えばノベラス社からＳｉＣ及びＣＯＲＡＬ、ＡＭＡＴ社からＢＬＯＣＫ及びＢｌａｃｋＤｉａｍｏｎｄという商品名で提供されている材料を用いて形成することができる。
【００２８】
なお、必要に応じて、犠牲膜３０の上に、ＳｉＯＮまたはＳｉＮ等からなる反射防止膜を形成してもよい。
図２（Ｂ）に示すように、犠牲膜３０の表面をレジスト膜３１で覆い、レジスト膜３１に、形成すべき配線に対応した開口を形成する。レジスト膜３１をマスクとして、犠牲膜３０及び第５の層間絶縁膜１８をドライエッチングし、配線溝１９を形成する。エッチングガスとして、例えばＣＦ4とＣＨ2Ｆ2との混合ガスやＣ4Ｆ6ガス等を使用することができる。エッチングストッパ層１７が露出した時点でエッチングが停止する。配線溝１９を形成した後、レジスト膜３１を除去する。
【００２９】
図２（Ｃ）に示すように、犠牲膜３０の上面、及び配線溝１９の内面をレジスト膜３２で覆い、形成すべきビアホールに対応した開口を形成する。レジスト膜３２をマスクとして、エッチングストッパ層１７及び第４の層間絶縁膜１６をエッチングする。エッチングストッパ層１７は、例えばＣＦ4とＣＨ2Ｆ2との混合ガスを用いてドライエッチングされる。第４の層間絶縁膜１６は、例えばＣ4Ｆ6ガスを用いてドライエッチングされる。ビアホール２０が形成され、その底面にキャップ層１５が露出する。第４の層間絶縁膜１６をエッチングした後、レジスト膜３２を除去する。
【００３０】
ビアホール２０の底面に露出したキャップ層１５を除去し、下層の銅配線を露出させる。キャップ層１５は、例えばＣＨＦ3ガスを用いてドライエッチングされる。このとき、配線溝１９の底面に露出したエッチングストッパ層１７も除去される。
【００３１】
図３（Ｄ）に示すように、配線溝１９の内面、ビアホール２０の内面、及び犠牲膜３０の表面を、タンタル（Ｔａ）からなる厚さ１０ｎｍのバリアメタル層２１ａで覆う。なお、バリアメタル層２１ａの材料として、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）等を使用してもよい。バリアメタル層２１ａの表面上に、銅（Ｃｕ）からなる厚さ１５０ｎｍのシード層２１ｂを形成する。バリアメタル層２１ａ及びシード層２１ｂは、スパッタリングにより形成される。次に、銅を電解めっきし、銅層２１ｃを形成する。銅層２１ｃは、配線溝１９及びビアホール２０内に充填されるのに十分な厚さとする。
【００３２】
図３（Ｅ）に示すように、銅の研磨速度が、タンタルや酸化シリコンの研磨速度よりも速くなるような研磨液を用いて、銅層２１ｃを化学機械研磨する。研磨液として、例えばシリカ等の砥粒、銅と錯体をつくる有機物、銅の腐食防止剤及び酸化剤等を含むものが使用される。タンタルや酸化シリコンの研磨速度が比較的遅いため、Ｔａからなるバリアメタル層２１ａ、またはＳｉＯ2からなる犠牲膜３０が露出した時点で再現性よく研磨を停止させることができる。
【００３３】
銅の研磨速度が比較的速いため、配線溝１９内に残った銅配線２１ｃの表面にディッシングが発生する。このディッシングの最深部が犠牲膜３０の底面よりも高くなるように、犠牲膜３０を厚くしておくことが好ましい。
【００３４】
図４（Ｆ）に示すように、タンタルや酸化シリコンの研磨速度が銅の研磨速度よりも速くなるような研磨液を用いて、犠牲膜３０、銅層２１ｃ、シード層２１ｂ、及びバリアメタル層２１ａを化学機械研磨する。研磨液として、例えばシリカ等の砥粒、有機酸、及び銅の腐食防止剤が混合されたものを使用することができる。
【００３５】
タンタルからなるバリアメタル層２１ｂ及びＳｉＯ2からなる犠牲膜３０の研磨が進み、図３（Ｅ）の状態で現れていた銅層２１ｃの表面のディッシング部分が平坦化される。さらに研磨を続けると、銅層２１ｃが露出した部分が凸状になる。凸状の部分に研磨圧力が集中するため、最終的には銅層２１ｃの表面も平坦化される。
【００３６】
図４（Ｇ）に示すように、疎水性のＳｉＯＣからなる第５の層間絶縁膜１８が露出した時点で、第５の層間絶縁膜１８が研磨停止層として働き、再現性よく研磨を停止させることができる。この研磨条件では、銅の研磨速度が比較的遅いため、銅層２１ｃの表面にディッシングが発生しにくい。また、エロージョンの発生も防止することができる。
【００３７】
図５に、基板表面に発生した窪みの深さと配線幅との関係を示す。図５（Ａ）は、上記第１の実施例による配線形成方法を用いた場合の窪みの深さを示し、図５（Ｂ）は、従来の方法を用いた場合の窪みの深さを示す。横軸は、配線幅を単位「μｍ」で表し、縦軸は仮想的な平坦面からの窪みの深さを単位「ｎｍ」で表す。なお、配線部分の面積は、全表面の８０％である。
【００３８】
図５（Ａ）と図５（Ｂ）とを比較すると、第１の実施例による方法で形成した場合に、窪みが浅くなっていることがわかる。このように、第１の実施例による方法を採用することにより、ＣＭＰ後の基板表面を、より平坦にすることができる。
【００３９】
また、第１の実施例では、第４及び第５の層間絶縁膜１６及び１８を、ＳｉＯ2よりも誘電率の低いＳｉＯＣで形成している。このため、配線間の寄生容量を低減させることができる。
【００４０】
また、図２（Ａ）に示した第５の層間絶縁膜１８と、犠牲膜３０との間に、ＳｉＣからなる薄いキャップ層を配置してもよい。このキャップ層の厚さは、例えば３０〜５０ｎｍ程度でよい。このとき、図４（Ｇ）に示したＣＭＰ後の状態において、第５の層間絶縁膜１８の表面上にＳｉＣからなる薄いキャップ層が残る。これにより、ＣＭＰ時にスクラッチが入りにくくなる。
【００４１】
また、第５の層間絶縁膜１８を、Ｓｉ、Ｏ、Ｃ、及びＨを含む絶縁材料で形成してもよい。
次に、図６〜図８を参照して、第２の実施例による配線形成方法について説明する。図１に示した第３の層間絶縁膜１１まで形成した基板を準備する。以下、第３の層間絶縁膜１１よりも上層の配線層の形成方法について説明する。
【００４２】
図６（Ａ）に示すように、第３の層間絶縁膜１１の上に、ＳｉＣからなる厚さ５０ｎｍのキャップ層４０、低誘電率有機絶縁材料、例えばダウケミカル社のＳｉＬＫからなる厚さ４００ｎｍの第６の層間絶縁膜４１、ＳｉＣからなる厚さ５０ｎｍのキャップ層４２、及びＳｉＯ2からなる厚さ１００ｎｍの犠牲膜４３をこの順番に形成する。キャップ層４０、４２、及び犠牲膜４３は、ＰＥ−ＣＶＤにより形成される。第６の層間絶縁膜４１は、塗布法により形成される。
【００４３】
図６（Ｂ）に示すように、犠牲膜４３の表面上にレジスト膜４５を塗布し、通常のフォトリソグラフィにより、配線パターンに対応した開口を形成する。レジスト膜４５をマスクとして、犠牲膜４３、キャップ層４２、及び第６の層間絶縁膜４１を、第６の層間絶縁膜４１の途中までエッチングし、配線溝４６を形成する。犠牲膜４３、キャップ層４２、及び第６の層間絶縁膜４１は、Ｃ4Ｆ6系ガスまたはＣＨＦ3系ガスを用いてドライエッチングされる。配線溝４６を形成した後、レジスト膜４５を除去する。
【００４４】
図６（Ｃ）に示すように、犠牲膜４５の上面、及び配線溝４６の内面をレジスト膜４７で覆い、形成すべきビアホールに対応した開口を形成する。レジスト膜４７をマスクとして、第６の層間絶縁膜４１をエッチングする。第６の層間絶縁膜４１は、例えばＮＨ3とＨ2との混合ガスを用いてドライエッチングされる。ビアホール４８が形成され、その底面にキャップ層４０が露出する。第６の層間絶縁膜４１をエッチングした後、レジスト膜４７を除去する。
【００４５】
ビアホール４８の底面に露出したキャップ層４０を除去し、下層の銅配線を露出させる。キャップ層４０は、例えばＣＨ2Ｆ2系ガスを用いてドライエッチングされる。
【００４６】
図７（Ｄ）に示すように、配線溝４６の内面、ビアホール４８の内面、及び犠牲膜４３の表面を、タンタル（Ｔａ）からなる厚さ１０ｎｍのバリアメタル層５０ａで覆う。バリアメタル層５０ａの表面上に、銅（Ｃｕ）からなる厚さ１５０ｎｍのシード層５０ｂを形成する。次に、銅を電解めっきし、銅層５０ｃを形成する。
【００４７】
図７（Ｅ）に示すように、銅の研磨速度が、タンタルや酸化シリコンの研磨速度よりも速くなるような研磨液を用いて、銅層５０ｃを化学機械研磨する。タンタルや酸化シリコンの研磨速度が比較的遅いため、タンタルからなるバリアメタル層５０ａ、またはＳｉＯ2からなる犠牲膜４３が露出した時点で再現性よく研磨を停止させることができる。
【００４８】
銅の研磨速度が比較的速いため、配線溝４６内に残った銅配線５０ｃの表面にディッシングが発生する。このディッシングの最深部が犠牲膜４３の底面よりも高くなるように、犠牲膜４３を厚くしておくことが好ましい。
【００４９】
図８（Ｆ）に示すように、タンタルや酸化シリコンの研磨速度が銅の研磨速度よりも速くなるような研磨液を用いて、犠牲膜４３、銅層５０ｃ、シード層５０ｂ、及びバリアメタル層５０ａを化学機械研磨する。
【００５０】
タンタルからなるバリアメタル層５０ｂ及びＳｉＯ2からなる犠牲膜４３の研磨が進み、図７（Ｅ）の状態で現れていた銅層５０ｃの表面のディッシング部分が平坦化される。さらに研磨を続けると、銅層５０ｃが露出した部分が凸状になる。凸状の部分に研磨圧力が集中するため、最終的には銅層５０ｃの表面も平坦化される。
【００５１】
図８（Ｇ）に示すように、疎水性のＳｉＯＣからなるキャップ層４２が露出した時点で、キャップ層４２が研磨停止層として働き、再現性よく研磨を停止させることができる。配線溝４６及びビアホール４８内に、バリアメタル層５０ａ、シード層５０ｂ及び銅層５０ｃからなる銅配線５０が残る。この研磨条件では、銅の研磨速度が比較的遅いため、銅層５０ｃの表面にディッシングが発生しにくい。また、エロージョンの発生も防止することができる。
【００５２】
上記第２の実施例では、キャップ層４２をＳｉＣで形成したが、ＳｉＣと同様に疎水性のＳｉＯＣで形成してもよい。また、キャップ層４２を、ＳｉＯＣ層とＳｉＣ層との２層構造としてもよい。誘電率の観点からは、キャップ層４２をＳｉＯＣで形成するほうが有利である。ところが、ＣＭＰ時にＳｉＯＣ層が表面に現れるとスクラッチが発生しやすくなる。ＳｉＯＣ層の上にＳｉＣ層を形成することにより、スクラッチの発生を防止することができる。
【００５３】
また、上記第２の実施例では、第６の層間絶縁膜４１の低誘電率有機絶縁材料の例としてＳｉＬＫ（ダウケミカル社の商標）を挙げたが、その他に、ポリテトラフルオロエチレン（ＰＴＦＥ）、ＦＬＡＲＥ（ハネウェル社の商標）、ベンゾシクロブテン（ＢＣＢ）、メチルシルセスキオキサン（ＭＳＱ）（例えばＪＳＲ社のＬＫＤ）等が挙げられる。第６の層間絶縁膜４１の材料として、有機絶縁材料の代わりに低誘電率の多孔質絶縁材料等を用いてもよい。
【００５４】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【００５５】
上記実施例から、以下の付記に示された発明が導出される。
（付記１） （ａ）下地基板の上に第１の絶縁材料からなる第１の絶縁膜を形成する工程と、
（ｂ）前記第１の絶縁膜の上に、前記第１の絶縁材料とは異なる第２の絶縁材料からなる第２の絶縁膜を形成する工程と、
（ｃ）前記第２の絶縁膜及び前記第１の絶縁膜に、少なくとも該第１の絶縁膜の途中まで達する凹部を形成する工程と、
（ｄ）前記凹部内を埋め込むように、前記第２の絶縁膜の上に、導電材料からなる配線層を堆積させる工程と、
（ｅ）前記配線層を研磨して、前記凹部内に該配線層を残す工程と、
（ｆ）前記第１の絶縁膜が露出するまで前記配線層及び前記第２の絶縁膜を研磨する工程と
を有する半導体装置の製造方法。
【００５６】
（付記２） 前記工程（ｅ）において、前記配線層の研磨速度が前記第２の絶縁膜の研磨速度よりも速い条件で、前記配線層を研磨する付記１に記載の半導体装置の製造方法。
【００５７】
（付記３） 前記工程（ｆ）において、前記第２の絶縁膜の研磨速度が前記配線層の研磨速度よりも速い条件で、前記第１の絶縁膜が露出するまで前記配線層及び前記第２の絶縁膜を研磨する付記１または２に記載の半導体装置の製造方法。
【００５８】
（付記４） 前記工程（ｅ）において、前記配線層の表面に現れるディッシングの最深部が、前記第２の絶縁膜の底面よりも高い状態で、研磨を終了する付記１〜３のいずれかに記載の半導体装置の製造方法。
【００５９】
（付記５） 前記第１の絶縁膜の表面が疎水性である付記１〜４のいずれかに記載の半導体装置の製造方法。
（付記６） 前記工程（ｄ）が、前記配線層を堆積させる前に、該配線層の材料の拡散を防止するバリアメタル層を堆積させる工程を含み、前記配線層を前記バリアメタル層の上に堆積させる付記１〜５のいずれかに記載の半導体装置の製造方法。
【００６０】
（付記７） 前記工程（ｅ）において、前記バリアメタル層が露出するまで、または前記第２の絶縁膜が露出するまで、前記配線層を研磨する付記６に記載の半導体装置の製造方法。
【００６１】
（付記８） 前記工程（ａ）が、前記第１の絶縁膜を形成する前に、前記下地基板の上に、前記第１の絶縁膜よりも誘電率の低い有機絶縁材料または多孔質絶縁材料からなる第３の絶縁膜を形成する工程を含み、該第３の絶縁膜の上に前記第１の絶縁膜を形成し、
前記工程（ｃ）において、少なくとも前記第３の絶縁膜の途中まで達する前記凹部を形成する付記１〜７のいずれかに記載の半導体装置の製造方法。
【００６２】
（付記９） 前記第１の絶縁材料が、ＳｉＣ、ＳｉＯＣ、及びＳｉＯＣＨからなる群より選択された一つの材料である付記１〜８のいずれかに記載の半導体装置の製造方法。
【００６３】
（付記１０） 前記第２の絶縁材料が酸化シリコンである付記１〜９のいずれかに記載の半導体装置の製造方法。
（付記１１） 前記配線層が銅または銅を主成分とする合金で形成されている付記１〜１０のいずれかに記載の半導体装置の製造方法。
【００６４】
（付記１２） （ａ）下地基板の上に第１の絶縁材料からなる第１の絶縁膜を形成する工程と、
（ｂ）前記第１の絶縁膜の上に、前記第１の絶縁材料とは異なる第２の絶縁材料からなる第２の絶縁膜を形成する工程と、
（ｃ）前記第２の絶縁膜及び前記第１の絶縁膜に、少なくとも該第１の絶縁膜の途中まで達する凹部を形成する工程と、
（ｄ）前記凹部内を埋め込むように、前記第２の絶縁膜の上に、導電材料からなる配線層を堆積させる工程と、
（ｅ）前記配線層を研磨して、前記凹部内に該配線層を残す工程と、
（ｆ）前記第１の絶縁膜が露出するまで前記配線層及び前記第２の絶縁膜を研磨する工程と
を有する配線形成方法。
【００６５】
【発明の効果】
以上説明したように、本発明によれば、化学機械研磨後の基板表面の凹凸を少なくすることができる。
【図面の簡単な説明】
【図１】 第１の実施例による配線形成方法により作製した半導体集積回路装置の断面図である。
【図２】 第１の実施例による配線形成方法を説明するための配線層の断面図（その１）である。
【図３】 第１の実施例による配線形成方法を説明するための配線層の断面図（その２）である。
【図４】 第１の実施例による配線形成方法を説明するための配線層の断面図（その３）である。
【図５】 化学機械研磨後のディッシングの深さと配線幅との関係を示すグラフである。
【図６】 第２の実施例による配線形成方法を説明するための配線層の断面図（その１）である。
【図７】 第２の実施例による配線形成方法を説明するための配線層の断面図（その２）である。
【図８】 第２の実施例による配線形成方法を説明するための配線層の断面図（その３）である。
【図９】 従来のデュアルダマシン法による配線形成方法を説明するための配線層の断面図である。
【図１０】 （Ａ）は、化学機械研磨後の基板表面の凹凸を示すグラフであり、（Ｂ）は、ディッシングの深さと配線幅との関係を示すグラフである。
【符号の説明】
１ 半導体基板
２ 素子分離絶縁膜
３ ＭＯＳトランジスタ
４ 第１の層間絶縁膜
４ａ、４ｂ、８ａ コンタクトホール
５ａ、５ｂ、９ プラグ
７ 第１層目の配線
８ 第２の層間絶縁膜
１０、１５、４０、４２ キャップ層
１０ａ、１０ｂ、１９、４６ 配線溝
１１ 第３の層間絶縁膜
１２ａ、１２ｂ 第２層目の配線
１６ 第４の層間絶縁膜
１７ エッチングストッパ層
１８ 第５の層間絶縁膜
２０、４８ ビアホール
２１ 第３層目の配線
３０、４３ 犠牲膜
３１、３２、４５、４７ レジスト膜
４１ 第６の層間絶縁膜
５０ 第３層目の配線
【発明の属する技術分野】
本発明は、配線形成方法に関し、特に絶縁層に凹部を形成し、その凹部内を埋め込むように絶縁層上に導電性部材を堆積させ、この導電性部材を研磨して凹部内に導電性部材の一部を残す配線形成方法に関する。
【０００２】
【従来の技術】
高密度半導体集積回路装置の配線形成工程で、高速化と信頼性とを両立できる銅を用いたダマシン法が使用される。層間絶縁膜に、配線用の溝とビアホールとを形成し、その中に銅を埋め込んで不要な部分を化学機械研磨で取り除くデュアルダマシン法は、最先端の半導体集積回路装置の製造に必須の技術になっている。
【０００３】
図９を参照して、従来のデュアルダマシン法を用いた配線の形成方法について説明する。
図９（Ａ）に示すように、下地の層間絶縁膜１００の表層部の一部に銅配線１０１が配置されている。層間絶縁膜１００及び配線１０１の上に、キャップ層１０２、第１の層間絶縁膜１０３、エッチングストッパ層１０４、第２の層間絶縁膜１０５を順番に堆積させる。通常のフォトリソグラフィ工程を経て、第２の層間絶縁膜１０５に配線溝１０６を形成する。配線溝１０６の底面にエッチングストッパ層１０４が露出する。
【０００４】
図９（Ｂ）に示すように、配線溝１０６の底面に露出したエッチングストッパ層１０４に、通常のフォトリソグラフィ技術を用いて開口を形成する。この開口を通して第１の層間絶縁膜１０３をエッチングし、ビアホール１０７を形成する。ビアホール１０７の底面に露出したキャップ層１０２を除去し、銅配線１０１を露出させる。
【０００５】
配線溝１０６及びビアホール１０７の内面上にバリアメタル層を形成し、その上に銅のシード層を形成する。シード層を電極として銅を電解めっきし、銅層１０８を形成する。銅層１０８は、配線溝１０６及びビアホール１０７内を埋め込む。
【０００６】
図９（Ｃ）に示すように、銅層１０８の化学機械研磨（ＣＭＰ）を行い、銅層１０８の不要部分を除去する。これにより、配線溝１０６及びビアホール１０７内に銅配線１０８が残る。
【０００７】
図９（Ｄ）に示すように、第２の層間絶縁膜１０５及び銅配線１０８の上に、キャップ層１０９及び第３の層間絶縁膜１１０を形成する。配線１０８の上に、配線１０８と同様の方法で上層の配線が形成される。
【０００８】
【発明が解決しようとする課題】
図９（Ｃ）に示した工程で銅層１０８のＣＭＰを行うと、ディッシングやエロージョンと呼ばれる凹凸が基板の表面に発生する。
【０００９】
図１０（Ａ）に、ＣＭＰ後の基板表面の凹凸の測定結果を示す。横軸は基板表面に沿った走査距離を表し、１目盛りが８０μｍに相当する。縦軸は表面の高さを表し、１目盛りが５０ｎｍに相当する。銅配線のパターンに対応してディッシングＤが発生している。また、銅配線の密集する領域に、エロージョンＥが発生している。
【００１０】
ディッシングは、ＣＭＰで使用する研磨パッドが変形し配線パターンに追従するために発生する。エロージョンは、特に銅配線が密集する部分において、銅配線を分離する絶縁膜にＣＭＰ時の加工圧力が集中して、絶縁膜及び銅配線が過研磨されることにより発生する。
【００１１】
図１０（Ｂ）に、ディッシングの深さと配線幅との関係を示す。横軸は配線幅を単位「μｍ」で表し、縦軸はディッシングの深さを単位「ｎｍ」で表す。配線幅が広くなるに従って、ディッシングが深くなることがわかる。
【００１２】
ディッシングやエロージョンが発生すると、図９（Ｄ）に示した第３の層間絶縁膜１１０の表面に、下地表面の凹凸に倣った凹凸が発生する。層間絶縁膜の表面に発生した凹凸は、その層間絶縁膜に形成された配線溝に埋め込まれた銅層を研磨した後に銅の研磨残りが発生する原因になる。銅の研磨残りは、配線の短絡の原因になる。銅の研磨残りの発生を防止するために、層間絶縁膜を形成した後に、その表面をＣＭＰ等によって平坦化しなければならない。
【００１３】
本発明の目的は、ディッシングやエロージョン等の凹凸の発生を抑制することが可能な配線形成方法を提供することである。
【００１４】
【課題を解決するための手段】
本発明の一観点によると、
（ａ）下地基板の上に疎水性を有する第１の絶縁材料からなる第１の絶縁膜を形成する工程と、
（ｂ）前記第１の絶縁膜の上に、前記第１の絶縁材料とは異なる第２の絶縁材料からなる第２の絶縁膜を形成する工程と、
（ｃ）前記第２の絶縁膜及び前記第１の絶縁膜に、少なくとも該第１の絶縁膜の途中まで達する凹部を形成する工程と、
（ｄ）前記凹部内を埋め込むように、前記第２の絶縁膜の上に、バリアメタル層を介して、導電材料からなる配線層を堆積させる工程と、
（ｅ）前記配線層の研磨速度が前記第２の絶縁膜及び前記バリアメタル層の研磨速度よりも速い条件で、前記配線層を研磨して、前記凹部内に該配線層を残す工程と、
（ｆ）前記第１の絶縁膜が露出するまで前記配線層及び前記第２の絶縁膜を研磨する工程と
を有し、前記工程（ｅ）において、前記配線層の研磨速度が前記第２の絶縁膜の研磨速度よりも速い条件で、前記配線層を研磨し、前記配線層の表面に現れるディッシングの最深部が、前記第２の絶縁膜の底面よりも高い状態で、研磨を終了し、
前記工程（ｆ）において、前記第２の絶縁膜及び前記バリアメタル層の研磨速度が前記配線層の研磨速度よりも速い条件で、前記第１の絶縁膜が露出するまで前記配線層及び前記第２の絶縁膜を研磨し、
前記工程（ｆ）の後の被研磨面は、前記工程（ｅ）の後の被研磨面よりも平坦であり、前記工程（ｅ）の後に発生していたディッシング部分が平坦化されている半導体装置の製造方法が提供される。
【００１５】
工程（ｆ）の研磨条件を適当に選択することにより、ディッシングやエロージョンの発生を抑制することができる。
【００１６】
【発明の実施の形態】
図１に、本発明の第１の実施例による配線形成方法で作製された半導体集積回路装置の断面図を示す。ｐ型シリコンからなる半導体基板１の表面上に素子分離絶縁膜２が形成され、素子分離絶縁膜２によって活性領域が画定されている。活性領域内にＭＯＳトランジスタ３が形成されている。ＭＯＳトランジスタ３は、ゲート絶縁膜３ａ、ゲート電極３ｂ、不純物拡散領域３ｃ及び３ｄを含んで構成される。不純物拡散領域３ｃ及び３ｄの一方がソース領域であり、他方がドレイン領域である。
【００１７】
不純物拡散領域３ｃ及び３ｄは、ゲート電極３ｂの両側の基板表層部に形成され、低濃度ドレイン（ＬＤＤ）構造を有する。ゲート電極３ｂの側面上に絶縁性のサイドウォールスペーサ３ｅが形成されている。サイドウォールスペーサ３ｅは、不純物拡散領域３ｃ及び３ｄの高濃度部にイオン注入する際のマスクとなる。
【００１８】
半導体基板１の上に、ＭＯＳトランジスタ３を覆うように、酸化シリコン（ＳｉＯ2）からなる第１の層間絶縁膜４が形成されている。不純物拡散領域３ｃ及び３ｄに対応する位置に、それぞれ第１の層間絶縁膜４を貫通するコンタクトホール４ａ及び４ｂが形成されている。コンタクトホール４ａ及び４ｂ内に、それぞれ導電性のプラグ５ａ及び５ｂが埋め込まれている。プラグ５ａ及び５ｂは、側面及び底面を被覆する窒化チタン（ＴｉＮ）からなるバリアメタル層と、バリアメタル層の上に形成されたタングステン部材とを含んで構成される。
【００１９】
第１の層間絶縁膜４の上に、アルミニウムからなる第１層目の配線７が形成されている。この配線７は、プラグ５ｂを介してＭＯＳトランジスタ３の不純物拡散領域３ｄに接続されている。
【００２０】
第１の層間絶縁膜４の上に、第１層目の配線７を覆うように第２の層間絶縁膜８が形成されている。第２の層間絶縁膜８は、酸化シリコン、ボロフォスフォシリケートガラス（ＢＰＳＧ）、またはフォスフォシリケートガラス（ＰＳＧ）で形成されている。プラグ５ａに対応する位置に、第２の層間絶縁膜８を貫通するコンタクトホール８ａが形成されている。このコンタクトホール８ａ内に、導電性のプラグ９が埋め込まれている。
【００２１】
第２の層間絶縁膜８の上に窒化シリコンからなるキャップ層１０及び酸化シリコンからなる第３の層間絶縁膜１１が形成されている。第３の層間絶縁膜１１及びキャップ層１０に、配線溝１１ａ及び１１ｂが形成されている。配線溝１１ａ及び１１ｂ内に、それぞれ第２層目の配線１２ａ及び１２ｂが埋め込まれている。
【００２２】
配線１２ａ及び１２ｂは、配線溝１１ａ及び１１ｂの側面及び底面を覆うバリアメタル層、バリアメタル層の表面を覆うシード層、シード層を覆い配線溝内に充填された主配線部材の３層構造を有する。バリアメタル層は、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）等で形成されている。なお、バリアメタル層がＴａ層とＴａＮ層との積層構造とされる場合もある。シード層及び主配線部材は、銅または銅を主成分とする合金で形成されている。
【００２３】
配線１２ａ、１２ｂ、及び第３の層間絶縁膜１１の上に、キャップ層１５、第４の層間絶縁膜１６、エッチングストッパ層１７、及び第５の層間絶縁膜１８がこの順番に積層されている。エッチングストッパ層１５及びエッチングストッパ層１７は、炭化シリコン（ＳｉＣ）で形成されている。第４の層間絶縁膜１６及び第５の層間絶縁膜１８は、ＳｉＯＣで形成されている。
【００２４】
第５の層間絶縁膜１８に、エッチングストッパ層１７まで達する配線溝１９が形成されている。さらに、配線溝１９の底面のエッチングストッパ層１７から配線１２ａの上面まで達するビアホール２０が形成されている。
【００２５】
配線溝１９及びビアホール２０内に、第３層目の配線２１が埋め込まれている。第３層目の配線２１は、配線溝１９及びビアホール２０の側面及び底面を覆うバリアメタル層、このバリアメタル層を覆うシード層、及びシード層を覆い配線溝１９とビアホール２０との内部に充填された主配線部材で構成される。バリアメタル層、シード層、及び主配線部材の材料は、第２層目の配線１２ａのこれらの材料と同じである。
【００２６】
次に、図２〜図４を参照して、第１の実施例による配線形成方法について説明する。以下、図１に示した第３層目の配線２１の形成方法を例にとって説明する。図２〜図４では、図１のキャップ層１５から上の層についてのみ示す。
【００２７】
図２（Ａ）に示すように、第３の層間絶縁膜１１の上に、ＳｉＣからなる厚さ５０ｎｍのキャップ層１５、ＳｉＯＣからなる厚さ６００ｎｍの第４の層間絶縁膜１６、ＳｉＣからなる厚さ５０ｎｍのエッチングストッパ層１７、ＳｉＯＣからなる厚さ４００ｎｍの第５の層間絶縁膜１８、及びＳｉＯ2からなる厚さ１００ｎｍの犠牲膜３０を順番に形成する。これらの層は、プラズマ励起型化学気相成長（ＰＥ−ＣＶＤ）により形成することができる。ＳｉＣ膜及びＳｉＯＣ膜は、例えばノベラス社からＳｉＣ及びＣＯＲＡＬ、ＡＭＡＴ社からＢＬＯＣＫ及びＢｌａｃｋＤｉａｍｏｎｄという商品名で提供されている材料を用いて形成することができる。
【００２８】
なお、必要に応じて、犠牲膜３０の上に、ＳｉＯＮまたはＳｉＮ等からなる反射防止膜を形成してもよい。
図２（Ｂ）に示すように、犠牲膜３０の表面をレジスト膜３１で覆い、レジスト膜３１に、形成すべき配線に対応した開口を形成する。レジスト膜３１をマスクとして、犠牲膜３０及び第５の層間絶縁膜１８をドライエッチングし、配線溝１９を形成する。エッチングガスとして、例えばＣＦ4とＣＨ2Ｆ2との混合ガスやＣ4Ｆ6ガス等を使用することができる。エッチングストッパ層１７が露出した時点でエッチングが停止する。配線溝１９を形成した後、レジスト膜３１を除去する。
【００２９】
図２（Ｃ）に示すように、犠牲膜３０の上面、及び配線溝１９の内面をレジスト膜３２で覆い、形成すべきビアホールに対応した開口を形成する。レジスト膜３２をマスクとして、エッチングストッパ層１７及び第４の層間絶縁膜１６をエッチングする。エッチングストッパ層１７は、例えばＣＦ4とＣＨ2Ｆ2との混合ガスを用いてドライエッチングされる。第４の層間絶縁膜１６は、例えばＣ4Ｆ6ガスを用いてドライエッチングされる。ビアホール２０が形成され、その底面にキャップ層１５が露出する。第４の層間絶縁膜１６をエッチングした後、レジスト膜３２を除去する。
【００３０】
ビアホール２０の底面に露出したキャップ層１５を除去し、下層の銅配線を露出させる。キャップ層１５は、例えばＣＨＦ3ガスを用いてドライエッチングされる。このとき、配線溝１９の底面に露出したエッチングストッパ層１７も除去される。
【００３１】
図３（Ｄ）に示すように、配線溝１９の内面、ビアホール２０の内面、及び犠牲膜３０の表面を、タンタル（Ｔａ）からなる厚さ１０ｎｍのバリアメタル層２１ａで覆う。なお、バリアメタル層２１ａの材料として、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）等を使用してもよい。バリアメタル層２１ａの表面上に、銅（Ｃｕ）からなる厚さ１５０ｎｍのシード層２１ｂを形成する。バリアメタル層２１ａ及びシード層２１ｂは、スパッタリングにより形成される。次に、銅を電解めっきし、銅層２１ｃを形成する。銅層２１ｃは、配線溝１９及びビアホール２０内に充填されるのに十分な厚さとする。
【００３２】
図３（Ｅ）に示すように、銅の研磨速度が、タンタルや酸化シリコンの研磨速度よりも速くなるような研磨液を用いて、銅層２１ｃを化学機械研磨する。研磨液として、例えばシリカ等の砥粒、銅と錯体をつくる有機物、銅の腐食防止剤及び酸化剤等を含むものが使用される。タンタルや酸化シリコンの研磨速度が比較的遅いため、Ｔａからなるバリアメタル層２１ａ、またはＳｉＯ2からなる犠牲膜３０が露出した時点で再現性よく研磨を停止させることができる。
【００３３】
銅の研磨速度が比較的速いため、配線溝１９内に残った銅配線２１ｃの表面にディッシングが発生する。このディッシングの最深部が犠牲膜３０の底面よりも高くなるように、犠牲膜３０を厚くしておくことが好ましい。
【００３４】
図４（Ｆ）に示すように、タンタルや酸化シリコンの研磨速度が銅の研磨速度よりも速くなるような研磨液を用いて、犠牲膜３０、銅層２１ｃ、シード層２１ｂ、及びバリアメタル層２１ａを化学機械研磨する。研磨液として、例えばシリカ等の砥粒、有機酸、及び銅の腐食防止剤が混合されたものを使用することができる。
【００３５】
タンタルからなるバリアメタル層２１ｂ及びＳｉＯ2からなる犠牲膜３０の研磨が進み、図３（Ｅ）の状態で現れていた銅層２１ｃの表面のディッシング部分が平坦化される。さらに研磨を続けると、銅層２１ｃが露出した部分が凸状になる。凸状の部分に研磨圧力が集中するため、最終的には銅層２１ｃの表面も平坦化される。
【００３６】
図４（Ｇ）に示すように、疎水性のＳｉＯＣからなる第５の層間絶縁膜１８が露出した時点で、第５の層間絶縁膜１８が研磨停止層として働き、再現性よく研磨を停止させることができる。この研磨条件では、銅の研磨速度が比較的遅いため、銅層２１ｃの表面にディッシングが発生しにくい。また、エロージョンの発生も防止することができる。
【００３７】
図５に、基板表面に発生した窪みの深さと配線幅との関係を示す。図５（Ａ）は、上記第１の実施例による配線形成方法を用いた場合の窪みの深さを示し、図５（Ｂ）は、従来の方法を用いた場合の窪みの深さを示す。横軸は、配線幅を単位「μｍ」で表し、縦軸は仮想的な平坦面からの窪みの深さを単位「ｎｍ」で表す。なお、配線部分の面積は、全表面の８０％である。
【００３８】
図５（Ａ）と図５（Ｂ）とを比較すると、第１の実施例による方法で形成した場合に、窪みが浅くなっていることがわかる。このように、第１の実施例による方法を採用することにより、ＣＭＰ後の基板表面を、より平坦にすることができる。
【００３９】
また、第１の実施例では、第４及び第５の層間絶縁膜１６及び１８を、ＳｉＯ2よりも誘電率の低いＳｉＯＣで形成している。このため、配線間の寄生容量を低減させることができる。
【００４０】
また、図２（Ａ）に示した第５の層間絶縁膜１８と、犠牲膜３０との間に、ＳｉＣからなる薄いキャップ層を配置してもよい。このキャップ層の厚さは、例えば３０〜５０ｎｍ程度でよい。このとき、図４（Ｇ）に示したＣＭＰ後の状態において、第５の層間絶縁膜１８の表面上にＳｉＣからなる薄いキャップ層が残る。これにより、ＣＭＰ時にスクラッチが入りにくくなる。
【００４１】
また、第５の層間絶縁膜１８を、Ｓｉ、Ｏ、Ｃ、及びＨを含む絶縁材料で形成してもよい。
次に、図６〜図８を参照して、第２の実施例による配線形成方法について説明する。図１に示した第３の層間絶縁膜１１まで形成した基板を準備する。以下、第３の層間絶縁膜１１よりも上層の配線層の形成方法について説明する。
【００４２】
図６（Ａ）に示すように、第３の層間絶縁膜１１の上に、ＳｉＣからなる厚さ５０ｎｍのキャップ層４０、低誘電率有機絶縁材料、例えばダウケミカル社のＳｉＬＫからなる厚さ４００ｎｍの第６の層間絶縁膜４１、ＳｉＣからなる厚さ５０ｎｍのキャップ層４２、及びＳｉＯ2からなる厚さ１００ｎｍの犠牲膜４３をこの順番に形成する。キャップ層４０、４２、及び犠牲膜４３は、ＰＥ−ＣＶＤにより形成される。第６の層間絶縁膜４１は、塗布法により形成される。
【００４３】
図６（Ｂ）に示すように、犠牲膜４３の表面上にレジスト膜４５を塗布し、通常のフォトリソグラフィにより、配線パターンに対応した開口を形成する。レジスト膜４５をマスクとして、犠牲膜４３、キャップ層４２、及び第６の層間絶縁膜４１を、第６の層間絶縁膜４１の途中までエッチングし、配線溝４６を形成する。犠牲膜４３、キャップ層４２、及び第６の層間絶縁膜４１は、Ｃ4Ｆ6系ガスまたはＣＨＦ3系ガスを用いてドライエッチングされる。配線溝４６を形成した後、レジスト膜４５を除去する。
【００４４】
図６（Ｃ）に示すように、犠牲膜４５の上面、及び配線溝４６の内面をレジスト膜４７で覆い、形成すべきビアホールに対応した開口を形成する。レジスト膜４７をマスクとして、第６の層間絶縁膜４１をエッチングする。第６の層間絶縁膜４１は、例えばＮＨ3とＨ2との混合ガスを用いてドライエッチングされる。ビアホール４８が形成され、その底面にキャップ層４０が露出する。第６の層間絶縁膜４１をエッチングした後、レジスト膜４７を除去する。
【００４５】
ビアホール４８の底面に露出したキャップ層４０を除去し、下層の銅配線を露出させる。キャップ層４０は、例えばＣＨ2Ｆ2系ガスを用いてドライエッチングされる。
【００４６】
図７（Ｄ）に示すように、配線溝４６の内面、ビアホール４８の内面、及び犠牲膜４３の表面を、タンタル（Ｔａ）からなる厚さ１０ｎｍのバリアメタル層５０ａで覆う。バリアメタル層５０ａの表面上に、銅（Ｃｕ）からなる厚さ１５０ｎｍのシード層５０ｂを形成する。次に、銅を電解めっきし、銅層５０ｃを形成する。
【００４７】
図７（Ｅ）に示すように、銅の研磨速度が、タンタルや酸化シリコンの研磨速度よりも速くなるような研磨液を用いて、銅層５０ｃを化学機械研磨する。タンタルや酸化シリコンの研磨速度が比較的遅いため、タンタルからなるバリアメタル層５０ａ、またはＳｉＯ2からなる犠牲膜４３が露出した時点で再現性よく研磨を停止させることができる。
【００４８】
銅の研磨速度が比較的速いため、配線溝４６内に残った銅配線５０ｃの表面にディッシングが発生する。このディッシングの最深部が犠牲膜４３の底面よりも高くなるように、犠牲膜４３を厚くしておくことが好ましい。
【００４９】
図８（Ｆ）に示すように、タンタルや酸化シリコンの研磨速度が銅の研磨速度よりも速くなるような研磨液を用いて、犠牲膜４３、銅層５０ｃ、シード層５０ｂ、及びバリアメタル層５０ａを化学機械研磨する。
【００５０】
タンタルからなるバリアメタル層５０ｂ及びＳｉＯ2からなる犠牲膜４３の研磨が進み、図７（Ｅ）の状態で現れていた銅層５０ｃの表面のディッシング部分が平坦化される。さらに研磨を続けると、銅層５０ｃが露出した部分が凸状になる。凸状の部分に研磨圧力が集中するため、最終的には銅層５０ｃの表面も平坦化される。
【００５１】
図８（Ｇ）に示すように、疎水性のＳｉＯＣからなるキャップ層４２が露出した時点で、キャップ層４２が研磨停止層として働き、再現性よく研磨を停止させることができる。配線溝４６及びビアホール４８内に、バリアメタル層５０ａ、シード層５０ｂ及び銅層５０ｃからなる銅配線５０が残る。この研磨条件では、銅の研磨速度が比較的遅いため、銅層５０ｃの表面にディッシングが発生しにくい。また、エロージョンの発生も防止することができる。
【００５２】
上記第２の実施例では、キャップ層４２をＳｉＣで形成したが、ＳｉＣと同様に疎水性のＳｉＯＣで形成してもよい。また、キャップ層４２を、ＳｉＯＣ層とＳｉＣ層との２層構造としてもよい。誘電率の観点からは、キャップ層４２をＳｉＯＣで形成するほうが有利である。ところが、ＣＭＰ時にＳｉＯＣ層が表面に現れるとスクラッチが発生しやすくなる。ＳｉＯＣ層の上にＳｉＣ層を形成することにより、スクラッチの発生を防止することができる。
【００５３】
また、上記第２の実施例では、第６の層間絶縁膜４１の低誘電率有機絶縁材料の例としてＳｉＬＫ（ダウケミカル社の商標）を挙げたが、その他に、ポリテトラフルオロエチレン（ＰＴＦＥ）、ＦＬＡＲＥ（ハネウェル社の商標）、ベンゾシクロブテン（ＢＣＢ）、メチルシルセスキオキサン（ＭＳＱ）（例えばＪＳＲ社のＬＫＤ）等が挙げられる。第６の層間絶縁膜４１の材料として、有機絶縁材料の代わりに低誘電率の多孔質絶縁材料等を用いてもよい。
【００５４】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【００５５】
上記実施例から、以下の付記に示された発明が導出される。
（付記１） （ａ）下地基板の上に第１の絶縁材料からなる第１の絶縁膜を形成する工程と、
（ｂ）前記第１の絶縁膜の上に、前記第１の絶縁材料とは異なる第２の絶縁材料からなる第２の絶縁膜を形成する工程と、
（ｃ）前記第２の絶縁膜及び前記第１の絶縁膜に、少なくとも該第１の絶縁膜の途中まで達する凹部を形成する工程と、
（ｄ）前記凹部内を埋め込むように、前記第２の絶縁膜の上に、導電材料からなる配線層を堆積させる工程と、
（ｅ）前記配線層を研磨して、前記凹部内に該配線層を残す工程と、
（ｆ）前記第１の絶縁膜が露出するまで前記配線層及び前記第２の絶縁膜を研磨する工程と
を有する半導体装置の製造方法。
【００５６】
（付記２） 前記工程（ｅ）において、前記配線層の研磨速度が前記第２の絶縁膜の研磨速度よりも速い条件で、前記配線層を研磨する付記１に記載の半導体装置の製造方法。
【００５７】
（付記３） 前記工程（ｆ）において、前記第２の絶縁膜の研磨速度が前記配線層の研磨速度よりも速い条件で、前記第１の絶縁膜が露出するまで前記配線層及び前記第２の絶縁膜を研磨する付記１または２に記載の半導体装置の製造方法。
【００５８】
（付記４） 前記工程（ｅ）において、前記配線層の表面に現れるディッシングの最深部が、前記第２の絶縁膜の底面よりも高い状態で、研磨を終了する付記１〜３のいずれかに記載の半導体装置の製造方法。
【００５９】
（付記５） 前記第１の絶縁膜の表面が疎水性である付記１〜４のいずれかに記載の半導体装置の製造方法。
（付記６） 前記工程（ｄ）が、前記配線層を堆積させる前に、該配線層の材料の拡散を防止するバリアメタル層を堆積させる工程を含み、前記配線層を前記バリアメタル層の上に堆積させる付記１〜５のいずれかに記載の半導体装置の製造方法。
【００６０】
（付記７） 前記工程（ｅ）において、前記バリアメタル層が露出するまで、または前記第２の絶縁膜が露出するまで、前記配線層を研磨する付記６に記載の半導体装置の製造方法。
【００６１】
（付記８） 前記工程（ａ）が、前記第１の絶縁膜を形成する前に、前記下地基板の上に、前記第１の絶縁膜よりも誘電率の低い有機絶縁材料または多孔質絶縁材料からなる第３の絶縁膜を形成する工程を含み、該第３の絶縁膜の上に前記第１の絶縁膜を形成し、
前記工程（ｃ）において、少なくとも前記第３の絶縁膜の途中まで達する前記凹部を形成する付記１〜７のいずれかに記載の半導体装置の製造方法。
【００６２】
（付記９） 前記第１の絶縁材料が、ＳｉＣ、ＳｉＯＣ、及びＳｉＯＣＨからなる群より選択された一つの材料である付記１〜８のいずれかに記載の半導体装置の製造方法。
【００６３】
（付記１０） 前記第２の絶縁材料が酸化シリコンである付記１〜９のいずれかに記載の半導体装置の製造方法。
（付記１１） 前記配線層が銅または銅を主成分とする合金で形成されている付記１〜１０のいずれかに記載の半導体装置の製造方法。
【００６４】
（付記１２） （ａ）下地基板の上に第１の絶縁材料からなる第１の絶縁膜を形成する工程と、
（ｂ）前記第１の絶縁膜の上に、前記第１の絶縁材料とは異なる第２の絶縁材料からなる第２の絶縁膜を形成する工程と、
（ｃ）前記第２の絶縁膜及び前記第１の絶縁膜に、少なくとも該第１の絶縁膜の途中まで達する凹部を形成する工程と、
（ｄ）前記凹部内を埋め込むように、前記第２の絶縁膜の上に、導電材料からなる配線層を堆積させる工程と、
（ｅ）前記配線層を研磨して、前記凹部内に該配線層を残す工程と、
（ｆ）前記第１の絶縁膜が露出するまで前記配線層及び前記第２の絶縁膜を研磨する工程と
を有する配線形成方法。
【００６５】
【発明の効果】
以上説明したように、本発明によれば、化学機械研磨後の基板表面の凹凸を少なくすることができる。
【図面の簡単な説明】
【図１】 第１の実施例による配線形成方法により作製した半導体集積回路装置の断面図である。
【図２】 第１の実施例による配線形成方法を説明するための配線層の断面図（その１）である。
【図３】 第１の実施例による配線形成方法を説明するための配線層の断面図（その２）である。
【図４】 第１の実施例による配線形成方法を説明するための配線層の断面図（その３）である。
【図５】 化学機械研磨後のディッシングの深さと配線幅との関係を示すグラフである。
【図６】 第２の実施例による配線形成方法を説明するための配線層の断面図（その１）である。
【図７】 第２の実施例による配線形成方法を説明するための配線層の断面図（その２）である。
【図８】 第２の実施例による配線形成方法を説明するための配線層の断面図（その３）である。
【図９】 従来のデュアルダマシン法による配線形成方法を説明するための配線層の断面図である。
【図１０】 （Ａ）は、化学機械研磨後の基板表面の凹凸を示すグラフであり、（Ｂ）は、ディッシングの深さと配線幅との関係を示すグラフである。
【符号の説明】
１ 半導体基板
２ 素子分離絶縁膜
３ ＭＯＳトランジスタ
４ 第１の層間絶縁膜
４ａ、４ｂ、８ａ コンタクトホール
５ａ、５ｂ、９ プラグ
７ 第１層目の配線
８ 第２の層間絶縁膜
１０、１５、４０、４２ キャップ層
１０ａ、１０ｂ、１９、４６ 配線溝
１１ 第３の層間絶縁膜
１２ａ、１２ｂ 第２層目の配線
１６ 第４の層間絶縁膜
１７ エッチングストッパ層
１８ 第５の層間絶縁膜
２０、４８ ビアホール
２１ 第３層目の配線
３０、４３ 犠牲膜
３１、３２、４５、４７ レジスト膜
４１ 第６の層間絶縁膜
５０ 第３層目の配線
Claims (5)
- （ａ）下地基板の上に疎水性を有する第１の絶縁材料からなる第１の絶縁膜を形成する工程と、
（ｂ）前記第１の絶縁膜の上に、前記第１の絶縁材料とは異なる第２の絶縁材料からなる第２の絶縁膜を形成する工程と、
（ｃ）前記第２の絶縁膜及び前記第１の絶縁膜に、少なくとも該第１の絶縁膜の途中まで達する凹部を形成する工程と、
（ｄ）前記凹部内を埋め込むように、前記第２の絶縁膜の上に、バリアメタル層を介して、導電材料からなる配線層を堆積させる工程と、
（ｅ）前記配線層の研磨速度が前記第２の絶縁膜及び前記バリアメタル層の研磨速度よりも速い条件で、前記配線層を研磨して、前記凹部内に該配線層を残す工程と、
（ｆ）前記第１の絶縁膜が露出するまで前記配線層及び前記第２の絶縁膜を研磨する工程と
を有し、前記工程（ｅ）において、前記配線層の研磨速度が前記第２の絶縁膜の研磨速度よりも速い条件で、前記配線層を研磨し、前記配線層の表面に現れるディッシングの最深部が、前記第２の絶縁膜の底面よりも高い状態で、研磨を終了し、
前記工程（ｆ）において、前記第２の絶縁膜及び前記バリアメタル層の研磨速度が前記配線層の研磨速度よりも速い条件で、前記第１の絶縁膜が露出するまで前記配線層及び前記第２の絶縁膜を研磨し、
前記工程（ｆ）の後の被研磨面は、前記工程（ｅ）の後の被研磨面よりも平坦であり、前記工程（ｅ）の後に発生していたディッシング部分が平坦化されている半導体装置の製造方法。 - 前記工程（ａ）が、前記第１の絶縁膜を形成する前に、前記下地基板の上に、前記第１の絶縁膜よりも誘電率の低い有機絶縁材料または前記第１の絶縁膜よりも誘電率の低い多孔質絶縁材料からなる第３の絶縁膜を形成する工程を含み、該第３の絶縁膜の上に前記第１の絶縁膜を形成し、
前記工程（ｃ）において、少なくとも前記第３の絶縁膜の途中まで達する前記凹部を形成する請求項１に記載の半導体装置の製造方法。 - 前記第１の絶縁材料が、ＳｉＣ、ＳｉＯＣ、及びＳｉＯＣＨからなる群より選択された一つの材料である請求項１または２に記載の半導体装置の製造方法。
- 前記第２の絶縁材料が酸化シリコンである請求項１〜３のいずれかに記載の半導体装置の製造方法。
- 前記工程（ａ）が、前記下地基板の上にＳｉＯＣからなる第３の絶縁膜を形成する工程を含み、前記第１の絶縁材料がＳｉＣであり、前記第１の絶縁膜を該第３の絶縁膜の上に形成する請求項１〜４のいずれかに記載の半導体装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002166621A JP4076131B2 (ja) | 2002-06-07 | 2002-06-07 | 半導体装置の製造方法 |
| US10/326,378 US6686285B2 (en) | 2002-06-07 | 2002-12-23 | Semiconductor device manufacture method preventing dishing and erosion during chemical mechanical polishing |
| TW091137886A TWI224536B (en) | 2002-06-07 | 2002-12-30 | Semiconductor device manufacture method preventing dishing and erosion during chemical mechanical polishing |
| KR1020030000520A KR100814234B1 (ko) | 2002-06-07 | 2003-01-06 | 반도체 장치의 제조 방법 |
| CNB031064248A CN1225019C (zh) | 2002-06-07 | 2003-02-25 | 防止化学机械抛光中的凹陷和侵蚀的半导体器件制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002166621A JP4076131B2 (ja) | 2002-06-07 | 2002-06-07 | 半導体装置の製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004014828A JP2004014828A (ja) | 2004-01-15 |
| JP2004014828A5 JP2004014828A5 (ja) | 2005-10-06 |
| JP4076131B2 true JP4076131B2 (ja) | 2008-04-16 |
Family
ID=29706730
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002166621A Expired - Fee Related JP4076131B2 (ja) | 2002-06-07 | 2002-06-07 | 半導体装置の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6686285B2 (ja) |
| JP (1) | JP4076131B2 (ja) |
| KR (1) | KR100814234B1 (ja) |
| CN (1) | CN1225019C (ja) |
| TW (1) | TWI224536B (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004253791A (ja) * | 2003-01-29 | 2004-09-09 | Nec Electronics Corp | 絶縁膜およびそれを用いた半導体装置 |
| US7217649B2 (en) * | 2003-03-14 | 2007-05-15 | Lam Research Corporation | System and method for stress free conductor removal |
| JP2006165214A (ja) * | 2004-12-07 | 2006-06-22 | Sony Corp | 半導体装置およびその製造方法 |
| KR100711912B1 (ko) * | 2005-12-28 | 2007-04-27 | 동부일렉트로닉스 주식회사 | 반도체 소자의 금속 배선 형성 방법 |
| JP4231055B2 (ja) * | 2006-02-06 | 2009-02-25 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JP2007251135A (ja) * | 2006-02-18 | 2007-09-27 | Seiko Instruments Inc | 半導体装置およびその製造方法 |
| JP2007294514A (ja) * | 2006-04-21 | 2007-11-08 | Renesas Technology Corp | 半導体装置 |
| US8193087B2 (en) | 2006-05-18 | 2012-06-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Process for improving copper line cap formation |
| JP2010171064A (ja) * | 2009-01-20 | 2010-08-05 | Panasonic Corp | 半導体装置及びその製造方法 |
| JP2012064713A (ja) * | 2010-09-15 | 2012-03-29 | Toshiba Corp | 半導体装置の製造方法 |
| US11862607B2 (en) * | 2021-08-16 | 2024-01-02 | Micron Technology, Inc. | Composite dielectric structures for semiconductor die assemblies and associated systems and methods |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2630588A1 (fr) * | 1988-04-22 | 1989-10-27 | Philips Nv | Procede pour realiser une configuration d'interconnexion sur un dispositif semiconducteur notamment un circuit a densite d'integration elevee |
| KR100238220B1 (en) * | 1996-12-17 | 2000-01-15 | Samsung Electronics Co Ltd | Plattening method of semiconductor device |
| US6140226A (en) * | 1998-01-16 | 2000-10-31 | International Business Machines Corporation | Dual damascene processing for semiconductor chip interconnects |
| US6420261B2 (en) * | 1998-08-31 | 2002-07-16 | Fujitsu Limited | Semiconductor device manufacturing method |
| US6150272A (en) * | 1998-11-16 | 2000-11-21 | Taiwan Semiconductor Manufacturing Company | Method for making metal plug contacts and metal lines in an insulating layer by chemical/mechanical polishing that reduces polishing-induced damage |
| KR100292409B1 (ko) * | 1999-05-24 | 2001-06-01 | 윤종용 | 실리콘-메틸 결합을 함유하는 절연층을 포함하는 다층 구조의 절연막 및 그 형성방법 |
| JP2001144086A (ja) * | 1999-08-31 | 2001-05-25 | Sony Corp | 埋め込み配線の形成方法、及び、基体処理装置 |
| US7041599B1 (en) * | 1999-12-21 | 2006-05-09 | Applied Materials Inc. | High through-put Cu CMP with significantly reduced erosion and dishing |
| US6380003B1 (en) * | 1999-12-22 | 2002-04-30 | International Business Machines Corporation | Damascene anti-fuse with slot via |
| US6503827B1 (en) * | 2000-06-28 | 2003-01-07 | International Business Machines Corporation | Method of reducing planarization defects |
| JP3917355B2 (ja) * | 2000-09-21 | 2007-05-23 | 株式会社東芝 | 半導体装置およびその製造方法 |
| US20020064951A1 (en) * | 2000-11-30 | 2002-05-30 | Eissa Mona M. | Treatment of low-k dielectric films to enable patterning of deep submicron features |
| US6432811B1 (en) * | 2000-12-20 | 2002-08-13 | Intel Corporation | Method of forming structural reinforcement of highly porous low k dielectric films by Cu diffusion barrier structures |
| US6583047B2 (en) * | 2000-12-26 | 2003-06-24 | Honeywell International, Inc. | Method for eliminating reaction between photoresist and OSG |
| JP4160277B2 (ja) * | 2001-06-29 | 2008-10-01 | 株式会社東芝 | 半導体装置の製造方法 |
| US6562725B2 (en) * | 2001-07-05 | 2003-05-13 | Taiwan Semiconductor Manufacturing Co., Ltd | Dual damascene structure employing nitrogenated silicon carbide and non-nitrogenated silicon carbide etch stop layers |
| KR100442863B1 (ko) * | 2001-08-01 | 2004-08-02 | 삼성전자주식회사 | 금속-절연체-금속 커패시터 및 다마신 배선 구조를 갖는반도체 소자의 제조 방법 |
| JP4131786B2 (ja) * | 2001-09-03 | 2008-08-13 | 株式会社東芝 | 半導体装置の製造方法およびウエハ構造体 |
| US6440840B1 (en) * | 2002-01-25 | 2002-08-27 | Taiwan Semiconductor Manufactoring Company | Damascene process to eliminate copper defects during chemical-mechanical polishing (CMP) for making electrical interconnections on integrated circuits |
| US6531386B1 (en) * | 2002-02-08 | 2003-03-11 | Chartered Semiconductor Manufacturing Ltd. | Method to fabricate dish-free copper interconnects |
-
2002
- 2002-06-07 JP JP2002166621A patent/JP4076131B2/ja not_active Expired - Fee Related
- 2002-12-23 US US10/326,378 patent/US6686285B2/en not_active Expired - Lifetime
- 2002-12-30 TW TW091137886A patent/TWI224536B/zh not_active IP Right Cessation
-
2003
- 2003-01-06 KR KR1020030000520A patent/KR100814234B1/ko active IP Right Grant
- 2003-02-25 CN CNB031064248A patent/CN1225019C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1225019C (zh) | 2005-10-26 |
| US20030228765A1 (en) | 2003-12-11 |
| KR20030095189A (ko) | 2003-12-18 |
| JP2004014828A (ja) | 2004-01-15 |
| CN1467817A (zh) | 2004-01-14 |
| TWI224536B (en) | 2004-12-01 |
| KR100814234B1 (ko) | 2008-03-17 |
| TW200307589A (en) | 2003-12-16 |
| US6686285B2 (en) | 2004-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10340178B2 (en) | Via patterning using multiple photo multiple etch | |
| US8354347B2 (en) | Method of forming high-k dielectric stop layer for contact hole opening | |
| JP5263482B2 (ja) | 多層配線構造および多層配線の製造方法 | |
| US6897143B2 (en) | Method of manufacturing semiconductor device including two-step polishing operation for cap metal | |
| KR20000077104A (ko) | 산화물 충전을 통한 이중 다마신 공정의 수율 향상 | |
| US6576550B1 (en) | ‘Via first’ dual damascene process for copper metallization | |
| US10497614B2 (en) | Semiconductor structure and fabrication method thereof | |
| US6908863B2 (en) | Sacrificial dielectric planarization layer | |
| US6495448B1 (en) | Dual damascene process | |
| US8822342B2 (en) | Method to reduce depth delta between dense and wide features in dual damascene structures | |
| JP4076131B2 (ja) | 半導体装置の製造方法 | |
| US6987322B2 (en) | Contact etching utilizing multi-layer hard mask | |
| US20070018341A1 (en) | Contact etching utilizing partially recessed hard mask | |
| JP5047504B2 (ja) | ビアキャッピング保護膜を使用する半導体素子のデュアルダマシン配線の製造方法 | |
| KR100783868B1 (ko) | 반도체장치의 제조방법 및 반도체장치 | |
| JP2006060166A (ja) | 電子デバイス及びその製造方法 | |
| TWI812206B (zh) | 半導體結構及其形成方法 | |
| JP2006228977A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2006351732A (ja) | 半導体装置の製造方法 | |
| JPH10116904A (ja) | 半導体装置の製造方法 | |
| JPH09167768A (ja) | 半導体装置の製造方法 | |
| US6245683B1 (en) | Stress relieve pattern for damascene process | |
| US6815337B1 (en) | Method to improve borderless metal line process window for sub-micron designs | |
| US20230178379A1 (en) | Film deposition for patterning process | |
| US8048799B2 (en) | Method for forming copper wiring in semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050530 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050530 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070413 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070424 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070625 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070724 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070925 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071023 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071218 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080122 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080125 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4076131 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120208 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130208 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140208 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |