JPH0513411A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0513411A JPH0513411A JP16125291A JP16125291A JPH0513411A JP H0513411 A JPH0513411 A JP H0513411A JP 16125291 A JP16125291 A JP 16125291A JP 16125291 A JP16125291 A JP 16125291A JP H0513411 A JPH0513411 A JP H0513411A
- Authority
- JP
- Japan
- Prior art keywords
- aluminum alloy
- film
- forming
- alloy film
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- ing And Chemical Polishing (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 本発明は多層アルミ合金配線の上層のアルミ
合金膜の成膜方法に関するものである。 【構成】第２のアルミ合金膜５を形成後、高周波プラズ
マ中でスパッタエッチングを行ない、ビアホール４内の
アルミナ層２を除去した後、上層の配線となる第３のア
ルミ合金膜６を成膜する。 【効果】上層と下層のアルミ合金膜の接続部にアルミナ
層又は層間酸化膜の際付着層を形成することなく接続が
可能であり、ビアホールの抵抗の低下および高信頼性の
確保ができる。
合金膜の成膜方法に関するものである。 【構成】第２のアルミ合金膜５を形成後、高周波プラズ
マ中でスパッタエッチングを行ない、ビアホール４内の
アルミナ層２を除去した後、上層の配線となる第３のア
ルミ合金膜６を成膜する。 【効果】上層と下層のアルミ合金膜の接続部にアルミナ
層又は層間酸化膜の際付着層を形成することなく接続が
可能であり、ビアホールの抵抗の低下および高信頼性の
確保ができる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に２層以上のアルミ合金配線の上層のアルミ合
金膜を成膜する方法に関する。
関し、特に２層以上のアルミ合金配線の上層のアルミ合
金膜を成膜する方法に関する。
【０００２】
【従来の技術】従来の上層アルミ合金膜の形成方法につ
いて図面を参照して説明する。図３は従来技術を説明す
るための工程順に示した半導体チップの縦断面図であ
る。
いて図面を参照して説明する。図３は従来技術を説明す
るための工程順に示した半導体チップの縦断面図であ
る。
【０００３】図３（ａ）に示すように、層間酸化膜３３
にビアホール３４を形成後の第１のアルミ合金膜３１の
表面には、アルミナ層３２が形成されている。このアル
ミナ層３２を除去するために、高周波プラズマ中で基板
のスパッタエッチングを行なっていた。しかしながら、
実際には層間酸化膜３３も同時にスパッタエッチングさ
れ、図３（ｂ）に示すように酸化膜再付着層３５が形成
されていた。従来の技術ではこの後、図３（ｃ）に示す
ように第２のアルミ合金膜３６を成膜していた。
にビアホール３４を形成後の第１のアルミ合金膜３１の
表面には、アルミナ層３２が形成されている。このアル
ミナ層３２を除去するために、高周波プラズマ中で基板
のスパッタエッチングを行なっていた。しかしながら、
実際には層間酸化膜３３も同時にスパッタエッチングさ
れ、図３（ｂ）に示すように酸化膜再付着層３５が形成
されていた。従来の技術ではこの後、図３（ｃ）に示す
ように第２のアルミ合金膜３６を成膜していた。
【０００４】
【発明が解決しようとする課題】この従来の上層のアル
ミ合金膜の形成方法では、下層のアルミ合金膜との間に
酸化膜再付着層が形成されるため、ビアホールの抵抗が
増加するという問題点があった。また、下層のアルミ合
金と上層のアルミ合金の密着性が悪いため、ビアホール
の信頼性が低下するという問題点があった。
ミ合金膜の形成方法では、下層のアルミ合金膜との間に
酸化膜再付着層が形成されるため、ビアホールの抵抗が
増加するという問題点があった。また、下層のアルミ合
金と上層のアルミ合金の密着性が悪いため、ビアホール
の信頼性が低下するという問題点があった。
【０００５】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、２層以上のアルミ合金配線を有する半導体装
置の上層のアルミ合金膜を成膜する方法であって、半導
体基板に第１の導電膜を形成する工程と、該半導体基板
を高周波プラズマ中でスパッタエッチングを行なう工程
と、第２の導電膜としてアルミ合金膜を成膜する工程を
有している。
造方法は、２層以上のアルミ合金配線を有する半導体装
置の上層のアルミ合金膜を成膜する方法であって、半導
体基板に第１の導電膜を形成する工程と、該半導体基板
を高周波プラズマ中でスパッタエッチングを行なう工程
と、第２の導電膜としてアルミ合金膜を成膜する工程を
有している。
【０００６】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の一実施例の半導体チップを工程順に
示した縦断面図である。
る。図１は本発明の一実施例の半導体チップを工程順に
示した縦断面図である。
【０００７】図１（ａ）に示すように、第１のアルミ合
金膜１上の層間酸化膜３にビアホール４を形成した後、
アルミナ層２を除去せずに第２のアルミ合金膜５をスパ
ッタリング法によって形成する。この際、ビアホール４
の底部の第２のアルミ合金膜５の膜厚は、層間酸化膜３
上の第２のアルミ合金膜５の膜厚の１０％以下にする。
例えば、層間酸化膜３上の第２のアルミ合金膜の膜厚を
０．２μｍとした場合、ビアホール４の底部の第２のア
ルミ合金膜５の膜厚は０．０２μｍ以下になる。
金膜１上の層間酸化膜３にビアホール４を形成した後、
アルミナ層２を除去せずに第２のアルミ合金膜５をスパ
ッタリング法によって形成する。この際、ビアホール４
の底部の第２のアルミ合金膜５の膜厚は、層間酸化膜３
上の第２のアルミ合金膜５の膜厚の１０％以下にする。
例えば、層間酸化膜３上の第２のアルミ合金膜の膜厚を
０．２μｍとした場合、ビアホール４の底部の第２のア
ルミ合金膜５の膜厚は０．０２μｍ以下になる。
【０００８】次に図１（ｂ）に示すように、半導体基板
を高周波プラズマ中でスパッタエッチングを行ない、ビ
アホール４底部の第２のアルミ合金膜５および、アルミ
ナ層２を除去する。この場合、スパッタエッチングを行
なう量は層間酸化膜３上の第２のアルミ合金膜５を完全
に除去しない量、例えば０．１μｍ程度残るように調整
する。
を高周波プラズマ中でスパッタエッチングを行ない、ビ
アホール４底部の第２のアルミ合金膜５および、アルミ
ナ層２を除去する。この場合、スパッタエッチングを行
なう量は層間酸化膜３上の第２のアルミ合金膜５を完全
に除去しない量、例えば０．１μｍ程度残るように調整
する。
【０００９】さらに、図１（ｃ）に示すように、配線層
として用いる第３のアルミ合金膜６を成膜する。この結
果、第１のアルミ合金膜１と第３のアルミ合金膜５の間
に絶縁物の層を形成することなく接続することができ
る。
として用いる第３のアルミ合金膜６を成膜する。この結
果、第１のアルミ合金膜１と第３のアルミ合金膜５の間
に絶縁物の層を形成することなく接続することができ
る。
【００１０】次に本発明の第２の実施例の半導体チップ
の縦断面図である。工程順は第１の実施例と同一のため
説明は省略する。本実施例では第１の導電膜として窒化
チタン膜２２を使用する。この結果、上層の導電膜は窒
化チタン膜２２と第２のアルミ合金膜２３の積層間とな
り、ストレスマイグレーション耐性が向上し、かつビア
ホール２４では第１のアルミ合金膜２１と第２のアルミ
合金膜２３が直接接続される。
の縦断面図である。工程順は第１の実施例と同一のため
説明は省略する。本実施例では第１の導電膜として窒化
チタン膜２２を使用する。この結果、上層の導電膜は窒
化チタン膜２２と第２のアルミ合金膜２３の積層間とな
り、ストレスマイグレーション耐性が向上し、かつビア
ホール２４では第１のアルミ合金膜２１と第２のアルミ
合金膜２３が直接接続される。
【００１１】
【発明の効果】以上説明したように、本発明は第１の導
電膜を形成後、高周波プラズマ中でスパッタエッチング
を行ない、層間酸化膜上の第１の導電膜は残した状態で
ビアホール中のアルミナ層を除去し、その上に配線層と
なるアルミ合金膜を形成することにより、ビアホール中
の下層のアルミ合金膜と上層のアルミ合金膜の間に絶縁
物層を存在させることなく接続が可能であるという効果
を有する。この結果、上層のアルミ合金膜と下層のアル
ミ合金膜の密着性が向上するためビアホールの抵抗を下
げることができ、かつ、信頼性が向上するという効果を
有する。
電膜を形成後、高周波プラズマ中でスパッタエッチング
を行ない、層間酸化膜上の第１の導電膜は残した状態で
ビアホール中のアルミナ層を除去し、その上に配線層と
なるアルミ合金膜を形成することにより、ビアホール中
の下層のアルミ合金膜と上層のアルミ合金膜の間に絶縁
物層を存在させることなく接続が可能であるという効果
を有する。この結果、上層のアルミ合金膜と下層のアル
ミ合金膜の密着性が向上するためビアホールの抵抗を下
げることができ、かつ、信頼性が向上するという効果を
有する。
【００１２】また、第２の実施例では配線層がアルミ合
金と高融点金属の積層膜となるため、配線のストレスマ
イグレーションに対する耐性が向上し、配線の信頼性が
向上するという効果を有する。
金と高融点金属の積層膜となるため、配線のストレスマ
イグレーションに対する耐性が向上し、配線の信頼性が
向上するという効果を有する。
【図面の簡単な説明】
【図１】本発明の一実施例の工程順に示した半導体チッ
プの縦断面図。
プの縦断面図。
【図２】本発明の第２の実施例の半導体チップの断面
図。
図。
【図３】従来の技術の工程順に示した半導体チップの縦
断面図。
断面図。
１，２１，３１ 第１のアルミ合金膜
２，３２ アルミナ層
３，３３ 層間酸化膜
４，２４，３４ ビアホール
５，２３，３６ 第２のアルミ合金膜
６ 第３のアルミ合金膜
２２ 窒化チタン膜
３５ 酸化膜再付着層
Claims (3)
- 【請求項１】 ２層以上のアルミ合金配線を有する半導
体装置の下層のアルミ合金配線上の層間絶縁膜に接続口
を開口後、該接続口を覆う上層のアルミ合金膜を成膜す
る方法において、該接続口を覆う第１の導電膜を成膜す
る工程と、高周波プラズマ中でスパッタエッチングを行
なう工程と、第２の導電膜を成膜する工程とを有するこ
とを特徴とする半導体装置の製造方法。 - 【請求項２】 請求項１記載の半導体装置の製造方法に
おいて、第１の導電膜を形成する工程と、高周波プラズ
マ中でスパッタエッチングを行なう工程と、第２の導電
膜を形成する工程の各々の工程間を真空中で搬送するこ
とを特徴とする半導体装置の製造方法。 - 【請求項３】 請求項１および請求項２記載の半導体装
置の製造方法において、第１の導電膜をスパッタ法によ
り成膜することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16125291A JPH0513411A (ja) | 1991-07-02 | 1991-07-02 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16125291A JPH0513411A (ja) | 1991-07-02 | 1991-07-02 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0513411A true JPH0513411A (ja) | 1993-01-22 |
Family
ID=15731557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16125291A Pending JPH0513411A (ja) | 1991-07-02 | 1991-07-02 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0513411A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007511087A (ja) * | 2003-11-08 | 2007-04-26 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | コンタクトの形成中、コンタクトホール幅の増大を防ぐ方法 |
| JP2008131382A (ja) * | 2006-11-21 | 2008-06-05 | Ministry Of National Defense Chung Shan Inst Of Science & Technology | 電磁補償付き結合装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0338041A (ja) * | 1989-07-05 | 1991-02-19 | Sony Corp | 半導体装置の製造方法 |
| JPH03139838A (ja) * | 1989-10-25 | 1991-06-14 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1991
- 1991-07-02 JP JP16125291A patent/JPH0513411A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0338041A (ja) * | 1989-07-05 | 1991-02-19 | Sony Corp | 半導体装置の製造方法 |
| JPH03139838A (ja) * | 1989-10-25 | 1991-06-14 | Fujitsu Ltd | 半導体装置の製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007511087A (ja) * | 2003-11-08 | 2007-04-26 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | コンタクトの形成中、コンタクトホール幅の増大を防ぐ方法 |
| JP4662943B2 (ja) * | 2003-11-08 | 2011-03-30 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | コンタクトの形成中、コンタクトホール幅の増大を防ぐ方法 |
| JP2008131382A (ja) * | 2006-11-21 | 2008-06-05 | Ministry Of National Defense Chung Shan Inst Of Science & Technology | 電磁補償付き結合装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07221181A (ja) | 半導体素子の金属配線の形成方法 | |
| JPH0513411A (ja) | 半導体装置の製造方法 | |
| JPH0964050A (ja) | 半導体素子およびその製造方法 | |
| JPS63250155A (ja) | 半導体装置の製造方法 | |
| JPH0691160B2 (ja) | 多層配線の形成方法 | |
| JPH0330992B2 (ja) | ||
| JPH0629294A (ja) | 半導体装置の製造方法 | |
| JPH0536839A (ja) | 半導体装置の製造方法 | |
| JPS62155537A (ja) | 半導体装置の製造方法 | |
| JP3301466B2 (ja) | 半導体装置の製造方法 | |
| JPH065544A (ja) | 半導体装置の製造方法 | |
| JPH06177255A (ja) | 半導体集積回路装置の製造方法 | |
| JPS60113444A (ja) | 多層配線構造 | |
| JPH04348548A (ja) | 半導体装置及びその製造方法 | |
| JPH0794583A (ja) | 半導体集積回路装置の製造方法 | |
| JPH03214732A (ja) | 半導体装置の製造方法 | |
| JPH06349951A (ja) | 半導体装置の製造方法 | |
| JPH04171745A (ja) | 集積回路装置の製造方法 | |
| JPH04237130A (ja) | 集積回路装置の製造方法 | |
| JPH03248527A (ja) | 半導体装置の製造方法 | |
| JPS60195950A (ja) | 多層配線部材 | |
| JPS6235646A (ja) | 半導体装置の製造方法 | |
| JPS63308346A (ja) | 半導体装置 | |
| JPH033382B2 (ja) | ||
| JPS6327038A (ja) | 多層配線の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970722 |