JP2012039009A - 半導体装置、および、半導体装置の製造方法 - Google Patents

Abstract

【課題】磁壁移動型の磁気抵抗素子の微細化を実現する。
【解決手段】基板上に位置する第１の絶縁層２４と、第１の絶縁層の２４内部に位置し、互いに電気的に絶縁した一対の第１の磁化固定層２０ａ、２０ｂと、第１の絶縁層２４上に位置し、平面視で一対の第１の磁化固定層２０ａ、２０ｂいずれとも重なり、かつ、一対の第１の磁化固定層２０ａ、２０ｂいずれとも電気的に接続している磁化自由層３１と、磁化自由層３１上に位置する第２の絶縁層３３と、第２の絶縁層３３に形成され、平面視で磁化自由層３１と重なる孔と、当該孔の底面および側面に沿って形成された非磁性層４１と、非磁性層４１形成後の孔内に埋め込まれた第２の磁化固定層４２と、を有し、第２の磁化固定層４２は、平面視で一対の第１の磁化固定層２０ａ、２０ｂいずれとも重ならず、かつ、平面視で一対の第１の磁化固定層２０ａ、２０ｂの間に位置する半導体装置。
【選択図】図１

Description

本発明は、半導体装置、および、半導体装置の製造方法に関する。

半導体メモリとして、磁気ランダムアクセスメモリ（Ｍａｇｎｅｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ： ＭＲＡＭ）が考案されている。ＭＲＡＭは、情報記憶に電荷とは異なる物理量を用いる不揮発性メモリである。記憶素子として、磁生体材料を用い、磁化の向きに対応させて情報を記憶する。磁性体の磁化をスイッチングさせる手法は、いくつか提案されているが、いずれも電流を用いるという点では共通である。その中でも、消費電流の少ない手法が、電流駆動磁壁移動現象を利用する方式である。

電流駆動磁壁移動現象を利用したＭＲＡＭは、一般には反転可能な磁化を有する第１の磁性層の両端部の磁化が互いに反平行となるように固定されている。このような磁化配置のとき、第１の磁性体内には磁壁が導入される。ここで、磁壁を貫通する方向に電流を流したとき、磁壁は伝導電子の方向に移動することから、第１の磁性層内に電流を流すことにより書き込みが可能となる。

ここで、特許文献１には、電流駆動磁壁移動現象を活用した磁気抵抗素子が開示されている。
この磁気抵抗素子は、一対の第１の磁化固定層、第２の磁化固定層、非磁性層、磁化自由層より構成される。磁化自由層は、一対の磁化固定部、磁壁移動部、および一対の磁壁ピンサイトを備えている。第２の磁化固定層は、磁壁移動部の少なくとも一部とオーバーラップするように設けられている。

特許文献２には、磁気抵抗効果素子を集積回路内に組み込む際に必要となるパターニング方法が開示されている。
具体的には、第１絶縁膜に開口部を設け、開口部を含む全面に磁気記憶膜及びキャップ膜を成膜し、その上に第２絶縁膜を成膜する。その後、ＣＭＰによる平坦化を行い、開口部以外の領域にキャップ膜が露出する状態にする。開口部内部には、上層から第２絶縁膜、キャップ膜、磁気記憶膜が積層され、開口部以外の領域では、キャップ膜、磁気記憶膜が積層された構造となる。この状態で、第２絶縁膜をマスクとしてドライエッチングを行い、開口部のみに、第２絶縁膜、キャップ膜、磁気記憶膜の積層膜が形成され、開口部以外の領域では第１絶縁膜が露出する状態にする。

特許文献３には、微細化集積化に適した磁気抵抗素子の構造が開示されている。
この磁気抵抗素子は、磁化方向が可変で、一端が開放された円筒状の第１の磁性体と、該第１の磁性体の円筒内に絶縁層を介して形成され、磁化方向が一方の周方向に固定された柱状の第２の磁性体とを備え、上記第１、第２の磁性体間にトンネル電流を流すことにより回転磁場を発生させて上記第１の磁性体の磁化方向を一方または他方の周方向に設定し、上記第２の磁性体の磁化方向に対する上記第１の磁性体の磁化方向による磁気抵抗変化を二値信号として利用するものである。

特許文献４には、磁気抵抗素子を有する磁気記憶装置およびその製造方法が開示されている。
具体的には、磁化固定層と、当該磁化固定層上に形成された非磁性スペーサ層と、当該非磁性スペーサ層上に形成された磁化自由層とを含む磁気抵抗効果素子において、磁化固定層の周縁部を除く素子領域においては、磁化固定層と磁化自由層とが非磁性スペーサ層を挟んで近接しており、磁化固定層の周縁部上においては、磁化固定層と磁化自由層とが離間している構造を開示している。

国際公開第２００９／００１７０６号 特開２００８−２１８１６号公報 特開２００３−１７４１４９号公報 特開２００９−２２４４７７号公報

特許文献１においては、第１の磁化固定層、磁化自由層、非磁性層、第２の磁化固定層などの磁気抵抗素子を構成する各層の形成方法が明確化されていない。半導体装置内部のコンタクト層や配線層中に、このような複雑な構造をとる磁気抵抗素子を組み込むためには、一般的なＬＳＩ形成プロセスと整合性の高い工程で作製する素子構造を考える必要がある。

ここで、「整合性」とは、ＬＳＩの多層配線形成プロセスが磁気抵抗素子の特性変動を引き起こさないこと、また、磁気抵抗素子の形成プロセスが多層配線の特性変動を引き起こさないことを、を意味する（以下同様）。

特許文献２に記載の技術では、磁気抵抗素子を構成する要素のパターニングにおいて、ドライエッチングを利用している。ドライエッチングは、ＬＳＩ形成プロセスで広く用いられるプロセスであるが、強磁性体を構成する材料は、Ｐｔ、Ｒｕ、Ｉｒ、Ｃｏ、Ｎｉ、Ｆｅなど、一般に反応性エッチングが困難である材料を含む。このような材料をドライエッチングで加工すると、側壁が傾斜形状になってしまい、パターンサイズの制御が難しくなる。実際に素子を作製する場合には、このような形状をパターンのマージンとして考慮する必要があり、素子サイズの微細化を阻害することになる。

特許文献３および４に記載の技術は、磁壁移動型の磁気抵抗素子とは異なる素子構造の磁気抵抗素子に関する。このため、消費電力の高い磁気抵抗素子の構造となっている。

本発明によれば、基板上に位置する第１の絶縁層と、前記第１の絶縁層の内部に位置し、互いに電気的に絶縁した一対の第１の磁化固定層と、前記第１の絶縁層上に位置し、平面視で前記一対の第１の磁化固定層いずれとも重なり、かつ、前記一対の第１の磁化固定層いずれとも電気的に接続している磁化自由層と、前記磁化自由層上に位置する第２の絶縁層と、前記第２の絶縁層に形成され、平面視で前記磁化自由層と重なる孔と、前記孔の底面および側面に沿って形成された非磁性層と、前記非磁性層形成後の前記孔内に埋め込まれた第２の磁化固定層と、を有し、前記第２の磁化固定層は、平面視で前記一対の第１の磁化固定層いずれとも重ならず、かつ、平面視で前記一対の第１の磁化固定層の間に位置する半導体装置が提供される。

また、本発明によれば、基板の上に、互いに電気的に絶縁した一対の第１の磁化固定層が内部に位置する第１の絶縁層を形成する工程と、前記第１の絶縁層の上に、平面視で前記一対の第１の磁化固定層いずれとも重なり（内包し）、かつ、前記一対の第１の磁化固定層いずれとも電気的に接続する磁化自由層を形成する工程と、前記磁化自由層の上に、第２の絶縁層を形成する工程と、前記第２の絶縁層に、平面視で前記磁化自由層と重なり、平面視で前記一対の第１の磁化固定層の間に位置し、かつ、平面視で前記一対の第１の磁化固定層いずれとも重ならない孔を形成する工程と、前記孔の底面および側面に沿って、非磁性層を形成する工程と、前記非磁性層が形成された後の前記孔内に、第２の磁化固定層を埋め込む工程と、を有する半導体装置の製造方法が提供される。

さらに、本発明によれば、基板の上に、互いに電気的に絶縁した一対の第１の磁化固定層が内部に位置する第１の絶縁層を形成する工程と、前記第１の絶縁層の上に、第２−１の絶縁層を形成する工程と、前記第２−１の絶縁層に、平面視で前記一対の第１の磁化固定層いずれとも重なる第１の孔を形成する工程と、前記第１の孔に、前記一対の第１の磁化固定層いずれとも電気的に接続する磁化自由層を埋め込む工程と、前記磁化自由層を埋め込む工程の後、前記第２−１の絶縁層の上に第２−２の絶縁層を形成する工程と、前記第２−２の絶縁層に、平面視で前記一対の第１の磁化固定層の間に位置し、かつ、平面視で前記一対の第１の磁化固定層いずれとも重ならない第２の孔を形成する工程と、前記第２の孔の底面および側面に沿って、非磁性層を形成する工程と、前記非磁性層が形成された後の前記第２の孔内に、第２の磁化固定層を埋め込む工程と、を有する半導体装置の製造方法が提供される。

本発明の半導体装置およびその製造方法は、反応性エッチングが困難でない材料を含む層に微細パターンの孔を形成した後、この孔内に、例えば強磁性体を構成する材料等を埋め込むことで、磁壁移動型の磁気抵抗素子を構成する要素の微細パターンを形成する。このような本発明の半導体装置およびその製造方法によれば、磁壁移動型の磁気抵抗素子の微細化が実現され、結果、メモリの高密度化が実現される。

本発明によれば、磁壁移動型の磁気抵抗素子の微細化が実現される。結果、メモリの高密度化が実現される。

本実施形態の半導体装置の一例を模式的に示した断面図である。 本実施形態の半導体装置の一部構成を抜き出して模式的に示した平面図である。 本実施形態の半導体装置の一部構成を抜き出して模式的に示した平面図である。 本実施形態の半導体装置が備える磁気抵抗素子の構成を模式的に示した図である。 本実施形態の半導体装置の製造工程の一例を模式的に示した断面図である。 本実施形態の半導体装置の製造工程の一例を模式的に示した断面図である。 本実施形態の半導体装置の製造工程の一例を模式的に示した断面図である。 本実施形態の半導体装置の製造工程の一例を模式的に示した断面図である。 本実施形態の半導体装置の一例を模式的に示した断面図である。 本実施形態の半導体装置の製造工程の一例を模式的に示した断面図である。 本実施形態の半導体装置の製造工程の一例を模式的に示した断面図である。 本実施形態の半導体装置の製造工程の一例を模式的に示した断面図である。 本実施形態の半導体装置の製造工程の一例を模式的に示した断面図である。 本実施形態の半導体装置の製造工程の一例を模式的に示した断面図である。 本実施形態の半導体装置の製造工程の一例を模式的に示した断面図である。 本実施形態の半導体装置の製造工程の一例を模式的に示した断面図である。 本実施形態の半導体装置の製造工程の一例を模式的に示した断面図である。 本実施形態の半導体装置の製造工程の一例を模式的に示した断面図である。 本実施形態の半導体装置の製造工程の一例を模式的に示した断面図である。 本実施形態の半導体装置の一部構成を抜き出して模式的に示した平面図である。 本実施形態の半導体装置の一部構成を抜き出して模式的に示した平面図である。

本発明の実施の形態について、図面を参照して詳細に説明する。以下の構造図は全て本発明の実施の形態を模式的に示すものであり、特にことわりがない限り、構成要素の図面上の比率により、本発明による構造の寸法を規定するものではない。また、同様の構成要素には同様の符号を付し、適宜説明を省略する。

＜実施形態１＞
図１は、本実施形態の半導体装置の一例を模式的に示した断面図である。なお、図１では、図中、左右に分離した二つの構造体が示されているが、これらは同一の基板上に形成されるものであり、説明の便宜上、分けて表示してある。図中、同一の高さに形成され、同一のハッチングが付された層は、同一の層であることを意味する。当該前提は、同様の表現形式を用いて表された他のすべての図において同様である。

図１に示すように、本実施形態の半導体装置は、基板１１上に位置する第１の絶縁層２４と、第１の絶縁層２４の内部に位置し、互いに電気的に絶縁した一対の第１の磁化固定層２０ａ、２０ｂと、第１の絶縁層２４上に位置し、平面視で一対の第１の磁化固定層２０ａ、２０ｂいずれとも重なり、かつ、一対の第１の磁化固定層２０ａ、２０ｂいずれとも電気的に接続している磁化自由層３１と、磁化自由層保護膜３２を介して磁化自由層３１上に位置する第２の絶縁層３３と、第２の絶縁層３３に形成され、平面視で磁化自由層３１と重なる孔と、当該孔の底面および側面に沿って形成された非磁性層４１と、非磁性層４１形成後の孔内に埋め込まれた第２の磁化固定層４２と、を有する。第２の磁化固定層４２は、平面視で一対の第１の磁化固定層２０ａ、２０ｂいずれとも重ならず、かつ、平面視で一対の第１の磁化固定層２０ａ、２０ｂの間に位置する。なお、本実施形態の半導体装置は、磁化自由層保護膜３２を有さない構成とすることもできる。

また、本実施形態の半導体装置は、第１の絶縁層２４の下層に、導電性の金属（図１の場合、第１のビア１５）を有する層をさらに有し、一対の第１の磁化固定層２０ａ、２０ｂはいずれも、導電性の金属（図１の場合、第１のビア１５）と電気的に接続している。導電性の金属は、アルミニウム、タングステン、または、銅を含有してもよい。

さらに、本実施形態の半導体装置は、第２の絶縁層３３の上に位置し、内部に第３のビア４３が位置する第３の絶縁層４４と、第３の絶縁層４４の上に位置し、内部に第１の配線５３が位置する第４の絶縁層５２と、を有する。第２の磁化固定層４２は、第３のビア４３を介して、第１の配線５３と電気的に接続している。第３のビア４３は、アルミニウム、タングステン、または、銅を含有してもよい。

また、本実施形態の半導体装置は、第１の絶縁層２４、第２の絶縁層３３および第３の絶縁層４４を貫通し、平面視で磁化自由層３１と重ならない領域に位置する第２のビア５１をさらに有し、上述した導電性の金属（図１の場合、第１のビア１５）と第１の配線５３とが、第２のビア５１を介して電気的に接続している。

次に、各構成について説明する。

第１の絶縁層２４は、シリコン酸化膜、あるいはシリコン、炭素、酸素を含有する低誘電率膜を用いる。これらの絶縁膜として、膜中に空孔を導入した多孔質膜を用いてもよい。

第１の磁化固定層２０ａ、２０ｂは、例えば、ＰｔとＣｏの合金、あるいはＰｔとＣｏを交互に積層した積層膜などを用いる。ここで用いる強磁性体は、これらに限定されるものではなく、縦方向に磁化を持たせることができる強磁性体であればよい。また、この強磁性体の最下層には、強磁性体材料の拡散防止を抑制するためのバリア膜として、Ｔａ、Ｔｉを含む導電性膜を設けることが望ましい。また、強磁性体の最上層には以降の工程で強磁性体表面がさらされる環境下で、強磁性体が劣化しないよう、保護層を設けてもよい。

磁化自由層３１は、例えば、ＣｏとＮｉの合金、あるいはＣｏとＮｉを交互に積層した膜などを用いる。ここで用いる強磁性体は、これらに限定されるものではなく、縦方向に磁化を持たすことができる強磁性体であればよい。また、磁化自由層３１と第１の磁化固定層２０ａ、２０ｂとの間では、導電性を確保するとともに、第１の磁化固定層２０ａ、２０ｂの磁化を磁化自由層３１と結合させるカップリング層（図示せず）を挿入する必要がある。このカップリング層は、Ｐｔ、Ｃｏ、Ｎｉ、Ｔａのうち、少なくとも二種類以上の元素を含む合金膜もしくは、積層膜を用いる。カップリング層はこれらの合金層に限定されるものではなく、ＣｏＮｉＢ、ＣｏＦｅＢ、ＣｏＦｅＺｒ、ＣｏＮｉＺｒなど、Ｃｏを含有する非晶質膜を用いてもよい。

第２の絶縁層３３は、シリコン酸化膜、あるいはシリコン、炭素、酸素を含有する低誘電率膜を用いる。これらの絶縁膜として、膜中に空孔を導入した多孔質膜を用いてもよい。

非磁性層４１は、絶縁体、半導体、金属などを用いることができるが、例えばＭｇＯ、ＡｌＯなどの金属酸化物を用いることが好ましい。

第２の磁化固定層４２としては、例えば、Ｐｔ、Ｃｏ、Ｒｕの合金、あるいは、Ｐｔ、Ｃｏ、Ｒｕを任意の順に、任意の回数積層した積層膜などを用いる。このような積層膜としては、例えば、下から順に、Ｒｕ→Ｐｔ→Ｃｏ→Ｐｔ→Ｃｏ→Ｐｔ→Ｃｏ→Ｐｔ→Ｒｕのように、規則性なく任意の、Ｐｔ、Ｃｏ、Ｒｕを任意の順に、任意の回数積層したものであってもよいし、または、規則性をもってＰｔ、Ｃｏ、Ｒｕを任意の順に、任意の回数積層したものであってもよい。ここで用いる強磁性体は、これらに限定されるものではなく、縦方向に磁化を持たすことができる強磁性体であればよい。

第３の絶縁層４４は、シリコン酸化膜、あるいはシリコン、炭素、酸素を含有する低誘電率膜を用いる。これらの絶縁膜として、膜中に空孔を導入した多孔質膜を用いてもよい。

第１の配線５３が内部に位置する第４の絶縁層５２は、シリコン酸化膜、あるいはシリコン、炭素、酸素を含む低誘電率絶縁膜である。第１の配線５３および第４の絶縁層５２上には、配線材料の拡散と酸化を抑制するための第１配線キャップ膜５４が設けられており、さらにその上には、絶縁層５５と、その内部に埋設された第４のビア５６および第２の配線５７が位置する。

ここで、図１に示す例の場合、第１の磁化固定層２０ａ、２０ｂは、第１のビア１５を介して外部回路に接続している。また、第２の磁化固定層４２は、第３の絶縁層４４中に形成された第３のビア４３を介して外部回路に接続している。なお、第１の磁化固定層２０ａ、２０ｂおよび第２の磁化固定層４２は、導電性の金属と接触していればよく、ビアの他、コンタクトプラグ、多層配線を構成する任意の配線などと接触していてもよい。ここで、「導電性の金属」は、アルミニウム、銅、タングステンを主成分とする材料で構成されており、これらの金属の上面、下面、側面のうち、少なくともひとつの面はバリア層と呼ばれる導電性膜と隣接した構成とすることができる。

次に、図１に示す半導体装置の平面レイアウトを図２および図３に示す。

図２（ａ）は、本実施形態の半導体装置の一部構成を抜き出して模式的に示した平面図である。最下層に、図１に示されている拡散層１３が配置され、その上の層に、図１には示されていないゲート電極を兼ねたワード線７２が配置され、トランジスタを構成している。このトランジスタの拡散層１３には、図１に示されている第１のビア１５が接続している。複数の第１のビア１５の中の一部は、上端面で磁気抵抗素子７３と電気的に接続している。なお、図中、点線にて、ＭＲＡＭメモリセル７１を示してある。

次に、磁気抵抗素子７３の構成を図２（ｂ）に示す。磁気抵抗素子の最下層は第１の磁化固定層２０ａ、２０ｂであり、これら各々が下層に位置する第１のビア１５（図２（ｂ）中、図示せず）と直接接続している。第１の磁化固定層２０ａ、２０ｂの上には、第１の磁化固定層２０ａ、２０ｂを平面視で内包する形状で磁化自由層３１が設けられている。この磁化自由層３１は、第１の磁化固定層２０ａ、２０ｂと磁気結合しているとともに、電気的にも接続している。磁化自由層３１の上部には、第２の絶縁層３３（図２（ｂ）中、図示せず）に形成された孔の底面および側面に沿って形成されている非磁性層４１と、非磁性層４１形成後の孔内に埋め込まれた第２の磁化固定層４２が配置され、ＴＭＲを構成している。

図３は、本実施形態の半導体装置の一部構成を抜き出して模式的に示した平面図であり、図２（ａ）の平面レイアウトに、さらに上のレイヤーを付加したものである。

図３においては隠れている磁気抵抗素子７３の第２の磁化固定層４２が、第３のビア４３を介して、上層配線層に形成された接地線７５に接続している。また、拡散層１３上の複数の第１のビア１５の中の一部は、第２のビア５１を介して、上層配線層に形成されたビット線７６に接続している。

ここで、図４に、本実施形態の半導体装置が有する磁気抵抗素子７３の構成を模式的に示す。図４に示す図において、磁気抵抗素子７３は、第１の磁化固定層５ａ、５ｂと、第２の磁化固定層６と、非磁性層４と、磁化自由層と、を有している。磁化自由層は、磁化固定部１ａ、１ｂと、磁壁移動部３と、磁壁ピンサイト２ａ、２ｂと、を備えている。なお、当該磁気抵抗素子７３の構成は、特許文献１に記載されているものと同様であるので、ここでの詳細な説明は省略する。

次に、図５乃至図８に示す工程断面図を用いて、本実施形態の半導体装置の製造方法の一例について説明する。

まず、図５（ａ）に示すように、半導体基板１１上に素子分離領域１２とトランジスタ（図示せず）を形成し、トランジスタと外部回路を接続するための第１のビア１５を、コンタクト層間絶縁膜１４中に埋設して形成する。ここで、コンタクト層間絶縁膜１４は、シリコン酸化膜、あるいはシリコン、炭素、酸素を含有する低誘電率膜を用いる。これらの絶縁膜として、膜中に空孔を導入した多孔質膜を用いてもよい。

コンタクト層間絶縁膜１４中に第１のビア１５を形成する手段としては、例えば、コンタクト層間絶縁膜１４に、第１のビアを形成するための孔を開口し、この内部にタングステン、アルミニウム、銅などの金属を、スパッタ法、ＣＶＤ法、めっき法のいずれか、あるいはこれらを組み合わせた工程によって充填した後に、化学機械研磨（ＣＭＰ）あるいはエッチバックによって孔部以外の領域に形成されている金属膜を除去する手段を適用することができる。ここで、タングステン、アルミニウム、銅などの金属を充填形成する前に、孔の底面および／または側面に沿ってＴｉやＴａなどの高融点金属やこれらの金属の窒化膜、金属膜と窒化膜の積層膜などを成膜しておくことが望ましい。これらの膜は、第１のビア１５内部に充填されている金属元素の拡散を抑制するとともに、コンタクト層間絶縁膜と充填金属との密着強度を高める目的を有する。

続いて、図５（ｂ）に示すように、第１の絶縁層２４で電気的に絶縁された第１の磁化固定層２０ａ、２０ｂを形成する。

次に、図５（ｃ）に示すように、磁化自由層３１、磁化自由層保護膜３２、磁化自由層ハードマスク３５をこの順に積層する。磁化自由層保護膜３２としては、例えば基板温度を２００〜４００℃、望ましくは３００℃としたＣＶＤ法によって形成されたシリコン窒化膜を用いる。また、磁化自由層ハードマスク３５としては、例えば基板温度を２００〜４００℃、望ましくは３００℃としたＣＶＤ法によって形成されたシリコン酸化膜を用いる。磁化自由層保護膜３２と磁化自由層ハードマスク３５は、互いに異なる材料で構成されていることが重要である。また、基板温度については、磁化固定層や磁化自由層の磁気特性が劣化しない範囲に設定する必要がある。

引き続いて、図５（ｄ）に示すように、フォトリソグラフィ工程を用いてレジストマスクで磁化自由層ハードマスク３５をパターニングした後にドライエッチングによって加工し、レジストを酸素プラズマアッシングなどによって除去する。その後、図６（ｅ）に示すように、パターニングした磁化自由層ハードマスク３５を用いて、磁化自由層保護膜３２および磁化自由層３１をパターニングする。図６（ｅ）では、パターニングの過程で磁化自由層ハードマスク３５が消失するように示されているが、磁化自由層保護膜３２および磁化自由層３１のパターニングの後、磁化自由層ハードマスク３５は残存していてもかまわない。

以上のように、磁化自由層３１をパターニングした後で、第２の絶縁層３３を、基板温度を２００〜４００℃、望ましくは３００℃としたプラズマＣＶＤ法によって成膜し、パターニングされた磁化自由層３１上の段差をＣＭＰによって平坦化することで、図６（ｆ）のような形態となる。

続いて、第２の絶縁層３３中に、平面視で磁化自由層３１と重なり（例えば、磁化自由層３１に内包される）、平面視で第１の磁化固定層２０ａ、２０ｂと重ならず、かつ、平面視で一対の第１の磁化固定層２０ａ、２０ｂの間に位置する孔（ＴＭＲ孔）３４を形成する。この際、まず、フォトリソグラフィ工程によってパターニングしたフォトレジストをマスクとして第２の絶縁層３３中に、磁化自由層保護膜３２に達する孔を形成する。その後、酸素プラズマ等によりフォトレジストを除去し、次いで、第２の絶縁層３３をマスクとしてエッチングを行うことで孔の底に位置した磁化自由層保護膜３２を除去して、図６（ｇ）に示すような孔３４を形成する。このような手法をとることで、フォトレジストを除去する酸素プラズマ処理の工程で、磁化自由層３１の表面が露出せず、磁化自由層３１の酸化を抑制することが可能できる。

次に、図６（ｈ）に示すように、孔３４の底面および側面に沿って、孔３４を完全に埋めないように非磁性層４１を成膜後、その上から、第２の磁化固定層４２を成膜することで、孔３４を埋める。次いで、ＣＭＰもしくはエッチバックによって、孔３４の内部以外に形成されている非磁性層４１ならびに第２の磁化固定層４２を除去することで、孔３４の底面および側面に沿って形成された非磁性層４１、および、非磁性層４１を形成後の孔３４に埋め込まれた第２の磁化固定層４２を形成する。

その後、図７（ｉ）に示すように、第２の絶縁層３３の上に、第３の絶縁層４４として、基板温度を２００〜４００℃、望ましくは３００℃としたＣＶＤ法により、シリコン酸化膜、あるいはシリコン、炭素、酸素を含有する低誘電率膜を成膜する。第３の絶縁層４４は、膜中に空孔を導入した多孔質膜を用いてもよい。

次に、第３の絶縁層４４の内部に、第２の磁化固定層４２に到達する第３のビア４３、ならびに、第３の絶縁層４４、第２の絶縁層３３および第１の絶縁層２４を貫通し、第１のビア１５に到達する第２のビア５１を形成し、図７（ｊ）に示す構造となる。この第２のビア５１および第３のビア４３は、例えば以下のようにして形成することができる。

まず、第３の絶縁層４４を貫通し第２の磁化固定層４２に到達する孔、および、第１の絶縁層２４、第２の絶縁層３３および第３の絶縁層４４を貫通し、第１のビア１５に到達する孔を形成する。その後、この孔内に、タングステン、アルミニウム、または、銅、などの金属を、スパッタ法、ＣＶＤ法、めっき法のいずれか、あるいはこれらを組み合わせた工程によって充填した後に、化学機械研磨（ＣＭＰ）あるいはエッチバックによって孔内以外の領域に形成されている金属膜を除去する。

なお、当該工程では、孔（ビアホール）を形成する必要があるが、その孔形成後に酸素プラズマ処理中でフォトレジストを除去する際に、第２の磁化固定層表面４２に酸化耐性の高い材料を設けておくのが好ましい。ただし、第２の磁化固定層４２の表面が酸化されたとしても、次の金属成膜工程前にＡｒ、Ｈｅ、Ｈ_２などの雰囲気でのプラズマ処理や熱処理よって酸化層を除去することも可能である。また、タングステン、アルミニウム、または、銅などの金属を充填形成する前に、ＴｉやＴａなどの高融点金属やこれらの金属の窒化膜、金属膜と窒化膜の積層膜などを孔（ビアホール）の底面および／または側面に沿って成膜しておくことが望ましい。これらの膜は、第２のビア５１および第３のビア４３の内部に充填されている金属元素の拡散を抑制するとともに、層間絶縁膜と充填金属との密着強度を高める目的を有する。

次に、図７（ｋ）に示すように、第３の絶縁層４４の上に第４の絶縁層５２を形成後、第１の配線５３を形成する。

例えば、第２のビア５１および第３のビア４３を形成後の第３の絶縁層４４の上に、基板温度を２００〜４００℃、望ましくは３００℃としたＣＶＤ法により、第４の絶縁層５２を成膜する。第４の絶縁層５２としては、シリコン酸化膜、あるいはシリコン、炭素、酸素、水素を含むＳｉＯＣＨ膜を用いるのが好ましい。また、ＳｉＯＣＨ膜中に空孔を導入した多孔質膜を用いてもよい。この場合、以下で示すような多孔質環状シロキサン膜を用いると、２００℃〜３５０℃という低温で低誘電率膜を形成することが可能である。

ここでいう多孔質環状シロキサン膜は、下記式（１）で表される構造を有する環状有機シリカを材料に用いてプラズマ重合法により形成される。本環状シロキサン膜における空孔の起源は、環状シロキサン骨格にある。したがって、ポロジェンを用いた多孔質膜のように、ポロジェン脱離プロセスが不要であり、脱離に起因する連続空孔が形成されない。すなわち、個々の空孔が接続されていない独立空孔によって多孔質化されている。また、ポロジェン脱離のための高温処理も不要となり、２００℃〜３５０℃の低温形成が可能となる。

（式（１）中、Ｒ１、Ｒ２は、ビニル基、アリル基、メチル基、エチル基、プロピル基、イソプロピル基、およびブチル基のいずれかである。）

ここで、Ｒ１もしくはＲ２の少なくとも一方がメチル基以外であり、炭素原子を少なくとも２個以上含有している構成とすることができる。環状有機シリカ構造を有する化合物において、Ｒ１が不飽和炭化水素基であり、Ｒ２が飽和炭化水素基であってもよい。この場合、Ｒ１の不飽和炭化水素のプラズマ重合反応により環状シリカを結合させた低誘電率絶縁膜を低温成長できる。ＴＭＲ素子は高温熱処理により構成金属の拡散が生じて、特性が大きく劣化してしまう。すなわち、多層配線中に形成する際、可能な限り層間絶縁膜の成長温度を低温化させることが極めて重要である。

このようなプラズマ重合法により低温成長した低誘電率絶縁膜の特徴として、膜中の炭化水素組成に富んでいることがあげられる。式（１）から明らかなように、環状シリカ（ＳｉＯ）骨格を構成するシリコン原子（Ｓｉ）に対して、炭化水素其であるＲ１とＲ２が結合している。すなわち、Ｓｉ原子に対して少なくとも２個以上の炭化水素が結合している。従って、プラズマ重合反応が理想的に進行した場合、低誘電率絶縁膜中のＣ／Ｓｉ組成比は２以上となる。一部の炭化水素側鎖が分解した場合にはＣ／Ｓｉ組成比が２より多少小さくなるが、Ｃ／Ｓｉ＞１．０以上は確保される。

具体的には、Ｒ１がビニル基であり、Ｒ２が立体障害の大きな分岐構造を有する飽和炭化水素であり、例えばイソプロピル基である下記式（２）で表される環状有機シリカ構造を有する化合物であってもよい。側鎖Ｒ２の立体障害が大きいことにより膜密度を減らし、比誘電率を低減させることができるので望ましい。

なお、立体障害の大きな分岐構造を有する飽和炭化水素（Ｒ２）としては、イソブチル、タージャリーブチルなどでもよい。

また、上記式（２）に示す環状有機シリカ構造を有する化合物を材料に用いて、プラズマ重合法により膜を形成した場合、平均空孔径が１ｎｍ以下、例えば、０．３ｎｍ以上０．８ｎｍ以下である小さい空孔構造を有する膜が形成される。膜中の相対炭素組成比、Ｃ／Ｓｉ、は２．０以上３．０以下であることが確認されている。

以上の例のようにして第４の絶縁層５２を成膜した後、ハードマスク（図示せず）として、例えばプラズマＣＶＤ法で形成するＳｉＯ_２、ＳｉＮ、ＳｉＯＣＨなどを形成する。なお、第４の絶縁層５２と上記ハードマスクとが同一の材料で形成されていてもよい。

続いて、リソグラフィーと異方性エッチングによって、ハードマスクおよび第４の絶縁層５２中に、孔（配線溝を含む）を形成する。その後、バリア金属膜としてＴａＮとＴａの積層膜をＰＶＤ法により形成し、次いで、孔内にＣｕを主成分とする金属を埋設する。

ここで、バリア金属は、ＴａＮやＴａに限定されるものではなく、バリア性を有する導電性膜であればよく、配線がＣｕを主成分とする金属元素からなる場合には、タンタル（Ｔａ）、ルネニウム（Ｒｕ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）、炭窒化タングステン（ＷＣＮ）のような高融点金属やその窒化物等が用いられ、また、これらの材料を用いた積層の膜であってもよい。バリア金属の形成方法は、ＰＶＤ法に限定されるものではなく、有機金属材料を用いたＣＶＤ法などで形成してもよい。

次に、Ｃｕ粒成長のための熱処理を施す。この熱処理の温度は、例えば２００〜４００℃、望ましくは３００℃とし、時間は３０秒〜１時間に設定する。続いてＣＭＰなどの研磨技術を用い、凹部の外部に露出した金属ならびにハードマスクを除去し、図７（ｋ）のような形状を得る。

続いて、第１配線５３が埋め込まれた第４の絶縁層５２の上に、第１配線キャップ膜５４を成膜し、第１層目の配線工程を終了する（図８（ｌ））。キャップ絶縁膜５４としては、プラズマＣＶＤ法によって成膜するＳｉＮ、ＳｉＣ、ＳｉＣＮなどを用いる。これらの膜の２種類以上を積層してもよい。

続いて、一般的に知られているシングルダマシン法、あるいはデュアルダマシン法により、第４のビア５６および第２の配線５７が埋め込まれた絶縁層５５を形成する（図８（ｍ））。以降、同様の工程にて任意の層数の配線層を形成して、本実施形態の半導体装置を得る。

次に、本実施形態の半導体装置の製造方法の作用効果について説明する。

磁壁移動型の磁気抵抗素子においては、微細パターンの形成が要求され、特に、第２の磁化固定層４２において微細パターンの形成が要求される。

このような磁壁移動型の磁気抵抗素子のパターン形成において、特許文献２に記載のような、ドライエッチング加工により膜を選択的に除去することでパターニングする技術を利用する場合、磁気抵抗素子を構成する強磁性体の材料は、Ｐｔ、Ｒｕ、Ｉｒ、Ｃｏ、Ｎｉ、Ｆｅなど、一般に反応性エッチングが困難である材料を含むため、パターニング後の膜の側壁が傾斜形状になってしまい、パターンサイズの制御が難しくなる。結果、実際に素子を作製する場合には、このような形状をパターンのマージンとして考慮する必要があり、素子サイズの微細化を阻害することになる。

本実施形態の半導体装置およびその製造方法は上記問題を解決したものであり、本実施形態の半導体装置およびその製造方法は、反応性エッチングが困難でない材料を含む層に微細パターンの孔を形成した後、この孔内に、強磁性体の材料等を埋め込むことで、磁壁移動型の磁気抵抗素子を構成する要素の微細パターンを形成する。このような本実施形態の半導体装置およびその製造方法によれば、磁壁移動型の磁気抵抗素子を構成する要素の微細パターンの形成、例えば第２の磁化固定層４２の微細パターンの形成が実現される。これにより、磁壁移動型の磁気抵抗素子の微細化が実現され、結果、メモリの高密度化が実現される。

＜実施形態２＞
図９は、本実施形態の半導体装置の一例を模式的に示した断面図である。

図示するように、本実施形態は、一対の第１の磁化固定層２０ａ、２０ｂと、磁化自由層３１と、非磁性層４１と、第２の磁化固定層４２と、を有する磁気抵抗素子が、下層配線１６を埋め込まれた配線絶縁層１７の上に形成されている。そして、第１の磁気固定層２０ａ、２０ｂは、下層配線１６を介して、外部回路と接続している点で、実施形態１と異なる。

また、本実施形態は、一対の第１の磁化固定層２０ａ、２０ｂが、下層配線キャップ膜１８および第１の絶縁層２４中に形成された孔に埋設形成されている点で、実施形態１と異なる。

さらに、本実施形態は、第２の磁化固定層４２と接続する第３のビア６２、および、第１の絶縁層２４、第２の絶縁層３３および第３の絶縁層６３を貫通する第２のビア６１の形成方法が、実施形態１とは異なる。

その他の構成については、実施形態１と同様であるので、ここでの説明は省略する。

次に、図１０乃至図１２に示す工程断面図を用いて、本実施形態の半導体装置の製造方法の一例について説明する。

まず、図１０（ａ）に示すように、配線絶縁層１７中に下層配線１６を、例えば以下のようにして形成する。

まず、基板温度を２００〜４００℃、望ましくは３５０℃としたＣＶＤ法により、基板（図示せず）上に配線絶縁層１７を成膜する。配線絶縁層１７は、シリコン酸化膜、あるいはシリコン、炭素、酸素、水素を含むＳｉＯＣＨ膜を用いるのが好ましい。また、ＳｉＯＣＨ膜中に空孔を導入した多孔質膜を用いてもよい。この場合、以下で示すような多孔質環状シロキサン膜を用いると、３００〜３５０℃という低温で多孔質の低誘電率膜を形成することが可能である。

ここでいう多孔質環状シロキサン膜は、環状有機シリカを材料に用いてプラズマ重合法により形成される。本環状シロキサン膜における空孔の起源は、環状シロキサン骨格にある。したがって、ポロジェンを用いた多孔質膜のように、ポロジェン脱離プロセスが不要であり、脱離に起因する連続空孔が形成されない。すなわち、個々の空孔が接続されていない独立空孔によって多孔質化されている。また、ポロジェン脱離のための高温処理も不要となり、２００〜３５０℃の低温形成が可能となる。さらに、本環状シロキサン膜では、Ｃ／Ｓｉ比が２以上であることがきわめて重要である。環状有機シリカ構造を有する化合物を材料に用いて、プラズマＣＶＤ法により膜を形成した場合、平均空孔径が１ｎｍ以下、例えば、０．３〜０．８ｎｍである小さい空孔構造を有する膜が形成される。

以上の例のようにして配線絶縁層１７を成膜した後、ハードマスク（図示しない）として、たとえばプラズマＣＶＤ法で形成するＳｉＯ_２、ＳｉＮ、ＳｉＯＣＨなどを形成する。ただし、配線絶縁層１７と上記ハードマスクとが同一の材料で形成されている場合もある。

続いて、リソグラフィーと異方性エッチングによって、ハードマスクおよび配線絶縁層１７中に、孔（溝を含む）を形成する。その後、バリア金属膜としてＴａＮとＴａの積層膜をＰＶＤ法により形成し、孔にＣｕを主成分とする金属を埋設する。ここで、バリア金属は、ＴａＮやＴａに限定されるものではなく、バリア性を有する導電性膜であって、配線がＣｕを主成分とする金属元素からなる場合には、タンタル（Ｔａ）、ルネニウム（Ｒｕ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）、炭窒化タングステン（ＷＣＮ）のような高融点金属やその窒化物等が用いられる。また、これらの材料を用いた積層の膜であってもよい。バリア金属の形成方法は、ＰＶＤ法に限定されるものではなく、有機金属材料を用いたＣＶＤ法などで形成してもよい。

次に、Ｃｕ粒成長のための熱処理を施す。この熱処理の温度は、例えば、１００〜４００℃とし、時間は３０秒〜１時間に設定する。続いてＣＭＰなどの研磨技術を用い、孔の外部に露出した金属ならびにハードマスクを除去し、下層配線キャップ膜１８を成膜して図１０（ａ）のような形状を得る。ここで、下層配線キャップ膜１８としては、プラズマＣＶＤ法によって成膜するＳｉＮ、ＳｉＣ、ＳｉＣＮなどを用いる。なお、下層配線キャップ膜１８は、これらの膜の２種類以上を積層したものであってもよい。

次に、図１０（ｂ）に示すように、下層配線キャップ膜１８の上に、第１の絶縁層２４、および、第１のハードマスク２６ａをこの順に成膜する。ここで、第１のハードマスク２６ａは、Ｓｉ、Ｃ、Ｏ、Ｎのうちから選択した２種類以上の元素から構成される絶縁膜である。

続いて、フォトリソグラフィ工程にてパターニングしたフォトレジストをエッチングマスクとし、ドライエッチングにより、第１のハードマスク２６ａならびに第１の絶縁層２４を貫いて、下層配線キャップ膜１８に達する孔を形成する。その後、酸素プラズマを用いてフォトレジストを除去し、第１のハードマスク２６ａおよび第１の絶縁層２４をマスクとしてエッチングを行うことで孔の底に位置した下層配線キャップ膜１８を除去し、図１０（ｃ）に示すような下層配線１６に到達する孔２７ａを形成する。

続いて、図１０（ｄ）に示すように、第１の磁化固定層２０ａを成膜し、ＣＭＰ法などによって余剰分の第１の磁化固定層２０ａおよび第１のハードマスク２６ａを除去し、図１０（ｅ）に示すような、第１の磁化固定層２０ａが下層配線キャップ膜１８および第１の絶縁層２４に埋設されたパターンを形成する。

次に、図１０（ｆ）に示すように、第１の絶縁層２４の上に第２のハードマスク２６ｂを形成し、次いで、上記図１０（ｂ）乃至（ｅ）と同様の工程を経ることで（図１１（ｇ）乃至（ｉ））、図１１（ｉ）に示すように、第１の磁化固定層２０ａと対をなす第１の磁化固定層２０ｂを形成する。

ここで、一対の第１の磁化固定層２０ａ、２０ｂは、各々、磁化を反転させるために必要な外部磁場である「保持力」の異なる材料を用いる。例えば、一対の第１の磁化固定層２０ａ、２０ｂ双方を形成した後の任意の工程で、外部から磁場をかけながら熱処理を施すことで、第１の磁化固定層２０ａ、２０ｂの磁化を所望の方向に向ける作業を行うが、第１の磁化固定層２０ａと２０ｂとでは、磁化の向きを反平行にする必要がある。その際、保持力の差を活用して反平行を実現する。具体的には、最初に強い磁場を印加することで、第１の磁化固定層２０ａ、２０ｂ双方の磁化を平行方向にそろえる。次に、第１の磁化固定層２０ａ、２０ｂの一方の保持力より小さく、他方の保持力より大きな外部磁場を印加することで、保持力の小さい第１の磁化固定層２０ａまたは２０ｂの磁化を反転させ、他方の磁化を維持させる。これによって、一対の第１の磁化固定層２０ａ、２０ｂの磁化を互いに反平行とすることができる。

次に、図１１（ｊ）に示すように、磁化自由層３１と、磁化自由層保護膜３２を成膜してパターニングする。

まず、第１の絶縁層２４の上に、パターニングされる前の磁化自由層３１、磁化自由層保護膜３２、磁化自由層ハードマスク（図示せず）をこの順に積層する。磁化自由層保護膜３２としては、例えば、基板温度を２００〜４００℃、望ましくは３００℃としたＣＶＤ法によって形成されたシリコン窒化膜を用いる。また、磁化自由層ハードマスクとしては、例えば、基板温度を２００〜４００℃、望ましくは３００℃としたＣＶＤ法によって形成されたシリコン酸化膜を用いる。磁化自由層保護膜３２と磁化自由層ハードマスクは、互いに異なる材料で構成されていることが重要である。また、基板温度については、第１の磁化固定層２０ａ、２０ｂ、および、磁化自由層３１の磁気特性が劣化しない範囲に設定する必要がある。

引き続き、フォトリソグラフィ工程を用いてレジストマスクで磁化自由層ハードマスクをドライエッチングによって加工し、レジストを酸素プラズマアッシングなどによって除去する。その後、パターニングした磁化自由層ハードマスクを用いて、磁化自由層保護膜３２および磁化自由層３１をパターニングして、図１１（ｊ）の形状を得る。図１１（ｊ）では、パターニングの過程で磁化自由層ハードマスクが消失するように示されているが、磁化自由層ハードマスクは残存していてもかまわない。

以上のように、磁化自由層保護膜３２および磁化自由層３１をパターニングした後、磁化自由層保護膜３２の上に、第２の絶縁層３３を、基板温度を２００〜４００℃、望ましくは３００℃としたプラズマＣＶＤ法によって成膜する。次いで、パターニングされた磁化自由層保護膜３２および磁化自由層３１上の段差をＣＭＰによって平坦化した後、第２の絶縁層３３の上に第３のハードマスク６５を成膜することで、図１１（ｋ）に示す形状を得る。

続いて、第２の絶縁層３３中に、平面視で磁化自由層３１と重なり（例えば磁化自由層３１に内包される）、平面視で第１の磁化固定層２０ａ、２０ｂと重ならず、かつ、平面視で一対の第１の磁化固定層２０ａ、２０ｂの間に位置する孔（ＴＭＲ孔）３４を形成する。この際、まず、フォトリソグラフィ工程によってパターニングしたフォトレジストをマスクとして第３のハードマスク６５中に、第２の絶縁層３３に達する所定のパターンに形成された孔を設け、酸素プラズマ等によりフォトレジストを除去する。続いて、第３のハードマスク６５を用いて、ドライエッチングによって第２の絶縁層３３と磁化自由層保護膜３２を貫通する孔３４を形成する。このような手法をとることで、フォトレジストを除去する酸素プラズマ処理の工程で、第２の絶縁層３３や、磁化自由層３１の表面が露出せず、磁化自由層３１の酸化を抑制することが可能である。

次に、図１２（ｍ）に示すように、孔３４の底面および側面に沿って、孔３４を完全に埋めないように非磁性層４１を成膜後、その上から、第２の磁化固定層４２を成膜することで、孔３４を埋める。次いで、ＣＭＰもしくはエッチバックによって、孔３４の内部以外に形成されている非磁性層４１ならびに第２の磁化固定層４２を除去することで、図１２（ｎ）に示すように、孔３４の底面および側面に沿って形成された非磁性層４１、および、非磁性層４１を形成後の孔３４に埋め込まれた第２の磁化固定層４２を形成する。

その後、第２の絶縁層３３の上に第３の絶縁層６３を形成し、次いで、第３の絶縁層６３に、第２のビア６１、第３のビア６２および第１配線５３を埋め込んだ後、その上から第１配線キャップ膜５４を全面に形成することで、図１２（ｏ）の形状を得る。以降、実施形態１と同様にして、第１配線キャップ膜５４の上に、任意の層数の配線層を形成して、本実施形態の半導体装置を得る。

本実施形態の半導体装置およびその製造方法によれば、実施形態１と同様の作用効果を実現することができる。

＜実施形態３＞
本実施形態は、半導体装置の製造方法が実施形態１および２と一部異なる。以下、図１３乃至図１５を用いて、本実施形態の半導体装置の製造方法について説明する。

まず、図１３（ａ）に示すように、第１のビア１５を埋め込まれたコンタクト層間絶縁膜１４上に、第１の絶縁層２４で互いに絶縁された一対の第１の磁化固定層２０ａ、２０ｂを形成する。当該工程は、実施形態１および２で説明した工程と同様にすることができる。

次に、図１３（ｂ）に示すように、磁化自由層間膜３６、ならびに、第４のハードマスク３７をこの順に成膜する。磁化自由層間膜３６、第４のハードマスク３７は、たとえば基板温度を２００〜４００℃、望ましくは３００℃としたＣＶＤ法によって形成されたシリコン酸化膜もしくはシリコン窒化膜を用いる。基板温度については、第１の磁化固定層２０ａ、２０ｂの磁気特性が劣化しない範囲に設定する必要がある。

続いて、フォトリソグラフィ工程によってパターニングされたフォトレジストをエッチングマスクとして、第４のハードマスク３７に、磁化自由層間膜３６に達する開口パターンを形成する（図１３（ｃ））。

その後、酸素プラズマなどにより、フォトレジストを除去し、次いで、第４のハードマスク３７をマスクとしてエッチングを行うことで開口の底に露出していた磁化自由層３６を除去することで、第１の磁化固定層２０ａ、２０ｂが露出する溝３８を形成する（図１３（ｄ））。このような手法をとることで、フォトレジストを除去する酸素プラズマ処理の工程で、第１の磁化固定層２０ａ、２０ｂの表面が露出せず、第１の磁化固定層２０ａ、２０ｂの酸化を抑制することが可能である。

続いて、磁化自由層３１を成膜し（図１４（ｅ））、ＣＭＰ法などによって、溝３８の外に位置する余剰の磁化自由層３１や、第４のハードマスク３７および磁化自由層間膜３６を除去することで、図１４（ｆ）に示すような、磁化自由層３１の埋設パターンを形成する。

次に、図１４（ｇ）に示すように、磁化自由層間膜３６の上に、第２の絶縁層３３および第５のハードマスク４５をこの順に成膜する。第２の絶縁層３３および第５のハードマスク４５は、たとえば基板温度を２００〜４００℃、望ましくは３００℃としたＣＶＤ法によって形成されたシリコン酸化膜、シリコン窒化膜、ＳｉＯＣＨ膜などを用いる。基板温度については、第１の磁化固定層２０ａ、２０ｂや磁化自由層３１の磁気特性が劣化しない範囲に設定する必要がある。

続いて、フォトリソグラフィ工程によってパターニングされたフォトレジストをエッチングマスクとして、第５のハードマスク４５に、第２の絶縁層３３に達する開口パターンを形成する（図１４（ｈ））。その後、酸素プラズマなどにより、フォトレジストを除去し、次いで、第５のハードマスク４５をマスクとしてエッチングを行うことで開口の底に露出していた第２の絶縁層３３を除去し、磁化自由層３１が露出する孔３４を形成する（図１５（ｉ））。このような手法をとることで、フォトレジストを除去する酸素プラズマ処理の工程で、磁化自由層３１の表面が露出せず、磁化自由層３１の酸化を抑制することが可能である。

次に、図１５（ｊ）に示すように、孔３４の底面および側面に沿って、孔３４を完全に埋めないように非磁性層４１を成膜後、その上から、第２の磁化固定層４２を成膜することで、孔３４を埋める。次いで、ＣＭＰもしくはエッチバックによって、孔３４の内部以外に形成されている非磁性層４１ならびに第２の磁化固定層４２を除去することで、図１５（ｋ）に示すように、孔３４の底面および側面に沿って形成された非磁性層４１、および、非磁性層４１を形成後の孔３４に埋め込まれた第２の磁化固定層４２を形成する。

その後、実施形態１および２と同様の工程を経ることで、図１５（ｌ）に示すような状態を得る。以降、実施形態１と同様にして、第１配線キャップ膜５４の上に、任意の層数の配線層を形成して、本実施形態の半導体装置を得る。

本実施形態の半導体装置およびその製造方法によれば、実施形態１と同様の作用効果を実現することができる。

＜実施形態４＞
図１９（ｍ）は、本実施形態の半導体装置の一例を模式的に示した断面図である。

図示するように、本実施形態は、第２の絶縁層３３の内部であって、平面視で、磁化自由層３１と重ならない領域に同層配線１９を有する点で、実施形態１乃至３と異なる。

次に、図１９（ｍ）に示す半導体装置の平面レイアウトを図２０および図２１に示す。

図２０（ａ）は、本実施形態の半導体装置の一部構成を抜き出して模式的に示した平面図である。最下層に、図１９（ｍ）に示されている拡散層１３が配置され、その上の層に、図１９（ｍ）には示されていないゲート電極を兼ねたワード線７２が配置されて、トランジスタを構成している。このトランジスタの拡散層１３には第１のビア１５が接続している。複数の第１のビア１５の中の一部は、上端面で磁気抵抗素子７３と電気的に接続している。磁気抵抗素子７３に接続していない第１のビア１５は、同層配線１９に接続している。なお、図中、点線にて、ＭＲＡＭメモリセル７１を示してある。

次に、磁気抵抗素子７３の構成を図２０（ｂ）に示す。磁気抵抗素子７３の最下層は第１の磁化固定層２０ａ、２０ｂであり、これら各々が下層に位置する第１のビア１５（図２０（ｂ）中、図示せず）と直接接続している。第１の磁化固定層２０ａ、２０ｂの上には、第１の磁化固定層２０ａ、２０ｂを平面視で内包する形状で磁化自由層３１が設けられている。この磁化自由層３１は、第１の磁化固定層２０ａ、２０ｂと磁気結合しているとともに、電気的にも接続されている。磁化自由層３１の上部には、第２の絶縁層３３（図２０（ｂ）中、図示せず）に形成された孔の底面および側面に沿って形成されている非磁性層４１と、非磁性層４１形成後の孔内に埋め込まれた第２の磁化固定層４２が配置され、ＴＭＲを構成している。

図２１（ｃ）は、本実施形態の半導体装置の一部構成を抜き出して模式的に示した平面図であり、図２０（ａ）の平面レイアウトに、さらに上のレイヤーを付加したものである。

図２１（ｄ）は、本実施形態の半導体装置の一部構成を抜き出して模式的に示した平面図であり、図２０（ｃ）の平面レイアウトに、さらに上のレイヤーを付加したものである。

図２１（ｃ）に示すように、磁気抵抗素子７３の上では、第２の磁化固定層４２に電気的に接続されたビア６８が、第１配線として設けられた接地線７５と接続している。図２０（ａ）中に示した同層配線１９上では、必要に応じて、同層配線１９に電気的に接続されたビア６７が第１配線５３と接続される。図２１（ｄ）に示すように、図１９（ｍ）に示す構造体の上層に形成されたビット線７６（図１９（ｍ）中、図示せず）は、ビア７８を介して下層に位置する第１配線５３と接続される。

その他の構成については、実施形態１乃至３のいずれかと同様であるので、ここでの説明は省略する。

次に、図１６乃至図１９に示す工程断面図を用いて、本実施形態の半導体装置の製造方法の一例について説明する。

なお、図１６（ａ）乃至図１７（ｅ）に示す構造を得る工程については、実施形態１乃至３と同様にして実現することができるので、ここでの説明は省略する。

図１７（ｅ）に示す構造を得た後、第２の絶縁層３３を、基板温度を２００〜４００℃、望ましくは３００℃としたプラズマＣＶＤ法によって成膜し、パターニングされた磁化自由層３１上の段差をＣＭＰによって平坦化する。次いで、その上から第５のハードマスク４５を成膜することで、図１７（ｆ）のような形態となる。第５のハードマスク４５としては、たとえば基板温度を２００〜４００℃、望ましくは３００℃としたＣＶＤ法によって形成されたシリコン酸化膜やシリコン窒化膜などを用いる。

続いて、第５のハードマスク４５および第２の絶縁層３３を貫通し、平面視で磁化自由層３１と重なり（例えば、磁化自由層３１に内包される）、平面視で第１の磁化固定層２０ａ、２０ｂと重ならず、かつ、平面視で一対の第１の磁化固定層２０ａ、２０ｂの間に位置する孔（ＴＭＲ孔）３４を形成する。この際、まず、フォトリソグラフィ工程によってパターニングしたフォトレジストをマスクとして第２の絶縁層３３中に、磁化自由層保護膜３２に達する孔を形成する。その後、酸素プラズマ等によりフォトレジストを除去し、次いで、第５のハードマスク４５および第２の絶縁層３３をマスクとしてエッチングを行うことで孔の底に位置した磁化自由層保護膜３２を除去し、図１７（ｇ）に示すような孔３４を形成する。このような手法をとることで、フォトレジストを除去する酸素プラズマ処理の工程で、磁化自由層３１の表面が露出せず、磁化自由層３１の酸化を抑制することができる。

次に、図１７（ｈ）に示すように、孔３４の底面および側面に沿って、孔３４を完全に埋めないように非磁性層４１を成膜後、その上から、第２の磁化固定層４２を成膜することで、孔３４を埋める。次いで、ＣＭＰもしくはエッチバックによって、孔３４の内部以外に形成されている非磁性層４１ならびに第２の磁化固定層４２を除去することで、図１８（ｉ）に示すように、孔３４の底面および側面に沿って形成された非磁性層４１、および、非磁性層４１を形成後の孔３４に埋め込まれた第２の磁化固定層４２を形成する。この際、第５のハードマスク４５は完全に除去してもよいし、一部を残してもかまわない。

次に、同層配線１９を形成する。同層配線１９は、フォトレジスト、もしくはフォトレジストとハードマスクを組み合わせた工程によって、第１の絶縁層２４および第２の絶縁層３３を貫く形で配線溝を形成し、形成した溝中に、バリアメタルおよび充填金属を埋設形成し、余剰金属をＣＭＰ法によって除去することによって形成する。ここで、ＣＭＰ工程中に、前の工程において孔３４に埋設形成された第２の磁化固定層４２および非磁性層４１も若干削られることになる。また、前述の第２の磁化固定層４２と非磁性層４１を研磨する際に、第５のハードマスク４５を残していた場合、あるいは、配線溝形成時に第５のハードマスク４５を残していた場合は、このＣＭＰ工程で全て除去しておく必要がある。結果として、図１８（ｊ）に示すように、第２の磁化固定層４２、非磁性層４１および同層配線１９が露出する領域以外は、第２の絶縁層３３が露出した状態となる。

続いて、図１８（ｋ）に示すように、第２の磁化固定層４２、同層配線１９、および、第２の絶縁層３３を覆うように同層配線キャップ膜２８を成膜する。同層配線キャップ膜２８としては、プラズマＣＶＤ法によって成膜するＳｉＮ、ＳｉＣ、ＳｉＣＮなどを用いる。これらの膜の２種類以上を積層としてもよい。

次に、図１９（ｌ）に示すように、同層配線キャップ膜２８の上に、第３の絶縁層４４を成膜し、デュアルダマシン法によって、第１配線５３、ビア６７、６８を形成する。以降、実施形態１と同様にして、第３の絶縁層４４の上に、任意の層数の配線層を形成して、本実施形態の半導体装置を得る。

本実施形態の半導体装置およびその製造方法によれば、実施形態１と同様の作用効果を実現することができる。

１ａ 磁化固定部
１ｂ 磁化固定部
２ａ 磁壁ピンサイト
２ｂ 磁壁ピンサイト
３ 磁壁移動部
４ 非磁性層
５ａ 第１の磁化固定層
５ｂ 第１の磁化固定層
６ 第２の磁化固定層
１１ 基板
１２ 素子分離領域
１３ 拡散層
１４ コンタクト層間絶縁膜
１５ 第１のビア
１６ 下層配線
１７ 配線絶縁層
１８ 下層配線キャップ膜
１９ 同層配線
２０ａ 第１の磁化固定層
２０ｂ 第１の磁化固定層
２４ 第１の絶縁層
２６ａ 第１のハードマスク
２６ｂ 第２のハードマスク
２７ａ 孔
２７ｂ 孔
２８ 同層配線キャップ膜
３１ 磁化自由層
３２ 磁化自由層保護膜
３３ 第２の絶縁層
３４ 孔
３５ 磁化自由層ハードマスク
３６ 磁化自由層間膜
３７ 第４のハードマスク
３８ 溝
４１ 非磁性層
４２ 第２の磁化固定層
４３ 第３のビア
４４ 第３の絶縁層
４５ 第５のハードマスク
５１ 第２のビア
５２ 第４の絶縁層
５３ 第１の配線
５４ 第１配線キャップ膜
５５ 絶縁層
５６ 第４のビア
５７ 第２の配線
６１ 第２のビア
６２ 第３のビア
６３ 第３の絶縁層
６５ 第３のハードマスク
６７ ビア
６８ ビア
７１ ＭＲＡＭメモリセル
７２ ワード線
７３ 磁気抵抗素子
７５ 接地線
７６ ビット線
７８ ビア

Claims (10)

1. 基板上に位置する第１の絶縁層と、
   前記第１の絶縁層の内部に位置し、互いに電気的に絶縁した一対の第１の磁化固定層と、
   前記第１の絶縁層上に位置し、平面視で前記一対の第１の磁化固定層いずれとも重なり、かつ、前記一対の第１の磁化固定層いずれとも電気的に接続している磁化自由層と、
   前記磁化自由層上に位置する第２の絶縁層と、
   前記第２の絶縁層に形成され、平面視で前記磁化自由層と重なる孔と、
   前記孔の底面および側面に沿って形成された非磁性層と、
   前記非磁性層形成後の前記孔内に埋め込まれた第２の磁化固定層と、
   を有し、
   前記第２の磁化固定層は、平面視で前記一対の第１の磁化固定層いずれとも重ならず、かつ、平面視で前記一対の第１の磁化固定層の間に位置する半導体装置。
2. 請求項１に記載の半導体装置において、
   前記第１の絶縁層の下層に、導電性の金属を有する層をさらに有し、
   前記一対の第１の磁化固定層はいずれも、前記導電性の金属と電気的に接続している半導体装置。
3. 請求項２に記載の半導体装置において、
   前記導電性の金属は、アルミニウム、タングステン、または、銅を含有する半導体装置。
4. 請求項１から３のいずれか１項に記載の半導体装置において、さらに、
   前記第２の絶縁層の上に位置し、内部に第３のビアが位置する第３の絶縁層と、
   前記第３の絶縁層の上に位置し、内部に第１の配線が位置する配線層と、
   を有し、
   前記第２の磁化固定層は、前記第３のビアを介して、前記第１の配線と電気的に接続している半導体装置。
5. 請求項４に記載の半導体装置において、
   前記第３のビアは、アルミニウム、タングステン、または、銅を含有する半導体装置。
6. 請求項２または３に従属する請求項４または５に記載の半導体装置において、
   平面視で前記磁化自由層と重ならない領域に位置し、前記第１の絶縁層、前記第２の絶縁層および前記第３の絶縁層を貫通する第２のビアをさらに有し、
   前記導電性の金属と前記第１の配線とが、前記第２のビアを介して電気的に接続している半導体装置。
7. 請求項１から６のいずれか１項に記載の半導体装置において、
   前記第２の絶縁層の内部であって、平面視で前記磁化自由層と重ならない領域に位置する同層配線をさらに有する半導体装置。
8. 基板の上に、互いに電気的に絶縁した一対の第１の磁化固定層が内部に位置する第１の絶縁層を形成する工程と、
   前記第１の絶縁層の上に、平面視で前記一対の第１の磁化固定層いずれとも重なり（内包し）、かつ、前記一対の第１の磁化固定層いずれとも電気的に接続する磁化自由層を形成する工程と、
   前記磁化自由層の上に、第２の絶縁層を形成する工程と、
   前記第２の絶縁層に、平面視で前記磁化自由層と重なり、平面視で前記一対の第１の磁化固定層の間に位置し、かつ、平面視で前記一対の第１の磁化固定層いずれとも重ならない孔を形成する工程と、
   前記孔の底面および側面に沿って、非磁性層を形成する工程と、
   前記非磁性層が形成された後の前記孔内に、第２の磁化固定層を埋め込む工程と、
   を有する半導体装置の製造方法。
9. 基板の上に、互いに電気的に絶縁した一対の第１の磁化固定層が内部に位置する第１の絶縁層を形成する工程と、
   前記第１の絶縁層の上に、第２−１の絶縁層を形成する工程と、
   前記第２−１の絶縁層に、平面視で前記一対の第１の磁化固定層いずれとも重なる第１の孔を形成する工程と、
   前記第１の孔に、前記一対の第１の磁化固定層いずれとも電気的に接続する磁化自由層を埋め込む工程と、
   前記磁化自由層を埋め込む工程の後、前記第２−１の絶縁層の上に第２−２の絶縁層を形成する工程と、
   前記第２−２の絶縁層に、平面視で前記一対の第１の磁化固定層の間に位置し、かつ、平面視で前記一対の第１の磁化固定層いずれとも重ならない第２の孔を形成する工程と、
   前記第２の孔の底面および側面に沿って、非磁性層を形成する工程と、
   前記非磁性層が形成された後の前記第２の孔内に、第２の磁化固定層を埋め込む工程と、
   を有する半導体装置の製造方法。
10. 請求項８または９に記載の半導体装置の製造方法において、
    前記一対の第１の磁化固定層が内部に位置する前記第１の絶縁層を形成する工程は、
    前記基板の上に前記第１の絶縁層を形成後、第３の孔を形成し、前記第３の孔に前記一対の第１の磁化固定層を埋め込む工程である半導体装置の製造方法。

Images