JPWO2019077663A1 - トンネル磁気抵抗効果素子、磁気メモリ、及び内蔵型メモリ - Google Patents

トンネル磁気抵抗効果素子、磁気メモリ、及び内蔵型メモリ Download PDF

Info

Publication number
JPWO2019077663A1
JPWO2019077663A1 JP2019544077A JP2019544077A JPWO2019077663A1 JP WO2019077663 A1 JPWO2019077663 A1 JP WO2019077663A1 JP 2019544077 A JP2019544077 A JP 2019544077A JP 2019544077 A JP2019544077 A JP 2019544077A JP WO2019077663 A1 JPWO2019077663 A1 JP WO2019077663A1
Authority
JP
Japan
Prior art keywords
layer
magnetization
tunnel barrier
magnetization free
free layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019544077A
Other languages
English (en)
Other versions
JP6658982B2 (ja
Inventor
智生 佐々木
智生 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Publication of JPWO2019077663A1 publication Critical patent/JPWO2019077663A1/ja
Application granted granted Critical
Publication of JP6658982B2 publication Critical patent/JP6658982B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/09—Magnetoresistive devices
    • G01R33/098—Magnetoresistive devices comprising tunnel junctions, e.g. tunnel magnetoresistance sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

ＴＭＲ素子は、参照層と、トンネルバリア層と、垂直磁化誘起層と、トンネルバリア層と垂直磁化誘起層との間に積層方向に積層された磁化自由層と、を備え、垂直磁化誘起層は、磁化自由層に積層方向に沿った方向の磁気異方性を付与し、磁化自由層の幅は、トンネルバリア層の幅及び垂直磁化誘起層の幅のいずれよりも小さい。

Description

本発明は、トンネル磁気抵抗効果素子、磁気メモリ、及び内蔵型メモリに関する。
磁化固定層としての参照層、非磁性スペーサ層、及び磁化自由層をこの順に積層させた構成を有する巨大磁気抵抗効果（ＧＭＲ）素子、及びトンネル磁気抵抗効果（ＴＭＲ）素子等の磁気抵抗効果素子が知られている。これらのうち、非磁性スペーサ層として絶縁層（トンネルバリア層）を用いたＴＭＲ素子は、非磁性スペーサ層として導電層を用いたＧＭＲ素子と比較して、一般的に素子抵抗が高いものの、高い磁気抵抗（ＭＲ）比を実現できる。そのため、ＴＭＲ素子は、磁気センサ、磁気ヘッド、及び磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）等に利用される素子として注目されている（例えば、下記特許文献１及び２）。
ＴＭＲ素子の磁化自由層の磁化方向を反転させる方法として、磁化自由層にスピン偏極電流を流し、電子スピンから磁化自由層にスピントランスファートルク（spin transfer torque, ＳＴＴ）を作用させる「スピン注入磁化反転」と呼ばれる技術が知られている。例えばＭＲＡＭにこの技術を適用することによって、磁化自由層の磁化方向を反転させるための磁界発生用の配線が不要になる等の理由により、メモリセルを小さくでき、高集積化が可能となる。一般的に、ＳＴＴによる磁化反転技術を用いたＭＲＡＭのことは“ＳＴＴ−ＭＲＡＭ”と呼ばれている。
また、ＭＲＡＭ等においてさらに高集積化を図るために、垂直磁気異方性を有するＴＭＲ素子を利用することが検討されている（例えば、下記特許文献３〜５）。このようなＴＭＲ素子は、参照層の磁化方向が、垂直方向（素子の積層方向、即ち、各層の面内方向と直交する方向）に沿って固定されており、磁化自由層の磁化容易軸も垂直方向に沿っている。これにより、スピン注入磁化反転に必要な電流を小さくすることができるため、ＴＭＲ素子を選択するための選択トランジスタを小さくすることができる。その結果、面内磁気異方性を有するＴＭＲ素子を利用した場合と比較して、垂直磁気異方性を有するＴＭＲ素子を利用した場合の方がメモリセルを小さくできるため、高集積化が可能となる。
特許第５５８６０２８号公報 特許第５９８８０１９号公報 米国特許第８９２１９６１号明細書 米国特許第８８６０１５６号明細書 米国特許第９００６７０４号明細書
高集積のＳＴＴ−ＭＲＡＭを実現するためには、垂直磁気異方性を有するＴＭＲ素子（垂直磁化型のＴＭＲ素子）を利用した上で、スピン注入磁化反転に必要な反転電流を下げることによって、選択トランジスタの小型化を図ることが重要である。垂直磁化型のＴＭＲ素子を実現するためには、磁化自由層の磁化容易軸を垂直方向に向かせる必要がある。しかし、磁化自由層は層状であるため、形状磁気異方性は、磁化自由層の磁化容易軸を面内方向に向かせるように働く。そのため、何らかの方法によって、磁化自由層に垂直方向に磁気異方性を付与する必要がある。
磁化自由層に垂直磁気異方性を誘起させるための一つの方法として、界面磁気異方性を用いて磁化自由層に垂直磁化を誘起する方法がある。これは、磁化自由層と、それに接する層との界面におけるスピン・軌道相互作用を、磁化自由層の形状磁気異方性よりも高くすることによって、磁化自由層に垂直磁化異方性を付与して磁化の向きを垂直方向に向ける方法である。トンネルバリア層を、このような界面磁気異方性を磁化自由層に付与する材料で構成することによって、磁化自由層の膜厚を十分薄く（例えば１ｎｍ程度）すると、トンネルバリア層に接した磁化自由層の磁化方向を垂直方向に向けることができる。さらに、磁化自由層のトンネルバリア層と接する面とは反対側の面に、上述のような界面磁気異方性を磁化自由層に付与する層（垂直磁化誘起層）を積層すると、さらに磁化自由層の垂直磁化異方性が強くなる。その結果、磁化自由層がより厚い場合（例えば２ｎｍ程度）であっても、磁化自由層の磁化方向を垂直方向に向けることができる。このような垂直磁化誘起層は、例えばＭｇＯやＭｇＡｌ２Ｏ４（非磁性スピネル材料）等の酸化物材料等で構成することができる。
しかしながら、垂直磁化誘起層は、酸化物等の抵抗率の高い材料で構成されているため、ＴＭＲ素子の抵抗が高くなる。そのため、スピン注入磁化反転の際に磁化自由層に流れるスピン偏極電流が減少してしまう。その結果、磁化自由層の磁化反転が起きにくくなってしまうため、磁化反転を生じさせるのに必要な電流（反転電流）が大きくなってしまうという問題点があった。反転電流が大きくなると、ＴＭＲ素子を利用したデバイスの消費電力が増加したり、信頼性が低下したりといった問題が生じ得る。
本発明は上述の課題に鑑みてなされたものであり、反転電流の小さなＴＭＲ素子を提供することを目的とする。また、このＴＭＲ素子を備える磁気メモリ、及び当該磁気メモリを備える内蔵型メモリを提供することを目的とする。
上述の課題を解決するため、本発明の一態様に係るＴＭＲ素子（トンネル磁気抵抗効果素子）は、参照層と、トンネルバリア層と、垂直磁化誘起層と、トンネルバリア層と垂直磁化誘起層との間に積層方向に積層された磁化自由層と、を備え、垂直磁化誘起層は、磁化自由層に積層方向に沿った方向の磁気異方性を付与し、磁化自由層は、トンネルバリア層の幅及び垂直磁化誘起層の幅のいずれよりも小さい幅を有する。
本発明の一態様に係るＴＭＲ素子によれば、磁化自由層は、トンネルバリア層の幅及び垂直磁化誘起層の幅のいずれよりも小さい幅を有するので、磁化自由層におけるスピン偏極電流の電流密度が高くなる。電流密度が高くなるので、少ないスピン偏極電流によって磁化自由層での磁化反転が可能となる。本発明の一実施形態に係るＴＭＲ素子は、反転電流を小さくすることができる。
さらに、本発明の一態様に係るＴＭＲ素子において、磁化自由層の最小幅は、トンネルバリア層の最大幅又は垂直磁化誘起層の最大幅よりも４ｎｍ以上小さくなることができる。これにより、磁化自由層におけるスピン偏極電流の電流密度が高くなり、磁化自由層の磁化方向を反転させるための反転電流が小さくなる。
さらに、本発明の一態様に係るＴＭＲ素子において、トンネルバリア層、磁化自由層及び垂直磁化誘起層の側面を覆う側壁部を更に備え、側壁部は、絶縁材料を含むことができる。これにより、絶縁材料を含む側壁部がトンネルバリア層、磁化自由層及び垂直磁化誘起層の側面を覆い、トンネルバリア層と垂直磁化誘起層との間のリーク電流が抑制される。
さらに、本発明の一態様に係るＴＭＲ素子において、絶縁材料は、窒化物材料を含むことができる。これにより、側壁部が窒化物材料で構成されるため、例えば、トンネルバリア層及び／又は垂直磁化誘起層に含まれる酸素原子が側壁部に移動することを抑制することができる。
さらに、本発明の一態様に係るＴＭＲ素子において、トンネルバリア層及び垂直磁化誘起層は、それぞれＭｇＯ又は一般式：ＡＢ２Ｏ４（式中、ＡはＭｇ及びＺｎからなる群より選択される少なくとも一種の元素であり、Ｂは、Ａｌ、Ｇａ及びＩｎからなる群より選択される少なくとも一種の元素である）で表されるスピネル構造を有する酸化物材料からなることができる。これにより、これらの材料は磁化自由層に特に有効に積層方向に沿った方向の磁気異方性を付与できるため、磁化自由層の磁化容易軸の方向を特に安定して垂直方向にすることができる。
さらに、本発明の一態様に係るＴＭＲ素子において、トンネルバリア層及び垂直磁化誘起層は、一般式：ＡＢ２Ｏ４で表されるスピネル構造を有する酸化物材料からなり、スピネル構造のＡサイト及びＢサイトの少なくとも一方が、複数の元素によって占められていることができる。これにより、トンネルバリア層と磁化自由層の界面における歪、及び、垂直磁化誘起層と磁化自由層の界面における歪を容易に抑制することができる。さらに、トンネルバリア層及び垂直磁化誘起層の抵抗値を容易に制御することができる。
さらに、本発明の一態様に係るＴＭＲ素子において、トンネルバリア層及び垂直磁化誘起層は、上記一般式：ＡＢ２Ｏ４で表されるスピネル構造を有する酸化物材料からなり、スピネル構造のＡサイト及びＢサイトのそれぞれが、複数の元素によって占められていることができる。これにより、トンネルバリア層と磁化自由層の界面における歪、及び、垂直磁化誘起層と磁化自由層の界面における歪をより容易に抑制することができる。さらに、トンネルバリア層及び垂直磁化誘起層の抵抗値をより容易に制御することができる。
さらに、本発明の一態様に係るＴＭＲ素子は、垂直磁化誘起層上に設けられたマスク層を更に備え、マスク層は、磁化自由層の幅より小さい幅を有し、原子番号７２番以上の重金属を含むことができる。これにより、マスク層が磁化自由層の幅より小さい幅を有するので、側壁部が設けられるときに、マスク層による磁化自由層へのシャドウ効果が低減されて、側壁部が磁化自由層の側面の外側に設けられ易くなる。また、マスク層が原子番号７２番以上の重金属を含むので、マスク層のエッチングが抑制される。
また、本発明の一態様に係る磁気メモリは、上述のいずれかのＴＭＲ素子を記憶素子として備える。
また、本発明の一態様に係る内蔵型メモリは、上述の磁気メモリを備える。
本発明によれば、反転電流の小さなＴＭＲ素子が提供される。また、このＴＭＲ素子を備える磁気メモリ、及び当該磁気メモリを備える内蔵型メモリが提供される。
実施形態のＴＭＲ素子を備えるＭＲＡＭの平面断面図である。 実施形態に係るＭＲＡＭの縦断面の模式図である。 実施形態のＭＲＡＭの電気接続を示す図である。 実施形態のＭＲＡＭのＴＭＲ素子近傍の断面図である。 図４の領域Ｖを拡大して示す図である。 ＴＭＲ素子の製造方法の具体例を説明するための断面を示す図である。 ＴＭＲ素子の製造方法の具体例を説明するための断面を示す図である。 ＴＭＲ素子の製造方法の具体例を説明するための断面を示す図である。 ＴＭＲ素子の製造方法の具体例を説明するための断面を示す図である。 ＴＭＲ素子の製造方法の具体例を説明するための断面を示す図である。 ＴＭＲ素子の製造方法の具体例を説明するための断面を示す図である。 ＴＭＲ素子の製造方法の具体例を説明するための断面を示す図である。 ＴＭＲ素子の製造方法の具体例を説明するための断面を示す図である。 ＴＭＲ素子の製造方法の具体例を説明するための断面を示す図である。 ＴＭＲ素子の製造方法の具体例を説明するための断面を示す図である。 実施形態の変形例に係るＭＲＡＭの縦断面の模式図である。
以下、添付図面を参照して、本発明を実施するための形態を詳細に説明する。なお、各図面において、可能な場合には同一要素には同一符号を用いる。また、図面中の構成要素内及び構成要素間の寸法比は、図面の見易さのため、それぞれ任意となっている。
図１は、本実施形態に係る垂直磁化型のＴＭＲ素子（トンネル磁気抵抗効果素子）を備える磁気メモリ（Magnetoresistive Random Access Memory, ＭＲＡＭ）の平面断面図であり、図２は、本実施形態に係るＭＲＡＭの縦断面の模式図である。図１は、図２のＭＲＡＭ１００のＩ−Ｉ線に沿った断面に対応している。なお、図１及びそれ以降の図には、必要に応じて直交座標系Ｒを示している。
図１に示すように、本実施形態のＭＲＡＭ１００は、ＸＹ平面内にアレイ状（図１では５列５行）に配置された複数のＴＭＲ素子１を有する。複数のＴＭＲ素子１は、それぞれＭＲＡＭ１００の記憶素子として機能する。ＴＭＲ素子１は、詳細は後述するように、積層部ＳＴと、積層部ＳＴを埋め込む側壁部１７とを有する。また、図２に示すように、ＭＲＡＭ１００は、半導体基板５０と、トランジスタアレイ６０と、ビア配線部２５と、層間絶縁層２７と、ワード線ＷＬと、側壁部１７を含むＴＭＲ素子アレイ７０と、上部配線ＵＬと、上部配線ＵＬの上面を覆う絶縁体８０と、を備える。なお、図１及び図２において、ワード線ＷＬを除き、上部配線ＵＬとトランジスタアレイ６０とを接続する他の電気配線の図示は省略されている。
トランジスタアレイ６０は、半導体基板５０のＸＹ平面に沿って延びる主面上に設けられている。ＭＲＡＭ１００は、複数のＴＭＲ素子１をそれぞれ駆動するための、アレイ状に設けられた複数のトランジスタＴ（図３参照）を有する。複数のビア配線部２５及び複数のワード線ＷＬが、トランジスタアレイ６０上に設けられている。各ビア配線部２５は、トランジスタアレイ６０の複数のトランジスタＴの一つと、ＴＭＲ素子アレイ７０の複数のＴＭＲ素子１とを電気的に接続している。複数のビア配線部２５及び複数のワード線ＷＬは、層間絶縁層２７内に埋め込まれており、層間絶縁層２７によって互いに絶縁されている。
図３は、本実施形態のＭＲＡＭの電気接続を示す図である。図３では、ＴＭＲ素子アレイ７０の複数のＴＭＲ素子１のうち、５個のＴＭＲ素子１に関連する電気接続のみを示している。
図３に示すように、各ＴＭＲ素子１の一端は、各トランジスタＴのドレインＤに電気的に接続され、各ＴＭＲ素子１の他端は、ビット線ＢＬに電気的に接続されている。ビット線ＢＬは、上部配線ＵＬ（図２参照）に含まれている。各トランジスタＴのゲートは、各ワード線ＷＬに電気的に接続され、各トランジスタＴのソースＳは、ソース線ＳＬに電気的に接続されている。各トランジスタＴは、ＭＲＡＭ１００の記憶素子として機能し、１つのトランジスタＴと、それに電気的に接続された１つのトランジスタＴが、１つのメモリセルを構成する。
ＭＲＡＭ１００のメモリセルへのデータの書き込み時には、書き込み対象のＴＭＲ素子１に対応するワード線ＷＬに選択電圧を印加し、そのＴＭＲ素子１をオンにした状態で、書き込むデータ（「１」又は「０」）に対応した極性の電流がそのＴＭＲ素子１を流れるように、ビット線ＢＬとソース線ＳＬ間に電圧を印加する。この際の印加電圧の大きさは、そのＴＭＲ素子１の磁化自由層７（図４参照）に後述のようなスピン注入磁化反転を生じさせ得る大きさに設定する。これにより、そのＴＭＲ素子１の磁化自由層７（図４参照）の磁化方向を書き込むデータに対応した方向に設定する。
ＭＲＡＭ１００のメモリセルのデータの読み出し時には、読み出し対象のＴＭＲ素子１に対応するワード線ＷＬに選択電圧を印加し、そのＴＭＲ素子１をオンにした状態で、ビット線ＢＬとソース線ＳＬ間に書き込み時よりも小さい電圧を印加する。これにより、そのＴＭＲ素子１を経由してビット線ＢＬとソース線ＳＬ間に、そのＴＭＲ素子１に記憶されているデータに応じた大きさの電流が流れるため、その電流値を検出することによってデータの読み出しを行う。
続いて、本実施形態のＴＭＲ素子１のより詳細な構成について説明する。図４は、本実施形態のＭＲＡＭのＴＭＲ素子近傍の断面図である。図４は、図２に示すＭＲＡＭ１００の縦断面のうち、一つのＴＭＲ素子１近傍の断面を示している。図５は、図４の領域Ｖを拡大して示す図である。
図４及び図５に示すように、ＴＭＲ素子１の積層部ＳＴは、ビア配線部２５上に設けられた下地層２１上に設けられている。ビア配線部２５は、導電性の材料で構成されており、例えば、Ｃｕ等の金属で構成されている。下地層２１は、導電性の材料からなり、例えば導電性酸化物、導電性窒化物、導電性酸窒化物、又はシリサイドで構成されている。そのため、本実施形態のＴＭＲ素子１の一端である参照層３の下面は、下地層２１及びビア配線部２５を介してトランジスタＴのドレインＤ（図３参照）に電気的に接続されている。
下地層２１は、積層部ＳＴの各層、特に後述のトンネルバリア層の平坦性を向上させるために設けられているため、下地層２１の上面の平坦性は、ビア配線部２５の上面の平坦性よりも高くなっている。下地層２１の上面は、高い平坦性を有してＸＹ平面に沿って延びており、その上面に積層部ＳＴが形成されている。ビア配線部２５及び下地層２１は、層間絶縁層２７に埋め込まれており、層間絶縁層２７によって、他のＴＭＲ素子１に電気的に接続されたビア配線部及び下地層から電気的に絶縁されている。
ＴＭＲ素子１は、積層部ＳＴと、積層部ＳＴの各層の側面を覆う絶縁材料からなる側壁部１７とを備える。積層部ＳＴは、積層方向であるＺ軸方向に積層された複数の層で構成されている。具体的には、積層部ＳＴは、磁化固定層として機能する参照層３、トンネルバリア層５、磁化自由層７、垂直磁化誘起層９、及びマスク層１５がこの順に積層されて構成されている。そのため、トンネルバリア層５は、参照層３と磁化自由層７との間にＺ軸方向に積層されており、垂直磁化誘起層９は、磁化自由層７のトンネルバリア層５側とは反対側に積層されている。
積層部ＳＴは、トンネルバリア層５、磁化自由層７、及び垂直磁化誘起層９の外側に窪み１０を有する。積層部ＳＴでは、参照層３とトンネルバリア層５との境界Ｂ４からトンネルバリア層５と磁化自由層７との境界Ｂ６に向かうに従って、トンネルバリア層５の側面５ｃは、例えば、トンネルバリア層５の幅Ｗ５が単調に減少するような傾斜を有することができる。トンネルバリア層５は、例えば、境界Ｂ４における最大幅ＷＭ５から境界Ｂ６における最小幅ＷＮ５までの範囲のいずれかの大きさの幅Ｗ５を有することができる。トンネルバリア層５の最大幅ＷＭ５は、境界Ｂ４における参照層３の幅ＷＡ３に一致又は近似し、トンネルバリア層５の最小幅ＷＮ５は、境界Ｂ６における磁化自由層７の幅ＷＢ７に一致又は近似することができる。磁化自由層７は、トンネルバリア層５の幅Ｗ５よりも小さい幅Ｗ７を有する。
また、積層部ＳＴでは、マスク層１５と垂直磁化誘起層９との境界Ｂ１０から垂直磁化誘起層９と磁化自由層７との境界Ｂ８に向かうに従って、垂直磁化誘起層９の側面９ｃは、例えば、垂直磁化誘起層９の幅Ｗ９が単調に減少するような傾斜を有することができる。垂直磁化誘起層９は、例えば、境界Ｂ１０における最大幅ＷＭ９から境界Ｂ８における最小幅ＷＮ９までの範囲のいずれかの大きさの幅Ｗ９を有することができる。垂直磁化誘起層９の最大幅ＷＭ９は、境界Ｂ１０におけるマスク層１５の幅ＷＢ１５に一致又は近似し、垂直磁化誘起層９の最小幅ＷＮ９は、境界Ｂ６における磁化自由層７の幅ＷＡ７に一致又は近似することができる。磁化自由層７は、垂直磁化誘起層９の幅Ｗ９よりも小さい幅Ｗ７を有する。
ＴＭＲ素子１では、磁化自由層７は、トンネルバリア層５の幅Ｗ５及び垂直磁化誘起層９の幅Ｗ９のいずれよりも小さい幅を有するので、磁化自由層７におけるスピン偏極電流の電流密度が高くなる。電流密度が高くなるので、少ないスピン偏極電流によって磁化自由層７での磁化反転が可能となる。ＴＭＲ素子１は、反転電流を小さくすることができる。
本実施形態では、磁化自由層７の幅Ｗ７は、参照層３の幅ＷＢ３又はマスク層１５の幅ＷＢ１５よりも、４ｎｍ以上小さくなることができる。このため、磁化自由層７の最小幅ＷＮ７は、垂直磁化誘起層９の最大幅ＷＭ９又はトンネルバリア層５の最大幅ＷＭ５よりも４ｎｍ以上小さくなることができる。これにより、磁化自由層７におけるスピン偏極電流の電流密度が高くなり、磁化自由層７の磁化方向を反転させるための反転電流が小さくなる。
なお、トンネルバリア層５及び垂直磁化誘起層９において、側面５ｃ及び側面９ｃは、それぞれ、トンネルバリア層５の幅Ｗ５及び垂直磁化誘起層９の幅Ｗ９が単調に変化する直線的な傾斜を有することができるが、側面５ｃ及び側面９ｃは、このような直線的な傾斜以外の傾斜を有していてもよい。例えば、側面５ｃ及び側面９ｃは、曲線的な傾斜を有していてもよく、それらの側面上に突起や窪みを有してもよい。
参照層３は、Ｃｏ、Ｃｏ-Ｆｅ合金、Ｃｏ-Ｆｅ-Ｂ合金等の強磁性材料で構成されている。参照層３の磁化方向は、Ｚ軸方向に沿った方向に実質的に固定されている。参照層３のＺ軸方向の厚さは、例えば３ｎｍ以上、１０ｎｍ以下とすることができる。また、参照層３は、各磁性層の磁化方向が垂直方向となるように、例えばＣｏ／ＰｔやＣｏ／Ｎｉなどの多層膜が繰り返し積層された構造を有することができる。
さらに、参照層３は、ＲｕやＩｒなどの薄膜を介したＲＫＫＹ相互作用を用いて、参照層３内で生じる磁界を相殺する構造を有することができる。この構造は、合成反強磁性（Synthetic Anti-Ferromagnet、ＳＡＦ）構造、即ち、強磁性材料で構成される２つの強磁性層と、当該２つの強磁性層の間に積層された非磁性層を有し、当該非磁性層を介して当該２つの強磁性層の磁化方向がＲＫＫＹ相互作用に基づく交換結合によって互いに反平行に結合している構造である。
トンネルバリア層５は、絶縁材料で構成されている。トンネルバリア層５は、後述の垂直磁化誘起層９と同様の原理に基づき、磁化自由層７に垂直磁気異方性を誘起するように構成されていることが好ましい。磁化自由層７の垂直磁化がより安定し、磁化自由層７の膜厚を厚くすることが可能となるためである。磁化自由層７に垂直磁気異方性を誘起し得るトンネルバリア層５を構成する材料としては、例えば、ＭｇＯ、ＺｎＯ、ＧａＯＸ又は一般式：ＡＢ２Ｏ４（式中、ＡはＭｇ及びＺｎからなる群より選択される少なくとも一種の元素であり、Ｂは、Ａｌ、Ｇａ及びＩｎからなる群より選択される少なくとも一種の元素である）で表されるスピネル構造を有する酸化物材料等の酸化物材料を挙げることができる。
ただし、トンネルバリア層５は、磁化自由層７に垂直磁気異方性を誘起しないように構成されていてもよい。この場合、トンネルバリア層５は、Ｃｕ、Ａｇ等の非磁性金属材料やＳｉ、Ｇｅ等の半導体材料で構成することができる。
トンネルバリア層５は、参照層３及び磁化自由層７間に電圧が印加された際、Ｚ軸方向に沿ってトンネルバリア層５にトンネル電流が流れる程度にＺ軸方向の厚さが薄い。トンネルバリア層５のＺ軸方向の厚さは、例えば、１ｎｍ以上、３ｎｍ以下とすることができる。
また、本実施形態では、トンネルバリア層５は、磁化自由層７のうち、磁化自由層７とトンネルバリア層５との界面近傍の領域に、Ｚ軸方向に沿った磁気異方性（垂直磁気異方性）を誘起する材料で構成されている。これにより、後述の垂直磁化誘起層９と共に、磁化自由層７にＺ軸に沿った方向（垂直方向）の磁気異方性を付与する。ただし、垂直磁化誘起層９の働き等によって磁化自由層７の磁化容易軸を十分に安定してＺ軸に沿った方向に向けることができれば、トンネルバリア層５は、磁化自由層７に垂直磁気異方性を誘起しない材料で構成されていてもよい。
磁化自由層７は、Ｆｅ、Ｃｏ-Ｆｅ、Ｃｏ-Ｆｅ-Ｂ及び強磁性のホイスラー合金等の強磁性材料で構成される。磁化自由層７の磁化方向は、実質的に固定されていない。
垂直磁化誘起層９は、例えば、ＭｇＯ、ＺｎＯ、Ｇａ２Ｏ３又は一般式：ＡＢ２Ｏ４（式中、ＡはＭｇ及びＺｎからなる群より選択される少なくとも一種の元素であり、Ｂは、Ａｌ、Ｇａ及びＩｎからなる群より選択される少なくとも一種の元素である）で表されるスピネル構造を有する酸化物材料で構成されている。
垂直磁化誘起層９は、トンネルバリア層５よりも、ＸＹ面内の単位面積当たりのＺ軸方向に沿った抵抗値が小さくなるように構成されていることが好ましい。特に、垂直磁化誘起層９が絶縁材料で構成されている場合、垂直磁化誘起層９のＺ軸方向の厚さは、トンネルバリア層５のＺ軸方向の厚さよりも薄いことが好ましい。
垂直磁化誘起層９は、磁化自由層７のうち、磁化自由層７と垂直磁化誘起層９との界面近傍の領域に、スピン・軌道相互作用に基づいて、Ｚ軸に沿った方向の磁気異方性（垂直磁気異方性）を誘起する材料で構成されている。これにより、上述のトンネルバリア層５と共に、磁化自由層７にＺ軸に沿った方向（垂直方向）の磁気異方性を付与する。
磁化自由層７のＺ軸方向に沿った厚さは、上述のようなトンネルバリア層５及び垂直磁化誘起層９の磁気異方性を付与する機能によって、磁化自由層７の磁化容易軸が安定してＺ軸に沿った方向となる程度に薄い。当該厚さは、例えば１ｎｍ以上、３ｎｍ以下とすることができる。
ＴＭＲ素子１は、垂直磁化誘起層９上に設けられたマスク層１５を更に備えることができる。マスク層１５の側面１５ｃは、積層方向に沿って垂直磁化誘起層９から離れるに従って、マスク層１５の幅Ｗ１５が小さくなるような傾斜を有することができる。マスク層１５と垂直磁化誘起層９との境界Ｂ１０において、マスク層１５は、垂直磁化誘起層９の最大幅ＷＭ９に一致又は近似する幅Ｗ１５を有し、この幅Ｗ１５は、次第に減少することができる。これにより、マスク層１５が磁化自由層７の幅Ｗ７より小さい幅Ｗ１５を有し、側壁部１７が設けられるときに、マスク層１５による磁化自由層７へのシャドウ効果が低減されて、側壁部１７が磁化自由層７の側面７ｃの外側に設けられ易くなる。側壁部１７が、窪み１０内にも設けられ易くなる。
マスク層１５は、導電性の材料で構成されており、例えばＴａ、Ｒｕ、Ｗ、ＴａＮ、ＴｉＮ、ＣｕＮ等の金属で構成されている。そして、本実施形態のＴＭＲ素子１の他端であるマスク層１５の上面は、ビット線ＢＬ（図３参照）に電気的に接続されている。マスク層１５は、原子番号７２番以上の重金属（例えば、Ｗ又はＴａといった重金属を含むことができる。マスク層が原子番号７２番以上の重金属を含むので、マスク層のエッチングが抑制される。マスク層１５を用いたエッチング工程を含む製造方法によって、上述のような構成のＴＭＲ素子１を容易に製造することができる。
側壁部１７は、トンネルバリア層５、磁化自由層７及び垂直磁化誘起層９の側面を覆うことができる。これにより、側壁部１７は、ＴＭＲ素子１のトンネルバリア層５、磁化自由層７及び垂直磁化誘起層９と、他のＴＭＲ素子のトンネルバリア層、磁化自由層及び垂直磁化誘起層とを電気的に絶縁している。側壁部１７は、積層部ＳＴの全ての側面、すなわち、参照層３、トンネルバリア層５、磁化自由層７、垂直磁化誘起層９、及びマスク層１５の側面を覆ってもよい。この場合、側壁部１７は、ＴＭＲ素子１の積層部ＳＴと、他のＴＭＲ素子の積層部とを電気的に絶縁している。側壁部１７は、参照層３、トンネルバリア層５、磁化自由層７、垂直磁化誘起層９、及びマスク層１５の側面の全てに接していてもよく、これらの側面の一部には接していなくてもよい。側壁部１７は、絶縁材料で構成され、例えば、ＳｉＮ等の窒化物材料や、ＳｉＯＮ等の酸窒化物材料で構成されている。
上述のように磁化自由層７の磁化容易軸はＺ軸に沿った方向に設定されており、参照層３の磁化方向はＺ軸方向に沿った方向に実質的に固定されているため、磁化自由層７が外部磁場やＳＴＴの影響を実質的に受けていないときには、参照層３の磁化方向と磁化自由層７の磁化方向は、平行又は反平行となる。これらが平行な状態の積層部ＳＴと反平行な状態の積層部ＳＴは、互いにＺ軸方向に沿った電気抵抗値が異なるため、これらの２つの状態が、ＭＲＡＭ１００のメモリセルのデータである「１」及び「０」にそれぞれ対応している。
磁化自由層７の磁化方向の反転（即ち、ＭＲＡＭ１００においては、メモリセルへのデータの書き込み）は、スピン注入磁化反転によって行われる。具体的には、磁化自由層７の磁化方向を、参照層３の磁化方向と反平行の状態から平行な状態に反転させる場合、磁化自由層７から参照層３に向かう方向にトンネルバリア層５内にトンネル電流が流れるように（即ち、スピン偏極電子が参照層３から磁化自由層７に向かって移動するように）、積層部ＳＴのＺ軸方向の一端と他端間に電圧を印加する。これにより、磁化自由層７は、その磁化方向が参照層３の磁化方向と反平行の状態から平行な状態に向かって回転する方向のスピントランスファートルクをスピン偏極電子から受ける。当該電圧の大きさを、スピン注入磁化反転が起きる閾値以上にすることにより、磁化自由層７の磁化方向が反転する。
反対に、磁化自由層７の磁化方向を、参照層３の磁化方向と平行の状態から反平行な状態に反転させる場合、参照層３から磁化自由層７に向かう方向にトンネルバリア層５内にトンネル電流が流れるように（即ち、スピン偏極電子が磁化自由層７から参照層３に向かって移動するように）、積層部ＳＴのＺ軸方向の一端と他端間に電圧を印加する。これにより、磁化自由層７は、その磁化方向が参照層３の磁化方向と平行の状態から反平行な状態に向かって回転する方向のスピントランスファートルクをスピン偏極電子から受ける。当該電圧の大きさを、スピン注入磁化反転が起きる閾値以上にすることにより、磁化自由層７の磁化方向が反転する。
さらに、上述のような本実施形態に係るＴＭＲ素子１において、トンネルバリア層５及び垂直磁化誘起層９の少なくとも一方は、酸化物材料で構成され、かつ、側壁部１７は、窒化物材料で構成されていることが好ましい。これにより、側壁部１７が窒化物材料で構成されるため、酸化物材料で構成されるトンネルバリア層５及び／又は垂直磁化誘起層９の酸素原子が側壁部１７に移動することを抑制することができる。
さらに、上述のような本実施形態に係るＴＭＲ素子１において、トンネルバリア層５及び垂直磁化誘起層９は、それぞれＭｇＯ又は一般式：ＡＢ２Ｏ４（式中、ＡはＭｇ及びＺｎからなる群より選択される少なくとも一種の元素であり、Ｂは、Ａｌ、Ｇａ及びＩｎからなる群より選択される少なくとも一種の元素である）で表されるスピネル構造を有する酸化物材料からなることが好ましい。これにより、これらの材料は磁化自由層７に特に有効にＺ軸方向に沿った方向の磁気異方性を付与できるため、磁化自由層７の磁化容易軸の方向を特に安定して垂直方向にすることができる。
さらに、本実施形態に係るＴＭＲ素子１において、トンネルバリア層５及び垂直磁化誘起層９は、上述の一般式：ＡＢ２Ｏ４で表されるスピネル構造を有する酸化物材料からなり、スピネル構造のＡサイト及びＢサイトの少なくとも一方が、複数の元素によって占められていることが好ましく、スピネル構造のＡサイト及びＢサイトのそれぞれが、複数の元素によって占められていることがより好ましい。これにより、トンネルバリア層５と磁化自由層７の界面における歪、及び、垂直磁化誘起層９と磁化自由層７の界面における歪を容易に抑制することができる。さらに、トンネルバリア層５及び垂直磁化誘起層９の抵抗値を容易に制御することができる。
そのような本実施形態のＴＭＲ素子の製造方法の具体例について説明する。図６〜図１４は、本実施形態のＴＭＲ素子の製造方法の具体例を説明するための断面を示す図であり、上述の図４に示すＴＭＲ素子１近傍の断面に対応している。
具体例の製造方法においては、まず、図６に示すように、トランジスタアレイ６０上の前面に下部層間絶縁層２７ａを形成した後に、下部層間絶縁層２７ａ上に開口を有するレジスト４１を形成する。下部層間絶縁層２７ａは、層間絶縁層２７と同様の材料からなる。レジスト４１の開口は、後述のビア配線部２５を形成する領域に対応している。
続いて、図７に示すように、レジスト４１をマスクとして用いて下部層間絶縁層２７ａを、例えば反応性イオンエッチング（ＲＩＥ）法等のドライエッチング法でエッチングし、その後レジスト４１を除去することによって、下部層間絶縁層２７ａにトランジスタアレイ６０に至る深さの開口を形成する。
次に、図８に示すように、下部層間絶縁層２７ａの開口を埋め込むように、Ｃｕ等の金属からなるビア配線部２５を形成した後に、ビア配線部２５と下部層間絶縁層２７ａ上に導電性の材料からなる下地層２１を形成する。ビア配線部２５の形成前に、下部層間絶縁層２７ａの開口の側面にＴａ等の導電性材料からなる下地層を形成してもよい。
次に、図９に示すように、下地層２１上にレジスト４３を形成する。レジスト４３は、ビア配線部２５の全体及び下部層間絶縁層２７ａの一部の垂直方向上方に形成されており、後述の上部層間絶縁層２７ｂが形成される領域の垂直方向上方には形成されていない。
続いて、図１０に示すように、レジスト４３をマスクとして用いて下地層２１をＲＩＥ法等のドライエッチング法で選択的にエッチングし、当該エッチングされた領域に上部層間絶縁層２７ｂを形成し、その後レジスト４３を除去する。その後、下地層２１と上部層間絶縁層２７ｂの表面を、化学機械研磨（ＣＭＰ）等によって研磨して平坦化する。これにより、下地層２１の上面の平坦性は、ビア配線部２５の上面の平坦性よりも高くなる。上部層間絶縁層２７ｂは、層間絶縁層２７と同様の材料からなり、下部層間絶縁層２７ａと上部層間絶縁層２７ｂとで、層間絶縁層２７を構成する。
次に、図１１に示すように、下地層２１及び層間絶縁層２７上の全面に参照層３、トンネルバリア層５、磁化自由層７、垂直磁化誘起層９、及びマスク層１５をこの順に形成した後に、マスク層１５の表面の一部にレジスト５１を形成する。レジスト５１は、ビア配線部２５の垂直方向上方及び下地層２１の一部の垂直方向上方に形成されている。なお、必要に応じて、下地層２１及び層間絶縁層２７と、参照層３との間において、下地層２１及び層間絶縁層２７上の全面を覆うＴａ等の導電材料からなるシード層を形成してもよい。
続いて、図１２に示すように、レジスト５１をマスクとして用いてＲＩＥ法等のドライエッチング法でマスク層１５を選択的にエッチングし、垂直磁化誘起層９の表面を露出させる。
次に、図１３に示すように、レジスト５１を除去した後に、レジスト５１をマスクとして用いてＲＩＥ法等のドライエッチング法で垂直磁化誘起層９、磁化自由層７、トンネルバリア層５、及び参照層３をエッチングし、下地層２１及び層間絶縁層２７が露出したところでエッチングを止める。
続いて、図１４に示すように、イオンビームエッチング（ＩＢＥ）法等のドライエッチング法で磁化自由層７の側面をエッチングする。このＩＢＥ法では、アルゴン、クリプトン又はキセノンといった希ガスのイオンビームを磁化自由層７の側面に向けて照射する。イオンビームの照射方向は、例えば、磁化自由層７の面内方向と１０〜２５度の角度を有する。本実施形態では、磁化自由層７の側面に向けてイオンビームを照射するが、イオンビームの幅は磁化自由層７の厚さよりも大きいので、垂直磁化誘起層９及びトンネルバリア層５の側面もエッチングされる。この結果、垂直磁化誘起層９及びトンネルバリア層５の幅が、共に磁化自由層７に近づくに従って小さくなることができる。磁化自由層７の硬度は、例えば、垂直磁化誘起層９及びトンネルバリア層５の硬度より低い。マスク層１５は、原子番号７２番以上の重金属を含むので、マスク層１５のエッチングが抑制される。
次に、図１５に示すように、積層部ＳＴを埋め込むように下地層２１及び層間絶縁層２７上に側壁部１７を形成する。マスク層１５は、マスク層１５が磁化自由層７の幅Ｗ７より小さい幅Ｗ１５を有するので、側壁部１７が設けられるときに、マスク層１５による磁化自由層７へのシャドウ効果が低減されて、側壁部１７が磁化自由層７の側面７ｃの外側に設けられ易くなる。本具体例では、マスク層１５及び側壁部１７上に上部電極層３１を更に形成することによって、ＴＭＲ素子１が完成する。
図１６は、本実施形態の変形例に係るＭＲＡＭの縦断面の模式図である。本変形例に係るＭＲＡＭ１００ａは、プロセッサー９０をさらに備える点において、上述の本実施形態の基本態様のＭＲＡＭ１００と異なる。ＭＲＡＭ１００ａにおいて、プロセッサー９０の回路作成の工程に組み込まれる形で、ＭＲＡＭ部分も作成されているため、プロセッサー９０とＭＲＡＭ１００ａのＭＲＡＭ部分とは統合されている。そのため、ＭＲＡＭ１００ａは、内蔵型メモリとなる。これにより、プロセッサー９０とＭＲＡＭ部分とのデータのやり取りが高速化される。また、プロセッサー９０の上部にＭＲＡＭ部分が設置されるため、デバイス全体の集積度を高くすることができる。
１…ＴＭＲ素子、３…参照層、５…トンネルバリア層、７…磁化自由層、９…垂直磁化誘起層、１５…マスク層、１７…側壁部。

Claims (10)

  1. 参照層と、トンネルバリア層と、垂直磁化誘起層と、前記トンネルバリア層と前記垂直磁化誘起層との間に積層方向に積層された磁化自由層と、
    を備え、
    前記垂直磁化誘起層は、前記磁化自由層に前記積層方向に沿った方向の磁気異方性を付与し、
    前記磁化自由層は、前記トンネルバリア層の幅及び前記垂直磁化誘起層の幅のいずれよりも小さい幅を有する、トンネル磁気抵抗効果素子。
  2. 前記磁化自由層の最小幅は、前記トンネルバリア層の最大幅又は前記垂直磁化誘起層の最大幅よりも４ｎｍ以上小さい、請求項１に記載のトンネル磁気抵抗効果素子。
  3. 前記トンネルバリア層、前記磁化自由層及び垂直磁化誘起層の側面を覆う側壁部を更に備え、
    前記側壁部は、絶縁材料を含む、請求項１又は２に記載のトンネル磁気抵抗効果素子。
  4. 前記絶縁材料は、窒化物材料を含む、請求項３に記載のトンネル磁気抵抗効果素子。
  5. 前記トンネルバリア層及び前記垂直磁化誘起層は、それぞれＭｇＯ又は一般式：ＡＢ２Ｏ４（式中、ＡはＭｇ及びＺｎからなる群より選択される少なくとも一種の元素であり、Ｂは、Ａｌ、Ｇａ及びＩｎからなる群より選択される少なくとも一種の元素である）で表されるスピネル構造を有する酸化物材料からなる、請求項１〜４のいずれか一項に記載のトンネル磁気抵抗効果素子。
  6. 前記トンネルバリア層及び前記垂直磁化誘起層は、前記一般式：ＡＢ２Ｏ４で表されるスピネル構造を有する酸化物材料からなり、前記スピネル構造のＡサイト及びＢサイトの少なくとも一方が、複数の元素によって占められている、請求項５に記載のトンネル磁気抵抗効果素子。
  7. 前記トンネルバリア層及び前記垂直磁化誘起層は、前記一般式：ＡＢ２Ｏ４で表されるスピネル構造を有する酸化物材料からなり、前記スピネル構造のＡサイト及びＢサイトのそれぞれが、複数の元素によって占められている、請求項５に記載のトンネル磁気抵抗効果素子。
  8. 前記垂直磁化誘起層上に設けられたマスク層を更に備え、
    前記マスク層は、前記磁化自由層の幅より小さい幅を有し、原子番号７２番以上の重金属を含む、請求項１〜７のいずれか一項に記載のトンネル磁気抵抗効果素子。
  9. 請求項１〜８のいずれか一項に記載のトンネル磁気抵抗効果素子を記憶素子として備える磁気メモリ。
  10. 請求項９に記載の磁気メモリを備える内蔵型メモリ。
JP2019544077A 2017-10-16 2017-10-16 トンネル磁気抵抗効果素子、磁気メモリ、及び内蔵型メモリ Active JP6658982B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/037420 WO2019077663A1 (ja) 2017-10-16 2017-10-16 トンネル磁気抵抗効果素子、磁気メモリ、及び内蔵型メモリ

Publications (2)

Publication Number Publication Date
JPWO2019077663A1 true JPWO2019077663A1 (ja) 2019-12-19
JP6658982B2 JP6658982B2 (ja) 2020-03-04

Family

ID=66174361

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019544077A Active JP6658982B2 (ja) 2017-10-16 2017-10-16 トンネル磁気抵抗効果素子、磁気メモリ、及び内蔵型メモリ

Country Status (6)

Country Link
US (1) US10564229B2 (ja)
EP (1) EP3699955A4 (ja)
JP (1) JP6658982B2 (ja)
KR (1) KR102354021B1 (ja)
CN (2) CN117479817A (ja)
WO (1) WO2019077663A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6410004B1 (ja) * 2017-10-16 2018-10-24 Tdk株式会社 トンネル磁気抵抗効果素子、磁気メモリ、及び内蔵型メモリ
US11476415B2 (en) * 2018-11-30 2022-10-18 International Business Machines Corporation Patterning magnetic tunnel junctions and the like while reducing detrimental resputtering of underlying features
WO2023228389A1 (ja) * 2022-05-26 2023-11-30 Tdk株式会社 磁気抵抗効果素子及び磁気抵抗効果素子の製造方法
CN116847715B (zh) * 2023-08-30 2023-11-17 北京芯可鉴科技有限公司 基于交换偏置的自旋轨道矩磁存储单元、磁随机存储器

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008186861A (ja) * 2007-01-26 2008-08-14 Toshiba Corp 磁気抵抗素子および磁気メモリ
JP2009094244A (ja) * 2007-10-05 2009-04-30 Toshiba Corp 磁気記録素子とその製造方法及び磁気メモリ
JP2011508971A (ja) * 2007-12-19 2011-03-17 クゥアルコム・インコーポレイテッド 個別の読み出しおよび書き込みパスを備えた磁気トンネル接合装置
JP2012019163A (ja) * 2010-07-09 2012-01-26 Toshiba Corp 磁気ランダムアクセスメモリ及びその製造方法
JP2014207469A (ja) * 2010-03-10 2014-10-30 国立大学法人東北大学 磁気抵抗効果素子、磁性膜、及び、磁性膜の製造方法
JP2015038998A (ja) * 2014-09-12 2015-02-26 株式会社東芝 磁気記録素子及び磁気メモリ
JP2015201515A (ja) * 2014-04-07 2015-11-12 Tdk株式会社 薄膜磁性素子およびそれを備えた高周波デバイス

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5586028A (en) 1993-12-07 1996-12-17 Honda Giken Kogyo Kabushiki Kaisha Road surface condition-detecting system and anti-lock brake system employing same
US5768956A (en) 1996-03-28 1998-06-23 Coonrad; Todd Douglas Striking tool
JP3325868B2 (ja) * 2000-01-18 2002-09-17 ティーディーケイ株式会社 トンネル磁気抵抗効果素子の製造方法、薄膜磁気ヘッドの製造方法およびメモリ素子の製造方法
JP2005032780A (ja) * 2003-07-07 2005-02-03 Tdk Corp 磁気抵抗効果素子、これを用いた磁気ヘッド、ヘッドサスペンションアセンブリ及び磁気ディスク装置
JP2006237377A (ja) * 2005-02-25 2006-09-07 Tdk Corp 磁気抵抗効果素子、及びその製造方法
JP2007095765A (ja) * 2005-09-27 2007-04-12 Fuji Electric Holdings Co Ltd 多値記録スピン注入磁化反転素子およびこれを用いた装置
JP5151503B2 (ja) * 2008-01-24 2013-02-27 Ｔｄｋ株式会社 磁気デバイス及び磁気メモリ
JP2010034153A (ja) * 2008-07-25 2010-02-12 Toshiba Corp 磁気ランダムアクセスメモリおよびその書き込み方法
WO2010119928A1 (ja) 2009-04-16 2010-10-21 独立行政法人物質・材料研究機構 強磁性トンネル接合体とそれを用いた磁気抵抗効果素子並びにスピントロニクスデバイス
US9006704B2 (en) 2011-02-11 2015-04-14 Headway Technologies, Inc. Magnetic element with improved out-of-plane anisotropy for spintronic applications
JP5988019B2 (ja) 2012-02-27 2016-09-07 国立研究開発法人物質・材料研究機構 強磁性トンネル接合体とそれを用いた磁気抵抗効果素子及びスピントロニクスデバイス
US8710603B2 (en) * 2012-02-29 2014-04-29 Headway Technologies, Inc. Engineered magnetic layer with improved perpendicular anisotropy using glassing agents for spintronic applications
US8860156B2 (en) 2012-09-11 2014-10-14 Headway Technologies, Inc. Minimal thickness synthetic antiferromagnetic (SAF) structure with perpendicular magnetic anisotropy for STT-MRAM
US8921961B2 (en) 2012-09-14 2014-12-30 Headway Technologies, Inc. Storage element for STT MRAM applications
US8865008B2 (en) * 2012-10-25 2014-10-21 Headway Technologies, Inc. Two step method to fabricate small dimension devices for magnetic recording applications
JP2014110356A (ja) * 2012-12-03 2014-06-12 Nippon Hoso Kyokai <Nhk> スピン注入磁化反転素子
JP5865858B2 (ja) * 2013-03-22 2016-02-17 株式会社東芝 磁気抵抗効果素子及び磁気抵抗効果素子の製造方法
US9183858B2 (en) * 2014-01-28 2015-11-10 HGST Netherlands B.V. Dual capping layer utilized in a magnetoresistive effect sensor
JP6139444B2 (ja) * 2014-03-18 2017-05-31 株式会社東芝 磁気抵抗効果素子、磁気抵抗効果素子の製造方法及び磁気メモリ
EP3123536B1 (en) * 2014-03-26 2019-03-13 Intel Corporation Techniques for forming spin-transfer torque memory (sttm) elements having annular contacts
US10026888B2 (en) * 2014-08-06 2018-07-17 Toshiba Memory Corporation Magnetoresistive effect element and magnetic memory
KR102214507B1 (ko) * 2014-09-15 2021-02-09 삼성전자 주식회사 자기 메모리 장치
US9425387B1 (en) * 2015-09-08 2016-08-23 Headway Technologies, Inc. Magnetic element with perpendicular magnetic anisotropy for high coercivity after high temperature annealing
US10177197B2 (en) * 2015-11-16 2019-01-08 Samsung Electronics Co., Ltd. Magnetic junctions having elongated free layers
US10014465B1 (en) * 2017-04-03 2018-07-03 Headway Technologies, Inc. Maintaining coercive field after high temperature anneal for magnetic device applications with perpendicular magnetic anisotropy
CN111226324B (zh) * 2017-10-16 2023-08-29 Tdk株式会社 隧道磁阻效应元件、磁存储器、内置型存储器及制作隧道磁阻效应元件的方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008186861A (ja) * 2007-01-26 2008-08-14 Toshiba Corp 磁気抵抗素子および磁気メモリ
JP2009094244A (ja) * 2007-10-05 2009-04-30 Toshiba Corp 磁気記録素子とその製造方法及び磁気メモリ
JP2011508971A (ja) * 2007-12-19 2011-03-17 クゥアルコム・インコーポレイテッド 個別の読み出しおよび書き込みパスを備えた磁気トンネル接合装置
JP2014207469A (ja) * 2010-03-10 2014-10-30 国立大学法人東北大学 磁気抵抗効果素子、磁性膜、及び、磁性膜の製造方法
JP2012019163A (ja) * 2010-07-09 2012-01-26 Toshiba Corp 磁気ランダムアクセスメモリ及びその製造方法
JP2015201515A (ja) * 2014-04-07 2015-11-12 Tdk株式会社 薄膜磁性素子およびそれを備えた高周波デバイス
JP2015038998A (ja) * 2014-09-12 2015-02-26 株式会社東芝 磁気記録素子及び磁気メモリ

Also Published As

Publication number Publication date
US10564229B2 (en) 2020-02-18
EP3699955A4 (en) 2021-06-09
KR102354021B1 (ko) 2022-01-24
WO2019077663A1 (ja) 2019-04-25
CN111226312B (zh) 2024-01-05
US20190178956A1 (en) 2019-06-13
EP3699955A1 (en) 2020-08-26
JP6658982B2 (ja) 2020-03-04
KR20200069337A (ko) 2020-06-16
CN117479817A (zh) 2024-01-30
CN111226312A (zh) 2020-06-02

Similar Documents

Publication Publication Date Title
JP6628015B2 (ja) トンネル磁気抵抗効果素子、磁気メモリ、及び内蔵型メモリ
JP3942930B2 (ja) トンネル接合メモリセル
JP3942931B2 (ja) 磁気メモリセル
JP6658982B2 (ja) トンネル磁気抵抗効果素子、磁気メモリ、及び内蔵型メモリ
CN110010637B (zh) 一种自旋轨道矩磁阻式随机存储器及制备方法
JP6434103B1 (ja) 磁気メモリ
JP2010205928A (ja) 磁気抵抗素子、磁気ランダムアクセスメモリ、及びそれらの製造方法
JP5686626B2 (ja) 磁気メモリ及びその製造方法
JP5472820B2 (ja) 磁気抵抗素子、ｍｒａｍ及び磁気抵抗素子の初期化方法
US11373915B2 (en) Tunnel magnetoresistive effect element, magnetic memory, and built-in memory
TW200308108A (en) Production method of magnetic memory device
JP5472830B2 (ja) 強磁性ランダムアクセスメモリ
JP2011003617A (ja) 記憶素子及びメモリ
JP2012028489A (ja) 磁気記憶装置
US11264290B2 (en) Tunnel magnetoresistive effect element and magnetic memory
US11114609B2 (en) Tunnel magnetoresistive effect element, magnetic memory, and built-in memory
JP3935049B2 (ja) 磁気記憶装置及びその製造方法
JP6410004B1 (ja) トンネル磁気抵抗効果素子、磁気メモリ、及び内蔵型メモリ
JP2011171454A (ja) 磁気抵抗記憶素子及び磁気ランダムアクセスメモリ
JP2007123512A (ja) 磁気記憶装置
WO2009122992A1 (ja) 磁気抵抗記憶装置
JP2005109200A (ja) 磁気抵抗効果素子、磁気メモリセル及び磁気ランダムアクセスメモリ装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190815

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190815

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20190815

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20191029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200120

R150 Certificate of patent or registration of utility model

Ref document number: 6658982

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150