以下、実施の形態に係るスピントランジスタ及びその製造方法について、添付図面を参照しながら詳細に説明する。なお、各図面において、同一要素には同一符号を用いることとし、重複する説明は省略する。また、図面中の構成要素内及び構成要素間の寸法比は、図面の見易さのため、それぞれ任意となっている。
[第一実施形態]
図1は、本発明の第一実施形態に係る磁気デバイス30の斜視図である。なお、図1においては、図面の見易さのため、後述のシリコン基板10、非磁性絶縁層16及び保護層22の図示を省略している(図2参照)。
磁気デバイス30は、磁気抵抗効果素子14、上部電極層20、下部電極層12、上部電極層用パッド28、下部電極層用パッド24、及び重畳電流供給手段としての電源回路50を備えている。
磁気抵抗効果素子14の積層方向をZ軸方向とし、これに直交する2軸をそれぞれX軸及びY軸とする。磁気抵抗効果素子14のZ軸方向の両端には、それぞれ上部電極層20及び下部電極層12が接触し、磁気抵抗効果素子14に電気的に接続されている。上部電極層20及び下部電極層12は、突部を有する板状の電極であり、それぞれの突部間に磁気抵抗効果素子14が配置されている。なお、上部及び下部なる用語は、それぞれZ軸の正側の位置及び負側の位置を意味するものであり、重力の方向とは無関係である。
上部電極層20及び下部電極層12には、それぞれ一対の上部電極層用パッド28及び下部電極層用パッド24が電気的に接続されている。なお、上部電極層用パッド28及び下部電極層用パッド24の一部は、それぞれ保護層22(図1においては図示せず。図2参照)内に埋設されているが、図1においては、上部電極層用パッド28及び下部電極層用パッド24のうち、保護層22内に埋設されている部分を破線で示している。
一方の上部電極層用パッド28と一方の下部電極層用パッド24間には、電源回路50によって電圧Vddが印加可能となっている。なお、一方の下部電極層用パッド24は、グラウンドに接続された基準端子Vgに接続されている。
図2は、図1におけるII−II線に沿った磁気デバイス30の端面図である。図2に示すように、下部電極層12、磁気抵抗効果素子14、及び上部電極層20は、この順にシリコン基板10上に積層されている。そして、磁気抵抗効果素子14の側面、及び下部電極層12とシリコン基板10の表面の一部には非磁性絶縁層16が設けられている。これにより、上部電極層20と下部電極層12とは、磁気抵抗効果素子14のみを通じて電気的に接続されている。さらに、非磁性絶縁層16の表面及び上部電極層20の表面を覆うように、保護層22が形成されている。
次に、図3を用いて、磁気抵抗効果素子14の詳細について説明する。図3は、図2の磁気抵抗効果素子14付近の拡大端面図である。
図3に示すように、磁気抵抗効果素子14は、磁化固定層3、磁化自由層5、及び磁化固定層3と磁化自由層5とを接続する非磁性層4を有している。即ち、磁化固定層3は非磁性層4の一方の端面に接続され、また、磁化自由層5は非磁性層4の他方の端面に接続されている。詳細には、磁気抵抗効果素子14は、下地層1と、反強磁性層2と、反強磁性層2と交換結合して磁化の向き3AMがX軸の正方向に固定された下部強磁性層3Aと、Ruなどの導電性金属からなる非磁性層3Bと、非磁性層3Bを介して磁化の向き3CMが下部強磁性層3Aの磁化の向き3AMと反対向き(X軸の負方向)に固定された上部強磁性層3Cと、非磁性層4と、強磁性体からなる磁化自由層5と、キャップ層7とがこの順に積層されたものである。ここで、下部強磁性層3Aと非磁性層3Bと上部強磁性層3Cとで磁化固定層3となるが、磁化固定層3の磁化の向きとは、磁化固定層3の2つの強磁性層のうち磁化自由層5に近い方である上部強磁性層3Cの磁化の向き3CMを意味するものとする。
磁化自由層5の磁化方向5Mは実質的に固定されていないため、外部磁場を印加したり後述のようにスピン偏極電流を流したりすることにより、磁化自由層5の磁化方向5Mを変更させることが可能となっている。また、磁化自由層5は、形状異方性や結晶磁気異方性等により磁化容易軸を有していることが好ましい。本実施形態においては、磁化自由層5はX軸に沿った方向に磁化容易軸を有しており、図3に示す状態では磁化自由層5の磁化方向5MはX軸の正方向を向いている。
磁気抵抗効果素子14がトンネル磁気抵抗効果素子からなる場合には、非磁性層4は、Al2O3、MgOやTiO等の非磁性絶縁層(トンネルバリア層:好適厚み1nm以下)からなる。この場合、磁気抵抗効果素子14の高い磁気抵抗変化率を利用した磁気デバイス30となる。また、磁気抵抗効果素子14がCPP(Current Perpendicular Plane)型のGMR素子からなる場合には、非磁性層4は、Cuなどの非磁性導電層からなる。また、非磁性層4は、半導体層であってもよい。いずれの構造であっても、本実施形態の場合電流は磁気抵抗効果素子14の積層方向(Z軸方向)に流れることとなる。
強磁性とは、隣り合うスピンが同一の方向を向いて整列し、全体として大きな磁気モーメントを持つ物質の磁性であり、強磁性体は外部磁場が無い場合においても自発磁化を有する。室温で強磁性を示す物質としては、Fe、Co、Ni及びGdがある。下部強磁性層3A、非磁性層3Bと上部強磁性層3C、及び磁化自由層5を構成する強磁性体としては、Co、Ni−Fe合金、Co−Fe合金等を好適に用いることができる。反強磁性層2を構成する反強磁性体としては、FeMn、IrMn、PtMn、NiMn等を適用することができる。
磁化自由層5の膜厚は、例えば1〜10nmとすることができる。また、磁気抵抗効果素子14全体の膜厚は、例えば10〜200nmとすることができる。
下地層1は、Ta、RuやNiCr等で形成された層であり、磁気抵抗効果素子14を構成する各層の結晶性向上等の目的で設けられている。また、キャップ層7は、Ta等で形成された層であり、磁気抵抗効果素子14のキャップ層7よりも下部の各層の保護等の目的で設けられている。なお、磁気抵抗効果素子14は、下地層1及び/又はキャップ層7を有していなくてもよい。
次に、電源回路50の詳細について、図4を用いて説明する。図4は磁気デバイス30の回路構成図である。本実施形態において磁気抵抗効果素子14は可変抵抗として機能するため、図4では磁気抵抗効果素子14を可変抵抗の記号を用いて表している。
電源回路50は、直流電源54a、54b、56、及び交流電源52を有している。直流電源54a、54bはスイッチSW1によって選択可能となっており、直流電源56はスイッチSW2に接続されている。また、直流電源54aと直流電源54bは、磁気抵抗効果素子14に対して互いに逆極性の電圧を印加可能なように配置されている。直流電源56は、磁気抵抗効果素子14に対して直流電圧を印加可能なように配置されている。さらに、交流電源52は、直流電源54a及び直流電源54bと並列に配置されている。また、直流電源54a、直流電源54b、及び交流電源52と磁気抵抗効果素子14との間には、書き込み電流制御バッファ51が設けられている。同様に、直流電源56と磁気抵抗効果素子14との間には、読み出し電流制御バッファ53が設けられている。書き込み電流制御バッファ51及び読み出し電流制御バッファ53は、バッファ選択器55と接続されており、バッファ選択器55によって、書き込み電流制御バッファ51及び読み出し電流制御バッファ53は通電状態又は非通電状態に制御される。なお、直流電源56の極性は、図4に示す状態とは逆であってもよく、また、直流電源56の極性は変更可能であってもよい。
電源回路50は以下のように磁気抵抗効果素子14に電流を供給する。即ち、書き込み電流制御バッファ51を通電状態にし、スイッチSW1を直流電源54a側にオンにすると、磁気抵抗効果素子14にはZ軸の負方向(図3参照)に交流電流が重畳された直流電流が流れる。この状態でスイッチSW1を直流電源54b側にONにすると、磁気抵抗効果素子14にはZ軸の正方向に交流電流が重畳された直流電流(交流重畳直流電流)が流れる。
また、書き込み電流制御バッファ51を非通電状態にし、スイッチSW1をオフにした後に、読み出し電流制御バッファ53を通電状態にし、スイッチSW2をオンにすると、磁気抵抗効果素子14にはZ軸の正方向に直流電流が流れる。このように電源回路50は、磁気抵抗効果素子14に交流重畳直流電流又は直流電流を供給し、かつ、これらの磁気抵抗効果素子14に流れる電流の極性を変更させることが可能となっている。
次に、本実施形態に係る磁気デバイス30の動作、即ち磁化自由層5の磁化方向5Mの反転方法について説明する。まず、磁気抵抗効果素子14に電流を流した場合の磁化自由層5の磁化方向5Mの挙動について図3を用いて説明する。
磁気抵抗効果素子14にZ軸の負方向に直流電流を流すと、電子は磁気抵抗効果素子14内をZ軸の正方向に移動する。磁化固定層3内の上部強磁性層3Cに到達した電子は、上部強磁性層3Cの磁化の向き3CMと同一方向(X軸の負方向)にスピン偏極する。このスピン偏極電子が磁化自由層5内に到達すると、磁化自由層5内の電子と磁気的に相互作用する。その結果、磁化自由層5は、その磁化方向5Mが上部強磁性層3Cの磁化の向き3CMと同一方向となるように回転するトルクを受け、磁化方向5Mは歳差運動を行う。そして、磁気抵抗効果素子14に流した直流電流の強度が、しきい値となる強度Ic(直流電流で磁化反転を生じさせるのに必要な電流の強度Ic)よりも大きい場合、磁化自由層5の磁化方向5Mは磁化の向き3CMと同一方向(X軸の負方向)に反転する。なお、この磁化反転しきい値の大きさは、上部強磁性層3Cのスピン偏極率、磁化自由層5の材質、膜厚、形状、結晶磁気異方性の大きさ等に依存する。
続いて、磁化自由層5の磁化方向5Mが磁化の向き3CMと同一方向に反転した状態で、直流電流の極性を逆にした場合、電子は磁気抵抗効果素子14内をZ軸の負方向に移動する。磁化自由層5に到達した電子は上部強磁性層3C内に移動するが、この際磁気抵抗効果により上部強磁性層3Cの磁化の向き3CMと同一方向に偏局したスピンを有する電子が優先的に上部強磁性層3C内に移動することができる。そのため、磁化自由層5内には、磁化の向き3CMと反対方向にスピン偏極した電子が多く蓄積される。そして、磁化自由層5内に蓄積された電子の作用で、磁化自由層5は、その磁化方向5Mが上部強磁性層3Cの磁化の向き3CMと反対方向となるように回転するトルクを受け、磁化方向5Mは歳差運動を行う。そして、磁気抵抗効果素子14に流した直流電流の強度がしきい値となる強度Ic(磁化反転しきい値Ic)よりも大きい場合、磁化自由層5の磁化方向5Mは磁化の向き3CMと反対方向(X軸の正方向)に反転する。
また、磁気抵抗効果素子14に交流電流を流した場合、上述の直流電流の極性を逆にした際の作用が連続的に発生することとなる。そのため、磁気抵抗効果素子14の磁化自由層5の磁化方向5Mは、大きく歳差運動を行う。特に、磁化自由層5の磁化方向5Mの歳差運動の固有振動数fFと、磁気抵抗効果素子14内を流れる交流電流の周波数fが一致した場合、共振が発生し、磁化自由層5の磁化方向5Mは極めて大きく歳差運動を行う。
なお、磁化自由層5の磁化方向5Mの歳差運動の固有振動数fFの大きさは、例えば磁化自由層5に印加する外部磁場の大きさによって制御することができる。この際、磁化自由層5に印加する外部磁場が大きければ固有振動数fFは大きくなり、磁化自由層5に印加する外部磁場が小さければ固有振動数fFは小さくなる。
次に、図3〜図6を用いて、本実施形態磁気デバイス30の磁化自由層5の磁化方向5Mの具体的な反転方法について、従来の磁化反転方法と比較しつつ説明する。
図3に示す磁化自由層5の磁化方向5Mを反転させる場合、従来は図5(A)に示すような直流電流を磁気抵抗効果素子14に流していた。即ち、磁気抵抗効果素子14に対してZ軸の負方向に磁化反転しきい値Icよりも大きな直流電流を流して磁化方向5Mを反転させていた。反転した磁化方向5Mをさらに反転させるには、直流電流の極性を逆にして磁気抵抗効果素子14に流していた。なお、図5(B)に示すように磁気抵抗効果素子14に磁化反転しきい値Icよりも小さな直流電流を流した場合、磁化方向5Mは反転しない。この場合、直流電流を流している際に磁気抵抗効果素子14の抵抗値を測定すれば、磁化自由層5の磁化方向5Mと上部強磁性層3Cの磁化の向き3CMとの相対的な角度を判定することができる。この判定は、上部電極層用パッド28と下部電極層用パッド24間の抵抗値を測定することにより行うことができる。
一方、本実施形態においては、図3に示す磁化自由層5の磁化方向5Mを反転させる場合、図6(A)に示すような交流重畳直流電流をZ軸の負方向に流す。このような電流は、図4において、書き込み電流制御バッファ51を通電状態にし、スイッチSW1を直流電源54a側にオンにすれば流すことができる。この場合、磁化自由層5内に供給されるスピン偏極電流は、スピン偏極交流電流が重畳されたスピン偏極直流電流となる。なお、交流電流が重畳される直流電流とは、直流パルス電流や矩形波電流などであってもよい。
磁化自由層5内にスピン偏極交流電流が供給されると、上述のように磁化自由層5の磁化方向5Mは大きく歳差運動を行う。そして、この状態で磁化自由層5内にさらにスピン偏極直流電流が供給されるため、磁化自由層5の磁化方向5Mは容易に反転する。さらにその後、図6(A)に示すような交流重畳直流電流をZ軸の正方向に流すと、同様の理由により磁化自由層5の磁化方向5Mは容易に再び反転する。即ち、本実施形態に係る磁気デバイス30では、従来のように磁化反転を行う場合と比較して、磁化自由層5の磁化方向を容易に反転させることができる。そのため、直流電流のみで磁化反転を行う場合の磁化反転しきい値Icよりも小さな電流で磁化反転を行うことができる。即ち、本実施形態に係る磁気デバイス30では、磁化反転しきい値が従来よりも低減されることとなる。その結果、消費電力は低減され、長寿命の磁気デバイス30となっている。また、磁化自由層5の磁化方向5Mと上部強磁性層3Cの磁化の向き3CMとの相対的な角度に対応して情報が記録されていると見れば(例えばこれらの角度が平行な場合と反平行な場合に、それぞれ「0」及び「1」の情報が記録されていると見れば)、上述のように磁化自由層5の磁化方向5Mを反転させることによって、磁気デバイス30に情報を書き込むことができる。
なお、従来の場合と同様に、図6(B)に示すように磁気抵抗効果素子14に磁化反転しきい値Icよりも小さな直流電流を流した場合、磁化方向5Mは反転しない。このような電流は、バッファ51を非通電状態にし、スイッチSW1をオフにし、読み出し電流制御バッファ53を通電状態にしてスイッチSW2をオンにすれば流すことができる。この場合、直流電流を流している際に磁気抵抗効果素子14の積層方向の抵抗値を測定すれば、磁化自由層5の磁化方向5Mと上部強磁性層3Cの磁化の向き3CMとの相対的な角度を判定することができる。また、磁化自由層5の磁化方向5Mと上部強磁性層3Cの磁化の向き3CMとの相対的な角度に対応して情報が記録されていると見れば(例えばこれらの角度が平行な場合と反平行な場合に、それぞれ「0」及び「1」の情報が記録されていると見れば)、上述のようにこれらの相対的な角度を判定することによって磁気デバイス30に記録された情報を読み出すことができる。
そして、反転した磁化自由層5の磁化方向5Mをさらに反対方向に反転させるには、磁気抵抗効果素子14に対して、Z軸の正方向に交流重畳直流電流を流せばよい。このような電流は、図4において、バッファ51を通電状態にし、スイッチSW1を直流電源54b側にオンにすれば流すことができる。
また、交流電源52が供給する交流電流は、磁化自由層5の磁化方向5Mの歳差運動の固有振動数fFに対応する周波数成分を含んでいることが好ましい。これにより、上述のように、磁化自由層5の磁化方向5Mの歳差運動を非常に大きくすることができる。その結果、磁化方向5Mを反転させることがより容易となり、磁化反転しきい値がより低減された磁気デバイス30となる。
次に、本実施形態に係る磁気デバイス30の製造方法について図7〜図11を用いて簡単に説明する。図7〜11の(A)は磁気デバイス30の中間体の平面図である。また、図7〜10の(B)及び図11の(B)(C)は、各図の平面図(A)における所定の線に沿った磁気デバイス30の中間体の端面図である。
まず、図7に示すように、シリコン基板10上に所定形状にパターニングされたCu等の導電性材料からなる下部電極層12を形成し、全面に磁気抵抗効果素子14を形成し、将来、磁気抵抗効果素子14を残す部分にパターニングされたレジストマスク15を形成する。ここで、下部電極層12及び磁気抵抗効果素子14は、例えばスパッタリング装置を用いて成膜することができる。
続いて、図8に示すように、磁気抵抗効果素子14のうちレジストマスク15によってマスクされていない部分を、イオンミリング等によって除去する。これにより、磁気抵抗効果素子14のパターンが形成される。
次に、図9に示すように、磁気抵抗効果素子14の側面と、下部電極層12とシリコン基板10の露出表面に、SiO2等の非磁性絶縁層16を形成する。ここで、非磁性絶縁層16は、例えばSi(OC2H5)4を用いたCVD装置によって成膜することができる。さらに保護層22aを全面に成膜した後、磁気抵抗効果素子14が露出するまでCMP等によって表面をラッピングすることにより、凹部に保護層22aを埋め、全面を平坦にする。
続いて、図10に示すように、所定形状にパターニングされたCu等の導電性材料からなる上部電極層20を、磁気抵抗効果素子14と電気的に接触するように形成する。さらに保護層22bを形成した後に、表面をCMP等によってラッピングして平坦化する。
そして、図11に示すように、保護層22(=保護層22a+保護層22b)の表面に、将来上部電極層用パッド28及び下部電極層用パッド24を形成する領域以外をレジストでマスクし、マスクされていない領域の保護層22を、例えばC4F8等を用いた反応性イオンエッチング装置等によって除去して上部電極層20(図1参照)及び下部電極層12に達するスルーホールを形成し、スパッタ装置等によってAu等の導電性材料を成膜して一対の上部電極層用パッド28及び下部電極層用パッド24を形成する。
その後、磁化固定層3の上部強磁性層3C及び下部強磁性層3Aの磁化方向を固定するための磁場中アニール処理を行う。そして、一方の上部電極層用パッド28と一方の下部電極層用パッド24間に電源回路50を接続し(図1参照)、磁気デバイス30が完成する。
なお、本実施形態の変形例として、図12のような態様も可能である。即ち、磁化固定層3及び磁化自由層5の双方は、非磁性層4の一方の端面に接続するように設けられており、磁化自由層5のX軸に沿った方向の両側にCoCrPtやCoPt等の硬磁性材料からなる一対の硬磁性層8が設けられていてもよい。この一対の硬磁性層8によって磁化自由層5にはバイアス磁界が印加され、これにより磁化自由層5の磁区は安定化する。なお、図12に示す態様において、一対の硬磁性層8は設けられていなくてもよい。
[第二実施形態]
次に、本発明の第二実施形態に係る磁気デバイスについて説明する。図13は本実施形態に係る磁気デバイス30aの斜視図であり、図14は図13のXIV−XIV線に沿った磁気デバイス30の端面図であり、図15は、図14の磁気抵抗効果素子14a付近の拡大端面図である。
本実施形態に係る磁気デバイス30aは、第一実施形態に係る磁気デバイス30と比較して、主に非磁性層4が半導体層である点、及び磁気抵抗効果素子14aの側面に一対の電極層18が設けられている点において異なる。
一対の電極層18は、磁化固定層3と磁化自由層5間のチャネルが非磁性層4内に形成されるように非磁性層4に対して電圧を印加可能であるように設けられている。即ち、一対の電極層18は非磁性層4(図15参照)の側面4Lと隣接しているが、非磁性絶縁層16aによって非磁性層4と電気的に絶縁されている。一対の電極層18と非磁性層4との離間距離、即ち非磁性絶縁層16aの幅16awは、例えば1〜10nmとすることができる。また、非磁性層4の厚さ4tは、非磁性層4内に形成されるチャネル長を十分に短くする観点から、好ましくは1〜30nm、さらに好ましくは1〜20nmである。磁気抵抗効果素子14aの厚さ14tの範囲は、特に制限されないが、例えば20〜100nmとすることができる。
この磁気デバイス30aは、スピントランジスタとして機能する。即ち、磁化固定層3及び磁化自由層5の一方がソース電極、他方がドレイン電極、一対の電極層18がゲート電極となる。そして、この磁気デバイス30aは、磁化自由層5の磁化方向5Mと磁化固定層3の磁化の向き3CMとの相対的な角度に依存して、ソース電極とドレイン電極間の電流−電圧特性を変化させることができる。磁化自由層5の磁化方向5Mと磁化固定層3の磁化の向き3CMとの相対的な角度は、磁化自由層5の磁化方向5Mを反転させることにより、変化させることができる。この磁化自由層5の磁化方向5Mの反転は、第一実施形態における場合と同様に、磁気抵抗効果素子14aに交流重畳直流を磁気抵抗効果素子14aの積層方向に流すことにより行われる。そのため、本実施形態に係る磁気デバイス30aは、従来よりも磁化反転しきい値が小さいスピントランジスタとなる。
なお、本実施形態において、電極層18は1対である必要はなく、1層のみであっても、3層以上あってもよい。また、電極層18の形状は、電極層XY平面において非磁性層4を取り囲む形状であってもよい。
なお、本実施形態の変形例として、図16のような態様も可能である。即ち、磁化固定層3、磁化自由層5、及び電極層18のそれぞれは、非磁性層4の一方の端面に接続するように設けられていてもよい。さらに、図12に示す場合と同様に、磁化自由層5のX軸に沿った方向の両側に、CoCrPtやCoPt等の硬磁性材料からなる一対の硬磁性層8が設けられていてもよい。
次に、本実施形態に係る磁気デバイス30aの製造方法について図17〜図21を用いて簡単に説明する。図17〜図21の(A)はスピントランジスタ30aの中間体の平面図である。また、図17〜図20の(B)及び図21の(B)(C)及び(D)は、それぞれ各図の平面図(A)における所定の線に沿ったスピントランジスタ30aの中間体の端面図である。
まず、図17に示すように、第一実施形態の場合と同様に、シリコン基板10上に所定形状にパターニングされた下部電極層12と、磁気抵抗効果素子14aと、パターニングされたレジストマスク15を形成する。
続いて、図18に示すように、磁気抵抗効果素子14aのうちレジストマスク15によってマスクされていない部分を、イオンミリング等によって除去する。これにより、磁気抵抗効果素子14のパターンが形成される。
次に、図19に示すように、磁気抵抗効果素子14の側面と、下部電極層12とシリコン基板10の露出表面に、SiO2等からなる非磁性絶縁層16aを形成した後、この非磁性絶縁層16aを介して磁気抵抗効果素子14の横方向に隣接するようにパターニングされたCu等の導電性材料からなる一対の電極層18を形成する。
そして、図20に示すように、SiO2等からなる非磁性絶縁層16bを全面に成膜した後、CMP等によって表面全体を平坦化し、非磁性絶縁層16bのうち磁気抵抗効果素子14aの上に積層している部分にスルーホールを形成して磁気抵抗効果素子14aを露出させる。そしてさらに、所定形状にパターニングされたCu等の導電性材料からなる上部電極層20を、磁気抵抗効果素子14aと電気的に接続されるように例えばスパッタリング装置を用いて形成する。続いて、例えばSi(OC2H5)4を用いたCVD装置によって全体にSiO2等からなる保護層22を形成した後に、表面をCMP等によってラッピングして平坦化する。
そして、図21に示すように、保護層22の表面に、将来、上部電極層用パッド28、下部電極層用パッド24、及び電極層用パッド26を形成する領域以外をレジストでマスクし、マスクされていない領域の保護層22を、例えばC4F8等を用いた反応性イオンエッチング装置等によって除去して上部電極層20、下部電極層12、及び電極層18に達するスルーホールを形成し、スパッタ装置等によってAu等の導電性材料を成膜して一対の上部電極層用パッド28、下部電極層用パッド24、及び電極層用パッド26を形成する。
その後、磁化固定層3の上部強磁性層3C及び下部強磁性層3Aの磁化方向を固定するための磁場中アニール処理を行う。そして、一方の上部電極層用パッド28と一方の下部電極層用パッド24間に電源回路50を接続し(図13参照)、磁気デバイス30aが完成する。
[第三実施形態]
次に、本発明の第三実施形態に係る磁気メモリについて説明する。図22は、本実施形態に係る磁気メモリ30bの回路構成図である。
磁気メモリ素子M00、M01、M02、M10、M11、M12、M20、M21、及びM22はマトリックス状に配置されており、それぞれ磁気抵抗効果素子14xと選択トランジスタ25とからなっている。ここで、磁気抵抗効果素子14xは、上述の第一実施形態における磁気デバイス30が備える磁気抵抗効果素子14(図1〜図3参照)に対応するものである。
そして、ロウ方向に並べられた各磁気メモリ素子の選択トランジスタ25のゲート電極には、共通のワード線が接続されている。具体的には、磁気メモリ素子M00、M10、及びM20の各選択トランジスタ25のゲート電極には、共通のワード線WL0が接続されており、磁気メモリ素子M01、M11、及びM21の各選択トランジスタ25のゲート電極には、共通のワード線WL1が接続されており、磁気メモリ素子M02、M12、及びM22の各選択トランジスタ25のゲート電極には、共通のワード線WL2が接続されている。
また、カラム方向に並べられた各磁気メモリ素子の磁気抵抗効果素子14xには、共通の上部ビット線が接続されている。具体的には、磁気メモリ素子M00、M01、及びM02の各磁気抵抗効果素子14xには共通の上部ビット線BLu0が接続されており、磁気メモリ素子M10、M11、及びM12の各磁気抵抗効果素子14xには共通の上部ビット線BLu1が接続されており、磁気メモリ素子M20、M21、及びM22の各磁気抵抗効果素子14xには共通の上部ビット線BLu2が接続されている。また、各上部ビット線BLu0、BLu1、及びBLu2のそれぞれには、後述のコンパレータ38との間に、それぞれ読み出し用スイッチ380、381、及び382が接続されている。
また、カラム方向に並べられた各磁気メモリ素子の選択トランジスタ25のドレイン電極には、共通の下部ビット線が接続されている。具体的には、磁気メモリ素子M00、M01、及びM02の各選択トランジスタ25のソース電極には共通の下部ビット線BLd0が接続されており、磁気メモリ素子M10、M11、及びM12の各選択トランジスタ25のソース電極には共通の下部ビット線BLd1が接続されており、磁気メモリ素子M20、M21、及びM22の各選択トランジスタ25のソース電極には共通の下部ビット線BLd2が接続されている。
また、各上部ビット線及び各下部ビット線には、ビット電圧スイッチを介して電源回路が接続されている。具体的には、各上部ビット線BLu0及び下部ビット線BLd0には、電源回路50が、ビット電圧スイッチ510a及び520aを介して接続されており、各上部ビット線BLu0、BLu1、及びBLu2には、電源回路50が、それぞれビット電圧スイッチ510aと520a、511aと521a、及び512aと522aを介して接続されている。また、各下部ビット線BLd0、BLd1、及びBLd1には、電源回路50が、それぞれビット電圧スイッチ510bと520b、511bと521b、及び512bと522bを介して接続されている。
本実施形態に係る磁気メモリ30bは、一つの磁気メモリ素子が1ビットに対応する磁気メモリとなる。磁気メモリ30bへの情報の書き込み方法及び読み出し方法について、磁気メモリ素子M00への書き込み方法及び読み込み方法を例に説明する。
磁気メモリ素子M00は、それが有する磁化自由層5の磁化方向5M(第一実施形態における図3参照)が磁化固定層3の磁化の向き3CMと平行の状態と反平行の状態の2状態を1ビットに対応させている。従って、情報の書き込みは磁化自由層5の磁化方向を反転させることで行う。
磁気メモリ素子M00の磁化自由層5を反転させる場合、ビット電圧スイッチ510aをオンにし、ビット電圧スイッチ520aをオフにし、ビット電圧スイッチ510bをオフにし、ビット電圧スイッチ520bをオンにする。さらにワード線WL0に選択トランジスタ25をオンにするように電圧を印加する。そして、磁気メモリ素子M00に対して磁気抵抗効果素子14xから選択トランジスタ25に向かう方向に電源回路50から交流重畳直流電流を供給する。この際、電源回路50から供給される電流は、第一実施形態における場合と同様に、交流重畳直流電流であるため、磁気抵抗効果素子14xの磁化自由層5の磁化反転しきい値は従来よりも低減されることとなる。従って、磁化反転しきい値が低減された磁気メモリ30bとなっている。
また、上述のように反転させた磁気メモリ素子M00の磁化自由層5の磁化方向5Mを再び反転させるには、ワード線WL0に選択トランジスタ25をオンにするように電圧を印加し、ビット電圧スイッチ510aをオフにし、ビット電圧スイッチ520aをオンにし、ビット電圧スイッチ510bをオンにし、ビット電圧スイッチ520bをオフにする。そして、磁気メモリ素子M00に対して選択トランジスタ25から磁気抵抗効果素子14xに向かう方向に電源回路50から交流重畳直流電流を供給すればよい。このようにして磁気メモリ素子M00に情報を書き込むことができる。また、同様に他の磁気メモリ素子にも情報を書き込むことができる。
磁気メモリ素子M00へ記録された情報を読み出すには、ビット電圧スイッチ510aをオンにし、ビット電圧スイッチ520aをオフにし、読み出し用スイッチ380をオンにし、ビット電圧スイッチ510bをオフにし、ビット電圧スイッチ520bをオンにする。そして、電源回路50から磁気メモリ素子M00に対して、磁化反転しきい値よりも小さい電流を磁気抵抗効果素子14xから選択トランジスタ25に向かう方向に供給する。磁気メモリ素子M00の抵抗値は、磁化自由層5の磁化方向5M(第一実施形態における図3参照)が磁化固定層3の磁化の向き3CMと平行の状態と反平行の状態で異なるため、それらが平行の場合と反平行の場合とで上部ビット線BLuの電圧が異なることとなる。そのため、上部ビット線BLu0の電圧をコンパレータ38によって基準電圧Vrefよりも高いか低いかを測定することにより、磁気メモリ素子M00へ記録された情報の読み出しを行うことができる。同様に他の磁気メモリ素子へ記録された情報の読み出しも行うことができる。
図23は第三実施形態に係る磁気メモリの変形例を示すものである。変形例に係る磁気メモリ30cは、上述の磁気メモリ30b(図22参照)と比較して、電源回路50の接続位置が異なる。具体的には、磁気メモリ30bでは電源回路50は上部ビット線BLu0及び下部ビット線BLd0に接続されているが、図23に示す磁気メモリ30cでは電源回路50は、ワード線WL0、WL1、及びWL2に接続されている。このような態様の磁気メモリ30cであっても、上述の磁気メモリ30bと同様に動作可能である。具体的には、磁気メモリ素子M00の磁化自由層5を反転させる場合、ビット電圧スイッチ510aをオンにし、ビット電圧スイッチ520aをオフにし、ビット電圧スイッチ510bをオフにし、ビット電圧スイッチ520bをオンにする。さらにビット線BLu0に選択トランジスタ25オンにするように電圧を印加する。そして、磁気メモリ素子M00に対して磁気抵抗効果素子14xから選択トランジスタ25に向かう方向に電源回路50から交流重畳直流電流を供給すればよい。
また、上述のように反転させた磁気メモリ素子M00の磁化自由層5の磁化方向5Mを再び反転させるには、ビット線BLu0に選択トランジスタ25をオンにするように電圧を印加し、ビット電圧スイッチ510aをオフにし、ビット電圧スイッチ520aをオンにし、ビット電圧スイッチ510bをオンにし、ビット電圧スイッチ520bをオフにする。そして、磁気メモリ素子M00に対して選択トランジスタ25から磁気抵抗効果素子14xに向かう方向に電源回路50から交流重畳直流電流を供給すればよい。このようにして磁気メモリ素子M00に情報を書き込むことができる。また、同様に他の磁気メモリ素子にも情報を書き込むことができる。
磁気メモリ素子M00へ記録された情報を読み出すには、ビット電圧スイッチ510aをオンにし、ビット電圧スイッチ520aをオフにし、読み出し用スイッチ380をオンにし、ビット電圧スイッチ510bをオフにし、ビット電圧スイッチ520bをオンにする。そして、電源回路50から磁気メモリ素子M00に対して、磁化反転しきい値よりも小さい電流を磁気抵抗効果素子14xから選択トランジスタ25に向かう方向に供給する。そして、ワード線WL0の電圧をコンパレータ38によって基準電圧Vrefよりも高いか低いかを測定することにより、磁気メモリ素子M00へ記録された情報の読み出しを行うことができる。同様に他の磁気メモリ素子へ記録された情報の読み出しも行うことができる。
なお、本実施形態に係る磁気メモリ30b、30cは、それぞれ磁気メモリ素子を9個備えているが、この磁気メモリ素子数は特に制限されない。また、磁気メモリ素子数は単数であってもよい。
また、本実施形態において、磁気メモリ素子は、それぞれ別個の素子である磁気抵抗効果素子と選択トランジスタで構成されているが、磁気メモリ素子を上述の第二実施形態における磁気デバイス30aの磁気抵抗効果素子14a(図13〜図15参照)で置き換えることも可能である。この場合、別個の2つの素子(磁気抵抗効果素子と選択トランジスタ)からなる磁気メモリ素子を、1つの素子で置き換えることになるため、磁気メモリ素子の小型化が可能であり、磁気メモリの記録密度を向上させることが可能である。
本発明は上記実施形態に限定されるものではなく、様々な変形態様が可能である。
例えば、磁気抵抗効果素子14、14a、及び14xが有する磁化固定層3は、一層の強磁性層、即ち上部強磁性層3Cのみであってもよい(図3及び図15参照)。
また、磁気抵抗効果素子14、14a、及び14xは、磁化固定層3を反強磁性層2と交換結合させているが、反強磁性層2を設けずに、磁化固定層3を硬磁性の強磁性材料で形成してもよい(図3及び図15参照)。
また、電源回路50は、交流重畳直流電流と直流電流を磁気抵抗効果素子14、14a、及び14xに供給可能となっているが(図1、図4、図13、図22,及び図23参照)、交流重畳直流電流のみ供給可能であってもよい。