KR20100101654A - 메모리 셀 및 메모리 소자 - Google Patents

메모리 셀 및 메모리 소자 Download PDF

Info

Publication number
KR20100101654A
KR20100101654A KR1020107015372A KR20107015372A KR20100101654A KR 20100101654 A KR20100101654 A KR 20100101654A KR 1020107015372 A KR1020107015372 A KR 1020107015372A KR 20107015372 A KR20107015372 A KR 20107015372A KR 20100101654 A KR20100101654 A KR 20100101654A
Authority
KR
South Korea
Prior art keywords
layer
ferromagnetic
ferromagnetic layer
memory cell
magnetic
Prior art date
Application number
KR1020107015372A
Other languages
English (en)
Inventor
지크프리트 에프. 카르크
잉마르 마이어
Original Assignee
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 인터내셔널 비지네스 머신즈 코포레이션
Publication of KR20100101654A publication Critical patent/KR20100101654A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1673Reading or sensing circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1675Writing or programming circuits or methods
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8836Complex metal oxides, e.g. perovskites, spinels

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)
  • Hall/Mr Elements (AREA)

Abstract

본 발명에 따른 메모리 셀은 제1 및 제2 강자성층(11, 12)을 포함하는 자기 요소를 포함하고, 이들의 자화의 상대적 좌표는 데이터 비트를 정의하며, 제1 및 제2 강자성층은 비강자성층, 바람직하게는 전기적으로 절연된 스페이서 층(13)에 의해 서로 격리된다. 자기 램의 기술 분야에서 자명한 바와 같이, 데이터 비트는 자기 요소를 가로지르는 전기적 저항, 바람직하게는 층 평면에 수직한 방향의 전기적 저항을 측정함으로써 판독될 수 있다. 자기 요소에 더하여, 메모리 셀은 자화 방향이 확고한 제3 강자성층(15), 전기적 전압 신호가 인가되어 이온 농도가 변화됨으로써 캐리어 밀도가 변할 수 있는 저항 스위치 물질(14)을 더 포함한다. 이에 의해, 캐리어 밀도는 제1 및 제2 상태 사이에서 스위치될 수 있고, 제2 및 제3 강자성층 사이의 유효 교환 커플링은 제2 및 제3 강자성층 사이의 모든 자기 커플링의 방향이 변화되는 방식으로 영향을 받는다. 즉, 모든 자기 커플링이 제2 및 제3 강자성층의 자화 방향의 상이한 상대적 좌표에 영향을 준다.

Description

메모리 셀 및 메모리 소자{MEMORY CELL, AND MEMORY DEVICE}
본 발명은 램(RAM; Random Access Memories) 용 프로그램가능 메모리 셀, 프로그램가능 자기 저항 메모리 셀 및 이러한 메모리 셀을 포함하는 램 메모리 소자에 관한 것이다.
자기 저항 램(MRAM; Magnetoresistive Random Access Memory)은 예를 들면 미국특허 제5,640,343호에 개시되는 비휘발성 메모리 기술이다. 이러한 기술에 따르면, 메모리 셀은 예를 들면 이방성 자기 저항(AMR; Anisotropic Magnetoresistive) 요소, 거대 자기 저항(GMR; Giant Magnetoresistance) 효과를 보이는 금속 다층 요소, 또는 자기 터널 접합(MTJ; Magnetic Tunnel Junction)을 가져 터널링 자기 저항(TMR; Tunneling Magnetoresistance)을 보이는 다층 요소와 같은 자기 저항 요소를 포함한다.
이방성 자기 저항 및 거대 자기 저항 메모리 셀의 제약 때문에, 현재 기술에 기초한 자기 터널 접합이 선호되며, 시장에서는 자기 저항 램 소자가 자기 터널 접합 메모리 셀과 통합된다.
거대 자기 저항 및 터널링 자기 저항 기반 메모리 셀에서의 정보 비트는 메모리 셀에 존재하며 스페이서 층에 의해 서로 격리되는 2개의 별도 강자성층에 대한 자화의 상대 좌표로 정의된다. 거대 자기 저항 셀에서의 스페이스 층은 비자성 금속층이고, 터널링 자기 저항 셀에서의 스페이스 층은 전기적으로 절연되어 있으며 하나의 강자성층에서 다른 강자성층으로의 전류 흐름에 대한 터널링 장벽을 포함한다. 예를 들면, 논리 "1"은 2개의 강자성층의 자화가 평행인 구성에 대응되고, 논리 "0"은 자화가 역평행인 구성으로 정의될 수 있으며 그 역일 수도 있다. 메모리 셀의 상태는 층 평면에 수직인 전기 저항(터널링 자기 저항 또는 거대 자기 저항 기반 메모리 셀) 또는 층 평면을 따르는 전기 저항(거대 자기 저항 기반 메모리 셀)을 측점함으로써 판단된다("판독" 동작).
2개의 강자성층에 있어서, 하나는 명확한 자화 방향을 갖게 된다. 이러한 "강성" 자성층에 있어서, 자화는 매우 높은 가기장에 의해 지속적으로 영향을 받게 되고, 이에 따라 정상 동작 중 인가된 것보다 높은 자기장이 형성된다. 예를 들면, 강성 자성층은 반강자성(AF; antiferromagnetic) 층에 결합될 수 있다. 이러한 강성 자성층은 "고정된 자성층" 또는 "피닝된 자성층"으로도 불린다. 2개의 자성층 중 다른 하나는 실질적으로 낮은 효과의 강제성(즉, 피닝 등과 같은 층의 환경적 영향을 포함하는 강제성)을 갖고 "연성 강자성층"이라 불린다.
"기록" 동작을 위해, 연성 강자성층의 자화는 스위치되어야 한다. 이를 위해, 몇 가지 접근법이 제안되었다. 먼저, 가장 간단한 접근법으로 메모리 셀의 위와 아래에서 2개의 수직 라인을 통해 전류를 발생시킴으로써 연성 강자성층의 자화 방향을 바꾸는 데에 충분한 자기장을 생성하는 것과 관련된 방법이 있다. 이 접근법은 가장 간단하다는 장점이 있으나, 매우 명확한 연성 강자성층의 강제성이 필요하고, 크기가 감소함에 따라 이웃 메모리 셀에 대한 잘못된 기록의 확률이 높아진다. 자기장 인가를 필요로 하는 "토글 모드"를 포함하는 "기록" 동작에 대한 다른 접근법 및 "스핀 토크 전송"이 제안되었으나, 이 또한 결함에 취약하다. 특히, 제안된 모든 "기록" 동작은 상대적으로 큰 기록 전류를 필요로 한다. "기록" 동작의 약점은 자기 저항 램이 10년 전부터 개발되었음에도 불구하고 시장에서 틈새 상품이 될 수 밖에 없는 이유 중 하나이다.
본 발명은 종래 자기 저항 램 메모리 셀의 약점을 극복하고 특히 종래 자기 저항 램 메모리 셀과 비교하여 개선된 "기록" 동작을 가능하게 하는 자기 저항 램 메모리 셀을 제공하는 것을 목적으로 한다.
본 발명의 일 실시예에 따른 메모리 셀은 제1 및 제2 강자성층을 포함하는 자기 요소를 포함하고, 이들의 자화의 상대적 좌표는 데이터 비트를 정의하며, 제1 및 제2 강자성층은 비강자성층, 바람직하게는, 전기적으로 절연된 스페이서 층에 의해 서로 격리된다. 자기 램의 기술 분야에서 자명한 바와 같이, 데이터 비트는 자기 요소를 가로지르는 전기적 저항, 바람직하게는 층 평면에 수직한 방향의 전기적 저항을 측정함으로써 판독될 수 있다. 자기 요소에 더하여, 메모리 셀은 자화 방향이 확고한 제3 강자성층(즉, 메모리 셀의 동작 중 자화 방향이 고정됨), 전기적 전압 신호가 인가되어 이온 농도가 변화됨으로써 캐리어 밀도가 변할 수 있는 저항 스위치 물질을 더 포함한다. 이에 의해, 캐리어 밀도는 제1 및 제2 상태 사이에서 스위치될 수 있다. 제2 및 제3 강자성층 사이의 유효 교환 커플링은 캐리어 밀도 상태에 의존한다. 2개의 캐리어 밀도 상태 사이의 스위칭은 제2 강자성층의 자화 방향을 변경시킨다.
예를 들면, 제2 스페이서 층, 즉, 저항 스위치 물질을 포함하는 층의 두께는 제2 강자성층과 제3 강자성층 사이의 유효 자기 교환 커플링이 캐리어 밀도가 제1 상태로부터 제2 상태로, 또는 그 역으로 변화함에 따라, 강자성(즉, 순조로운 평행 자화)으로부터 반강자성(순조로운 비평행 자화)으로, 또는 그 역으로 변화하도록 선택될 수 있다.
본 발명의 실시예에 따르면, 제2 강자성층이 "연성", 즉, 자화 방향을 변경시키기 위해 필요한 장이 제1 및 제2 상태에서 제2 및 제3 자화 사이의 모든 커플링에 비해 작은 것으로 선택된다면 "기록" 프로세스가 이루어질 수 있다.
따라서, 최첨단 자기 터널 접합 메모리 셀과 대조적으로, "기록" 동작을 위해 자기장 및 높은 전류가 인가되지 않아도 한다. 작은 전류 및 작은 에너지만이 필요하다. 이는 메모리 소자의 에너지 소모와 관련한 이점을 제공하고 램의 집적도를 향상시킨다. 현재 시장에서의 자기 저항 램 기술은 크기 축소가 어렵고 약 25F2(F는 피처 크기)의 큰 셀 사이즈 영역을 갖는다. 본 발명의 접근법에 의한 기술은 컴퓨터 메인 메모리 또는 CPU 캐시 등에 필요한 고속 응용에 이용될 수 있다.
저항 스위치 물질을 위한 적합하고 바람직한 부류의 물질은 전이 금속 산화물이고, 여기서 전기적 신화에 의해 변경되는 이온 농도는 산소 농도이다. 이하에서, 이온 농도의 변화는 산소 공공의 이동에 의해 발생하는 것으로 설명된다. 특히, 소위 충전 제어 금속 절연체 전이를 나타내는 물질이 저항 스위치 물질을 위해 선택된다. 이러한 부류의 물질은 ABO3 페로브스카이트(A는 알카라인 토류 원소 또는 희토류 원소 또는 이들의 조합, B는 전이 금속 원소)를 포함한다. 란탄 및/또는 스트론튬 티타늄 산화물((La,Sr)TiO3 ), 이트륨 및/또는 칼슘 티타늄 산화물((Y,Ca)TiO3 ), 란탄 및/또는 스트론튬 망간 산화물((La,Sr)MnO3 ), 또는 프라세오디뮴 및/또는 칼슘 망간 산화물((Pr,Ca)MnO3 )이 이의 예일 수 있다. 또한, 본 발명에 적합한 전이 금속 산화물은 바나듐 및/또는 크롬 산화물((V,Cr)2O3 )과 같은 커런덤(corundum)을 포함한다. 유리하게 사용될 수 있는 다른 물질은 니켈 산화물(NiO1 ) 또는 티타늄 산화물(TiO3 )과 같은 2진 전이 금속 산화물을 포함한다.
2개의 스위치 상태 중 최소 하나의 상태에서 제2 스페이서 층의 저항 스위치 물질은 금속성을 가진다. 저항 스위치 물질의 조성은 2개의 스위치 상태에서 해당 물질이 금속성을 가져 페르미 표면이 정의될 수 있도록 선택될 수 있다. 2개의 스위치 상태에서 교환 커플링은 제1 및 제2 층의 자화 사이에 존재한다. 선택적으로, 저항 스위치 물질은 2개의 상태 중 하나의 상태에서만 금속성을 나타내고 다른 상태에서는 반드시 절연성을 나타내도록 선택될 수 있다. 이 경우, 2개의 스위치 상태에서 제2 강자성층에 확고한 자화 방향을 주기 위해, 커플링 바이어스가 제2 강자성층 상에서 작용할 수 있고, 이러한 커플링 바이어스는 예를 들면 반강자성 중간층에 대한 약한 커플링 또는 제2 및 제3 강자성층 사이의 정자기(magnetrostatic) 커플링 등에 의해 야기될 수 있다.
또한, 바람직하게는 저항 스위치 물질은 10-9cm2/Vs 이상의 상대적으로 높은 산소 공공 이동도를 갖는 물질일 수 있다.
산소 공공의 수용 또는 방출을 가능하게 하기 위해, 저항 스위치 물질층은 바람직하게는 산소 이온 전도층과 접촉할 수 있다. 또한, 이러한 이온 전도층에서, 산소 공공 이동도는 바람직하게는 10-9cm2/Vs 이상일 수 있다. 이온 전도층은 제3 강자성층 또는 제2 강자성층에 의해 형성될 수 있다. 선택적으로, 이는 제2 또는 제3 강자성층과 저항 스위치 물질층 사이의 얇고, 금속성을 가지는 비자성 중간층일 수 있다.
예를 들어, 미국 특허 제6,815,744호를 참조하면 비휘발성 메모리 소자에 대해 저항 스위치 특성을 가지는 전이 금속 산화물 및 프로그램가능 저항 물질을 사용하는 기술이 제안되었다. 이러한 메모리 소자에서, 반대 극성의 전기적 펄스는 저저항 상태와 고저항 상태 사이에서 저항을 가역적 및 지속적으로 스위치할 수 있다. 그러나, 이러한 기술에 기초한 메모리 셀은 하나의 셀 및 셀 대 셀에서 저항 값의 큰 편차를 나타내는 것이 발견되었다. 또한, 견고성도 제한되었다.
프로그램가능 저항 물질에 기초한 이러한 접근법이 판독 동작을 위해 프로그램가능 저항 물질의 상이한 저항값을 사용하지 않는 것을 제안한 것과 대조적으로 본 발명은 기록 동작을 위해 단순히 프로그램가능 저항 물질 스페이서를 가로지르는 강자성층들 사이의 교환 커플링만을 사용한다.
또한, 본 발명에 따른 이러한 접근법에 의해, 저항 스위치 물질을 가로지르는 저항값의 편차가 "기록" 동작과 관련이 없어진다. 이는 판독 값이 제1 스페이서 층을 가로지르는 저항값에 의존하기 때문이고, 이는 제1 및 제2 강자성층 자화의 상대적 좌표에 의존하고 저항 스위치 물질의 저항값에 의존하지 않기 때문이다. 또한, 메모리 셀이 전원/온도 스파이크에 노출되지 않기 때문에, 프로그램가능 저항 물질 메모리(RRAM)에 비해 견고성이 향상된다. 따라서, "기록" 동작과 관련하여, 본 발명에 따른 메모리 셀은 최첨단 자기 터널 접합 메모리 셀의 이점을 공유한다.
메모리 셀은 바람직하게는 수직 층 스택 내에 2개의 콘택트 쌍이 형성되는 형태로 최소 3개의 콘택트(또는 "터미널")를 포함하여 제1 콘택트 쌍이 제1 및 제2 강자성층 사이의 제1 스페이서 층을 가로지르는 전기적 저항을 테스트할 수 있고 제2 콘택트 쌍이 제2 스페이서를 가로질러 전압 펄스를 인가할 수 있도록 한다. 최소 3개의 콘택트(중간 콘택트) 중 제2 콘택트는 직접적으로 제2 강자성층이거나, 제2 강자성층에 근접해서 제1 스페이스 층과 제2 스페이서 층 사이에 배열되는 중간층일 수 있다.
메모리 셀은 기록 및 판독 신호를 위해 2개의 콘택트만을 포함하여 제공될 수도 있다. 이는 예를 들면 제1 강자성층과 접촉되는 하나의 라인 및 제2 강자성층과 접촉되는 다른 하나의 라인을 포함하는 2개의 콘택트 라인에 의해 달성될 수 있다. 이러한 구성에서, "판독" 전류는 바람직하게는 저항 스위치 물질에서 이온의 이동이 발생하지 않도록 충분히 낮게 형성될 수 있고, "기록" 신호는 절연성의 제1 스페이서 층을 가로질러 자동적으로 인가되기 때문에, "기록" 전압 펄스는 실질적으로 높은 값을 가져야 한다. 본 발명에 따른 메모리 셀의 강자성 및 비자성층은 동종일 필요는 없으나 선택적으로 층 구조로 형성될 수 있으며, 예를 들면 2개의 서브층, 샌드위치형 구조 또는 다층구조 등을 포함할 수 있다. 일례로서, 자기적으로 강성인 제1 및/또는 제3 강자성층은 3개의 층으로 이루어지는 샌드위치 구조, 즉, 얇은 금속성 물질에 의해 분리된 2개의 강자성층, 반강자성으로 2개의 강자성층에 결합되는 비강자성 박막의 구조를 포함할 수 있다. 또한 제2 강자성층(연성층) 및/또는 비자성층은 예를 들면 퍼멀로이 박막 또는 복수개의 서로 다른 서브층을 각각 포함하는 층 구조를 포함할 수 있다. 이러한 접근법에 의해, 제2 연성 강자성층은 제2 스페이서 층에 전기적 신호를 인가함에 따라 제1 자성 상태와 제2 자성 상태 사이에서 가역적으로 스위치될 수 있다.
본 발명의 다른 실시예는 본 발명의 제1 실시예에 따른 메모리 셀을 복수개 포함하는 메모리 소자와 관련된다. 메모리 소자는 램 소자로 구성되어 모든 메모리 셀이 독립적으로 자체 주소를 가질 수 있다. 이러한 메모리 소자는 예를 들면 전자적 소자 또는 메인 메모리의 집적 고속 접근 저장 매체 또는 컴퓨터 장치의 CPU 캐시 등에 사용될 수 있다.
본 발명에 따르면, 종래 자기 저항 램 메모리 셀의 약점이 극복되고 특히 종래 자기 저항 램 메모리 셀과 비교하여 개선된 "기록" 동작이 가능해진다.
이하에서, 본 발명의 실시예는 첨부되는 도면을 참조하여 설명된다. 도면에서, 동일한 참조 부호는 동일하거나 대응되는 요소를 지칭하기 위한 것이다.
도 1은 본 발명에 따른 메모리 셀의 제1 상태에서의 층구조를 나타내는 도면이다.
도 2는 제2 상태에서 도 1에 도시되는 구조를 나타내는 도면이다.
도 3은 2개의 서로 다른 캐리어 농도에 대한 저항 스위치 물질의 페르미 표면의 스패닝 벡터를 나타내는 도면이다.
도 4a 내지 도 4c는 3개지 서로 다른 경우에서 2개의 서로 다른 저항 스위치 물질 캐리어 농도에 대한 교환 커플링 진동을 나타내는 도면이다.
도 5는 피닝 층 및 콘택트 라인을 갖는 메모리 셀의 이형을 나타내는 도면이다.
도 6은 2개의 강자성층 사이의 정자기 바이어스 커플링의 원리를 나타내는 도면이다.
도 1의 메모리 셀은 제1 강자성층(11), 제2 강자성층(12), 및 도시되는 실시예에서 제1 스페이서 층(13)에 의해 형성되는 터널 장벽을 포함하는 자성 요소를 포함한다. 제1 강자성층은 강성 강자성체이고, 제2 강자성층은 연성이다. 여기서 "강성"이라라는 것은 메모리 셀의 정상 동작 동안 나타나는 (유효 교환 커플링 장을 포함하는) 유효 자기장이 자화 방향을 바꾸는 데에 불충분하다는 것을 의미하며, "연성" 층은 정상 동작 동안 바뀔 수 있다는 것을 의미한다. 강성 및 연성 강자성층 간 차이점은 예를 들면 이하의 수단 또는 이들이 조합 중 하나에 의해 달성될 수 있다:
(ⅰ) 물질 선택: 강성 층의 물질은 연성 층 물질보다 높은 강제성을 갖는 것으로 선택될 수 있다.
(ⅱ) 자기 모멘트 기술: 강성 층은 반강자성으로 결합되어 자화 방향이 서로 역평행이 됨으로써 총 순수 자기 모멘트가 작아지는 복수의 강자성층을 포함할 수 있다.
(ⅲ) 반강자성에 의한 피닝: Fe-Mn과 같은 반강자성 물질과 직접적으로 접촉하는 강자성층의 자화 방향은 변화되기 더욱 어렵다(피닝은 장기 파손의 측면에 있어서 장점을 보이며 "강성" 층이 긴 시간에 걸쳐 사라지는 현상이 방지될 수 있다).
(ⅳ) 유도 이방성: 강자성층이 격자 부정합을 갖는 층의 상부에서 성장한다면, 자기 변형이 강자성의 이방성에 기여할 수 있다.
(ⅴ) 상이한 유효 장: 제1 강자성층의 경우에 있어서, 피닝은 제1 강자성층이 자기장에 노출되지 않도록 함으로써 간단히 달성될 수 있다. 본 발명에 따른 접근법으로 인해 물리적 자기장이 아닌 교환 커플링만이 기록 프로세스에 사용되므로 이러한 것이 가능해진다. 교환 커플링은 극히 소규모이고, 제3 및 제2 강자성층 사이의 교환 커플링은 제1 강자성층에 영향을 주지 않는다.
다른 수단 또한 가능하다. 강자성층이 각각 "강성" 및 "연성"으로 이루어지는 이 방법은 본 발명에 있어서 중대한 방법이 아니다.
제1 및 제2 강자성층의 물질 및 스페이서 층의 물질은 예를 들면 자기 터널링 접합을 갖는 최첨단 자기 저항 램 소자에서와 같은 적절한 조합일 수 있다.
도면을 참조하면, 자화가 화살표에 의해 층 평면에 평행하게, 즉, 층의 이방성이 평면 자화에 영향을 주는 것으로 도시되었다. 그러나, 본 발명의 원리는 평면 외 자화 층에 등가적으로 잘 적용된다. 또한, 강자성층의 이방성이 이중인 것으로 가정되나(즉, 자화가 두 방향 사이에서 스위치 될 수 있는 것으로 가정됨), 본 발명은 다른 종류의 이방성으로 동작될 수도 있다.
전술한 자기 요소에 추가하여, 메모리 셀은 바람직하게는 제2 강자성층보다 강한 제3 강자성층(15) 및 저항 스위치 물질층(14)을 더 포함한다. 도 1에 도시되는 제1 상태에서, (교환 커플링 및 정자기(megnetostatic) 커플링, 핀홀 등과 같은 커플링에의 가능한 다른 기여를 포함하는) 제2 및 제3 강자성층 사이의 전체 커플링은 자화가 평행으로 배열되도록 한다.
저항 스위치 물질층(14)을 위한 적합하고 바람직한 부류의 물질은 전이 금속 산화물이고, 여기서 전기적 신화에 의해 변경되는 이온 농도는 산소 농도이다. 전압 펄스와 같은 전기적 신호가 저항 스위치 물질층(14)에 인가되면, 이 층에서의 산소 공공 농도가 변경될 수 있다. 예를 들면, 산소 공공은 제3 강자성층(15)으로 확산되거나 격자에 의해 방출될 수 있다.
언급된 바와 같이, 소위 충전 제어 금속 절연체 전이를 나타내는 물질이 저항 스위치 물질층(14)을 위해 선택된다. 이러한 물질로부터, 예를 들면 높은 산소 이온 이동도를 갖는 상자성 또는 반자성 전이 금속 산화물질이 선택된다. ABO3 페로브스카이트(A는 알카라인 토류 원소 또는 희토류 원소 또는 이들의 조합, B는 전이 금속 원소)가 이의 예일 수 있으며, 예를 들면, 란탄 및/또는 스트론튬 티타늄 산화물((La,Sr)TiO3 ), 바나듐 및/또는 크롬 산화물((V,Cr)2O3 ), 및 니켈 산화물(NiO1 )과 같은 2진 전이 금속 산화물일 수 있다. 예를 들면 산소 공공의 밀도 변화와 연관되는 대역 충전의 변화에 따라 이러한 물질들의 저항이 변할 수 있다.
특히 바람직한 물질군은 산소 화학량비에 있어서 실온 저항의 강한 의존성 때문에 란탄 및/또는 스트론튬 티타늄 산화물((La,Sr)TiO3 )일 수 있다.
제3 강자성층(15)을 위해 일반적으로 적절한 양의 산소 이온을 저장 및 방출할 수 있는 강자성 물질이 사용될 수 있다. 알카라인 토류 크롬 레늄 산화물(A2CrReO6), 알카라인 토류 철 레늄 산화물(A2FeReO6), 알카라인 토류 철 몰리브덴 산화물(A2FeMoO6) 및 알카라인 토류 철 텅스텐 산화물(A2FeWO6)과 같은 강자성 정렬 이중 페로브스카이트가 이의 예일 수 있으며, 여기서 알카라인 토류 A는 바람직하게는 스트론튬, 칼슘 또는 바륨이고, A2는 2개의 동일한 알카라인 토류 원소 또는 상이한 알카라인 토류 원소를 포함할 수 있다. 또한, 제3 강자성층(15)을 위한 물질의 예는 란탄 및 스트론튬 망간 산화물((La,Sr)MnO3)과 같은 강자성 페로브스카이트를 포함한다.
도 1 (및 적용 가능한 이하의 도면)의 구성에 있어서, 제1, 제2 및 제3 강자성층(11, 12, 15)이 접촉된다. "기록" 동작에 있어서는, 도 1에서 전압 소스(2)로 도시되는 전압 펄스가 제2 강자성층(12) 및 제3 강자성층(15) 사이에 인가된다. "판독" 동작 시에는, 전기적 터널링 저항이 제1 스페이서 층(13)을 가로지르며, 이에 따라 제1 및 제2 강자성층 사이의 전기적 저항이 테스트된다(저항 측정기(3)). 층 스택에서 리드에 의한 상이한 층 간 접촉은 메모리 소자의 기술분야에서 잘 알려져 있고, 본 발명에서의 특징적인 부분이 아니므로 여기서는 설명을 생략한다.
도시되는 층에 추가하여, 메모리 셀은 콘택트 층, 화학적 장벽 층, 피닝 층 등과 같은 추가적인 요소를 더 포함할 수도 있다.
도 2는 저항 스위치 물질층(14)에서의 산소 공공 밀도가 제1 상태와 비교하여 증가되는 제2 상태에서의 메모리 셀을 나타낸다. 제1 상태로부터 제2 상태로의 전이는 저항 스위치 물질층(14)을 가로질러 인가되는 전압 펄스에 의해 유도되며, 이 전압은 도 1에서 전압 소스로 나타나는 극성을 갖는다. 지속적으로 변하는 전하 캐리어 밀도에 의해, 교환 커플링은 제2, 연성 강자성층(12)이 도 1에 도시되는 제1 상태와 반대 방향으로 자화되도록 한다.
제1 및 제2 스위치 상태 사이의 전이는 완전한 역방향, 즉, 반대 극성의 전압 펄스 인가에 의한 역방향이 되고, 산소 공공은 지속적으로 도 1에 도시되는 것과 같이 돌아가게 된다.
제1 및 제2 상태 사이의 역방향 자화를 발생시키는 물리적 효과는 도 3 및 도 4a 내지 도 4c를 참조하여 설명된다.
비강자성 금속층을 가로지르는 강자성 금속층 사이의 교환 커플링이 스페이서 층 두께의 진동 기능을 한다는 것은 확고한 사실이다. 이러한 커플링에 대한 이론 및 실험은 진동 작용이 스페이서 층 물질의 페르미 표면의 특성에 기인한다는 것을 보여준다. 보다 구체적으로, 스페이서의 페르미 표면의 스패닝 벡터는 진동 주기를 결정한다. 예를 들면, M.van Schilfgaarde, F.Herman, S. S. Parkin, and J. Kudrnovsky, Theory of Oscillatory Exchange Coupling in Fe/(V,Cr) and Fe/(Cr,Mn), Phys. Rev. Lett. 74, 4063 (1995) and Electrons at the Fermi Surface, edited by M. Springford (Cambridge Univ. Press, Cambridge, 1980) 을 참조할 수 있다.
도 3은 감소된 영역 양식에서 저항 스위치 물질층(14)의 페르미 표면을 2D 모델로 나타낸다. 외부 선(31)은 제1 상태(도 1)에서의 페르미 표면을 나태내고, 내부 선(32)은 제2 상태(도 2)에서의 페르미 표면을 나타낸다. 제1 상태와 비교하였을 때 제2 상태에서 증가된 산소 공공 밀도는 전하 캐리어 밀도의 증가를 야기하고 결과적으로 감소된 영역 양식에서 외부 선으로부터 내부 선으로의 페르미 표면 변화를 야기한다. 결과적으로, 도면에 도시되는 스패닝 벡터는 제2 상태에서가 제1 상태에서보다 작고, 이는 진동 주기, 즉, 파장이 제2 상태에서가 제1 상태에서보다 크다는 것을 의미한다.
도 4a는 2개의 파장 λ1(도 1; 제1 선(41)으로 표시됨) 및 λ2(도 2; 제2 선(42)으로 표시됨)에 대한 스페이서 두께의 작용에 따른 제2 및 제3 강자성층 사이의 교환 커플링을 개략적으로 도시한다.
통상적으로, 교환 커플링의 효과는 가상 자기장(Hex)으로 표현되고 자화에서 교환 커플링 효과에 대응되는 이러한 효과는 소정의 자화를 갖는다.
도 4에서 저항 스위치 물질층(14), 즉, 전이 금속 산화물(TMO)의 두께(d)는 상태들 중 하나에 있어서 분명한 반강자성 커플링이 존재하고 다른 하나의 상태에서는 분명한 강자성 커플링이 존재하도록 선택될 수 있다. 도 4a에서의 빗금이 이러한 두께를 나타낸다.
도 4b 및 도 4c는 물질 특성 및/또는 "기록" 펄스 강도가 도 4a와 상이하여 제1 및 제2 상태에서의 파장 또한 상이해지는 변형예를 도시된다. 이러한 조건 하에서, 상이한 두께 값 및 교환 커플링의 다른 최대/최소값에서 저항 스위치 물질층(14)에 대한 최적 두께(dTMO)를 갖는 것이 가능해진다.
도 5는 도 1 및 도 2의 메모리 셀의 변형예를 나타낸다. 먼저, 교환 바이어스의 물리적 효과에 의해 제1 및 제3 강자성층의 자화 방향이 피닝되는 반강자성 피닝층(21, 22)이 도시된다. 앞서 설명한 바와 같이, 도시되는 구성 대신, 제1 또는 제3 층만이 반강자성 층에 의해 피닝될 수 있고/있거나, "강성" 강자성층의 자화가 고정되는 것을 보장하는 다른 수단이 사용될 수도 있다.
도 1 및 도 2의 실시예의 또 다른 차이점으로, 도시되는 제2 스페이서 층에 더하여 중간층(18)이 도시된다. 중간층(18) 또한 금속성일 수 있고 예를 들면 강자성 물질로 이루어질 수 있는 제3 강자성층(15)을 대신하여 저항 스위치 물질층(14)에 산소 이온을 저장하거나 이로부터 산소 이온을 방출하는 산소 이온 저장소로서 제공될 수 있다. 이러한 구성에서의 교환 커플링은 저항 스위치 물질층(14) 및 중간층(18)을 가로지르며 발생할 것이다.
저항 스위치 물질 내에서의 전하 캐리어 밀도가 인가 펄스 또는 성장 조건 등과 같은 요인에 중대하게 의존한다면, 메모리 셀을 하나의 셀 또는 서로 다른 셀들 사이에서 전하 캐리어 밀도의 변화에 대해 둔감해지도록 조절하는 것이 바람직할 수 있다. 이를 위한 한가지 방법은 산소 이동성 물질로서, 제1 상태에서는 본질적으로 비금속성이며 제2 상태에서만 금속성이 되는 물질을 사용할 수 있다. 제1 상태에서, 이웃하는 강자성층 사이의 교환 커플링은 본질적으로 존재하지 않는다. 또한 예를 들면 정자기 커플링에 의한 2개의 자화의 평행 정렬에 영향을 미치는 작은 바이어스가 제공될 수 있다. 예를 들면, 2개의 강자성층과 관련하여, 도 6에 도시되는 바와 같이, 표면이 주름져 있고 스페이서 층 두께가 일정하다면 평행 자화가 영향을 받게 된다는 것은 잘 알려져 있다. 그 이유는 도 6에 점선으로 도시되는 바와 같이, 미세하게 날카로운 모서리에 의해, 자기장 라인이 강자성층을 빠져나가 스페이서 층으로 들어간다면, 자기 흐름이 이러한 평행 특성에 의해 최적화되기 때문이다. 도시되는 바와 같이 정자기 바이어스 커플링이 발생한다면, 저항 스위치 물질층은 제2 상태에서의 교환 커플링이 넓은 범위의 파라미터에서 반강자성이 되도록 선택될 수 있다. 스위치 프로세스는 제2 및 제3 강자성층 사이에서의 교환 커플링을 단지 온 및 오프 시켜주는 것이고, 여기서 스위치가 온 될 때, 교환 커플링은 약한 정자기 커플링을 지배하게 된다.
앞서 설명한 실시예에서 벗어난 또다른 변형예가 상정될 수 있다. 예를 들면, 산소 공공을 갖는 전이 금속 산화물이 제2 스페이서 층에 대한 저항 스위치 물질의 바람직한 부류가 될 수 있으나, 반드시 그렇게 될 필요는 없다. 물론, 전하 캐리어 밀도가 이온의 이동 또는 다른 효과로 인해 영향을 받는 다른 물질이 사용될 수도 있다. 예를 들면, 산소 이온 대신, 수소, 리튬, 또는 구리 이온의 이동이 야기될 수 있다.
또한, 도면에 도시되는 바와 가티 제3 강자성층 또는 중간층이 이온 전도층으로 제공되지 않아도 된다. 도 1 및 도 2에서와 같은 구성에서 제3 강자성층이 산소 공공에 대해 둔감하도록 구성하는 것 및 제2 강자성층에 대해 높은 이온 이동도를 선택하는 것이 등가적으로 가능하다.
또 다른 변형예 또한 가능하다. 예를 들면, 바람직한 메모리 셀은 최첨단 메모리 셀에서의 "0" 또는 "1"의 데이터 비트와 같은 정확한 두 가지 상태 사이에서의 스위치가 가능하지만, 2 이상의 상태 사이에서 스위치가 달성되는 다른 구성 또한 가능하다. 이를 위하여, 제2 강자성층의 자화는 2 이상의 상태 사이에서 스위치될 수 있다. 제2 및 제3 강자성층 사이의 모든 커플링, 예를 들면, 정자기 커플링이 예를 들면 교환장에 수직인 유효장에 의해 설명될 수 있는 비교환 기여에 의해 바이어스된다면 특히 이러한 가능성이 존재할 수 있다. 또한 의도적으로 자기 도메인 구조를 생성해냄으로써, 2 이상의 제어가능 자화 상태가 생성될 수 있다.
2: 전압 소스
3: 저항 측정기
11: 제1 강자성층
12: 제2 강자성층
13: 제1 스페이서 층
14: 저항 스위치 물질층
15: 제3 강자성층
21, 22: 피닝층

Claims (10)

  1. 비자성 스페이서 층(13)에 의해 서로 격리되는 제1 강자성층(11) 및 제2 강자성층(12) - 상기 제1 강자성층은 정의된 자화 방향을 갖고, 상기 제1 및 제2 강자성층의 상기 자화 방향의 상대 좌표는 저장된 정보의 값을 정의함 -,
    정의된 자화 방향을 갖는 제3 강자성층(15), 및
    상기 제2 강자성층 및 상기 제3 강자성층 사이의 저항 스위치 물질(14)을 포함하고,
    상기 저항 스위치 물질의 전하 캐리어 밀도는 인가되는 전기적 전압 신호에 의해 상이한 캐리어 밀도 상태 사이에서 가역적으로 스위치 가능하고, 상이한 캐리어 밀도는 상기 제2 강자성층 및 상기 제3 강자성층 사이에 상이한 유효 자기 교환 커플링을 발생시켜 상기 제2 강자성층의 상이한 자화 방향을 야기시키는 비휘발성 메모리 셀.
  2. 제1항에 있어서,
    상기 메모리 셀의 적어도 하나의 층은 상기 전압 신호의 극성에 따라 상기 저항 스위치 물질로부터의 이온을 수용하거나 상기 저항 스위치 물질로 이온을 방출할 수 있는 이온 전도층이고, 상기 이온 전도층은 상기 저항 스위치 물질에 접촉되는 비휘발성 메모리 셀.
  3. 제2항에 있어서,
    상기 이온 전도층은 상기 제3 강자성층(14), 상기 제2 강자성층(12), 금속 중간층(18) 중 적어도 하나인 비휘발성 메모리 셀.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 저항 스위치 물질은 전이 금속 산화물인 비휘발성 메모리 셀.
  5. 제4항에 있어서,
    상기 전이 금속 산화물은 충전 제어 금속 절연체 전이를 포함하는 비휘발성 메모리 셀.
  6. 제5항에 있어서,
    상기 저항 스위치 물질은 티타늄, 바나듐, 크롬, 망간, 철, 코발트, 니켈 및 구리 중 적어도 하나를 포함하는 산화물을 포함하는 비휘발성 메모리 셀.
  7. 제6항에 있어서,
    상기 저항 스위치 물질은 TiO1 , V2O3 , NiO1 , Cr2O3 및 (La,Sr)BO3 중 어느 하나이고, 여기서, B는 전이 금속(예를 들면 티타늄), δ 는 0≤δ<1의 범위 내에서 제1 및 제2 상태에서 상이한 수인 비휘발성 메모리 셀.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    제1, 제2 및 제3 콘택트를 포함하고,
    상기 제1 스페이서 층을 가로지르는 터널링 저항은 상기 제1 및 제2 콘택트 사이에 전류를 도통시킴으로써 측정가능하고, 전압 펄스가 상기 제2 및 제3 콘택트 사이에 인가 가능한 비휘발성 메모리 셀.
  9. 제1항 내지 제8항 중 어느 한 항에 따른 메모리 셀을 복수개 포함하는 메모리 소자.
  10. 제8항에 따른 메모리 셀을 복수개 포함하는 제9항에 따른 메모리 소자에 있어서,
    상기 메모리 셀의 상기 제1, 제2 및 제3 콘택트를 접촉시키기 위한 콘택트 라인을 포함하는 메모리 소자.
KR1020107015372A 2008-01-16 2009-01-14 메모리 셀 및 메모리 소자 KR20100101654A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP08100565 2008-01-16
EP08100565.4 2008-01-16

Publications (1)

Publication Number Publication Date
KR20100101654A true KR20100101654A (ko) 2010-09-17

Family

ID=40474179

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107015372A KR20100101654A (ko) 2008-01-16 2009-01-14 메모리 셀 및 메모리 소자

Country Status (6)

Country Link
US (1) US7825486B2 (ko)
EP (1) EP2245631B1 (ko)
JP (1) JP5398740B2 (ko)
KR (1) KR20100101654A (ko)
CN (1) CN101911204A (ko)
WO (1) WO2009090605A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011136806A1 (en) * 2010-04-30 2011-11-03 Hewlett-Packard Development Company, L.P. Ionic devices with interacting species
JP5622769B2 (ja) 2012-03-08 2014-11-12 株式会社東芝 半導体装置
US10460804B2 (en) 2014-03-14 2019-10-29 Massachusetts Institute Of Technology Voltage-controlled resistive devices
WO2015139033A1 (en) * 2014-03-14 2015-09-17 Massachusetts Institute Of Technology Voltage regulation of device functional properties
DE102016004816A1 (de) 2016-04-21 2017-10-26 Universität Kassel Magnetoelektrischer Speicher zur Speicherung digitaler Daten
US10283611B2 (en) 2016-09-27 2019-05-07 Industry-Academic Cooperation Foundation, Yonsei University Electronic device including topological insulator and transition metal oxide
GB2557923B (en) * 2016-12-16 2020-10-14 Ip2Ipo Innovations Ltd Non-volatile memory
US11482669B2 (en) * 2019-09-10 2022-10-25 Globalfoundries Singapore Pte. Ltd. Memory device and a method for forming the memory device
US20240147873A1 (en) * 2022-11-01 2024-05-02 International Business Machines Corporation Piezoelectric memory

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5184500A (en) 1990-03-20 1993-02-09 J And N Associates, Inc. Gas detector
JPH0969615A (ja) 1995-08-30 1997-03-11 Sony Corp 強誘電体薄膜の形成方法及び半導体素子のキャパシタ構造の作製方法
US5640343A (en) 1996-03-18 1997-06-17 International Business Machines Corporation Magnetic memory array using magnetic tunnel junction devices in the memory cells
US6737716B1 (en) 1999-01-29 2004-05-18 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
CN1191635C (zh) 1999-02-17 2005-03-02 国际商业机器公司 用于存储信息的微电子器件及其方法
US6337237B1 (en) 1999-09-01 2002-01-08 Micron Technology, Inc. Capacitor processing method and DRAM processing method
US7083710B2 (en) 1999-12-29 2006-08-01 Robert Bosch Gmbh Gas sensor, in particular a lambda sensor
WO2002033713A1 (en) 2000-10-17 2002-04-25 International Business Machines Corporation Magnetic element, memory device and write head
US6527828B2 (en) 2001-03-19 2003-03-04 Advanced Technology Materials, Inc. Oxygen enhanced CDA modification to a CDO integrated scrubber
JP2002334971A (ja) * 2001-05-09 2002-11-22 Nec Corp 磁性メモリ及びその動作方法
JP2003007980A (ja) * 2001-06-20 2003-01-10 Sony Corp 磁気特性の変調方法および磁気機能装置
JP2003092440A (ja) * 2001-09-18 2003-03-28 Matsushita Electric Ind Co Ltd 磁化スイッチ素子
JP3583102B2 (ja) * 2001-12-27 2004-10-27 株式会社東芝 磁気スイッチング素子及び磁気メモリ
JP3636699B2 (ja) * 2002-03-28 2005-04-06 株式会社東芝 スピンバルブトランジスタ及び磁気ヘッド
JP2004179219A (ja) * 2002-11-25 2004-06-24 Matsushita Electric Ind Co Ltd 磁気デバイスおよびこれを用いた磁気メモリ
US6900489B2 (en) * 2003-04-29 2005-05-31 Micron Technology, Inc. Reducing the effects of néel coupling in MRAM structures
JP4120589B2 (ja) * 2004-01-13 2008-07-16 セイコーエプソン株式会社 磁気抵抗効果素子及び磁気メモリ装置
US7268388B2 (en) 2004-08-26 2007-09-11 Micron Technology, Inc. One-transistor composite-gate memory
JP4802469B2 (ja) 2004-09-14 2011-10-26 富士ゼロックス株式会社 液滴吐出装置
US7488656B2 (en) 2005-04-29 2009-02-10 International Business Machines Corporation Removal of charged defects from metal oxide-gate stacks
JP4599259B2 (ja) * 2005-09-20 2010-12-15 株式会社東芝 磁気素子及びこれを用いた磁気信号処理装置
KR100695163B1 (ko) * 2005-10-06 2007-03-14 삼성전자주식회사 자기저항 효과를 이용한 상변화 메모리 소자와 그 동작 및제조 방법
US7391641B2 (en) * 2005-11-23 2008-06-24 Samsung Electronics Co., Ltd. Multi-layered magnetic memory structures
JP2007250811A (ja) * 2006-03-16 2007-09-27 Keio Gijuku 電界制御磁性素子及び電界制御磁気メモリ素子
JP5091491B2 (ja) * 2007-01-23 2012-12-05 株式会社東芝 不揮発性半導体記憶装置
KR101258268B1 (ko) * 2007-07-26 2013-04-25 삼성전자주식회사 비휘발성 메모리 소자의 낸드형 저항성 메모리 셀 스트링들및 그 제조방법들

Also Published As

Publication number Publication date
CN101911204A (zh) 2010-12-08
JP2011512024A (ja) 2011-04-14
EP2245631B1 (en) 2015-08-05
JP5398740B2 (ja) 2014-01-29
US20090179245A1 (en) 2009-07-16
US7825486B2 (en) 2010-11-02
EP2245631A1 (en) 2010-11-03
WO2009090605A1 (en) 2009-07-23

Similar Documents

Publication Publication Date Title
US7502248B2 (en) Multi-bit magnetic random access memory device
US7245523B2 (en) Bistable magnetic device using soft magnetic intermediary material
US6985385B2 (en) Magnetic memory element utilizing spin transfer switching and storing multiple bits
US6958927B1 (en) Magnetic element utilizing spin-transfer and half-metals and an MRAM device using the magnetic element
CN102224546B (zh) 具有补偿元件的stram
CN101226769B (zh) 存储元件和存储器
CN102216995B (zh) 具有电子反射绝缘间隔层的通量闭合stram
CN102339638B (zh) 具有电子反射绝缘间隔层的stram
US5774394A (en) Magnetic memory cell with increased GMR ratio
KR20100101654A (ko) 메모리 셀 및 메모리 소자
KR20010007428A (ko) 자기저항 효과 소자, 자기저항 효과 메모리 셀, 및자기저항 효과 메모리셀에/로부터 정보기입 혹은 판독수행방법
CN103392245A (zh) 可写入的磁性元件
JP2004193595A (ja) 磁気セル及び磁気メモリ
US5898612A (en) Magnetic memory cell with increased GMR ratio
JPWO2009019947A1 (ja) 磁壁ランダムアクセスメモリ
US8537607B2 (en) Staggered magnetic tunnel junction
JP7267623B2 (ja) 磁気抵抗効果素子及び磁気メモリ
CN101252144B (zh) 存储器件和存储器
JP2006332527A (ja) 磁気記憶素子
Wang et al. Quarternary giant magnetoresistance random access memory
JP2005513795A (ja) サブミクロンメモリとして使用するのに適した高磁気安定性デバイス
JP2006179694A (ja) 記憶素子
Hirota et al. Magnetic random access memory (MRAM)
EP1890296A2 (en) Multi-bit magnetic random access memory device and methods of operating and sensing the same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee