JP5398740B2 - メモリ・セルおよびメモリ・デバイス - Google Patents

メモリ・セルおよびメモリ・デバイス Download PDF

Info

Publication number
JP5398740B2
JP5398740B2 JP2010542718A JP2010542718A JP5398740B2 JP 5398740 B2 JP5398740 B2 JP 5398740B2 JP 2010542718 A JP2010542718 A JP 2010542718A JP 2010542718 A JP2010542718 A JP 2010542718A JP 5398740 B2 JP5398740 B2 JP 5398740B2
Authority
JP
Japan
Prior art keywords
layer
ferromagnetic
memory cell
resistance switching
switching material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010542718A
Other languages
English (en)
Other versions
JP2011512024A (ja
Inventor
カーグ、ジークフリード、エフ
マイヤー、イングマール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2011512024A publication Critical patent/JP2011512024A/ja
Application granted granted Critical
Publication of JP5398740B2 publication Critical patent/JP5398740B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1673Reading or sensing circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1675Writing or programming circuits or methods
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8836Complex metal oxides, e.g. perovskites, spinels

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)
  • Hall/Mr Elements (AREA)

Description

本発明は、ランダム・アクセス・メモリ(RAM)用のプログラマブル・メモリ・セルの分野であり、プログラマブル磁気抵抗メモリ・セル、およびこうしたメモリ・セルを備えたRAMメモリ・デバイスに関する。
磁気抵抗ランダム・アクセス・メモリ(MRAM)は、たとえば米国特許第5,640,343号に開示された不揮発性メモリ技術である。この技術によれば、メモリ・セルは、たとえば異方性磁気抵抗(AMR)素子などの磁気抵抗素子、巨大磁気抵抗(GMR)効果を示す金属多層素子、または、トンネリング磁気抵抗(TMR)を示す磁気トンネル接合(MTJ)を備えた多層素子、を備える。
AMRおよびGMRメモリ・セルのある種の抑制により、現行のMTJベース技術は好ましく、市販のMRAMデバイスはMTJメモリ・セルを組み込んでいる。
GMRベースおよびTMRベースの両方のメモリ・セルにおいて、情報ビットは、メモリ・セル内の2つの別個の強磁性層の磁化の相対配向によって定義され、その強磁性層はスペーサ層(spacer layer)によって分離される。GMRセルにおいて、スペーサ層は非磁性金属であるが、TMRセルでは、スペーサ層は電気的に絶縁であり、1つの強磁性層から別のそれへの電流に対するトンネル障壁を構成する。たとえば、論理「1」は構成に対応する可能性があり、ここで2つの強磁性層の磁化は並列であるが、論理「0」は構成によって定義される可能性があり、ここで磁化は逆並列である、あるいはその逆もまた同様である。メモリ・セルの状態は、層面に垂直な(TMRまたはGMRベースのメモリ・セル)、または層面に沿った(GMRベースのメモリ・セル)、電気抵抗を測定すること(「読み取り」動作)によって決定される。
2つの強磁性層のうちの一方は、明確な磁化方向を有することになる。この「硬質」磁気層(hard magnetic layer)では、磁化は、最大限でも超高磁場、すなわち、通常の動作中に印加されるよりも高い磁場によって永続的に影響を受ける場合がある。たとえば、硬質磁気層は反強磁性(AF)層に結合することができる。この硬質磁気層は、しばしば「固定強磁性」層または「ピン止め(pinned)強磁性層」とも呼ばれる。2つの強磁性層のうちの他方は、かなり効果の低い保磁力(coercivity)(ピン止めなどの層の環境の影響を含む保磁力)を有し、「軟質強磁性層」と呼ばれる。
「書き込み」動作の場合、軟質強磁性層の磁化を切り替えなければならない。そのため、いくつかの手法が提案されてきた。第1に、最も単純な手法は、メモリ・セルより上および下の2本の垂直接触線を通じて電流を流すことによる、軟質強磁性層の磁化方向を変更するのに十分な磁場の生成に依拠する。この手法は、最も単純である点において有利であるが、軟質強磁性層の保磁力がかなり明確である必要があり、サイズを縮小するにつれて、近隣のメモリ・セルの誤った書き込みの可能性が増加する。「書き込み」動作に関する他の手法は、同様に磁場の印加を必要とする「トグル・モード」を含み、「スピン・トルク移送(spin torque transfer)」が提案されてきたが、それらにも欠点がある。特に、提案されたすべての「書き込み」動作は、比較的大きな書き込み電流を必要とする。この「書き込み」動作の欠点は、なぜ10年以上も前に開発されたMRAMデバイスが、これまで市場の単なるすきま製品(niche product)であったのかという理由の1つとすることができる。
米国特許第5,640,343号 米国特許第6,815,744号
M.van Schilfgaarde、F.Herman、S.S.Parkin、およびJ.Kudrnovskyによる、Theory of Oscillatory ExchangeCoupling in Fe/(V,Cr)and Fe/(Cr,Mn)、Phys. Rev.Lett.74,4063(1995年) M.Springford編集によるElectrons at the FermiSurface(Cambridge Univ.Press,Cambridge、1980年)
従来技術のMRAMメモリ・セルの欠点を克服し、とりわけ、従来技術のMRAMメモリ・セルと比較して「書き込み」動作を改良可能とした、MRAMメモリ・セルを提供することが望ましい。
本発明の態様に従ったメモリ・セルは、その磁化の相対配向がデータ・ビットを定義する、第1および第2の強磁性層を含む磁気素子を備え、第1および第2の強磁性層は、非強磁性の、好ましくは電気的に絶縁の、スペーサ層によって分離されている。データ・ビットは、磁気RAMの分野で知られているように、たとえば、磁気素子全体にわたる、好ましくは層面に垂直の電気抵抗を測定することによって、読み出しが可能である。磁気素子に加えて、メモリ・セルは、その磁化方向が明確である(すなわち、メモリ・セルの動作中、磁化方向は固定される)、他の第3の強磁性層と、印加される電気的電圧信号によってイオン濃度を変化させることにより、そのキャリア密度が変更可能である、抵抗切り替え材料と、を備える。これにより、キャリア密度を、第1の状態と第2の状態との間で切り替えることができる。第2と第3の強磁性層の間の有効交換カップリングは、キャリア密度状態に左右される。したがって、2つのキャリア密度状態の切り替えが、第2の強磁性層の磁化の方向も変化させる。
たとえば、第2のスペーサ層、すなわち抵抗切り替え材料を備える層の厚さは、第1の状態から第2の状態への、またはその逆の、キャリア密度の変化によって、第2の強磁性層と第3の強磁性層との間の有効磁気交換カップリングが、強磁性(すなわち、並列磁化を好む)から反強磁性(逆並列磁化を好む)へ、またはその逆に変化するように、選択することができる。
本発明の実施形態によれば、「書き込み」プロセスは、第2の強磁性層が「軟質」となるように選択された場合、すなわち、その磁化方向を変更するために必要な磁場が、第1および第2の状態における第2と第3の強磁性層の磁化間全体のカップリングよりも小さい場合、達成可能である。
したがって、最先端のMTJメモリ・セルとは対照的に、「書き込み」動作のために磁場および高電流を印加する必要がない。わずかな電流およびわずかなエネルギーのみが必要である。これは、メモリ・デバイスのエネルギー消費にとって有利なだけではなく、より高密度で良好なスケーラブルRAMをも可能にする。現在市販されているMRAM技術は、スケール変更が困難であり、セル・サイズ面積が約25Fと大きく、ここでFはフィーチャ(feature)・サイズである。本発明の手法により、この技術は、コンピュータの主メモリまたはCPUキャッシュなどのための高速アプリケーションにとっても、より魅力的になってきている。
抵抗切り替え材料にとって好適かつ好ましいクラスの材料は遷移金属酸化物であり、ここで電気信号によって変更されるイオン濃度は酸素濃度である。次に、酸素欠損(oxygen vacancies)の移動によるイオン濃度の変更について説明する。特に、いわゆる被フィリング制御金属・絶縁体転移(filling-controlled metal-insulatortransition)を示す材料が、遷移金属酸化物の抵抗切り替え材料にとって好ましい。このクラスの材料は、ABO3−δペロブスカイト(perovskite)を含み、Aはアルカリ土類元素、希土類元素、またはそれらの組み合わせであり、Bは遷移金属元素である。例は、ランタンあるいはストロンチウムまたはその両方のチタン酸化物(La,Sr)TiO3−δ、イットリウムあるいはカルシウムまたはその両方のチタン酸化物(Y,Ca)TiO3−δ、ランタンあるいはストロンチウムまたはその両方のマンガン酸化物(La,Sr)MnO3−δ、または、プラセオジムあるいはカルシウムまたはその両方のマンガン酸化物(Pr,Ca)MnO3−δである。本発明に有利な他の遷移金属酸化物は、バナジウムあるいはクロムまたはその両方の酸化物(V、Cr)3−δなどのコランダムである。有利に使用可能な他の材料は、ニッケル酸化物NiO1−δまたはチタン酸化物TiO1−δなどの2元遷移金属酸化物を含む。
2つの切り替え状態のうちの少なくとも1つにおける第2スペーサ層の抵抗切り替え材料は、好ましくは金属特性を有する。抵抗切り替え材料の合成は、両方の切り替え状態において材料が金属であるように、したがってフェルミ面が画定されるように、選択することが可能である。その後、両方の切り替え状態において、交換カップリングは、第1層と第2層の磁化の間に存在する。代替として、抵抗切り替え材料は、好ましくは2つの状態のうちの一方でのみ金属であり、本質的に、他方の状態では絶縁であるように、選択可能である。この場合、第2の強磁性層に、両方の切り替え状態における明確な磁化方向を与えるために、第2の強磁性層上で作用するためのカップリング・バイアスが発生し、こうしたカップリング・バイアスは、たとえば、反強磁性中間層への弱いカップリング、または第2と第3の強磁性層の間の静磁気カップリングなどによって、発生する。
また好ましくは、抵抗切り替え材料は、酸素欠損の移動度が10−9cm/Vまたはそれ以上と比較的高い材料である。
酸素欠損を受け入れるかまたは解放できるようにするために、抵抗切り替え材料層は、好ましくは酸素イオン導電層と接触している。このイオン導電層においても、酸素欠損の移動度は、好ましくは10−9cm/Vまたはそれ以上である。イオン導電層は、第3の強磁性層によって、または第2の強磁性層によって、形成可能である。代替として、一方の第2または第3の強磁性層と、他方の抵抗切り替え材料層との間の、薄い金属性の非磁性中間層とすることができる。
不揮発性メモリ・デバイスに、プログラム可能抵抗材料とも呼ばれる抵抗切り替え特性を備えた遷移金属酸化物を使用することも、すでに提案されており、たとえば米国特許第6815744号を参照されたい。こうしたメモリ・デバイスでは、異極性の電気パルスが、抵抗を低抵抗状態と高抵抗状態との間で逆方向および永続的に切り替えることができる。しかしながら、この技術に基づいたメモリ・セルは、1つのセル内およびセル間の両方で、抵抗値の大規模な統計的拡散を示すことがわかっている。耐久性も制限される。
プログラム可能抵抗材料に基づいたこれらの最先端の手法とは対照的に、本発明は、読み取り動作に関してプログラム可能抵抗材料の様々な抵抗値を使用せずに、書き込み動作に関してプログラム可能抵抗材料スペーサ全体にわたる強磁性層間の交換カップリングのみを使用することを提案する。
また、本発明に従った手法により、「読み取り」動作に関して、抵抗切り替え材料全体にわたる抵抗値の統計的拡散は無関係となる。これは、読み出し値が、第1および第2の強磁性層の磁化の相対配向に依存するが、抵抗切り替え材料の抵抗には依存しない、第1のスペーサ層全体にわたる抵抗に左右されるためである。さらに、メモリ・セルは出力/温度スパイクにさらされないため、プログラム可能抵抗材料メモリ(RRAM)に比べて耐久性が向上する。したがって、「読み取り」動作について考察してきた本発明に従ったメモリ・セルは、最先端のMTJメモリ・セルの利点を共有する。
好ましくは、メモリ・セルは、垂直層スタックで2つの接点ペアを形成する、少なくとも3つの接点(または「端末」)を備えるため、結果として、第1の接点ペアは第1と第2の強磁性層間の第1のスペーサ層全体にわたる電気抵抗をテストすることが可能であり、第2の接点ペアは、第2のスペーサ層全体にわたって電圧パルスを印加することが可能である。少なくとも3つの接点のうちの第2の1つ(中間接点)は、第2の磁性層に直接接するか、または、第2の磁性層に近接して配置され、さらに第1のスペーサ層と第2のスペーサ層との間でもある、中間層に接することが可能である。
原則として、メモリ・セルには、書き込み信号および読み取り信号の両方について、2つの接点のみを提供することも可能である。これはたとえば、一方は第1の強磁性層に接し、他方は第2の強磁性層に接する、2本の接触線によって達成される。こうした構成では、「書き込み」信号も絶縁第1スペーサ層全体にわたって自動的に印加されるため、「読み取り」電流は、好ましくは抵抗切り替え材料においてイオンの移動を発生させないほど十分に低く、「書き込み」電圧パルスは、それよりも大幅に高い電圧を有するものでなければならない。本発明に従ったメモリ・セルの強磁性層および非磁性層は、同質である必要はないが、オプションで、それ自体が層構造からなる場合があり、たとえば2つの副層、サンドイッチ状構造、または多層などを備えることができる。一例として、磁気的に硬質の第1あるいは第3またはその両方の強磁性層は、3層のサンドイッチ、すなわち2つの強磁性層を反強磁性的に結合する薄い金属の非強磁性膜によって分離された2つの強磁性層を備えることができる。第2の強磁性層(軟質層)あるいは非磁性層またはその両方が、たとえばパーマロイ膜または複数の異なる副層をそれぞれ含む、層構造を備えることもできる。この手法により、第2の軟質強磁性層は、第2のスペーサ層に電気信号を印加することによって、第1の磁化状態と第2の磁化状態との間で逆に切り替えることが可能である。
本発明の他の態様は、本発明の第1の態様の諸実施形態に従った複数のメモリ・セルを備えたメモリ・デバイスに関する。メモリ・デバイスは、RAMデバイスとなるように、すなわち、あらゆるメモリ・セルが個々にアドレス指定可能となるように、配線することができる。メモリ・デバイスは、たとえば、任意の電子デバイスの高密度および高速アクセス可能ストレージ・メディア、あるいは、コンピュータ・デバイスの主メモリまたはCPUキャッシュとして、使用することができる。
以下では、本発明の諸実施形態について添付の図面を参照しながら説明する。図面はすべて概略図であり、正確な縮尺ではない。図面では、同じ参照番号は同じかまたは対応する要素を表す。
第1の状態における本発明に従ったメモリ・セルの層構造を示す図である 第2の状態における図1の構造を示す図である。 2つの異なるキャリア密度に関する、抵抗切り替え材料のフェルミ面のスパン・ベクトルを示す図である。 あるシナリオの、2つの異なる抵抗切り替え材料キャリア密度に関する、交換カップリング振動を示す図である。 異なるシナリオの、2つの異なる抵抗切り替え材料キャリア密度に関する、交換カップリング振動を示す図である。 異なるシナリオの、2つの異なる抵抗切り替え材料キャリア密度に関する、交換カップリング振動を示す図である。 ピン止め層および接触線を備える、メモリ・セルの変形を示す図である。 2つの強磁性層間を結合する静磁気バイアス・カップリングの原理を示す図である。
図1のメモリ・セルは、第1の強磁性層11、第2の強磁性層12、および、例示された実施形態では第1のスペーサ層13によって形成されるトンネル障壁を備える、磁気素子を備える。第1の強磁性層は硬質強磁性体であり、第2の強磁性層は軟質である。本書で「硬質」とは、メモリ・セルの通常動作中に存在する有効磁場(有効交換カップリング磁場を含む)が、磁化方向を逆にするには十分でないことを意味するが、「軟質」層の磁化は、通常動作中に逆にすることができる。硬質と軟質の強磁性層の相違は、たとえば、以下の手段のうちの1つ、またはそれらの組み合わせによって、達成可能である。
(i)材料選択:硬質層材料は、軟質層材料よりも高い保磁度を有するように選択することができる。
(ii)磁気モーメント・エンジニアリング:硬質層は、反強磁性的に結合された複数の強磁性層を備えることが可能であり、その磁化方向は逆並列であるため、結果として合計の最終磁気モーメントは小さい。
(iii)反強磁性体によるピン止め:反強磁性体(Fe−Mnなど)と直接接触している強磁性体層の磁化方向は、変更がより困難である(ピン止めは、それぞれの「硬質」層の磁化の長期間にわたる消失を防止するような、長期使用の観点においても有利な可能性がある)。
(iv)誘導異方性:強磁性層が何らかの格子不整合を伴って層の上部に生成される場合、磁気歪みが強磁性体の異方性に寄与する可能性がある。
(v)異なる有効磁場:第1の強磁性層の場合、ピン止めは、単に第1の強磁性層を磁場にさらさないようにすることによって達成することができる。これが可能であるのは、本発明に従った手法により、書き込みプロセスに交換カップリングのみが使用され、物理的な磁場は使用されないためである。交換カップリングは極端に短距離であり、第3と第2の強磁性層間の交換カップリングが、第1の強磁性層に影響を与えることはない。
他の手段も可能である。強磁性層をそれぞれ「硬質」および「軟質」にする方法は、本発明にとって不可欠ではない。
第1および第2の強磁性層の材料、ならびにスペーサ層の材料は、たとえば、磁気トンネル接合を含む最先端のMRAMデバイスのように、任意の好適な組み合わせとなるように選択することができる。
図面では、磁化は矢印によって層面に並行となるように示されており、すなわち、層の異方性は平面内磁化を好むものと想定される。しかしながら本発明の原理は、平面外磁化層にも等しく良好に適用される。また、強磁性層の異方性は、2重であると想定される(すなわち、磁化は2方向間でのみ切り替え可能であると想定される)が、本発明は、他の種類の異方性でも動作する。
前述の磁気素子に加えて、メモリ・セルは、好ましくは第2の強磁性層よりも硬質の他の第3の強磁性層15と、抵抗切り替え材料層14とを備える。図1に示された第1の状態では、第2と第3の強磁性層間の全体カップリング(交換カップリングを含むが、静磁気カップリングのようなカップリング、ピンホールなどへの他の寄与も可能である)は、磁化が並列に配置されるようなものである。
抵抗切り替え材料層14にとって好適かつ好ましいクラスの材料は、遷移金属酸化物であり、電気信号によって変更されるイオン濃度は酸素濃度である。電圧パルスなどの電気信号が抵抗切り替え材料層14全体にわたって印加された場合、この層内の酸素欠損の濃度が変化する可能性がある。たとえば酸素欠損は、第3の強磁性層15内へと拡散するか、後者によって解放される可能性がある。
前述のように、いわゆる被フィリング制御金属・絶縁体転移を示す材料は、抵抗切り替え材料層14にとって好ましい。これらの材料から、たとえば高移動度の酸素イオンを備えた常磁性または反磁性の転移金属酸化物材料が選択される。その例は、ABO3−δペロブスカイトであり、Aはアルカリ土類元素、希土類元素、またはそれらの組み合わせであり、Bは、たとえば、ランタンあるいはストロンチウムまたはその両方のチタン酸化物(La,Sr)TiO3−δ、バナジウムあるいはクロムまたはその両方の酸化物(V、Cr)3−δなどのコランダム、およびニッケル酸化物NiO1−δなどの2元遷移金属酸化物といった、遷移金属元素である。たとえば酸素欠損密度の変更に関連付けられたバンド・フィリングの変更時には、これらの材料の抵抗が修正される。
特に好ましい材料のグループは、ランタンあるいはストロンチウムまたはその両方のチタン酸化物(La,Sr)TiO3−δであり、これはそれらが酸素化学量論の室温抵抗に強く依存しているためである。
第3の強磁性層15の場合、一般に、適切な量の酸素イオンを格納および解放可能な強磁性材料が使用できる。その例は、アルカリ土類クロム・レニウム酸化物ACrReO、アルカリ土類鉄レニウム酸化物AFeReO、アルカリ土類鉄モリブデン酸化物AFeMoO、およびアルカリ土類鉄タングステン酸化物AFeWOであり、ここでアルカリ土類Aは、好ましくはストロンチウム、カルシウム、またはバリウムであり、Aはアルカリ土類の2つの同じかまたは2つの異なる元素を含むことができる。第3の強磁性層15に関する他の材料例は、ランタンおよびストロンチウムのマンガン酸化物(La,Sr)MnOなどの強磁性ペロブスカイトを含む。
図1(および、適用可能であれば以下の図)の構成において、第1、第2、および第3の強磁性層11、12、15は接触している。「書き込み」動作の場合、図1の電圧源2によって示されるように、電圧パルスは第2の強磁性層12と第3の強磁性層15との間に印加される。「読み取り」動作の場合、第1のスペーサ層13全体にわたる電気トンネル抵抗、したがって第1と第2の強磁性層の間の電気抵抗がテストされる(抵抗測定3)。導線による層スタック内での異なる層の接触はメモリ・デバイスの分野で知られており、本発明の対象ではないため、本明細書では説明しない。
例示された層に加えて、メモリ・セルは、接触層、化学障壁層、ピン止め層などの他の素子を含むことができる。
図2は、抵抗切り替え材料14内の酸素欠損の濃度が第1の状態に比べて増加している、第2の状態におけるメモリ・セルを示す。第1の状態から第2の状態への遷移は、抵抗切り替え層14全体にわたって電圧パルスを印加することによって誘導されたものであり、電圧は図1の電圧源によって示されるような極性を有する。永続的に電荷が変化するキャリア密度により、交換カップリングは、図1に示された第1の状態の場合とは反対方向に、第2の軟質強磁性層12を磁化させる。
第1と第2の切り替え状態間の遷移は、完全に両方向性であり、すなわち反対極性の電圧パルスを印加することによって、酸素欠損は図1に示された構成に永続的に逆戻りに移動することになる。
第1と第2の状態間で磁化の反転を発生させる物理的効果については、図3および図4から図6を参照しながら説明する。
非強磁性金属層全体にわたる強磁性金属層間の交換カップリングが、スペーサ層の厚さの振動関数であるというのは、確固たる真実である。このカップリングの理論および実験によって、振動挙動はスペーサ層材料のフェルミ面の特性に帰するものであることが示された。より具体的に言えば、スペーサのフェルミ面のスパン・ベクトルが、振幅周期を決定する。たとえば、M.van Schilfgaarde、F.Herman、S.S.Parkin、およびJ.Kudrnovskyによる、Theoryof Oscillatory Exchange Coupling in Fe/(V,Cr)and Fe/(Cr,Mn)、Phys. Rev.Lett.74,4063(1995年)、ならびに、M.Springford編集によるElectronsat the Fermi Surface(Cambridge Univ.Press,Cambridge、1980年)を参照されたい。
図3は、還元領域(reducedzone)方式における抵抗切り替え材料層14のフェルミ面を2次元モデルで示す。外線31は第1の状態(図1)におけるフェルミ面を示し、内線32は第2の状態(図2)におけるフェルミ面を示す。第2の状態で酸素欠損の密度が第1の状態に比べて上昇したことにより、キャリアの電荷密度が上昇し、したがって、還元領域方式において外線から内線へとフェルミ面がシフトする。その結果、図に示されるようにスパン・ベクトルは第1の状態よりも第2の状態の方が小さくなり、これは、第1の状態における振幅周期、すなわち波長が、第1の状態よりも第2の状態の方が長いことを意味する。
図4は、第2と第3の強磁性層間の交換カップリングを、2つの波長λ(図1:第1の線41によって表される)およびλ(図2:第2の線42によって表される)に関するスペーサ厚さの関数として概略的に示す。
当分野では通例であるように、交換カップリングの効果は仮想の磁場Hexによって表され、磁化に与えるその効果は、交換カップリングが名前付き磁化に与える影響に対応する。
抵抗切り替え材料層14、すなわち遷移金属酸化物(TMO)の厚さdは、図4で、一方の状態では明らかな反強磁性カップリングが存在するが、他方の状態では明らかな強磁性カップリングが存在するように、選択することが可能である。図4の破線は、こうした厚さを示す。
図5および図6は、材料特性あるいは「書き込み」パルス強度またはその両方が図4とは異なる変形を示すため、結果として、第1および第2の状態における波長も異なる。これらの条件下では、異なる厚さ値および異なる最大/最小交換カップリングで、抵抗切り替え材料14にとって最適な厚さdTMOを有することが可能である。
図7は、図1および図2のメモリ・セルの変形を示す。第1に、交換バイアスの物理的効果によって、第1および第3の強磁性層の磁化方向をピン止めしている、反強磁性ピン止め層21、22が示されている。本書で前述したように、例示された構成の代わりに、反強磁性層によって第1層のみまたは第3層のみをピン止めすること、あるいは「硬質」強磁性層の磁化が確実に固定されるための他の手段を使用すること、またはその両方が可能である。
図1および図2の実施形態との他の相違点として、示された第2のスペーサ層に加えて、中間層18が示されている。中間層18も金属であり、任意の強磁性材料とすることが可能な第3の強磁性層15の代わりに、たとえば、酸素イオンを格納するため、およびそれらを抵抗切り替え材料層14内に解放するための、酸素イオン貯留層として働くことが可能である。この構成における交換カップリングは、抵抗切り替え材料層14および中間層18の両方にわたって起こることになる。
抵抗切り替え材料における電荷キャリア密度が、印加されるパルスまたは成長条件などの要素に決定的に依存している場合、メモリ・セルを、1つのセルおよび異なるセル間の両方で、電荷キャリア密度の変化に対して堅固であるように調整することが賢明である可能性がある。これを実行する方法の1つは、酸素移動度材料として、第1の状態では本質的に非金属であり、第2の状態でのみ金属となる材料を使用することができる。第1の状態では、本質的に、隣接する強磁性層間には交換カップリングは存在しない。加えて、たとえば静磁気カップリングによって、たとえば2つの磁化の並列配向を好む、小バイアスを提供することが可能である。たとえば2つの強磁性層について、図8に示されるように、波形の表面が存在し、スペーサ層厚さが一定である場合、並列磁化が好ましい可能性があることが知られている。その理由は、極微の鋭利な縁部などによって、図8に点線で示されるように、磁場線が強磁性層からスペーサ層へと出る場合、こうした並列構成によって磁気の流れが最適化されるためである。図のように静磁気バイアス・カップリングが発生した場合、抵抗切り替え材料層は、第2の状態における交換カップリングが広範囲の限定要素において反強磁性であるように選択することができる。切り替えプロセスは、第2と第3の強磁性層間の交換カップリングの単なるオンとオフの切り替えではなく、スイッチがオンの場合、交換カップリングは、弱い静磁気カップリングよりも優位に立つ。
前述の諸実施形態から逸脱する、他の変形も考察可能である。たとえば、酸素欠損が移動する遷移金属酸化物は、第2のスペーサ層にとって好ましいクラスの抵抗切り替え材料であるが、これは不可欠ではない。むしろ、その電荷キャリア密度がイオンの移動または他の効果によって影響を受ける可能性のある他の材料が、使用可能である。たとえば、酸素イオンの代わりに、水素、リチウム、または銅イオンを移動させることができる。
また、図に示されるように、第3の強磁性層または中間層がイオン導電層として働くことも必要ではない。図1および図2のような構成では、第3の強磁性層を酸素欠損が通らないようにすること、および、第2の強磁性層に高イオン移動度材料を選択することが、等しく可能である。
さらに他の変形が可能である。たとえば好ましくは、メモリ・セルは、最先端のメモリ・セルのように正確に2つの状態、「0」または「1」のデータ・ビット間で切り替え可能であるが、切り替えが2つより多くの状態間で達成される他の構成も可能である。このため、第2の強磁性層の磁化は、2つより多くの状態間で切り替え可能である。こうした可能性は、特に、第2と第3の強磁性層間での全体カップリングが、たとえば交換磁場に対して直角の有効磁場、たとえば静磁気カップリングによって説明可能な、非交換寄与によってバイアスされる場合に存在する。磁気ドメイン構造を意図的に作成することによっても、2つより多くの制御可能な磁化状態を生成することができる。

Claims (11)

  1. 揮発性メモリ・セルであって、
    確定した磁化方向を有する第1の強磁性層と、
    磁化方向を有する第2の強磁性層と、
    前記第1および第2の強磁性層との間に非磁性スペーサ層と、
    確定した磁化方向を有する第3の強磁性層と、
    前記第2の強磁性層および前記第3の強磁性層との間の抵抗切り替え材料とを含み
    前記第1および第2の強磁性層の前記磁化方向の相対配向は、格納された情報の値を定義するものであり、
    前記抵抗切り替え材料は、印加された電気的な電圧信号によって異なるキャリア密度状態間で逆方向に切り替え可能な電荷キャリア密度を有し、
    前記異なるキャリア密度状態は前記第2の強磁性層および前記第3の強磁性層の間で強磁性および反強磁性の磁気交換カップリングを発生させて、前記第2の強磁性層の異なる磁化方向を発生させることを特徴とし、
    前記メモリ・セルのうちの少なくとも1つの層は前記電圧信号の極性に応じて、前記抵抗切り替え材料からイオンを受け入れること、および前記抵抗切り替え材料内へイオンを解放することが可能なイオン導電層であり、前記イオン導電層が前記抵抗切り替え材料と接触する、不揮発性メモリ・セル。
  2. 前記イオン導電層が、前記第3の強磁性層、前記第2の強磁性層、および金属中間層のうちの少なくとも1つである、請求項1に記載のメモリ・セル。
  3. 前記抵抗切り替え材料が遷移金属酸化物である、前記請求項のいずれか一項に記載のメモリ・セル。
  4. 前記遷移金属酸化物がフィリング制御金属・絶縁体転移を備える、請求項3に記載のメモリ・セル。
  5. 前記抵抗切り替え材料が、チタン、バナジウム、クロム、マンガン、鉄、コバルト、ニッケル、および銅のうちの、少なくとも1つを備える酸化物を備える、請求項4に記載のメモリ・セル。
  6. 前記抵抗切り替え材料が、TiO1−δ、V3−δ、NiO1−δ、Cr3−δ、および(La,Sr)BO3−δ、のうちの1つであって、Bはたとえばチタンなどの遷移金属、δは第1および第2の状態で異なる0≦δ<1の数である、請求項3に記載のメモリ・セル。
  7. 前記イオン導電層の材料が少なくとも10−9cm2/Vの酸素欠損移動度を示す、請求項4に記載のメモリ・セル。
  8. 前記抵抗切り替え材料が少なくとも10−9cm2/Vの酸素欠損移動度を示す、請求項3に記載のメモリ・セル。
  9. 第1、第2、および第3の接点を備え、前記第1のスペーサ層全体にわたるトンネル抵抗が、前記第1および前記第2の接点間に電流を通すことによって測定可能であり、前記第2および前記第3の接点間に電圧パルスを印加可能である、請求項1に記載のメモリ・セル。
  10. 請求項1に従った複数のメモリ・セルを備える、メモリ・デバイス。
  11. 請求項9に従った複数のメモリ・セルを備える、メモリ・デバイス
JP2010542718A 2008-01-16 2009-01-14 メモリ・セルおよびメモリ・デバイス Expired - Fee Related JP5398740B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP08100565.4 2008-01-16
EP08100565 2008-01-16
PCT/IB2009/050130 WO2009090605A1 (en) 2008-01-16 2009-01-14 Memory cell, and memory device

Publications (2)

Publication Number Publication Date
JP2011512024A JP2011512024A (ja) 2011-04-14
JP5398740B2 true JP5398740B2 (ja) 2014-01-29

Family

ID=40474179

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010542718A Expired - Fee Related JP5398740B2 (ja) 2008-01-16 2009-01-14 メモリ・セルおよびメモリ・デバイス

Country Status (6)

Country Link
US (1) US7825486B2 (ja)
EP (1) EP2245631B1 (ja)
JP (1) JP5398740B2 (ja)
KR (1) KR20100101654A (ja)
CN (1) CN101911204A (ja)
WO (1) WO2009090605A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8735858B2 (en) * 2010-04-30 2014-05-27 Hewlett-Packard Development Company, L.P. Ionic devices with interacting species
JP5622769B2 (ja) 2012-03-08 2014-11-12 株式会社東芝 半導体装置
US9799825B2 (en) 2014-03-14 2017-10-24 Massachusetts Institute Of Technology Voltage regulation of device functional properties
US10460804B2 (en) 2014-03-14 2019-10-29 Massachusetts Institute Of Technology Voltage-controlled resistive devices
DE102016004816A1 (de) 2016-04-21 2017-10-26 Universität Kassel Magnetoelektrischer Speicher zur Speicherung digitaler Daten
US10283611B2 (en) 2016-09-27 2019-05-07 Industry-Academic Cooperation Foundation, Yonsei University Electronic device including topological insulator and transition metal oxide
GB2557923B (en) * 2016-12-16 2020-10-14 Ip2Ipo Innovations Ltd Non-volatile memory
US11482669B2 (en) * 2019-09-10 2022-10-25 Globalfoundries Singapore Pte. Ltd. Memory device and a method for forming the memory device
US20240147873A1 (en) * 2022-11-01 2024-05-02 International Business Machines Corporation Piezoelectric memory

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5184500A (en) 1990-03-20 1993-02-09 J And N Associates, Inc. Gas detector
JPH0969615A (ja) 1995-08-30 1997-03-11 Sony Corp 強誘電体薄膜の形成方法及び半導体素子のキャパシタ構造の作製方法
US5640343A (en) 1996-03-18 1997-06-17 International Business Machines Corporation Magnetic memory array using magnetic tunnel junction devices in the memory cells
US6737716B1 (en) 1999-01-29 2004-05-18 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
EP1153434A1 (en) 1999-02-17 2001-11-14 International Business Machines Corporation Microelectronic device for storing information and method thereof
US6337237B1 (en) 1999-09-01 2002-01-08 Micron Technology, Inc. Capacitor processing method and DRAM processing method
US7083710B2 (en) 1999-12-29 2006-08-01 Robert Bosch Gmbh Gas sensor, in particular a lambda sensor
WO2002033713A1 (en) 2000-10-17 2002-04-25 International Business Machines Corporation Magnetic element, memory device and write head
US6527828B2 (en) 2001-03-19 2003-03-04 Advanced Technology Materials, Inc. Oxygen enhanced CDA modification to a CDO integrated scrubber
JP2002334971A (ja) * 2001-05-09 2002-11-22 Nec Corp 磁性メモリ及びその動作方法
JP2003007980A (ja) * 2001-06-20 2003-01-10 Sony Corp 磁気特性の変調方法および磁気機能装置
JP2003092440A (ja) * 2001-09-18 2003-03-28 Matsushita Electric Ind Co Ltd 磁化スイッチ素子
JP3583102B2 (ja) * 2001-12-27 2004-10-27 株式会社東芝 磁気スイッチング素子及び磁気メモリ
JP3636699B2 (ja) * 2002-03-28 2005-04-06 株式会社東芝 スピンバルブトランジスタ及び磁気ヘッド
JP2004179219A (ja) * 2002-11-25 2004-06-24 Matsushita Electric Ind Co Ltd 磁気デバイスおよびこれを用いた磁気メモリ
US6900489B2 (en) * 2003-04-29 2005-05-31 Micron Technology, Inc. Reducing the effects of néel coupling in MRAM structures
JP4120589B2 (ja) * 2004-01-13 2008-07-16 セイコーエプソン株式会社 磁気抵抗効果素子及び磁気メモリ装置
US7268388B2 (en) 2004-08-26 2007-09-11 Micron Technology, Inc. One-transistor composite-gate memory
JP4802469B2 (ja) 2004-09-14 2011-10-26 富士ゼロックス株式会社 液滴吐出装置
US7488656B2 (en) 2005-04-29 2009-02-10 International Business Machines Corporation Removal of charged defects from metal oxide-gate stacks
JP4599259B2 (ja) * 2005-09-20 2010-12-15 株式会社東芝 磁気素子及びこれを用いた磁気信号処理装置
KR100695163B1 (ko) * 2005-10-06 2007-03-14 삼성전자주식회사 자기저항 효과를 이용한 상변화 메모리 소자와 그 동작 및제조 방법
US7391641B2 (en) * 2005-11-23 2008-06-24 Samsung Electronics Co., Ltd. Multi-layered magnetic memory structures
JP2007250811A (ja) * 2006-03-16 2007-09-27 Keio Gijuku 電界制御磁性素子及び電界制御磁気メモリ素子
JP5091491B2 (ja) * 2007-01-23 2012-12-05 株式会社東芝 不揮発性半導体記憶装置
KR101258268B1 (ko) * 2007-07-26 2013-04-25 삼성전자주식회사 비휘발성 메모리 소자의 낸드형 저항성 메모리 셀 스트링들및 그 제조방법들

Also Published As

Publication number Publication date
JP2011512024A (ja) 2011-04-14
US20090179245A1 (en) 2009-07-16
CN101911204A (zh) 2010-12-08
WO2009090605A1 (en) 2009-07-23
EP2245631B1 (en) 2015-08-05
KR20100101654A (ko) 2010-09-17
US7825486B2 (en) 2010-11-02
EP2245631A1 (en) 2010-11-03

Similar Documents

Publication Publication Date Title
JP5398740B2 (ja) メモリ・セルおよびメモリ・デバイス
CN113167842B (zh) 压控层间交换耦合磁阻存储器设备及其操作方法
US10672446B2 (en) Exchange bias utilization type magnetization rotational element, exchange bias utilization type magnetoresistance effect element, exchange bias utilization type magnetic memory, non-volatile logic circuit, and magnetic neuron element
JP4371781B2 (ja) 磁気セル及び磁気メモリ
Chappert et al. The emergence of spin electronics in data storage
CN101896976B (zh) 基于电流感应自旋动量转移的高速低功率磁性装置
US7502248B2 (en) Multi-bit magnetic random access memory device
US7936597B2 (en) Multilevel magnetic storage device
JP5366961B2 (ja) 磁気記録素子、磁気メモリセル及び磁気ランダムアクセスメモリ
CN101226769B (zh) 存储元件和存储器
US8686524B2 (en) Magnetic stack with oxide to reduce switching current
KR20010007428A (ko) 자기저항 효과 소자, 자기저항 효과 메모리 셀, 및자기저항 효과 메모리셀에/로부터 정보기입 혹은 판독수행방법
JP2014064033A (ja) 電流誘起スピン−運動量移動に基づく高速低電力磁気デバイス
CN101114694A (zh) 磁单元和磁存储器
KR20060071955A (ko) 전압제어 자화반전 기록방식의 mram 소자 및 이를이용한 정보의 기록 및 판독 방법
JP2008519460A (ja) 電流印加磁気抵抗素子
JP2010098259A (ja) メモリセル、ならびに、磁気メモリ素子
WO2019159962A1 (ja) 磁気抵抗効果素子及び磁気メモリ
JP2015088669A (ja) 多値型磁気メモリ素子及び磁気メモリ装置
Wang et al. Quarternary giant magnetoresistance random access memory
JP6256965B1 (ja) 記憶素子及び記憶素子の駆動方法
JP2007281334A (ja) スピン注入磁化反転素子、その製造方法、およびそれを用いた磁気記録装置
CN113243052A (zh) 电场可控制的自旋滤波器隧道结磁阻存储器设备及其制造方法
JP2003197872A (ja) 磁気抵抗効果膜を用いたメモリ
JP2006179694A (ja) 記憶素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130610

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130618

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130909

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131001

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131022

R150 Certificate of patent or registration of utility model

Ref document number: 5398740

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees