JP2015088669A - 多値型磁気メモリ素子及び磁気メモリ装置 - Google Patents

多値型磁気メモリ素子及び磁気メモリ装置 Download PDF

Info

Publication number
JP2015088669A
JP2015088669A JP2013227270A JP2013227270A JP2015088669A JP 2015088669 A JP2015088669 A JP 2015088669A JP 2013227270 A JP2013227270 A JP 2013227270A JP 2013227270 A JP2013227270 A JP 2013227270A JP 2015088669 A JP2015088669 A JP 2015088669A
Authority
JP
Japan
Prior art keywords
resistance state
magnetization
layer
state
magnetoresistive element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013227270A
Other languages
English (en)
Inventor
章雄 福島
Akio Fukushima
章雄 福島
啓 薬師寺
Kei Yakushiji
啓 薬師寺
久保田　均
Hitoshi Kubota
均 久保田
新治 湯浅
Shinji Yuasa
新治 湯浅
裕志 今村
Hiroshi Imamura
裕志 今村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Priority to JP2013227270A priority Critical patent/JP2015088669A/ja
Publication of JP2015088669A publication Critical patent/JP2015088669A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

【課題】磁気抵抗素子を多値化し、結果として大容量の多値型磁気メモリ素子及び磁気メモリ装置を提供する。
【解決手段】磁化固定層、中間層及び磁化自由層を備える磁気抵抗素子をメモリ単位とする多値型磁気メモリ素子であって、磁化自由層及び磁化固定層のうちの少なくとも一方が、磁化配列の自由度を持つ積層構造を有し、磁気抵抗素子は、磁界−抵抗曲線の縮退した複数のマイナーループを有し、２つの抵抗状態を有する。例えば、磁気抵抗素子は、所定の電流、磁界及び電圧のうちの少なくとも一つ以上を印加する前の第１の抵抗状態と印加した後の第２の抵抗状態が、低抵抗状態と高抵抗状態の４通りの組み合わせである。
【選択図】図１

Description

本発明は、電流又は磁界又はその両方により情報（データ）を書き込むことができる多値型磁気メモリ素子及び磁気メモリ装置に関する。
近年、磁気メモリ素子は、磁気抵抗素子をメモリ単位として利用されている。磁気抵抗素子は、基本的には、磁化固定層／中間層／磁化自由層の３層からなり、磁化自由層と磁化固定層との磁化の向きが平行か、反平行であるかによって、素子の抵抗値が大きく変化する電子素子である。一般的な磁気抵抗素子では、上記３層のそれぞれの膜の厚さは数十から数ナノメートル（ｎｍ）である。磁化固定層と磁化自由層との向きに応じて、磁化固定層（又は磁化自由層）と中間層の界面で、上向きスピンを持つ電子と、下向きスピンを持つ電子の散乱が異なるため、磁気抵抗効果（外部磁界により抵抗状態が変化する現象）が発現する。
これまでに、中間層に非磁性金属を用いた巨大磁気抵抗（ｇｉａｎｔ ｍａｇｎｅｔｏ−ｒｅｓｉｓｔａｎｃｅ）素子と、中間層に絶縁体（トンネル障壁層）を用いたトンネル磁気抵抗（ｔｕｎｎｅｌ ｍａｇｎｅｔｏ−ｒｅｓｉｓｔａｎｃｅ）素子とが提案されている。
近年の情報化社会の発展につれ、磁気メモリ素子においては、記録密度を高める技術が必要とされている。記録密度を高める方法には、（１）メモリ素子自体を小さくする方法と、（２）メモリ素子一つあたりの記録ビットを多値化する方法がある。前者（１）の方法では、最近では数十ナノメートル径まで微細化された磁気抵抗素子が使われるようになっている。このような微小な磁気抵抗素子の磁化を操作する（即ちデータの書き込み）には、磁気抵抗素子に直流電流を注入して磁化反転を誘起する「スピン注入磁化反転」（スピン移行トルクによる磁化反転・スピン転移スイッチングとも呼ばれる）が用いられる。１９９６年に、スロンチェスキーおよびベルジェによって提案された、スピン注入磁化反転は、反転電流が素子サイズに比例するという利点を持ち、サブミクロンサイズの磁気メモリ素子には不可欠の技術となっている。
それでもなお磁気メモリ素子のより高密度化（大容量化）を求める要求は強い。後者（２）の方法として、磁気メモリ素子（磁気抵抗素子）を多値化する技術がいくつか提案されている。例えば、面内磁化膜において、磁化自由層の磁化容易軸を複数持たせるように工夫し、多値のメモリとして利用する技術が、特許文献１「改良された記憶密度を備えた多値ＭＲＡＭ」に開示されている。また、スピン注入磁化反転をデータ書き込み手法とする複数の磁気抵抗素子を、面直方向に積層し（電気的には直列に接続）、全体の抵抗値が「３値以上の複数」の値を持つことを用いて「３値以上の複数」のビットを実現する技術が、特許文献２「スピン転移スイッチングを利用し且つ複数のビットを記憶する磁気メモリ素子」に開示されている。また、書き込み電流が異なる２つの磁気抵抗素子を面直方向に積層し、異なる値の電流パルスを複数与えることで一素子あたり「３値以上の複数」のビットを実現する磁気メモリが、特許文献３「磁気抵抗素子、磁気メモリセル及び磁気ランダムアクセスメモリ」に開示されている。
近年の磁気メモリ素子についての動向について記載する。スピン注入磁化反転の研究が進むにつれ、微細な磁気メモリ素子においては、反転電流値の低減が見込めるなどの理由から垂直磁化材料がより好ましいことが理論的にも示され、材料の開発及び該材料を用いた磁気抵抗素子の研究開発が進められている。この分野において、発明者らがこれまでに関与し、公知となった成果としては、非特許文献１および２にＣｏＰｔなどの強磁性−貴金属材料を用いた垂直磁化型磁気トンネル接合の開発、また非特許文献３にキャップ層としてＭｇＯを用いることでＦｅＢ薄膜の垂直磁気異方性がより強くなることを示したことなどがある。更に、特許文献４「磁気抵抗素子及び磁気メモリ」および特許文献５「磁気抵抗素子及び磁気メモリ」では、垂直磁化材料を用いた磁気抵抗素子の開発について開示を行っている。
先行文献調査をしたところ、隣接する２つの強磁性層が非磁性層を介して磁気的に結合している「積層フェリ構造」は知られており、例えば特許文献６に開示されている。また、垂直磁性材料における積層フェリ構造のための層間結合材料の研究も盛んであり、例えば特許文献７「記憶素子、記憶装置」には、従来材料であるＲｕよりも更に交換結合力の大きな材料としてＣｒが開示されている。
特表２００５−５３５１１１号公報 特表２００７−５０４６５１号公報 ＷＯ２０１２／００８３４９ 特開２０１１−０７１３５２号公報 特開２０１２−０６４７７４号公報 特開２０１２−５４５７６号公報 特開２０１３−１１５４１２号公報
Ｋ．Ｙａｋｕｓｈｉｊｉ，ｅｔ ａｌ．，Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｅｘｐｒｅｓｓ ３ （２０１０） ０５３００３． Ｋ．Ｙａｋｕｓｈｉｊｉ，ｅｔ ａｌ．，Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ ９７ （２０１０） ２３２５０８． Ｈ．Ｋｕｂｏｔａ，ｅｔ ａｌ．，Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ １１１ （２０１２） ０７Ｃ７２３．
先行技術における磁気メモリを多値化する技術では、「２個以上の複数」の磁気抵抗素子を直列に接続し、各々の磁気抵抗素子を個別に操作することにより、「３値以上の複数」の抵抗値を実現し、その抵抗値を「３値以上の複数」のビットに割り当てている。この場合、「３値以上の複数」ビット検出のためには、抵抗値を精度よく測定する必要があり、磁気抵抗素子の出力検出部に、「２値以上の複数」の閾値を持つ比較器（コンパレータ）又はＡ／Ｄ変換器を必要とする欠点がある。
本発明は、これらの問題を解決しようとするものであり、「３値以上の複数」のビットには「３値以上の複数」の抵抗値が必要であるという従来の発想を覆し、磁化配列は異なるが同一（又は判別することが困難なほど差が少ない）抵抗値を持つ磁気メモリ素子を実現しようとするものである。本発明は、「３値以上の複数ビット」の読み出し可能な素子を実現して、これにより磁気メモリ素子を多値化した多値型磁気メモリ素子を提供すると共に、大容量の磁気メモリ装置を提供することを目的とする。
本発明は、前記目的を達成するために、以下の特徴を有する。
本発明の多値型磁気メモリ素子は、磁化固定層、中間層及び磁化自由層の基本３層を備える磁気抵抗素子をメモリ単位とする多値型磁気メモリ素子であって、前記磁化自由層及び前記磁化固定層のうちの少なくとも一方が、磁化配列の自由度を持つ積層構造を有し、前記磁気抵抗素子は、磁界−抵抗曲線の縮退した複数のマイナーループを有し、２つの抵抗状態を有することを特徴とする。前記磁化配列の自由度を持つ積層構造が、第１の強磁性層、非磁性層及び第２の強磁性層からなる基本３層の構造を少なくとも有し、前記第１及び第２の強磁性層が磁気的に結合して、前記第１及び第２の強磁性層の磁化の向きが平行又は反平行で安定状態を保っていることが望ましい。本発明の多値型磁気メモリ素子は、磁化固定層、中間層及び磁化自由層の基本３層、第１の強磁性層、非磁性層及び第２の強磁性層からなる基本３層の他に、バッファ層やキャップ層等の層を備えてもよい。
前記中間層は、磁化固定層と磁化自由層の間に位置する。前記磁気抵抗素子における、単一の閾値で判別できる２つの抵抗状態のうち、低い方を低抵抗状態（Ｒlow）といい、高い方を高抵抗状態（Ｒhigh）という。
本発明の多値型磁気メモリ素子は、磁化固定層、中間層及び磁化自由層を備える磁気抵抗素子をメモリ単位とする多値型磁気メモリ素子であって、前記磁気抵抗素子が、単一の閾値で判別できる、低抵抗状態と高抵抗状態を有し、前記磁気抵抗素子は、所定の電流、磁界及び電圧のうちの少なくとも一つ以上を印加する前の第１の抵抗状態と印加した後の第２の抵抗状態が、前記低抵抗状態と前記高抵抗状態の４通りの組み合わせであることを特徴とする。
４通りとは、第１の抵抗状態と第２の抵抗状態が、（１）ＲlowとＲlow、（２）ＲlowとＲhigh、（３）ＲhighとＲlow、（４）ＲhighとＲhighの４通りである。
本発明の磁気メモリ装置は、磁化固定層、中間層及び磁化自由層を備える磁気抵抗素子をメモリ単位とする多値型磁気メモリ素子を有する磁気メモリ装置であって、前記磁気抵抗素子が、単一の閾値で判別できる、低抵抗状態と高抵抗状態を有し、前記磁気抵抗素子は、所定の電流、磁界及び電圧のうちの少なくとも一つ以上を印加する前の第１の抵抗状態と印加した後の第２の抵抗状態が、前記低抵抗状態と前記高抵抗状態の４通りの組み合わせであり、前記磁気抵抗素子の、前記第１の抵抗状態と、前記第２の抵抗状態を保持し、第１の抵抗状態と第２の抵抗状態との組み合わせから４値の情報を得る回路と、前記磁気抵抗素子に、電流、磁界及び電圧のうちの少なくとも一つ以上を印加する回路を備える、ことを特徴とする。
本発明の多値型磁気メモリ素子は、磁化固定層、中間層及び磁化自由層を備える磁気抵抗素子をメモリ単位とする多値型磁気メモリ素子であって、前記磁気抵抗素子が、単一の閾値で判別できる、低抵抗状態と高抵抗状態を有し、前記磁気抵抗素子は、第１の所定の電流、磁界及び電圧のうちの少なくとも一つ以上を印加する前の第１の抵抗状態と印加した後の第２の抵抗状態と、第２の所定の電流、磁界及び電圧のうちの少なくとも一つ以上を印加した後の第３の抵抗状態が、前記低抵抗状態と前記高抵抗状態の８通りの組み合わせである、ことを特徴とする。
８通りとは、第１の抵抗状態と第２の抵抗状態と第３の抵抗状態とが、第１、第２、第３の順に表記すると、（１）ＲlowとＲlowとＲlow、（２）ＲlowとＲlowとＲhigh、（３）ＲlowとＲhighとＲlow、（４）ＲlowとＲhighとＲhigh、（５）ＲhighとＲhighとＲhigh、（６）ＲhighとＲhighとＲlow、（７）ＲhighとＲlowとＲhigh、（８）ＲhighとＲlowとＲlowの８通りである。
本発明の磁気メモリ装置は、磁化固定層、中間層及び磁化自由層を備える磁気抵抗素子をメモリ単位とする多値型磁気メモリ素子を有する磁気メモリ装置であって、前記磁気抵抗素子が、単一の閾値で判別できる、低抵抗状態と高抵抗状態を有し、前記磁気抵抗素子は、第１の所定の電流、磁界及び電圧のうちの少なくとも一つ以上を印加する前の第１の抵抗状態と印加した後の第２の抵抗状態と、第２の所定の電流、磁界及び電圧のうちの少なくとも一つ以上を印加した後の第３の抵抗状態が、前記低抵抗状態と前記高抵抗状態の８通りの組み合わせであり、前記磁気抵抗素子の、前記第１の抵抗状態と、前記第２の抵抗状態と前記第３の抵抗状態を保持し、前記第１、第２及び第３の抵抗状態の組み合わせから８値の情報を得る回路と、前記磁気抵抗素子に、電流、磁界及び電圧のうちの少なくとも一つ以上を印加する回路を備える、ことを特徴とする。
本発明における「磁化配列の自由度を持つ積層構造」において、２つの状態（平行と反平行）が、電流又は磁界により容易に遷移させられることが望ましい。あるいは、電流や磁界の代わりに電圧（電界）を用いて２つの状態の間を遷移させてもよい。
本発明の磁気抵抗素子は、磁化自由層の反転に対する磁界−抵抗曲線上のヒステリシスループが、「磁化配列の自由度を持つ積層構造」の中の複数の磁性層における異なる磁化配列に応じて、異なる反転磁界を有し、２つの抵抗状態を有する。
従来は、磁気抵抗素子を磁気メモリ素子として用いる場合、磁化自由層の磁化の向きを操作し、磁化の向きを、磁気抵抗効果を用いて検出している。本発明のように、磁化自由層あるいは磁化固定層に「磁化配列の自由度を持つ積層構造」を設けると、「磁化配列の自由度を持つ積層構造」の中の磁化配列の違いに応じて、磁化自由層の感じる残留磁界の大きさが変わり、結果として、磁化反転の起こる臨界磁界あるいは臨界電流あるいは臨界電圧の異なるマイナーループが複数存在することになる。
しかしながら、主たる磁気抵抗を発現する界面での磁気抵抗比（１００％程度）と、「磁化配列の自由度を持つ積層構造」での磁気抵抗比（１％以下）の大きさが数桁異なるため、これらの複数のマイナーループを、抵抗値によって判別することは困難である。一般に、ある物理測定量に対して複数の状態が存在することを、状態が縮退しているという。したがって、本発明における磁気抵抗素子は、抵抗値に対して複数のマイナーループが縮退しているといえる。
本発明のカギとなる概念は、マイナーループの抵抗値としては縮退している磁化配列を、反転電流、あるいは反転磁界の差を用いて、読み出し・書き出しすることで、多値メモリとして利用できることを示したことにある。
さらに、抵抗の状態判定を一つの閾値で行うため、低抵抗状態・高抵抗状態での抵抗値は±３０％程度以内に収まっていることが要求されるが、抵抗状態を確実に判定するためには±５％程度以内に収まっていることが望ましい。
本発明では、マイナーループの縮退数をＭ（ただし、Ｍは複数）とした場合、本発明によると、１素子あたり従来の容量のＭ倍以上の容量をもつ磁気メモリ素子が実現する。素子数をＮ（ただし、Ｎは１以上の整数）とすると、従来の２値メモリ素子で保持できる情報量は２Ｎであるが、本発明のメモリ素子Ｎ個で保持できる情報量は（２×Ｍ）Ｎとなり、その増加分が非常に大きい。さらに、本発明によれば、磁気抵抗素子の抵抗値を単一の閾値で判別するため、抵抗値を精度よく測定、分離、認識する必要がなく、磁気抵抗素子の出力検出部に「２値以上の複数」の閾値を持つ比較器（コンパレータ）又はＡ／Ｄ変換器を必要としないという利点がある。
実施形態１にかかる磁気抵抗素子の断面模式図である。 実施例１にかかる磁気抵抗素子の電流−抵抗曲線を示すグラフである。 実施形態１にかかる磁気抵抗素子の重なったマイナーループを示す模式図である。 実施形態１にかかる磁気メモリ素子について、読み出す方法の説明図である。 実施形態１にかかる磁気メモリ素子について、書き込む方法の説明図である。 実施形態２にかかる磁気抵抗素子の断面模式図である。 実施例２にかかる磁気抵抗素子の磁界−抵抗曲線を示すグラフである。 実施形態２にかかる磁気抵抗素子の重なったマイナーループを示す模式図である。 実施形態２にかかる磁気メモリ素子について、読み出す方法の説明図である。 実施形態２にかかる磁気メモリ素子について、書き込む方法の説明図である。 実施形態３にかかる磁気抵抗素子の断面模式図である。 実施形態３にかかる磁気抵抗素子の重なったマイナーループを示す説明図である。 実施形態３にかかる磁気メモリ素子について、読み出す方法の説明図である。 実施形態３にかかる磁気メモリ素子について、書き込む方法の説明図である。
本発明の実施の形態について以下説明する。
本発明は、「磁化配列の自由度を持つ積層構造」を備える新しい構造の磁気抵抗素子を提供するものである。この磁気抵抗素子は、積層構造の異なる磁化配列により、磁化自由層が縮退した状態を持つという特徴を持つ。従来の常識では、縮退した状態をもつ磁気メモリ素子の情報を読み出すことは不可能と考えられていた。発明者らは、本実施の形態に示す構造を有する磁気メモリ素子を作成し、スピン注入磁化反転の測定を行ったところ、電流−抵抗曲線又は磁界―抵抗曲線のループにおいて、閾値（磁化反転が起こる電流値）が異なる２つのマイナーループを持つ磁気メモリ素子が実現できることを見出した。
発明者らは、この閾値の差が、磁気メモリ素子（磁気抵抗素子）の中に含まれる「磁化配列の自由度を持つ積層構造」の磁化配列の差異であることに思い至り、更に、メモリ素子の初期の抵抗値（第１の抵抗状態１）を測定した後、所定の電流パルスを与えた後の抵抗値（第２の抵抗状態２）を測定し、この２つの抵抗状態の組み合わせることで、２つのマイナーループを分離する（即ち複数のビットとして用いる）ことが可能であることを見出した。具体的には、素子の初期の抵抗を測定した後、所定値の電流パルスを与え、再び抵抗の測定を行い、２回の測定の結果から、どちらのマイナーループに属していたかを判定するという手法である。例えば、２つのマイナーループが縮退している磁気抵抗素子を、この手法を用いることにより、４値、即ち（Ｒhigh，Ｒlowの２状態）×（マイナーループの数２）のメモリ素子として使うことができる。また、４つのマイナーループが縮退している磁気抵抗素子を用いれば、８値、即ち（Ｒhigh，Ｒlowの２状態）×（マイナーループの数４）のメモリ素子として使うことができる。
本発明の実施の形態における磁気抵抗素子は、複数のマイナーループを持ち、各マイナーループは同一又はほぼ同一の抵抗値である高抵抗状態Ｒhighを持ち、かつ同一又はほぼ同一の抵抗値である低抵抗状態Ｒlowを持つ。そして、各マイナーループは、（１）低抵抗状態Ｒlowから高抵抗状態Ｒhighへ反転するときの電流閾値及び（２）高抵抗状態Ｒhighから低抵抗状態Ｒlowへ反転するときの電流閾値が異なる。
電流による磁化反転は、その原理上、外部磁界を与えることでも可能である。従って、本実施の形態における説明は、電流閾値に代えて磁界閾値でも成立する。また、電界により磁気異方性が変えられる構造の磁気抵抗素子においては、電界による磁化反転が可能であり、そのような系では、上記説明の電流閾値に変えて電界閾値でも成立する。微細な素子に限定して外部磁界を与えることは、微細な素子の近傍にコイル（又は電線）を設置し、そこに電流を流すことにより可能である。なお、一般に外部磁界を与えることによる磁気メモリは磁界書き込み型とよばれ、例えば磁気アクセスメモリとして知られている。
次に本発明における磁気抵抗素子の構造について説明する。本発明の磁気抵抗素子は、基本的に「磁化固定層／中間層／磁化自由層」の３層構造を有する。磁化固定層、磁化自由層は、両方とも強磁性層である。
磁気抵抗効果は、２つの磁性層の相対的な磁化の向きで決まる。磁化を変化させるのに必要な力を保磁力と呼び、同様の材料・形状の物質の場合、保磁力は磁性層の厚みに比例する。そのため、一般には磁性膜において、薄い方が磁化自由層に、厚い方が磁化固定層になる。磁化を変化させ易い「磁化自由層」と変化させ難い「磁化固定層」に対し、外部から適当な大きさの電気的エネルギー（電流）又は磁気的エネルギー（磁界）又はそれらの両方を与えることにより、２つの磁性層の相対的な磁化の向きをコントロールすることができる。
通常の磁気抵抗素子の動作においては、磁化固定層の磁化の向きが変化しない範囲で使っているため、磁化固定層の磁化が「ピン止めされているように見える」ので、英語では磁化固定層を「ｍａｇｎｅｔｉｃ ｐｉｎｎｅｄ ｌａｙｅｒ」とも言う。本発明の実施の形態では、メモリの用途に用いるので、磁化自由層は、磁気特性が硬磁性材料であり、０.５ｎｍ以上５.０ｎｍ以下が望ましく、さらに望ましくは０.８ｎｍから２.０ｎｍの膜厚であることが望ましい。また、磁化固定層は、磁化固定層に比べ磁化を十分大きくする必要があるので、積層フェリ構造単体、あるいは反強磁性層と結合させた積層フェリ構造、あるいは十分に厚い硬磁性層材料層を用いることができ、その厚さは１.０ｎｍ以上５０ｎｍ以下が望ましく、さらには２.０ｎｍ以上１５ｎｍ以下が望ましい。
磁化固定層又は磁化自由層を構成する強磁性層に使用する強磁性材料の種類には、特に制限はなくが、Ｆｅ、Ｃｏ、Ｎｉまたはそれらの合金（例えばＦｅＣｏ）が代表的である。製法の都合で中間状態又は最終状態としてアモルファス状態を望む場合には、これらにＢ（ボロン）、Ｓｉ、Ｔｉ、Ｃｒ、Ｖなどを添加した合金ＦｅＢ、ＦｅＣｏＢ、ＦｅＣｏＢＳｉ、ＦｅＣｏＢＴｉ、ＦｅＣｏＢＣｒ、ＦｅＣｏＢＶなどを用いることもできる。また、垂直磁性材料としては、ＣｏＰｔ、ＣｏＰｄ、ＦｅＰｔ、ＦｅＰｄなどの合金、またはそれらの合金を積層した合金、これらにＢ、Ｃｒなど添加した合金を用いることができる。
磁化固定層と磁化自由層との間に位置する中間層としては、（１）非磁性金属層の場合（巨大磁気抵抗素子）と（２）絶縁体層（トンネル障壁層と呼ばれる）の場合（トンネル磁気抵抗素子）などがあり、次に具体的に述べる。いずれの場合も、基本的には磁化固定層、中間層及び磁化自由層の３層構造で磁気抵抗素子として機能すれば良い。
（１）非磁性金属層の場合、材料としては例えばＣｕ、Ａｇ、Ｃｒなどが使用できる。その厚さは、０.３ｎｍ以上１０ｎｍ以下程度である。特に、大きな磁気抵抗比を実現するＣｕ、Ａｇを用いた場合、その厚さは２ｎｍ以上１０ｎｍ以下である。
（２）絶縁体層（トンネル障壁層）の場合、材料としては、例えばＭｇ、Ａｌ、Ｓｉ、Ｃａ、Ｌｉ等の酸化物、窒化物、ハロゲン化物等の様々な誘電体を使用できる。特に、大きな磁気抵抗比と小さな面抵抗を両立するＭｇＯ（酸化マグネシウム）を使うことが好ましい。前記酸化物、窒化物を絶縁体層に用いる場合は、その酸化物、窒化物の中に酸素、窒素欠損が多少存在していてもかまわない。その厚さは、０.３ｎｍ以上２ｎｍ以下程度である。
本発明の特徴の一つは、この磁化自由層又は磁化固定層又はその両方に「磁化配列の自由度を持つ積層構造」を導入したことである。「磁化配列の自由度を持つ積層構造」は、隣接する２つの強磁性層が非磁性層を介して磁気的に結合しているものを指し、２つの強磁性層の磁化の向きが同じ（平行）又は逆（反平行）で安定状態を保っているものである。従来の磁気抵抗素子でも類似の構造である「積層フェリ構造」を磁化固定層に使うことがある（特許文献６参照）。その場合、磁化固定層を構成する２つの強磁性層の結合を出来るだけ強くし、素子の動作時に２つの層の磁化の向きを変化しないようにするものである。一方、本発明で導入する「磁化配列の自由度を持つ積層構造」は、２つの強磁性層の結合を適度に調節することで、積層構造に含まれる２つの強磁性層の相対的な磁化の向きが変化することを許す。２つの強磁性層の相対的な磁化の向きが変化することで、磁化自由層に与える残留磁界の大きさが変化するため、複数のマイナーループが生じる。
本発明では、「磁化配列の自由度を持つ積層構造」中の非磁性層の厚みを調整することで、２つの強磁性層の磁気結合を適度に調節し、積極的に複数のマイナーループを縮退させている。非磁性層の調整について、例えば、材料としてＲｕを用いた場合で説明すると、Ｒｕ層の厚さで磁気結合の強さを変えることができる。結合の強さは、Ｒｕの場合、０.４ｎｍ位から２ｎｍ位まで、正負に振動しながら減衰して行く。結合の強さの値が、正であれば強磁性結合（平行を好む結合）、負であれば反強磁性結合（反平行を好む結合）である。Ｒｕの厚さが２ｎｍを超えると、有効な結合が生じない。本実施の形態において、望ましい厚さは、Ｒｕの場合、０.８ｎｍ以上１.２ｎｍ以下程度であり、特に０.９ｎｍ近傍が望ましい。
「磁化配列の自由度を持つ積層構造」中の非磁性層を構成する材料としては、（１）Ｒｕ（ルテニウム）、レニウム、イリジウム、ロジウム、クロム、銀、銅などの非磁性金属若しくはそれらの金属元素を含む合金、又は（２）ＭｇＯ（酸化マグネシウム）、ＭｇＡｌＯx、ＦｅＯxなどの金属又は非金属酸化物などが挙げられる。
本発明の特徴の一つは、素子が縮退した複数のマイナーループを持つことである。各マイナーループは同一又はほぼ同一の抵抗値である高抵抗状態Ｒhighを持ち、かつ同一又はほぼ同一の抵抗値である低抵抗状態Ｒlowを持つ。各マイナーループは、（１）低抵抗状態Ｒlowから高抵抗状態Ｒhighへ反転するときの電流閾値若しくは磁界閾値並びに（２）高抵抗状態Ｒhighから低抵抗状態Ｒlowへ反転するときの電流閾値若しくは磁界閾値が、異なる。素子が微小になって電流で磁化反転が起こる場合、磁界−抵抗曲線でマイナーループが存在すれば、電流−抵抗曲線にも、電圧−抵抗曲線にもマイナーループが存在している。
磁化自由層及び磁化固定層のうちの少なくとも一方の構造として、「磁化配列の自由度を持つ積層構造」を導入し、人工的に磁化の向きを変えられる自由度を設け、それを多値メモリとして利用することは、本発明によって初めて出てきた概念である。
本実施の形態の磁気抵抗素子の各層は、各種スパッタ法、蒸着法、分子線エピタキシャル法などの薄膜形成装置を用いて作製することができる。
本発明においては、「磁化配列の自由度を持つ積層構造」を利用することが特徴であるので、磁気抵抗素子における磁化の向きは水平磁化（面内方向）でも垂直磁化（面直方向）でも良い。垂直磁化の場合、記録密度を高めることができるのでより望ましい。以下の実施形態においては垂直磁化型磁気抵抗素子で説明する。
（実施形態１）
本実施形態を図１乃至５を参照して以下説明する。図１は、実施形態１にかかる磁気メモリ素子の磁気抵抗素子の断面模式図である。図１−Ａに、磁気抵抗素子の層構造を示す。本実施形態の磁気抵抗素子は、上部電極層１１、磁性層１、非磁性層１７、磁性層２、中間層１３、磁性層、下部電極層１５の順に積層された層構造を有する。磁化自由層１２が磁性層１と非磁性層１７と磁性層２とから構成され、磁化固定層１４が磁性層から構成される。本磁気抵抗素子は、基本的に「磁化自由層１２／中間層１３（障壁層（トンネル障壁層））／磁化固定層１４」の基本３層を一対の電極層（上部電極層１１、下部電極層１５）で挟んだ構造を備えるトンネル磁気抵抗素子である。本実施形態では、磁化自由層１２が「磁性層１／非磁性層／磁性層２」の基本３層からなる「磁化配列の自由度を持つ積層構造」を持っていることが特徴である。
本素子において、磁気抵抗効果が主に発現するのは「磁化自由層の磁性層２／障壁層／磁化固定層の磁性層」の部分（以下、障壁層での磁気抵抗効果と記する）である。なお、磁化自由層内部の磁気抵抗効果（「磁性層１／非磁性層／磁性層２」での磁気抵抗効果）は、障壁層での磁気抵抗効果に比べて小さい。
次に、本実施形態の素子の磁化状態について述べる。以下、実施形態の説明において、磁気メモリ素子の磁化状態とは、磁化自由層あるいは磁化固定層、あるいはその両方に含まれる「磁化配列の自由度を持つ積層構造」での磁化の配列の組み合わせを指す。本実施形態の磁気メモリ素子は、磁化自由層の磁性層１と磁性層２の相対的な磁化の方向の差異によって、図１−Ｂ、Ｃ、Ｄ、Ｅに示すように、ゼロ磁界において４つの独立した磁化状態を持つ。この素子の構造を検討すると、状態Ｂ、Ｄでは障壁層を介して対峙する２つの磁性層（磁化自由層と磁化固定層）の磁化の向きが同一（平行）であるため、素子は低抵抗状態Ｒlowを示す。他方、状態Ｃ、Ｅでは、磁化の向きが反対（反平行）であるため、素子は高抵抗状態Ｒhighを示す。さらに、それぞれの抵抗状態（Ｒlow、Ｒhigh）において、その抵抗値にほとんど差がないため、２つの磁化状態が縮退している。即ち、本発明の多値型磁気メモリ素子は、４つの磁化状態を持つのにもかかわらず、２つの抵抗状態（Ｒlow、Ｒhigh）しか持たない。それに対して、従来技術の多値型磁気メモリ素子では、３つ以上の複数の磁化状態を持ち、それぞれの磁化状態に対応する３つ以上の抵抗状態（抵抗値）を持つ。
後述する実施例１に詳細に示すが、発明者らは、図１−Ａに示す構造を持つ垂直磁化型トンネル磁気抵抗素子を製作し、その電流注入磁化反転の特性を測定した。素子の構成は、基板／電極層／バッファ層／「ＣｏＰｔ多層膜・ＦｅＢ膜からなる磁化固定層」／ＭｇＯ障壁層／「ＦｅＢ膜・ＭｇＯ非磁性層・ＦｅＢ膜からなる磁化自由層」／電極層である。「ＦｅＢ膜・ＭｇＯ非磁性層・ＦｅＢ膜」が本実施形態の機能を提供する「磁化配列の自由度を持つ積層構造」である。素子の大きさは、概ね１００ナノメートル径、抵抗値は低抵抗状態でＲlow＝４２４Ω、高抵抗状態でＲhigh＝９００Ω、磁気抵抗比が１１２％であった。図２に、実施例の素子のゼロ磁界におけるスピン注入磁化反転の結果（電流−抵抗曲線）を示す。
ここで簡単に、磁気抵抗素子におけるスピン注入磁化反転について説明する。電子はスピンを持っている。十分に厚い磁性層から流れ出る電子は磁性層と同じ向きのスピンを持つ。反平行になっている磁気抵抗素子において、磁化固定層から磁化自由層に電子が流れる状況を想定すると、磁化固定層から流れ出る電子のスピン（角運動量）が磁化自由層に受け渡される。この時、電流をどんどん大きくすると、磁化自由層にどんどん角運動量が受け渡され、最後には磁化自由層が反転してしまう。これがスピン注入磁化反転の原理である。平行になっている磁気抵抗素子の場合は、磁化自由層から磁化固定層に電子を流すと、磁化固定層で電子のスピンが揃えられる反作用で磁化自由層の向きが反平行となる。従って、通常の磁気抵抗素子におけるスピン注入磁化反転では、同一の磁化自由層が反転するため、低抵抗状態から高抵抗状態へと、その逆方向にそれぞれ単一の反転電流値を持つ。
しかしながら、図２に示すように、本実施形態の素子は、電流−抵抗曲線のループにおいて、それぞれの方向で２つの反転電流値を持っている。このループは、０電流の低抵抗状態（４２４Ω）から、正方向に電流を増やすことで、二つの閾値０.９ｍＡと１.２ｍＡで高抵抗状態（９００Ω）へと至る。その後、電流を減らしていき、０電流を超えて、負方向に電流が増えていくと、二つの閾値−０.１１ｍＡと−０.３９ｍＡで低抵抗状態に戻る。これは、磁化自由層の有効な磁化が、それぞれの反転電流値の大きさに応じて２つあることになり、通常では理解できない現象である。更に詳しく調べると、それぞれの方向での反転電流は、図２の実線と点線で示した組み合わせであることがわかった。この結果は、本実施形態の素子において、磁気抵抗比には現れない複数の磁化状態が「磁化配列の自由度を持つ積層構造」の中に存在している（これにより磁化自由層の有効磁化が変わって見える）こと、即ち、少なくとも２つのマイナーループが縮退していることを示している。
本実施形態の磁気メモリ素子は、縮退している磁化自由層の磁化状態に応じて、異なる反転電流（又は反転磁界）値を持つという特性を持つ。本実施形態では、更にその反転電流（又は反転磁界）の差を利用し、縮退した磁化状態を判別することで、多値データの読み出しを可能とする。これにより、本実施形態は、磁気メモリ素子の大きさを変えることなく、従来技術とは全く異なる原理で、多値メモリ素子を実現できる。
次に判別する手法を述べる前に、本実施形態の素子の磁化状態について説明する。図２に示した電流−抵抗曲線は、２つのマイナーループ（実線と点線の２つのループ）が、電流方向（図のＸ軸方向）少しずれて重なっていると理解できる。図３に、電流−抵抗曲線の模式図、即ち重なったマイナーループの模式図を示す。ここで、図３の実線で示したマイナーループをループ１、破線で示したマイナーループをループ２と記す。また、ループ１の低抵抗状態Ｒlowから高抵抗状態Ｒhighへの反転電流値をＩ1、ＲhighからＲlowへの反転電流値をＩ2、ループ２のＲlowからＲhighへの反転電流値をＩ3、ＲhighからＲlowへの反転電流値をＩ4と記す。図２において、ゼロ電流近傍で２つのループの抵抗値にほとんど差異は見られないが、図３では説明のため、ループ１（実線）をＹ軸上方に少しずらして記載している。
ループ１では、磁化自由層の磁性層１の磁化が上向きとなり、磁性層２（中間層を介して磁化固定層と対峙）の磁化の向きにより抵抗値が変化（状態Ｂ→状態Ｃに遷移）する。ループ２では、磁化自由層の磁性層１の磁化が下向きとなり、磁性層２の磁化の向きにより抵抗値が変化（状態Ｄ→Ｅに遷移）する。磁性層２の向きと磁化固定層の向きが、平行のとき素子は低抵抗状態Ｒlowを示し、反平行のとき、素子は高抵抗状態Ｒhighを示す。磁性層１の向きにより、磁性層２に影響する漏れ磁界の強さが変化するため、２つのループの反転電流（又は反転磁界）に差が現れる。
＜実施形態１の素子において多値メモリを読み出す方法＞
実施形態１の素子は、ゼロ磁界かつゼロ電流値において、高抵抗状態Ｒhighで状態Ｃ、Ｅが、低抵抗状態Ｒlowで状態Ｂ、Ｄが縮退している。図４により、本素子においてそれぞれの状態を判別する手順を説明する。
（１）最初に第１動作として、素子に読み出し電流値ＩR1の電流を印加し抵抗値を測定し、抵抗状態１を得る。ＩR1は不等式：Ｉ2＞ＩR1＞Ｉ3を満足する値である。ＩR1は、ゼロでは測定できないのでゼロあってはならないが、ゼロに近いことが省エネルギーの観点で望ましい。
（２Ａ）抵抗状態１がＲlowであったならば、第２動作として、不等式：Ｉ1＞ＩR2＞Ｉ3を満足する電流値ＩR2の電流パルスを印加し、その後、読み出し電流値ＩR1の電流を印加し抵抗値を測定し、抵抗状態２を得る。
図４より、素子の磁化状態がループ１であれば素子の磁化は向きが反転しないが、ループ２であれば素子の磁化は向きが反転することがわかる。即ち、「第１動作で測定された抵抗状態１→第２動作での測定された抵抗状態２」の組が、「Ｒlow→Ｒlow」であれば状態Ｂ、「Ｒlow→Ｒhigh」であれば、素子の初期状態は状態Ｄであると判別できる。付け加えると、磁化反転を伴う後者の場合「Ｒlow→Ｒhigh」となる際に、素子の状態は状態Ｃとなり、初期状態は破壊されている。
（２Ｂ）抵抗状態１がＲhighの場合は、図４には記載していないが、第２動作として、逆方向に不等式：Ｉ2＞ＩR3＞Ｉ4を満足する電流値ＩR3の電流パルスを印加し、その後、読み出し電流値ＩR1の電流を印加し抵抗値を測定し、抵抗状態２を得る。「第１動作で測定された抵抗状態１→第２動作での測定された抵抗状態２」の組が、「Ｒhigh→Ｒlow」であれば状態Ｃ、「Ｒhigh→Ｒhigh」であれば状態Ｅであると判別できる。このようにして、縮退した２つの状態を判別することができ、読み出しができる。
２つの抵抗状態の組と、磁化状態（データ表現）との関係を次の表１にまとめる。
Figure 2015088669
本実施形態の素子は、高抵抗状態Ｒhighと低抵抗状態Ｒlow状態のそれぞれについて２つの状態が縮退しているので、上述した読み出し方法により、１素子当たり４つの異なる磁化状態（状態Ｂ〜Ｅ）を判別することが可能である。つまり、本実施形態の素子は、４値のデータ（０〜３）を記録可能なメモリ素子と言える。
本実施形態では、４値のデータを読み出すために、最大２回の動作（工程）を必要とし、一見遅いように思える。しかしながら、磁気抵抗素子の動作は、読み込み・書き込みともに数十ナノ秒であり、ストレージメモリのアクセス速度としては極めて速いので、この複数回の工程は欠点とはならない。少なくとも、大容量ストレージとしての用途では、本実施形態の素子は極めて有用である。従来のＮＡＮＤフラッシュメモリの速度は、読み出しは数十ナノ秒であるが、書き込みは１ミリ秒程度であり、本実施形態の磁気メモリ素子が優れていることが分かる。
前述したように、本発明における読み出し方法は、いわゆる「破壊読み出し」であり、データが破壊（消去）されるので、望む場合には、その後、同じデータを書き込む必要がある。次にその書き込む方法を説明する。
＜実施形態１の素子において多値メモリを書き込む方法＞
図５により、本実施形態のメモリ素子に４値のデータ（０〜３）を書き込むことが可能であることを説明する。本素子に、第１動作として、不等式：ＩW＞Ｉ1を満足する書き込み電流値ＩWの電流パルスを印加すると、磁化自由層の磁性層１の磁化が上向きになり（ループ１のみが許される磁化配列となるため）、状態Ｃが実現する。この後、第２動作として、反対方向に不等式：Ｉ2＞ＩW＞Ｉ4を満足する書き込み電流値ＩWの電流パルスを印加すると、磁化自由層の磁性層２が反転し状態Ｂが実現する。
図５には記載していないが、同様に、第１動作として、不等式：Ｉ4＞ＩWを満足する書き込み電流値ＩWの電流パルスを印加すると、磁化自由層の磁性層１の磁化が下向きとなり（ループ２のみが許される磁化配列となるため）、状態Ｄが実現する。この後、第２動作として、反対方向に不等式：Ｉ1＞ＩW＞Ｉ3を満足する書き込み電流値ＩWの電流パルスを印加すると、磁化自由層の磁性層２が反転し状態Ｅが実現する。
電流値と状態の関係を次の表２にまとめる。
Figure 2015088669
表２に示したように、１つ又は２つの電流パルス（又は連続した電流）を印加することにより、４つの独立したて状態（状態Ｂ〜Ｅ）を実現する（書き込む）ことができる。即ち、本実施形態の磁気メモリ素子に４値のデータ（０〜３）を書き込み（記録）することができる。
（実施例１）
図１−Ａに示す構造を持つ垂直磁化型トンネル磁気抵抗素子を製作した。熱酸化シリコン基板上にトンネル磁気抵抗素子用の多層膜を、スパッタ法を用いて製膜した。
多層膜の構成は、
熱酸化シリコン基板／
下部電極層（Ｃｕなどの金属で１００ｎｍ程度）／
バッファ層（Ｔａなどの金属で１０ｎｍ程度）／
磁化固定層（ＣｏＰｔ積層膜２.４ｎｍ／Ｒｕ ０.９ｎｍ／ＣｏＰｔ積層膜１.３ｎｍ／ＦｅＢ １.０ｎｍ）／
障壁層（ＭｇＯ １ｎｍ）／
磁化自由層（ＦｅＢ １ｎｍ／ＭｇＯ １ｎｍ／ＦｅＢ ２ｎｍ）／
上部電極層（Ｔａ ５ｎｍ／Ｒｕ ７ｎｍ）
である。
その後、フォトリソグラフィーや電子線リソグラフィーによる微細加工を行い、直径９０ｎｍ〜１００ｎｍの円柱状に加工し、微小トンネル磁気抵抗素子を得た。本素子の１つ又は複数をメモリ単位として本実施例の多値記録型磁気メモリ素子とする。本素子の抵抗を測るために０.１ｍＡのバイアス電流（＝読み出し電流値）を与えた。素子の抵抗は、低抵抗状態（Ｒlow）で４２４Ω、高抵抗状態（Ｒhigh）で９００Ω、磁気抵抗比が１１２％であった。また、本素子の電流−抵抗曲線を測定すると、図３で示した電流値に対応する値は、Ｉ1＝１.２３ｍＡ、Ｉ2＝−０.１１ｍＡ、Ｉ3＝０.８８ｍＡ、Ｉ4＝−０.３９ｍＡであった。
次に本素子に４つのデータ（０〜３）の書き込みを行った。方法は上記＜実施形態１の素子において多値メモリを書き込む方法＞に記した通りである。但し、具体的な電流パルスの電流値ＩWは次の表３に示す。パルス幅は２００ナノ秒である。
Figure 2015088669
次に本素子からデータを読み出した。方法は上記＜実施形態１の素子において多値メモリを読み出す方法＞に記した通りである。但し、具体的な読み出し電流値ＩR1は０.１０ｍＡであり、電流パルスＩR2は１.０５ｍＡであり、電流パルスＩR3は−０.２５ｍＡであり、その時のパルス幅は２００ナノ秒である。測定された抵抗状態１と抵抗状態２を次の表４に示す。
Figure 2015088669
（実施形態２）
本実施形態を図６乃至１０を参照して以下説明する。図６は、本実施形態にかかる磁気メモリ素子の磁気抵抗素子の断面模式図である。図６−Ａに、磁気抵抗素子の層構造を示す。本実施形態の磁気抵抗素子は、上部電極層１１、磁性層（磁化自由層１２）、中間層１３、磁性層３、非磁性層２７、磁性層４、下部電極層１５の順に積層された層構造を有する。磁化自由層１２が磁性層から構成され、磁化固定層１４が磁性層３と非磁性層２７と磁性層４とから構成される。本実施形態の素子は、実施形態１（図１）の素子と異なり、磁気固定層に「磁化配列の自由度を持つ積層構造」を持ち、ゼロ磁界かつゼロ電流値において磁性層３と磁性層４の磁化の向きが反平行又は平行になることを特徴とする。中間層１３が障壁層（トンネル障壁層）であるトンネル磁気抵抗素子の例である。
本実施形態の素子は、磁化固定層の「磁化配列の自由度を持つ積層構造」に磁化配列の自由度を持ち、そのため電流−抵抗曲線のマイナーループが縮退している。その磁化配列の組み合わせを図６−Ｂ，Ｃ，Ｄ，Ｅに示す。状態Ｂと状態Ｅで、素子は同一の（又はほとんど区別できない）抵抗値を示し、同じく状態Ｃと状態Ｄで、素子は同一の（又はほとんど区別できない）抵抗値を示す。障壁層を挟む２つの磁性層の磁化配列（平行又は反平行）から、状態Ｂ、Ｅが高抵抗状態Ｒhigh、状態Ｃ、Ｄが低抵抗状態Ｒlowを示す。
また、本素子に、十分大きな磁界又は電流を与えると、図６−Ｆ、Ｇに示すように、すべての磁性層の向きが揃う。当然に障壁層を挟む２つの磁性層の磁化配列は平行になるので、素子は低抵抗状態Ｒlowを示す。
後述する実施例２に詳細に示すが、発明者らは、図６−Ａに示す構造を持つ垂直磁化型トンネル磁気抵抗素子を製作し、その磁化反転の特性（外部磁界による抵抗変化）を測定した。素子の構成は、基板／電極層／バッファ層／「ＣｏＰｔ多層膜・Ｒｕ・ＣｏＰｔ多層膜・ＦｅＢ膜からなる磁化固定層」／ＭｇＯ障壁層／「ＦｅＢ膜からなる磁化自由層」／電極層である。実施例２では「ＣｏＰｔ多層膜・Ｒｕ・ＣｏＰｔ多層膜・ＦｅＢ膜からなる磁化固定層」が本実施形態の機能を提供する「磁化配列の自由度を持つ積層構造」である。素子の大きさは概ね１００ナノメートル径、抵抗値は低抵抗状態Ｒlowで２０４Ω、高抵抗状態Ｒhighで３７９Ω、磁気抵抗比が８６％であった。
図７に、実施例の素子の磁気抵抗曲線（磁界−抵抗曲線）を示す。明瞭に２つのマイナーループが縮退していることがわかる。
＜実施形態２の素子のマイナーループ＞
図８により、本実施形態の素子の磁化状態について説明する。本実施形態では、実施形態１とは異なり、磁界を変えることによりマイナーループを操作する例を示す。ここで、実線で示したループをループ１、破線で示したループをループ２と記す。それぞれのループは４つの反転磁界値を示すが、反転磁界の絶対値の小さなほうがマイナーループの反転閾値であり、絶対値の大きなほうが磁化固定層に含まれる「磁化配列の自由度を持つ積層構造」の磁化配列が変化する磁界である。
ここで、ループ１のマイナーループでのＲlowからＲhighへの反転磁界値をＨ1、ＲhighからＲlowへの反転磁界値をＨ2、と記す。同じく、ループ２のマイナーループでのＲlowからＲhighへの反転磁界値をＨ3、ＲhighからＲlowへの反転磁界値をＨ4と記す。図７に示したように、ゼロ磁界近傍で２つのループの抵抗値にほとんど差異はないが、図８では説明のため、ループ１をＹ軸上方に少しずらして記載している。
ループ１では、磁化固定層の磁性層３と磁性層４が磁化の向きを突き合わせる反平行配置（図では両者の矢印の頭が向き合う配置）を取る。このとき、障壁層を挟んで対峙する磁性層３と磁化自由層の磁化の向きの相違（平行又は反平行）により、素子の抵抗値が変化（状態ＤとＥ間を双方向に遷移）する。
ループ２では、磁化固定層の磁性層３と磁性層４が磁化の向きをそらせる反平行配置（図では両者の矢印の尻が向き合う配置）を取る。このとき、障壁層を挟んで対峙する磁性層３と磁化自由層の磁化の向きの相違（平行又は反平行）により、素子の抵抗値が変化（状態ＢとＣ間を双方向に遷移）する。
Ｈ5、Ｈ6は、それぞれ状態Ｆ、状態Ｇへ転移するための閾値磁界である。不等式：Ｈ＞Ｈ5を満足する磁界Ｈを素子に印加すると、磁化の向きがすべて上向きに揃い、状態Ｆとなる。その後、磁界を０に戻すと、磁化固定層の磁性層３が反転し状態Ｅとなる。反対に不等式：Ｈ6＞Ｈを満足する磁界Ｈを素子に印加すると、磁化の向きがすべて下向きに揃い、状態Ｇとなる。その後、磁界を０に戻すと、状態Ｂとなる。
＜実施形態２の素子において多値メモリを読み出す方法＞
実施形態２の素子は、ゼロ磁界かつゼロ電流値において、高抵抗状態Ｒhigh状態で状態Ｂ、Ｅが、低抵抗状態Ｒlow状態で状態Ｃ、Ｄが縮退している。図９により、本素子においてそれぞれの状態を判別する（読み出す）手順を説明する。以下の手順においては、抵抗値を読むための０でないバイアス電流（又は電流パルス）を与えているものとする。また、バイアス電流は、この磁気抵抗素子において、スピン注入磁化反転が起きない程度に小さいことが望ましい。また、バイアス電流は、ゼロでは測定できないのでゼロあってはならないが、ゼロに近いことが省エネルギーの観点で望ましい。
（１）最初に第１動作として、ゼロ磁界において抵抗値を測定し、抵抗状態１を得る。
（２Ａ）抵抗状態１がＲhighであったならば、第２動作として、不等式：Ｈ1＞ＨR1＞Ｈ4を満足する磁界値ＨR1の磁界を印加した後、抵抗値を測定し、抵抗状態２を得る。図９より、素子の磁化状態がループ１であれば素子は反転しないが、ループ２であれば素子は反転することがわかる。即ち、「抵抗状態１→抵抗状態２Ａ」の組が「Ｒhigh→Ｒhigh」であれば、素子は状態Ｅ、「Ｒhigh→Ｒlow」であれば、素子の初期状態は状態Ｂであると判別できる。付け加えると、磁化反転を伴う後者の場合「Ｒhigh→Ｒlow」となる事で、素子の状態は状態Ｃとなり、初期状態は破壊されている。
（２Ｂ）抵抗状態１がＲlowであったならば、図９には記載していないが、同様にして、第２動作として、不等式：Ｈ5＞ＨR2＞Ｈ1を満足する磁界値ＨR2の磁界を印加した後、抵抗値を測定し、抵抗状態２を得る。「抵抗状態１→抵抗状態２」の組が
「Ｒlow→Ｒlow」であれば、素子は状態Ｃ、「Ｒlow→Ｒhigh」であれば、素子は状態Ｄであると判別できる。
実施形態２の素子では、負方向の磁界を用いても、縮退した２つの状態を判別することができる。例えば、抵抗状態１がＲhighの場合、第２動作として、Ｈ2＞ＨR3＞Ｈ3を満足する磁界値ＨR3の磁界を印加した後、抵抗値を測定し、抵抗状態２Ｂを得る。この抵抗状態２Ｂが、（１）Ｒlowであれば、素子は状態Ｂであると判別でき、（２）Ｒhighであれば、素子は状態Ｅと判別することができる。
以上の読み出し方法により、素子の４つの独立した状態（状態Ｂ〜Ｅ）を判別（読み出し）することができる。換言すれば、素子の４値のデータ（０〜３）を読み出すことができると言える。
抵抗状態と磁化状態の関係を次の表５にまとめる。
Figure 2015088669
＜実施形態２の素子において多値メモリを書き込む方法＞
図１０により、実施形態２の素子に４値のデータ（０〜３）を書き込むことが可能であることを、説明する。
初めに不等式：Ｈ＞Ｈ5を満足する磁界Ｈを素子に印加すると、磁化の向きがすべて上向きに揃い、状態Ｆが生じる。そして、磁界を０に戻すと、磁化固定層の磁性層３が反転し状態Ｅが生じる。（即ち、第１動作として、不等式：ＨW＞Ｈ5を満足する磁界値ＨWの磁界を印加すると、状態Ｅが生じる。）
状態Ｅを実現した後、第２動作としてＨ2＞ＨW＞Ｈ6となる磁界を与えると、磁化自由層の磁性層が反転し状態Ｄに遷移する。
逆に、図１０には記載していないが、不等式：Ｈ6＞Ｈを満足する磁界Ｈを素子に印加すると、磁化固定層と磁化自由層のすべての磁性層が下向きに揃い、状態Ｇが生じる。その後、磁界をゼロにすると状態Ｂが生じる。（即ち、第１動作として、不等式：Ｈ6＞ＨWを満足する磁界値ＨWの磁界を印加すると、状態Ｂが生じる。）
状態Ｂが実現した後、第２動作としてＨ5＞ＨW＞Ｈ4となる磁界を与えると、磁化自由層の磁性層が反転し、状態Ｃに転移する。
電流値と状態の関係を次の表６にまとめる。
Figure 2015088669
このように、１つ又は２つの連続した磁界（又は磁界パルス）を与えることで、４つの独立した状態（状態Ｂ〜Ｅ）を実現する（書き込む）ことができる。換言すれば、素子に４値のデータ（０〜３）を書き込むことができると言える。
（実施例２）
図６−Ａに示す構造を持つ垂直磁化型トンネル磁気抵抗素子を作製した。熱酸化シリコン基板上にトンネル磁気抵抗素子用の多層膜を、スパッタ法を用いて製膜した。
多層膜の構成は、
熱酸化シリコン基板／
下部電極層（Ｃｕなどの金属で１００ｎｍ程度）／
バッファ層（Ｔａなどの金属で１０ｎｍ程度）／
磁化固定層（ＣｏＰｔ積層膜２.４ｎｍ／Ｒｕ ０.９ｎｍ／ＣｏＰｔ積層膜１.３ｎｍ／ＦｅＢ １.０ｎｍ）／
障壁層（ＭｇＯ １ｎｍ）／
磁化自由層（ＦｅＢ １ｎｍ）／
キャップ層（ＭｇＯ １ｎｍ）／
上部電極層（Ｔａ ５ｎｍ／ Ｒｕ ７ｎｍ）
である。
その後、フォトリソグラフィーや電子線リソグラフィーによる微細加工を行い、直径９０ｎｍ〜１００ｎｍの円柱状に加工し、微小トンネル磁気抵抗素子を得た。本素子の１つ又は複数をメモリ単位として本実施例の多値記録型磁気メモリ素子とする。本素子の抵抗値を測るために１μＡ（＝読み出し電流値）のバイアス電流を与えた。素子の抵抗値は、低抵抗状態Ｒlowが２０４Ω、高抵抗状態Ｒhighが３７９Ω、磁気抵抗比が８６％であった。また、この素子の磁界‐抵抗曲線（図７に提示）を測定すると、図８で示した磁界値に対応する値は、Ｈ1＝６９０Ｏｅ、Ｈ2＝−２８０Ｏｅ、Ｈ3＝−８００Ｏｅ、Ｈ4＝２８５Ｏｅ、Ｈ5＝３２６０Ｏｅ、Ｈ6＝−３３００Ｏｅであった。
次に本素子に４つのデータ（０〜３）の書き込みを行った。方法は上記＜実施形態２の素子において多値メモリを書き込む方法＞に記した通りである。但し、具体的な磁界値ＨWは次の表７に示す。
Figure 2015088669
次に本素子からデータを読み出した。方法は上記＜実施形態２の素子において多値メモリを読み出す方法＞に記した通りである。但し、第１動作としての磁界値ＨR1は５００Ｏｅであり、第２動作としての磁界値ＨR2は１０００Ｏｅである。測定された抵抗状態１と抵抗状態２を次の表８に示す。
Figure 2015088669
（実施形態３）
本実施形態は、実施形態１と実施形態２を組み合わせる構成である。本実施形態を図１１乃至１４を参照して以下説明する。図１１は、本実施形態にかかる磁気メモリ素子の磁気抵抗素子の断面模式図である。図１１−Ａに、磁気抵抗素子の層構造を示す。本実施形態の磁気抵抗素子は、上部電極層１１、磁性層１、非磁性層３７、磁性層２、中間層１３、磁性層３、非磁性層４７、磁性層４、下部電極層１５の順に積層された層構造を有する。磁化自由層１２が磁性層１と非磁性層３７と磁性層２とから構成され、磁化固定層１４が磁性層３と非磁性層４７と磁性層４とから構成される。中間層１３は、例えば（障壁層（トンネル障壁層））であり、本磁気抵抗素子は、「磁化自由層１２／中間層１３（障壁層（トンネル障壁層））／磁化固定層１４」の３層を一対の電極層（上部電極層１１、下部電極層１５）で挟んだ構造を備えるトンネル磁気抵抗素子である。本実施形態の素子は、実施形態1及び２に比べ、磁化自由層と磁化固定層の両方に、「磁化配列の自由度を持つ積層構造」を備え、少なくともどちらか一方の「磁化配列の自由度を持つ積層構造」がゼロ磁界において反強磁性配置を持つことを特徴とする。
本素子は、磁化固定層の「磁化配列の自由度を持つ積層構造」と磁化自由層の「磁化配列の自由度を持つ積層構造」の両方に、磁化配列の自由度を持ち、電流−抵抗曲線のマイナーループが、ゼロ磁界かつゼロ電流において、４重に縮退している。その磁化配列の組み合わせを図１１−Ｂ，Ｃ，Ｄ，Ｅ，Ｆ，Ｇ，Ｈ，Ｉに示す。状態Ｂ，Ｄ，Ｇ，Ｉでは、障壁層を介して対峙する磁性層２と磁性層３の磁化の向きが反平行であり、そのため素子は高抵抗状態Ｒhighを示す。そして、それらの状態での抵抗値は同一又はほぼ同一（ほとんど区別できない）である。他方、状態Ｃ，Ｅ，Ｆ，Ｈでは、磁性層２と磁性層３の磁化の向きが平行であり、そのため素子は低抵抗状態Ｒlowを示す。また、本磁気メモリ素子に、十分大きな磁界または電流を与えると、図１１−Ｊ，Ｋに示すように、すべての磁性層の向きが揃い、当然に磁性層２と磁性層３の磁化の向きが平行であり、そのため素子は低抵抗状態Ｒlowを示す。
図１２により、実施形態３の素子の磁化状態について説明する。図１２に示すように、本素子は縮退した４つのマイナーループを持つ。ここで、実線で示したループをループ１、一点鎖線で示したループをループ２、破線で示したループをループ３、二点鎖線で示したループをループ４と記す。また、ループ１のＲlowからＲhighへの反転電流値をＩ1、ＲhighからＲlowへの反転電流値をＩ2、ループ２のＲlowからＲhighへの反転電流値をＩ3、ＲhighからＲlowへの反転電流値をＩ4、ループ３のＲlowからＲhighへの反転電流値をＩ5、ＲhighからＲlowへの反転電流値をＩ6、ループ４のＲlowからＲhighへの反転電流値をＩ7、ＲhighからＲlowへの反転電流値をＩ8、と記す。ゼロ電流近傍で４つのループの抵抗値にほとんど差異はないが、図１２では説明のため、それぞれのループをＹ軸上方に少しずつずらして記載している。
ループ１では、磁化自由層の磁性層１の磁化が上向きになり、磁化固定層の磁性層３の磁化の向きと磁性層４の磁化の向きが突き合わせる配置（図１１では両者の矢印の頭が向き合う）を取り、それらの向きが反平行（状態Ｄ、高抵抗状態Ｒhigh）か、平行（状態Ｅ、低抵抗状態Ｒlow）か、で抵抗値が変わる。他のループでも、同様な機構で抵抗値が変化する。
Ｉ9、Ｉ10は、それぞれ、状態Ｊ、状態Ｋへ転移するための閾値電流である。不等式：Ｉ＞Ｉ9を満足する電流値Ｉの電流を素子に印加すると、磁化の向きがすべて上向きに揃う（状態Ｊ）。その後、電流をゼロに戻すと、磁化固定層の中の磁性層３と４の磁化の向きが向き合う配置（図１２では矢印の頭が向き合う配置）になり、状態Ｂが生じる。反対に、Ｉ10＞Ｉを満足する電流値Ｉの電流を素子に印加すると、磁化の向きがすべて下向きに揃う（状態Ｋ）。その後、電流をゼロに戻すと、状態Ｉが生じる。
＜実施形態３の素子において多値メモリを読み出す方法＞
実施形態の素子は、ゼロ磁界かつゼロ電流値において、高抵抗状態（Ｒhigh）で状態Ｂ，Ｄ，Ｇ，Ｉが、低抵抗状態（Ｒlow）で状態Ｃ，Ｅ，Ｆ，Ｈが縮退している。図１３により、本素子においてこれら８個の状態を判別する手順を説明する。
（１）最初に、第１動作として、素子に読み出し電流値ＩR1の電流パルスを印加し抵抗値を測定し、抵抗状態１を得る。ＩR1は、不等式：Ｉ6＞ＩR1＞Ｉ4を満足する値である。ＩR1は、ゼロでは測定できないのでゼロあってはならないが、ゼロに近いことが省エネルギーの観点で望ましい。
（２）抵抗状態１がＲhighであったならば、第２動作として、不等式：Ｉ9＞ＩR2＞Ｉ8を満足する電流値ＩR2の電流パルスを印加した後、読み出し電流値ＩR1の電流を印加し抵抗値を測定し、抵抗状態２を得る。図１３より、抵抗状態２がＲhighであれば、素子の磁化状態はループ１又はループ２、抵抗状態２がＲlowであれば、ループ３又はループ４であると判別できる。
（３）抵抗状態１がＲhighで抵抗状態２がＲhighであったならば、第３動作として、不等式：Ｉ4＞ＩR3＞Ｉ2を満足する電流値ＩR3の電流パルスを印加した後、読み出し電流値ＩR1の電流を印加し抵抗値を測定し、抵抗状態３を得る。抵抗状態３がＲhighであれば素子は状態Ｄ、抵抗状態３がＲlowであれば素子は状態Ｂと判別できる。
（４）抵抗状態１がＲhighで抵抗状態２がＲlowであったならば、第３動作として、不等式：Ｉ7＞ＩR3＞Ｉ5を満足する電流値ＩR3の電流パルスを印加した後、読み出し電流値ＩR1の電流を印加し抵抗値を測定し、抵抗状態３を得る。抵抗状態３がＲhighであれば素子は状態Ｇ、抵抗状態３がＲlowであれば素子は状態Ｉと判別できる。
（５）図１２には記載していないが、同様の手順によって、３つの抵抗状態（抵抗状態１、抵抗状態２、抵抗状態３）から、状態Ｃ，Ｅ，Ｆ，Ｈを判別することが可能である。
抵抗状態と状態の関係を次の表９にまとめる。
Figure 2015088669
以上の読み出し方法により、素子の８つの独立した状態（状態Ｂ〜Ｉ）を判別（読み出し）することができる。換言すれば、素子の８値のデータ（０〜７）を読み出すことができると言える。
＜実施形態３の素子において多値メモリを書き込む方法＞
図１４により、実施形態３の素子に８値のデータ（０〜７）を書き込むことが可能であることを説明する。本素子に不等式：Ｉ＞Ｉ9を満足する電流を印加すると、磁化固定層と磁化自由層のすべての磁性層が上向きとなり、状態Ｊが生じる。その後、電流を０にすると状態Ｂが生じる。
そこで、第１動作として、素子に不等式：ＩW＞Ｉ9を満足する電流値ＩWの電流パルスを印加する。これにより状態Ｂが生じる。状態Ｂを実現した後、第２動作として、素子に不等式：Ｉ4＞ＩW＞Ｉ2を（又はＩ2＞ＩW＞Ｉ7）を満足する電流値ＩWの電流パルスを印加する。これにより状態Ｃ（又は状態Ｅ）が生じる。状態Ｅを実現した後、第３動作として、不等式：Ｉ3＞ＩW＞Ｉ1を満足する電流値ＩWの電流パルスを印加する。これにより状態Ｄが生じる。こうして、第１動作から第３動作により、４つの状態Ｂ，Ｃ，Ｄ，Ｅを実現すること（データの書き込み）ができる。
他方、図１４には示していないが、本素子に不等式：Ｉ10＞Ｉを満足する電流を印加すると、磁化固定層と磁化自由層のすべての磁性層が下向きとなり、状態Ｋが生じる。その後、電流を０にすると状態Ｉが生じる。そこで、今度は第１動作として、素子に不等式：Ｉ10＞ＩWを満足する電流値ＩWの電流パルスを印加する。これにより状態Ｉが生じる。状態Ｉを実現した後、第２動作として、素子に不等式：Ｉ8＞ＩW＞Ｉ6（又はＩ1＞ＩW＞Ｉ8）を満足する電流値ＩWの電流パルスを印加する。これにより状態Ｈ（又は状態Ｆ）が生じる。状態Ｈを実現した後、第３動作として、素子に不等式：Ｉ7＞ＩW＞Ｉ5を満足する電流値ＩWの電流パルスを印加する。これにより状態Ｇが生じる。こうして、第１動作から第３動作により、４つの状態Ｉ，Ｈ，Ｆ，Ｇを実現すること（データの書き込み）ができる。
電流値と状態の関係を次の表１０にまとめる。
Figure 2015088669
こうして、第１〜第３動作により、素子に８個の独立した状態（Ｂ〜Ｉ）を実現する（書き込む）ことができる。換言すれば、素子に８値のデータ（０〜７）を書き込むことができると言える。
上記実施形態等で示した例は、発明を理解しやすくするために記載したものであり、この形態に限定されるものではない。
本発明によれば、磁気メモリ素子の大きさを変えることなく、かつ単一の閾値で判別できる２つの抵抗状態（高抵抗状態と低抵抗状態）のみで、磁気メモリ素子の容量を２倍以上にすることができ、結果として、大容量の不揮発メモリを提供することが可能となり、産業上有用である。
１、２、３、４ 磁性層
１１ 上部電極層
１２ 磁化自由層
１３ 中間層
１４ 磁化固定層
１５ 下部電極層
１７、２７、３７、４７ 非磁性層

Claims (6)

  1. 磁化固定層、中間層及び磁化自由層を備える磁気抵抗素子をメモリ単位とする多値型磁気メモリ素子であって、
    前記磁化自由層及び前記磁化固定層のうちの少なくとも一方が、磁化配列の自由度を持つ積層構造を有し、
    前記磁気抵抗素子は、磁界−抵抗曲線の縮退した複数のマイナーループを有し、２つの抵抗状態を有することを特徴とする多値型磁気メモリ素子。
  2. 前記磁化配列の自由度を持つ積層構造が、第１の強磁性層、非磁性層及び第２の強磁性層を少なくとも有し、前記第１及び第２の強磁性層が磁気的に結合して、前記第１及び第２の強磁性層の磁化の向きが平行又は反平行で安定状態を保っていることを特徴とする請求項１記載の多値型磁気メモリ素子。
  3. 磁化固定層、中間層及び磁化自由層を備える磁気抵抗素子をメモリ単位とする多値型磁気メモリ素子であって、
    前記磁気抵抗素子が、単一の閾値で判別できる、低抵抗状態と高抵抗状態を有し、
    前記磁気抵抗素子は、所定の電流、磁界及び電圧のうちの少なくとも一つ以上を印加する前の第１の抵抗状態と印加した後の第２の抵抗状態が、前記低抵抗状態と前記高抵抗状態の４通りの組み合わせであることを特徴とする多値型磁気メモリ素子。
  4. 磁化固定層、中間層及び磁化自由層を備える磁気抵抗素子をメモリ単位とする多値型磁気メモリ素子を有する磁気メモリ装置であって、
    前記磁気抵抗素子が、単一の閾値で判別できる、低抵抗状態と高抵抗状態を有し、
    前記磁気抵抗素子は、所定の電流、磁界及び電圧のうちの少なくとも一つ以上を印加する前の第１の抵抗状態と印加した後の第２の抵抗状態が、前記低抵抗状態と前記高抵抗状態の４通りの組み合わせであり、
    前記磁気抵抗素子の、前記第１の抵抗状態と、前記第２の抵抗状態を保持し、第１の抵抗状態と第２の抵抗状態との組み合わせから４値の情報を得る回路と、
    前記磁気抵抗素子に、電流、磁界及び電圧のうちの少なくとも一つ以上を印加する回路を備える、
    ことを特徴とする磁気メモリ装置。
  5. 磁化固定層、中間層及び磁化自由層を備える磁気抵抗素子をメモリ単位とする多値型磁気メモリ素子であって、
    前記磁気抵抗素子が、単一の閾値で判別できる、低抵抗状態と高抵抗状態を有し、
    前記磁気抵抗素子は、第１の所定の電流、磁界及び電圧のうちの少なくとも一つ以上を印加する前の第１の抵抗状態と印加した後の第２の抵抗状態と、第２の所定の電流、磁界及び電圧のうちの少なくとも一つ以上を印加した後の第３の抵抗状態が、前記低抵抗状態と前記高抵抗状態の８通りの組み合わせである、
    ことを特徴とする多値型磁気メモリ素子。
  6. 磁化固定層、中間層及び磁化自由層を備える磁気抵抗素子をメモリ単位とする多値型磁気メモリ素子を有する磁気メモリ装置であって、
    前記磁気抵抗素子が、単一の閾値で判別できる、低抵抗状態と高抵抗状態を有し、
    前記磁気抵抗素子は、第１の所定の電流、磁界及び電圧のうちの少なくとも一つ以上を印加する前の第１の抵抗状態と印加した後の第２の抵抗状態と、第２の所定の電流、磁界及び電圧のうちの少なくとも一つ以上を印加した後の第３の抵抗状態が、前記低抵抗状態と前記高抵抗状態の８通りの組み合わせであり、
    前記磁気抵抗素子の、前記第１の抵抗状態と、前記第２の抵抗状態と前記第３の抵抗状態を保持し、前記第１、第２及び第３の抵抗状態の組み合わせから８値の情報を得る回路と、
    前記磁気抵抗素子に、電流、磁界及び電圧のうちの少なくとも一つ以上を印加する回路を備える、
    ことを特徴とする磁気メモリ装置。
JP2013227270A 2013-10-31 2013-10-31 多値型磁気メモリ素子及び磁気メモリ装置 Pending JP2015088669A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013227270A JP2015088669A (ja) 2013-10-31 2013-10-31 多値型磁気メモリ素子及び磁気メモリ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013227270A JP2015088669A (ja) 2013-10-31 2013-10-31 多値型磁気メモリ素子及び磁気メモリ装置

Publications (1)

Publication Number Publication Date
JP2015088669A true JP2015088669A (ja) 2015-05-07

Family

ID=53051130

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013227270A Pending JP2015088669A (ja) 2013-10-31 2013-10-31 多値型磁気メモリ素子及び磁気メモリ装置

Country Status (1)

Country Link
JP (1) JP2015088669A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6256965B1 (ja) * 2017-03-29 2018-01-10 国立大学法人東北大学 記憶素子及び記憶素子の駆動方法
US10453523B2 (en) 2016-04-21 2019-10-22 Tdk Corporation Magnetic wall utilization-analog memory element and magnetic wall utilization analog memory
US10482987B2 (en) 2016-04-21 2019-11-19 Tdk Corporation Magnetic wall utilization spin MOSFET and magnetic wall utilization analog memory
US10553299B2 (en) 2017-04-14 2020-02-04 Tdk Corporation Magnetic domain wall type analog memory element, magnetic domain wall type analog memory, nonvolatile logic circuit, and magnetic neuro-element
US10672446B2 (en) 2016-06-10 2020-06-02 Tdk Corporation Exchange bias utilization type magnetization rotational element, exchange bias utilization type magnetoresistance effect element, exchange bias utilization type magnetic memory, non-volatile logic circuit, and magnetic neuron element
US10916480B2 (en) 2017-04-14 2021-02-09 Tdk Corporation Magnetic wall utilization type analog memory device, magnetic wall utilization type analog memory, nonvolatile logic circuit, and magnetic neuro device
JP2021520061A (ja) * 2018-03-30 2021-08-12 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 調整可能な大きい垂直磁気異方性を有する磁気トンネル接合

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10453523B2 (en) 2016-04-21 2019-10-22 Tdk Corporation Magnetic wall utilization-analog memory element and magnetic wall utilization analog memory
US10482987B2 (en) 2016-04-21 2019-11-19 Tdk Corporation Magnetic wall utilization spin MOSFET and magnetic wall utilization analog memory
US10892009B2 (en) 2016-04-21 2021-01-12 Tdk Corporation Magnetic wall utilization-analog memory element and magnetic wall utilization analog memory
US10672446B2 (en) 2016-06-10 2020-06-02 Tdk Corporation Exchange bias utilization type magnetization rotational element, exchange bias utilization type magnetoresistance effect element, exchange bias utilization type magnetic memory, non-volatile logic circuit, and magnetic neuron element
JP6256965B1 (ja) * 2017-03-29 2018-01-10 国立大学法人東北大学 記憶素子及び記憶素子の駆動方法
WO2018179193A1 (ja) * 2017-03-29 2018-10-04 国立大学法人東北大学 記憶素子及び記憶素子の駆動方法
US10553299B2 (en) 2017-04-14 2020-02-04 Tdk Corporation Magnetic domain wall type analog memory element, magnetic domain wall type analog memory, nonvolatile logic circuit, and magnetic neuro-element
US10839930B2 (en) 2017-04-14 2020-11-17 Tdk Corporation Magnetic domain wall type analog memory element, magnetic domain wall type analog memory, nonvolatile logic circuit, and magnetic neuro-element
US10916480B2 (en) 2017-04-14 2021-02-09 Tdk Corporation Magnetic wall utilization type analog memory device, magnetic wall utilization type analog memory, nonvolatile logic circuit, and magnetic neuro device
JP2021520061A (ja) * 2018-03-30 2021-08-12 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 調整可能な大きい垂直磁気異方性を有する磁気トンネル接合
JP7100150B2 (ja) 2018-03-30 2022-07-12 アプライド マテリアルズ インコーポレイテッド 調整可能な大きい垂直磁気異方性を有する磁気トンネル接合
JP7442580B2 (ja) 2018-03-30 2024-03-04 アプライド マテリアルズ インコーポレイテッド 調整可能な大きい垂直磁気異方性を有する磁気トンネル接合

Similar Documents

Publication Publication Date Title
CN113167842B (zh) 压控层间交换耦合磁阻存储器设备及其操作方法
KR101497863B1 (ko) 자기 메모리 장치용 자성층 제작 방법
JP5414681B2 (ja) 電流によって誘起されるスピン運動量移動に基づいた、高速かつ低電力な磁気デバイス
JP4371781B2 (ja) 磁気セル及び磁気メモリ
US6956766B2 (en) Magnetic cell and magnetic memory
KR100436318B1 (ko) 자기저항 효과 소자, 자기저항 효과 메모리 셀, 및 mram
JP4988343B2 (ja) 電流によって誘起されたスピンモーメント移行をベースとした高速かつ低電力の磁気デバイス
JP2015088669A (ja) 多値型磁気メモリ素子及び磁気メモリ装置
US20130059168A1 (en) Magnetoresistance Device
JP2006303159A (ja) スピン注入磁区移動素子およびこれを用いた装置
JP6495980B2 (ja) 磁気メモリ
JP2005294376A (ja) 磁気記録素子及び磁気メモリ
JP2009094520A (ja) スピントランスファー型ｍｔｊ−ｍｒａｍセルおよびその形成方法
JP2008186861A (ja) 磁気抵抗素子および磁気メモリ
JP2007080952A (ja) 多値記録スピン注入磁化反転素子およびこれを用いた装置
JP5398740B2 (ja) メモリ・セルおよびメモリ・デバイス
JP2007305629A (ja) スピン注入型磁化反転素子
WO2013080436A1 (ja) 記憶素子、記憶装置
US20130108889A1 (en) Magnetoresistance Device and Memory Device Including the Magnetoresistance Device
TWI569484B (zh) 具超晶格勢壘之磁穿隧接面及包含具超晶格勢壘磁穿隧接面之裝置
JP6567272B2 (ja) 磁性多層スタック
JP2019161176A (ja) スピン軌道トルク型磁化回転素子、スピン軌道トルク型磁気抵抗効果素子、磁気メモリ及び発振器
JP2010098259A (ja) メモリセル、ならびに、磁気メモリ素子
JP4596230B2 (ja) 磁気メモリデバイスおよびその製造方法
JP5379675B2 (ja) 磁気メモリセル及び磁気メモリ