KR101461262B1 - 자기 메모리 소자와 그 구동 방법 및 비휘발 기억 장치 - Google Patents

자기 메모리 소자와 그 구동 방법 및 비휘발 기억 장치 Download PDF

Info

Publication number
KR101461262B1
KR101461262B1 KR1020107028481A KR20107028481A KR101461262B1 KR 101461262 B1 KR101461262 B1 KR 101461262B1 KR 1020107028481 A KR1020107028481 A KR 1020107028481A KR 20107028481 A KR20107028481 A KR 20107028481A KR 101461262 B1 KR101461262 B1 KR 101461262B1
Authority
KR
South Korea
Prior art keywords
layer
magnetic memory
memory device
magnetic
magnetization
Prior art date
Application number
KR1020107028481A
Other languages
English (en)
Other versions
KR20110038626A (ko
Inventor
야스시 오기모토
하루오 가와카미
Original Assignee
후지 덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지 덴키 가부시키가이샤 filed Critical 후지 덴키 가부시키가이샤
Publication of KR20110038626A publication Critical patent/KR20110038626A/ko
Application granted granted Critical
Publication of KR101461262B1 publication Critical patent/KR101461262B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3295—Spin-exchange coupled multilayers wherein the magnetic pinned or free layers are laminated without anti-parallel coupling within the pinned and free layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3286—Spin-exchange coupled multilayers having at least one layer with perpendicular magnetic anisotropy
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/08—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers
    • H01F10/10—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition
    • H01F10/12—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being metals or alloys
    • H01F10/13—Amorphous metallic alloys, e.g. glassy metals
    • H01F10/133—Amorphous metallic alloys, e.g. glassy metals containing rare earth metals
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/11—Magnetic recording head
    • Y10T428/1107—Magnetoresistive
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/11—Magnetic recording head
    • Y10T428/1107—Magnetoresistive
    • Y10T428/1143—Magnetoresistive with defined structural feature

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Nanotechnology (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

프리층(5)과 핀층(3)과 이들 사이에 둔 비자성층(4)을 갖는 스핀 밸브 구조에 정보를 기록하는 자기 메모리 소자이며, 또한 프리층(5)에 별도의 비자성 금속층(6)과, 온도에 따라서 자기 특성이 변화하는 자기 변화층(7)을 구비하여, 스핀 버블 구조에는, 형상이 상이한 홈부를 하나 포함하는 복수의 홈부(NN, NE, Ns, NW)가 주연부에 형성되어 있다.

Description

자기 메모리 소자와 그 구동 방법 및 비휘발 기억 장치{MAGNETIC MEMORY ELEMENT AND ITS DRIVING METHOD AND NONVOLATILE MEMORY DEVICE}
본 발명은 전기적 수단에 의해 정보를 기억할 수 있는 자기 메모리 소자와 그 구동 방법 및 비휘발 기억 장치에 관한 것이다.
최근, 플래시 메모리로 대표되는 비휘발 반도체 기억 장치는, 그 기억 용량의 대용량화가 현저하고, 32G 바이트 정도 용량의 제품 출시가 발표되는 것에 이르고 있다. 비휘발 반도체 기억 장치는, 특히 USB 메모리나 휴대전화용 스토리지로서의 상품 가치가 증가하고, 휴대 음악 플레이어용 스토리지로서도 내진동성이나 고신뢰성, 또한 저소비전력이라는 고체 소자 메모리만이 가능한 원리적인 우위성을 살려 채용되며, 전술한 음악 및 화상용 휴대형 또는 이동형 상품용 스토리지로서 주류가 되고 있다.
또한, 전술한 스토리지용 응용과는 별도로, 현재 정보기기의 메인 메모리로서 사용되고 있는 DRAM을 비휘발성으로 하는 것에 의해, 사용시에는 순간적으로 기동시키고 대기시에는 소비전력을 한없이 제로로 하는 컴퓨터, 소위 「인스턴트 온 컴퓨터」 실현을 향한 연구도 정력적으로 행해지고 있다. 이를 위해서는, DRAM으로서 요구되는, (1) 스위칭 속도(<50 ㎱), (2) 재기록 횟수(>1016)를 만족하고, 또한 비휘발 메모리가 필요하게 된다.
이러한 차세대 비휘발 반도체 기억 장치의 후보로서 강유전체 메모리(FeRAM), 자기 메모리(MRAM), 상변화 메모리(PRAM) 등, 각각 독자의 원리에 기초하는 비휘발성 메모리 소자의 연구 개발이 행해지고 있지만, 전술한 DRAM 치환의 사양을 만족시키는 후보는 MRAM밖에 없다고 생각되고 있다. 단, 상기 사양으로서 거론되고 있는 재기록 횟수(>1016)는 30 ㎱로 10년간 액세스 횟수를 상정한 것이고, 비휘발인 경우에는 리프레시 사이클이 불필요해지기 때문에 이 정도의 횟수는 불필요하다. 이미 MRAM은, 시작 레벨이기는 하지만, 1012 이상의 재기록 횟수 성능을 클리어하고 있는 것, 및 스위칭 속도가 고속(<10 ㎱)이기 때문에, 다른 비휘발 기억 장치의 후보 기술과 비교하여 가장 유망한 기술로 주목받고 있다.
이 MRAM의 제일 큰 문제점은 셀 면적과 비트 비용이다. 현재 상품화되어 있는 소용량 4 Mbit 정도의 MRAM은 전류 자장 재기록형이며 셀 면적이 20 F2∼30 F2(F는 제조 프로세스의 최소 가공 치수) 이상의 큰 면적이 필요하고, DRAM의 치환 기술로 하기에는 현실성이 없었다. 그러나 2개의 발명이 상황을 바꾸고 있다. 하나는 MgO 터널 절연막을 이용한 MTJ(자기 터널 접합)이고, 200% 이상의 자기 저항비가 용이하게 얻어지도록 되어 있다(비특허문헌1). 다른 하나는, 전류주입 자화반전 방식이다. 전류 자장 재기록 방식에서는 치명적이었던 미세 셀에서의 반전 자장 증대의 문제를 방지할 수 있게 하고, 반대로 스케일링에 의한 기록 에너지의 저감을 가능하게 하는 기술이다. 이 전류주입 자화반전 방식에 의해, 메모리셀의 선택 스위치 소자로서 트랜지스터를 이용하는 것으로 하면, 셀 면적도 이상적으로는 1 MTJ당 1 트랜지스터를 이용하는 구성(「1 트랜지스터 1 MTJ」라고 함)이 가능해지기 때문에 6 F2∼8 F2가 되고, DRAM과 같은 수준이 되는 것으로 상정되어 있다(비특허문헌 2). 더 나아가서는, 플래시 메모리와 같은 작은 셀 면적(∼4F2)을 목표로 한 1 MTJ당 1 다이오드를 이용하는 구성(「1 다이오드 1 MTJ」)의 제안도 이루어져 있다(특허문헌1). 이 1 다이오드 1 MTJ 구성으로 할 수 있으면 크로스 포인트형 메모리가 실현되고, 전술한 바와 같은 작은 셀 면적이 실현된다. 그리고, 자화의 방향이 적층 방향에 고정되어 있는 구동층을 설치한 소자에서는, 전류의 극성이 한쪽뿐이도록 함으로써 트랜지스터를 2종류로부터 1종류로 줄이는 것에 의해 회로의 간소화를 도모하고, 1 트랜지스터 1 MTJ 회로에서 DRAM과 동등한 셀 사이즈로까지 축소하는 제안도 있다(특허문헌 2).
일본 특허 공개 제2004-179483호 공보 일본 특허 공개 제2006-128579호 공보
비특허문헌 1: D.D.Djayaprawira 외, "230% room-temperature magnet oresistance in CoFeB/MgO/CoFeB Magnetic tunnel junctio㎱", Applied Physics Letters, Vo1.86, 092502, 2005년 비특허문헌 2: J.Hayakawa 외, "Current-induced magnetization switching in MgO barrier based magnetic tunnel junctio㎱ with CoFeB/Ru/CoFeB synthetic ferrimagnetic freelayer", Japanese Journal of Applied Physics, Vo1.45, L1057-L1060, 2006년
그러나, 상기 1 다이오드 1 MTJ에 관한 제안(비특허문헌 2)에서는, 다이오드를 통한 순방향 바이어스와 역바이어스하에서의 누설 전류에 의해 스위칭하는 것으로 되어 있다. 즉, 이 제안에서는, 전류의 극성에 의해 스위칭한다는 원리에 변함이 없고, 순방향 바이어스와 역바이어스하에서의 누설 전류에 의해 스위칭하는 것이다. 그러나 본래, 다이오드는 기록, 소거, 판독 동작에 있어서 MTJ의 선택을 디스터브 없이 행하기 위해 형성하고 있는 것이며, 역바이어스하에서의 누설 전류를 스위칭 동작 원리로 하는 상기 제안은 그 원리에 반한 것이다. 즉, 역바이어스하에서는 소자 선택 스위치가 없는 단순 메트릭스형 회로에 의해 어드레스되는 메모리와 마찬가지로 디스터브(크로스 토크)의 문제가 발생하기 때문에, 고집적화 소자의 실현은 불가능하다. 이와 같이, 최소 셀 면적(4F2)을 갖는 1 다이오드 1 MTJ에 의한 크로스 포인트형 메모리를 실현하기 위해서는, 전류의 극성에 의한 스위칭을 동작 원리로 하는 이제까지의 전류주입 자화반전 방식 자체가 본질적인 과제로 되어 있었다. 또한, 특허문헌 2에 기재된, 자화의 방향이 적층 방향에 거의 고정되어 있는 구동층을 설치한 소자에 의한 1 트랜지스터 1 MTJ 회로의 제안은, 구동층으로부터 프리층으로의 스핀주입에 의해 스핀 프리세션을 유기하여 스위칭하는 방식이고, 기억 소자에 흘리는 시간을 바꾸는 것에 의해 「0」 및 「1」의 정보를 기록하는 것이다. 그러나, 스핀 프리세션의 주기로부터 결정되는 전류 공급 시간을 제어하는 방식에는, 소자 형상의 변동이나 펄스폭의 변동에 의해 용이하게 에러가 발생하는 것으로 생각되어, 실현은 곤란하다.
본 발명은, 상기 문제점을 감안하여 이루어진 것으로, 그 목적은, 단극성의 전기 펄스에 의해 스위칭 가능한 자기 메모리 소자와 그 구동 방법에 의해 DRAM의 셀 면적을 능가하여 플래시 메모리와 동등한 셀 면적(4F2)을, 다치(多値) 기록에 의해 그 이상의 고밀도화를 실현하는 비휘발 기억 장치를 더 제공하는 점에 있다.
본원의 발명자 등은, 스핀 프리세션을 이용하는 방식의 원리로 되돌아가, 상기 과제를 연구함으로써, 이하에 나타내는 자기 메모리 소자와 그 구동 방법 및 비휘발 기억 장치의 발명에 이르렀다.
즉, 본 발명의 자기 메모리 소자는, 전술한 과제를 해결하기 위해, 프리층과, 핀층과, 상기 프리층 및 상기 핀층 사이에 둔 비자성층을 포함하는 스핀 밸브 구조와, 상기 비자성층과 함께 상기 프리층을 사이에 두도록 배치된 별도의 비자성층과, 상기 프리층과 함께 상기 별도의 비자성층을 사이에 두도록 배치되고, 온도에 따라 자기 특성이 변화하는 자기 변화층을 포함하며, 상기 스핀 밸브 구조에는, 형상이 상이한 홈부를 하나 포함하는 복수의 홈부가 주연부에 형성되어 있는 것을 특징으로 하는 자기 메모리 소자가 제공된다. 여기서, 스핀 밸브 구조란 자성층(핀층)/비자성층/자성층(프리층)을 포함하는 구조이며, 핀층은 프리층보다 자화 배치가 변화하기 어려워지도록 되어 있다. 자장에 의한 스위칭의 경우에 핀층에는 반강자성층이 근접하여 배치되어 있고, 그 반강자성층과의 사이에서의 교환 결합에 의해 핀층의 보자력을 증대시키는 방법 등이 잘 이용되고 있다. 이것에 의해, 예컨대 어떤 크기의 외부 자장을 인가했을 때에 핀층의 자화 배치는 변화하지 않고, 프리층의 자화 배치가 핀층의 자화 배치에 대하여 이루는 각도가 상대적으로 변화한다. 본 발명의 자기 메모리 소자에서는, 그것에 대응하여 저항값이 변하는 현상(평행 배치에서 저항이 가장 낮고, 반평행 배치에서 저항이 가장 높아지는 현상)을 이용한다. 또한, 비자성층은 강자성층간(핀층과 프리층 사이)의 자기 결합을 절단하는 역할을 하고 있고, 금속이 이용된 경우에는 거대 자기 저항(GMR) 소자로서, 또한 절연체가 이용된 경우에는 터널 자기 저항(TMR) 소자로서 동작한다. 단, 전류로 스위칭을 행하는 경우에는 핀층은 반드시 보자력(Hc) 또는 자기 이방성(Ku)이 클 필요는 없고 오히려 자화(Ms)가 충분히 크고 스핀의 세차 운동이 잘 일어나지 않는 것이 중요하다. 또한, 홈부는 스핀 밸브 구조뿐만 아니라, 동시에 자기 변화층과 그것에 접하는 비자성층을 가공하여도 좋다. 또한 본 명세서 전반에, 층 사이에 기재된 사선(/)의 기호는, 그 전후의 층이 그 순으로 적층되어 있는 것을 나타내고 있다.
상기 특징의 자기 메모리 소자에 의하면, 후술하는 구동 방법에 의해 자기 변화층으로부터 발생하는 자장으로서, 홈부와 평행 또는 반평행한 면내 성분과 수직 성분을 포함하는 자장이 프리층에 작용한다. 이 때, 형상이 상이한 홈부가 있는 것에 의해, 핀층으로부터의 스핀주입에 의해 프리층의 자화에 소용돌이형 부분(vortex)을 발생시켜 프리층의 자화를 스위칭시킬 수 있게 된다.
또한, 본 발명의 자기 메모리 소자는, 상기 형상이 상이한 홈부가 연장되는 방향과 핀층의 자화의 방향이 서로 직교하고 있는 것을 특징으로 한다.
상기 특징의 구성에 의하면, 판독시에, 핀층과 평행[최소 저항값(RL)], 핀층과 수직[중간 저항값(RM)], 및 핀층과 반평행[최대 저항값(RH)]이라는 3상태를 상이한 기억 상태로 하는 3개의 값을 할당하는 것이 가능해지고, 다치 기록이 가능해진다(홈부를 90˚ 간격으로 4개 형성한 경우).
또한, 본 발명의 자기 메모리 소자는, 상기 자기 변화층이 비정질 희토류 천이 금속 합금 박막을 포함하는 것을 특징으로 한다.
그리고, 본 발명의 자기 메모리 소자는, 상기 자기 변화층은이, 막면내에 있고 형상이 상이한 홈부가 연장되는 방향을 따른 방향의 자화를 미리 정해진 온도에서 나타내고, 상기 온도로부터 승온하는 것에 의해 자화에 막면에 수직인 성분이 생기는 것을 특징으로 한다.
또한, 본 발명의 자기 메모리 소자는, 상기 자기 변화층이, 자기 보상 온도(Tcomp)를 자기 메모리 소자의 기억 유지 동작 온도 영역에 갖는 N형 페리자성체인 것을 특징으로 한다.
상기 특징의 구성에 의하면, 스핀 밸브 소자의 제작시의 하지(下地)에 관계없이, 용이하게 제작하는 것이 가능하고, 전기 펄스의 인가에 의한 승온 과정에서 프리층에의 비스듬한 방향의 자장 인가가 가능해진다. 또한 기억 유지 동작 온도 근방에 자기 보상 온도가 있으면 전기 펄스를 인가하지 않는 경우(기억 유지 동작의 경우)에는 프리층에 쓸데없는 자장을 인가하지 않고 데이터의 안정성을 유지하는 것이 가능해진다. 이러한 재료로서는 승온에 의해 수직 자화로부터 면내 자화로 자화 방향이 바뀌는 GdFeCo나 TbFeCo가 적합하다. 또한, N형 페리자성체란 반평행한 2종류의 자화 A, B가 존재하고(예컨대, TbFeCo의 경우, Tb의 자화와 FeCo의 자화의 2 종류), 이들의 온도 의존성이 상이하기 때문에 외관상의 자화(A-B)가 소실하는 자기 보상 온도(Tcomp)가 존재하는 물질이다.
또한, 본 발명의 자기 메모리 소자의 구동 방법은, 상기 어느 하나의 자기 메모리의 소자 구동 방법이고, 단극성 전기 펄스를 인가하는 것에 의해 정보를 기록하는 것을 특징으로 한다.
상기 특징의 구성에 의하면, 별도 배선을 설치하지 않고 전류주입 자화 반전용 전기 펄스에 의해서만 프리층에 자계를 인가하여 핀층으로부터의 스핀주입에 의해 회전 자화(vortex) 모드를 유기하고, 프리층의 스위칭이 가능해진다.
또한, 본 발명의 자기 메모리 소자의 구동 방법은, 정보를 기억하는 것에 이용하는 단극성 전기 펄스가 서로 상이한 높이의 2개 이상의 펄스를 포함하고, 두번째 펄스 높이를 바꾸는 것에 의해 상이한 정보를 기록하는 것을 특징으로 한다.
상기 특징의 구성에 의하면, 소자에의 전류 공급 시간이 아니라 펄스 높이(전압값 또는 전류값)에 의해 기록 내용을 재기록하는 것이 가능해지기 때문에 제어 방법이 용이하게 되어 에러 없이 정보의 기록이 가능해진다.
또한, 본 발명의 자기 메모리 소자의 구동 방법은, 자기 메모리 소자의 기록 상태에 의하지 않고, 기록되는 다치 정보와, 상기 다치 정보의 기록을 행하기 위한 단극성 전기 펄스의 종류가 서로 1대1로 대응하는 것을 특징으로 한다.
상기 특징의 구성에 의하면, 기록 전에 기억 내용의 판독 동작을 불필요로 하고, 기억 내용에 의해 기록용 펄스를 변경하지 않고 다이렉트로 다치 정보를 기록하는 것이 가능해져, 고속의 다치 기록이 실현된다.
본 발명의 비휘발 기억 장치에 있어서는, 상기 어느 하나의 자기 메모리 소자와, 상기 자기 메모리 소자에 직렬로 접속된 정류 소자와, 상기 어느 하나에 기재된 구동 방법에 의한 정보 재기록 수단과, 자기 메모리 소자를 흐르는 전류량으로부터 기억된 정보를 판독하는 수단을 포함하여 이루어지는 것을 특징으로 하는 비휘발 기억 장치가 실현된다.
상기 특징의 비휘발 기억 장치에 의하면, 단극성의 전기 펄스에 의해 스위칭이 가능해지기 때문에 1 다이오드와 1 MTJ를 포함하는 메모리셀이 구성 가능해져 플래시 메모리와 동등한 셀 면적(4F2)을, 또한 다치 기록에 의해 그 이상의 고밀도화를 실현하는 비휘발 기억 장치를 제공한다. 따라서, 고속 동작, 높은 재기록 횟수 성능을 구비한 비휘발 기억 장치를 고밀도로 기판 위에 집적할 수 있기 때문에 고성능인 비휘발 기억 장치를 저비용으로 제공할 수 있다.
본 발명의 자기 메모리 소자 및 그 구동 방법을 구비한 비휘발 기억 장치는, 이상과 같이, 펄스 높이를 바꾼 단극성의 전기 펄스에 의해 제어성 좋게 다치 기록이 가능하고 1 다이오드와 1 MTJ를 포함하는 4F2뿐만 아니라, 보다 이상의 고밀도화를 실현할 수 있다. 이것에 의해, 저비용으로 고성능, 고집적인 비휘발 기억 장치가 실현 가능해진다.
도 1은 본 발명에 따른 형상이 상이한 홈부를 포함하는 복수의 홈부(4개)가 외주에 형성된 스핀 밸브 구조를 모식적으로 도시하는 도면.
도 2는 본 발명에 따른 자기 메모리 소자의 단면도.
도 3은 본 발명에 따른 자기 메모리 소자의 자기 변화층에 이용하는 GdFeCo의 자화(크기와 방향)와 온도의 관계를 모식적으로 도시하는 도면.
도 4는 본 발명에 따른 자기 메모리 소자의 구동 방법인, 전기 펄스와 그 인가에 의한 저항값(RL, RM, RH) 및 프리층의 회전 자화의 변화, 그리고 스핀 밸브 구조에서의 핀층과 프리층의 상대 관계를 도시하는 도면.
도 5는 본 발명에 따른 비휘발 기억 장치의 실시예인 크로스 포인트형 메모리셀 어레이를 구성하는 자기 메모리 소자와 정류 소자를 모식적으로 도시하는 도면.
도 6은 본 발명에 따른 비휘발 기억 장치의 실시예인 크로스 포인트형 메모리셀 어레이를 모식적으로 도시하는 도면.
[제1 실시형태]
본 발명의 실시형태로서, 본 발명의 스핀 밸브 소자와 상기 소자의 구동 방법을 도 1∼도 4에 기초하여 설명한다.
전류주입 자화반전 방식은 전류의 극성에 의해 프리층의 자화를 반전시키는 방식이다. 프리층과 핀층의 자화를 평행하게 하는 동작은, 프리층측으로부터 전류를 흘리는, 즉 핀층측으로부터 비자성층을 통해 스핀 편극된 전자를 프리층에 주입하는 것에 의해 실현된다. 반대로 반평행하게 하기 위해서는, 핀층측으로부터 전류를 흘리는, 즉 프리층측으로부터 비자성층을 통해 스핀 편극된 전자를 핀층측에 주입한다. 이 때, 핀층과 평행한 전자만 투과시켜 핀층과 평행이 아닌 스핀을 갖는 전자는 반사되어 프리층에 축적되는 결과, 프리층의 자화는 핀층과 반평행 배치가 되는 것으로 생각된다. 즉, 전류주입 자화반전 방식은, 국소 스핀을 포함한 각운동량이 보존되도록 전자를 주입하는 방식이다.
한편, 핀층의 스핀각 운동량이란 독립적으로 프리층의 자화를 회전시킬 수 있고, 이것은 스핀 프리세션 방식으로 지칭된다. 이 방식을 이용한 경우에 전기 펄스는 단극성이어도 좋기 때문에, 자기 메모리 소자를 구성할 때에 필요해지는 선택 스위치로서 트랜지스터가 아니라 정류 소자를 이용할 수 있다. 따라서 셀 사이즈가 4F2로 원리적으로는 최소 면적의 크로스 포인트형 메모리가 실현 가능해진다. 또한 다치 기록을 실현할 수 있으면 등가적으로 4F2를 상회하는 고밀도화가 가능해진다.
본 발명자 등은, 스핀 프리세션 방식에 의해 다치의 기록이 가능한 것을 발견하였다. 이 동작을, 형상이 상이한 홈부를 하나 포함하는 복수의 홈부가 주연부에 형성된 스핀 밸브 구조를 이용하는 것에 의해 설명한다. 여기서는 도 1에 도시하는 바와 같이 대략 원형의 면내 형상을 가지며, 4개의 직사각형의 홈부(NS, NE, NN, NW)가 형성된 스핀 밸브 구조를 이용하여 설명한다.
홈부(NS, NE, NN, NW)의 형상을 직사각형으로 하고, 90도 간격으로 4개가 주연부에 형성된 경우를 설명한다. 여기서 홈부를 지정하기 위해 동서남북의 기호(순서대로 E, W, S, N으로 약기함)를 도입한다. 도 1에 도시한 바와 같이 S 위치의 홈부 NS만 길게 되어 있다. 스핀 밸브 소자의 크기는, 직경 100 ㎚를 두께 20 ㎚로 하고, 홈부 치수는 폭 12.5 ㎚, S 위치의 것은 28 ㎚, 다른 것은 길이 25 ㎚로 한다.
도 2는 상기 스핀 밸브 구조를 포함하는 자기 메모리 소자의 단면도이다(홈부는 생략). 기판(1) 위에 하부 전극(2)(Cu/Ta)과 핀층(3)(CoFeB/Ru/CoFe/PtMn), 비자성층으로서의 터널 절연막(4)(MgO), 프리층(5)(CoFeB), 비자성 금속층(6)(Pt), 자기 변화층(7)(GdFeCo)을 순차적으로 형성한다. 그리고, Ar 이온 밀링 등의 방법에 의해 직경 100 ㎚의 접합 사이즈로 가공하고, 그 때 주연부에 상기 홈부를 형성한다. 층간 절연막(8)(SiO2)을 형성한 후에, 접합부 및 하부 전극에의 컨택트홀(8A)을 통해 상부 전극(9)(Cu/Ta)을 형성한다. 이 때 핀층(3)의 자화 방향은 형상이 상이한 홈부와 직교한다, 즉 동서 방향이며, 여기서는 서(W)로부터 동(E)으로 향하고 있는 것으로 한다. 또한, 자기 변화층의 자화의 방향은 남북 방향, 남(S)으로부터 북(N)을 향하도록 하였다. 이러한 자화의 방향은, 우선 핀층(3)의 자화 방향에 자장을 걸어 어닐링한 후, 자장을 내려 자기 변화층(7)의 방향을 맞추는 절차에 의해 실현할 수 있다. 왜냐하면 자기 변화층(7)은 핀층(3)과 같이 자화가 핀 고정되어 있지 않기 때문이다.
도 3은 자기 변화층(7)에 이용하는 GdFeCo의 자기 특성을 도시한 것이다. 온도 상승에 의해 자화가 작아짐에 따라, 면내에서 비스듬하고, 마지막에는 수직 방향으로 자화 방향이 변화한다. 이것은 Gd가 희토류 원소로 가장 자기 모멘트가 크기 때문에 반(反)자계가 크고, 퀴리 온도(Tc) 근방에서 총 자화가 작아질 때까지는 자화는 면내에 있는 것, 및 온도 상승에 따라 수직 자화 성분이 발생하는 것에 의해, 결과로서 온도 상승시에는 자화 방향이 막면에 비스듬해지기 때문이다. 자기 변화층의 온도 상승에는 스핀주입 자화반전에 이용하는 전기 펄스를 그대로 이용한다. 스핀주입 자화반전에 이용하는 미세한 접합에 전기 펄스를 인가하면, 미소 영역의 전류 가열에 의한 승온이 발생하기 때문에 이것을 열원으로서 이용하는 것이다. 따라서, 자장 발생용으로 별도 배선을 설치할 필요 등은 없기 때문에 고밀도화에 있어서 장해는 없다. 또한, 이러한 미소 접합에서의 승온·냉각 속도는 소자 구조에도 의하지만 일반적으로 나노초 이하로 할 수 있는 것을 알고 있기 때문에 소자 동작 속도가 이들에 영향을 받지 않는다.
계속해서, 본 실시형태의 자기 메모리 소자의 구동 방법을 설명한다. 도 4의 (A)에, 본 발명의 구동 방법인 2개 이상의 펄스로 구성되는 단극성 전기 펄스(P0P1, P0P2, P0P3)와, 그리고 이들 전기 펄스를 인가한 후의 판독시의 저항값(RL, RM, RH)을 도시하고, 도 4의 (B1)∼(B3)에는, 전기 펄스 인가에 의해 프리층에 형성되는 자화 패턴의 모식도를 도시하며, 그리고 도 4의 (C1)∼(C3)에 스핀 밸브 구조의 핀층에 대한 프리층의 자화 방향을 함께 도시하고 있다.
도 4의 (A)에 도시하는 바와 같이, 전기 펄스는 다이오드를 선택 소자로서 직렬 접속한 경우에도 구동할 수 있도록 단극성의 것을 이용한다. 도 4의 (A)에 도시한 각각의 펄스열의 최초의 펄스 P0는 자화의 회전(프리세션)을 프리층(5)에 발생시키기 위한 것이다. 이 펄스 인가시에 자기 변화층의 온도가 상승하고, 자화 방향이 막면내 방향으로부터 비스듬해지도록 한다. 이것에 의해, 프리층(5)에는, 핀층(3)으로부터 스핀이 주입되고, 그것과 동시에 자기 변화층(7)으로부터, 면내에는 S→N 을 향하는 수직 방향에도 성분을 갖는 자장이 인가된다. 이 때문에, 프리층(5)에는 소용돌이형의 자화(vortex)가 유기되고, 펄스를 인가하는 시점에서의 프리층의 자화 패턴이 어떠한 것이어도, 일단 회전(프리세션)을 계속하는 상태에의 초기화가 행해진다. 그리고, 그것에 계속되는 펄스 높이에 의해 프리층의 자화 패턴을 스위칭한다. 도 4의 (A)의 펄스(P1∼P3)를 인가한 후에 생기는 자화의 패턴은 각각 도 4의 (B1)∼(B3)에 도시되어 있다. 이와 같이, 소용돌이형의 회전 자화 패턴을 소용돌이의 위치에 의해 특정하면, 소용돌이가 S 위치의 홈부를 중심으로 할 때(도 4의 B1), E 위치의 홈부를 중심으로 할 때(도 4의 B2), 그리고 N 위치의 홈부를 중심으로 할 때(도 4의 B3)라는 순서로, 두번째 펄스에 필요한 전압(전류)값이 변한다. 이와 같이, 본 발명의 실시형태에서는, 말하자면, 스핀 프리세션 방식이면서 전기 펄스의 펄스폭이 아닌 펄스 높이로 스위칭을 가능하게 하는 방식이 실현된다. 스핀 프리세션의 주기에 대응한 기록 펄스를 제어하는 것은 여러 가지 변동으로부터 용이하지 않지만, 펄스 높이(전압값 또는 전류값)이면 비교적 용이하고, 스위칭 에러가 없는 정보 기록이 가능해진다. 또한, 본 발명에서 기억 유지 동작 온도역이란, 자기 변화층을 나타낼 수 있는 온도 중, 펄스 P0를 인가하여 기록 동작을 할 때의 자기 변화층의 온도보다 낮은 스핀 밸브 소자에 의해 정보를 기억하기 위해 이용할 때의 자기 변화층의 온도의 범위를 가리키고 있다. 이 때문에, 예컨대 판독을 위해 흘리는 전류에 의해 자기 변화층에 온도 상승이 관찰되었다고 해도, 그 때의 온도가 기록 동작을 할 때의 온도보다 낮고, 기억을 유지한 상태의 것인 한, 그 온도는 기억 유지 동작 온도 영역의 범위이다.
이 프리층의 자화 패턴은 도 4의 (B1)∼(B3)의 순서로 핀층과 평행, 수직, 반평행이 되기 때문에 터널 자기 저항으로서 판독되는 저항값은 RL(저), RM(중), RH(대)가 되고 3치(다치) 기록이 가능한 것을 알 수 있다.
또한, 본 발명의 구동 방법에서는 반드시 초기화 모드를 수반하기 때문에, 다치 기록의 경우에서도 그 기록 상태를 일단 판독한 후 기록 펄스를 변경하는 절차는 불필요하며 판독 속도가 고속으로 행해진다는 이점도 있다.
이상 설명한 바와 같이, 본 발명의 자기 메모리 소자와 그 구동 방법에 의해 단극성 전기 펄스의 펄스 높이에 의해 다치 기록이 가능해진다. 또한 본 실시형태에서 예시한 본 발명 소자의 구성예로서 나타낸 재료나 형성 방법은, 상기 실시형태에 한정되지 않는다.
[제2 실시형태]
다음에, 본 발명 소자를 메모리셀로서 사용한 비휘발 기억 장치(본 발명 장치)의 구성예에 대해서 도 5 및 도 6을 이용하여 설명한다.
도 5는 본 발명에 따른 비휘발 기억 장치의 하나의 실시예인 크로스 포인트형 메모리셀 어레이를 구성하는 자기 메모리 소자를 가변 저항(10)에 의해 모식적으로 도시하고 있다. 이미 설명한 바와 같이 본 발명의 자기 메모리 소자와 그 구동 방법에 의해 단극성의 전기 펄스에서의 스위칭이 가능해진다. 따라서 소자의 선택 스위치로서 정류 소자(11)(여기서는 다이오드를 예시함)를 직렬로 접속하여 상부 전극, 하부 전극을 어레이형으로 형성하는 것에 의해 크로스 포인트형 메모리가 형성된다. 이와 같이 하여 구성한 비휘발성 기억 장치의 구성을 도 6에 도시한다. 예컨대 미리 Si 기판 위에 다이오드를 형성하고 그 상부에 본 발명의 자기 메모리 소자를 형성할 수 있다. 정극성의 전기 펄스를 프리층측으로부터 인가함으로써 효율적으로 스위칭을 행할 수 있다.
또한, 본 발명의 자기 메모리 소자 제작에 필요한 프로세스 온도는 어닐링 온도로서 필요한 350℃ 정도 이하이며 하부에 형성하는 전기 펄스 공급용 트랜지스터나 셀 선택 스위치용으로 형성하는 다이오드의 성능을 손상시키지 않는다. 또한 배선도 상기 어닐링 온도에는 견디기 때문에 이 조합을 3차원적으로 적층하여 메모리 용량을 증가시키는 것도 가능하다.
이상, 본 발명의 실시형태에 대해 설명했지만, 본 발명은 이미 설명한 실시형태에 한정되는 것이 아니라, 본 발명의 기술적 사상에 기초하여 각종 변형, 변경 및 조합이 가능하다.
1: 기판 2: 하부 전극(Cu/Ta)
3: 핀층(CoFeB/Ru/CoFe/PtMn) 4: 비자성층(MgO 터널 절연막)
5: 프리층(CoFeB) 6: 비자성 금속층(Pt),
7: 자기 변화층(GdFeCo) 8: 층간 절연막(SiO2)
9: 상부 전극(Cu/Ta) 10: 가변 저항
11: 정류 소자

Claims (9)

  1. 프리층과, 핀층과, 상기 프리층 및 상기 핀층 사이에 둔 비자성층을 포함하는 스핀 밸브 구조와,
    상기 비자성층과 함께 상기 프리층을 사이에 두도록 배치된 별도의 비자성층과,
    상기 프리층과 함께 상기 별도의 비자성층을 사이에 두도록 배치되고, 온도에 따라 자기 특성이 변화하는 자기 변화층을
    포함하며, 상기 스핀 밸브 구조에는, 형상이 상이한 홈부를 하나 포함하는 복수의 홈부가 주연부에 형성되어 있고,
    상기 자기 변화층의 온도 변화에 의하여 막 면내 방향에서 경사의 자화 변화를 가져오는 것을 특징으로 하는 자기 메모리 소자.
  2. 제1항에 있어서, 상기 형상이 상이한 홈부가 연장되는 방향과 핀층의 자화의 방향이 서로 직교하고 있는 것을 특징으로 하는 자기 메모리 소자.
  3. 제2항에 있어서, 상기 자기 변화층은 비정질 희토류 천이 금속 합금 박막을 포함하는 것을 특징으로 하는 자기 메모리 소자.
  4. 제3항에 있어서, 상기 자기 변화층은, 막면내에 있는 형상이 상이한 홈부가 연장되는 방향을 따른 방향의 자화를 미리 정해진 온도에서 나타내고, 상기 온도로부터 승온하는 것에 의해 자화에 막면에 수직인 성분이 생기는 것을 특징으로 하는 자기 메모리 소자.
  5. 제3항에 있어서, 상기 자기 변화층은, 자기 보상 온도(Tcomp)를 자기 메모리 소자의 기억 유지 동작 온도 영역에 갖는 N형 페리자성체인 것을 특징으로 하는 자기 메모리 소자.
  6. 제1항 내지 제5항 중 어느 한 항에 기재된 자기 메모리 소자를 구동하는 구동 방법으로서, 단극성 전기 펄스를 인가하는 것에 의해 정보를 기록하고,
    정보를 기억하는 것에 이용하는 단극성 전기 펄스가 서로 상이한 높이의 2개 이상의 펄스를 포함하고, 두번째 펄스 높이를 바꾸는 것에 의해 상이한 정보를 기록하는 것을 특징으로 하는 자기 메모리 소자의 구동 방법.
  7. 삭제
  8. 제6항에 있어서, 자기 메모리 소자의 기록 상태에 의하지 않고, 기록되는 다치(多値) 정보와, 상기 다치 정보를 기록하기 위한 단극성 전기 펄스의 종류가 서로 1대1로 대응하는 것을 특징으로 하는 자기 메모리 소자의 구동 방법.
  9. 제1항 내지 제5항 중 어느 하나에 기재된 자기 메모리 소자와,
    상기 자기 메모리 소자에 직렬로 접속된 정류 소자와,
    상기 자기 메모리 소자를 구동하기 위해, 단극성 전기 펄스를 생성하는 정보 재기록 수단과,
    자기 메모리 소자를 흐르는 전류량으로부터 기억된 정보를 판독하는 수단을 포함하여 이루어지고,
    정보를 기억하는 것에 이용하는 단극성 전기 펄스가 서로 상이한 높이의 2개 이상의 펄스를 포함하고, 두번째 펄스 높이를 바꾸는 것에 의해 상이한 정보를 기록하는 것을 특징으로 하는 비휘발 기억 장치.
KR1020107028481A 2008-06-25 2008-09-05 자기 메모리 소자와 그 구동 방법 및 비휘발 기억 장치 KR101461262B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008165989 2008-06-25
JPJP-P-2008-165989 2008-06-25
PCT/JP2008/066075 WO2009157101A1 (ja) 2008-06-25 2008-09-05 磁気メモリ素子とその駆動方法及び不揮発記憶装置

Publications (2)

Publication Number Publication Date
KR20110038626A KR20110038626A (ko) 2011-04-14
KR101461262B1 true KR101461262B1 (ko) 2014-11-12

Family

ID=41444176

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107028481A KR101461262B1 (ko) 2008-06-25 2008-09-05 자기 메모리 소자와 그 구동 방법 및 비휘발 기억 장치

Country Status (5)

Country Link
US (1) US8709617B2 (ko)
EP (1) EP2306510B1 (ko)
JP (1) JP5387990B2 (ko)
KR (1) KR101461262B1 (ko)
WO (1) WO2009157101A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101473516B1 (ko) * 2008-06-24 2014-12-16 후지 덴키 가부시키가이샤 스핀 밸브 소자 및 기억 장치
KR20140135566A (ko) * 2013-05-16 2014-11-26 삼성전자주식회사 자기저항요소 및 이를 포함하는 메모리소자
JP2017139399A (ja) * 2016-02-05 2017-08-10 Tdk株式会社 磁気メモリ
CN108886092A (zh) * 2016-03-30 2018-11-23 英特尔公司 用于垂直磁隧道结(pMTJ)的应变工程的方式以及所得到的结构
WO2018179193A1 (ja) * 2017-03-29 2018-10-04 国立大学法人東北大学 記憶素子及び記憶素子の駆動方法
CN111725394B (zh) * 2019-09-06 2022-11-11 中国科学院上海微系统与信息技术研究所 一种磁性存储单元的加工方法、磁性随机存储器及设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004363350A (ja) 2003-06-05 2004-12-24 National Institute Of Advanced Industrial & Technology 環状単磁区構造微小磁性体およびその製造方法又はそれを用いた磁気記録素子
US20050184839A1 (en) * 2004-02-19 2005-08-25 Nguyen Paul P. Spin transfer magnetic element having low saturation magnetization free layers
US20060082933A1 (en) * 2004-10-08 2006-04-20 Tatsuya Kishi Magnetoresistive element
US20060092696A1 (en) 2004-11-01 2006-05-04 Kazuhiro Bessho Storage element and memory

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0019506D0 (en) * 2000-08-08 2000-09-27 Univ Cambridge Tech Magnetic element with switchable domain structure
JP4458703B2 (ja) * 2001-03-16 2010-04-28 株式会社東芝 磁気抵抗効果素子、その製造方法、磁気ランダムアクセスメモリ、携帯端末装置、磁気ヘッド及び磁気再生装置
JP3661652B2 (ja) * 2002-02-15 2005-06-15 ソニー株式会社 磁気抵抗効果素子および磁気メモリ装置
JP3769241B2 (ja) * 2002-03-29 2006-04-19 株式会社東芝 磁気抵抗効果素子及び磁気メモリ
US7095646B2 (en) * 2002-07-17 2006-08-22 Freescale Semiconductor, Inc. Multi-state magnetoresistance random access cell with improved memory storage density
US6654278B1 (en) 2002-07-31 2003-11-25 Motorola, Inc. Magnetoresistance random access memory
JP2004179483A (ja) 2002-11-28 2004-06-24 Hitachi Ltd 不揮発性磁気メモリ
US6765823B1 (en) * 2003-01-29 2004-07-20 Micron Technology Incorporated Magnetic memory cell with shape anisotropy
WO2004088753A1 (ja) * 2003-03-31 2004-10-14 Japan Science And Technology Agency スピン依存伝達特性を有するトンネルトランジスタ及びそれを用いた不揮発性メモリ
US6992359B2 (en) * 2004-02-26 2006-01-31 Grandis, Inc. Spin transfer magnetic element with free layers having high perpendicular anisotropy and in-plane equilibrium magnetization
JP2005317739A (ja) * 2004-04-28 2005-11-10 Toshiba Corp 磁気記憶装置およびその製造方法
US7355884B2 (en) * 2004-10-08 2008-04-08 Kabushiki Kaisha Toshiba Magnetoresistive element
WO2006092849A1 (ja) * 2005-03-01 2006-09-08 Fujitsu Limited 磁気抵抗効果素子及び磁気メモリ装置
WO2007020823A1 (ja) * 2005-08-15 2007-02-22 Nec Corporation 磁気メモリセル、磁気ランダムアクセスメモリ、及び磁気ランダムアクセスメモリへのデータ読み書き方法
US8063459B2 (en) * 2007-02-12 2011-11-22 Avalanche Technologies, Inc. Non-volatile magnetic memory element with graded layer
WO2007105358A1 (ja) 2006-03-02 2007-09-20 Kyoto University 強磁性ドットのコア回転素子及び強磁性ドットのコア利用情報記憶素子
US7881020B2 (en) * 2007-05-11 2011-02-01 Hitachi Global Storage Technologies Netherlands B.V. Extraordinary magnetoresistive (EMR) device with novel lead structure
JP2009252878A (ja) * 2008-04-03 2009-10-29 Renesas Technology Corp 磁気記憶装置
KR101473516B1 (ko) 2008-06-24 2014-12-16 후지 덴키 가부시키가이샤 스핀 밸브 소자 및 기억 장치
JP2011210830A (ja) * 2010-03-29 2011-10-20 Renesas Electronics Corp 磁気記憶素子および磁気記憶装置
JP2012209358A (ja) * 2011-03-29 2012-10-25 Renesas Electronics Corp 磁気記憶素子および磁気記憶装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004363350A (ja) 2003-06-05 2004-12-24 National Institute Of Advanced Industrial & Technology 環状単磁区構造微小磁性体およびその製造方法又はそれを用いた磁気記録素子
US20050184839A1 (en) * 2004-02-19 2005-08-25 Nguyen Paul P. Spin transfer magnetic element having low saturation magnetization free layers
US20060082933A1 (en) * 2004-10-08 2006-04-20 Tatsuya Kishi Magnetoresistive element
US20060092696A1 (en) 2004-11-01 2006-05-04 Kazuhiro Bessho Storage element and memory

Also Published As

Publication number Publication date
EP2306510A4 (en) 2011-07-06
JP5387990B2 (ja) 2014-01-15
EP2306510B1 (en) 2013-01-23
US8709617B2 (en) 2014-04-29
JPWO2009157101A1 (ja) 2011-12-01
KR20110038626A (ko) 2011-04-14
US20110188297A1 (en) 2011-08-04
WO2009157101A1 (ja) 2009-12-30
EP2306510A1 (en) 2011-04-06

Similar Documents

Publication Publication Date Title
KR101550080B1 (ko) 자기 메모리 소자, 그 구동 방법 및 불휘발성 기억 장치
EP2385548B1 (en) Magnetic memory element and driving method therefor
KR101397654B1 (ko) 자기 메모리 소자, 그 구동 방법 및 불휘발성 기억장치
EP1600977A2 (en) Multi-bit magnetic random acces memory device
WO2008154519A1 (en) Method and system for providing a magnetic element and magnetic memory being unidirectional writing enabled
CN103069564A (zh) 磁阻效应元件以及磁性随机存取存储器
KR101461262B1 (ko) 자기 메모리 소자와 그 구동 방법 및 비휘발 기억 장치
KR101607357B1 (ko) 자기 메모리 소자 및 불휘발성 기억장치
TWI352352B (en) Storage element and memory
JP2006237329A (ja) 磁気記憶装置及び磁気記憶装置の書き込み方法
TWI422083B (zh) Magnetic memory lattice and magnetic random access memory
JP5151503B2 (ja) 磁気デバイス及び磁気メモリ
JP2008211059A (ja) 記憶素子、メモリ
JP2008205186A (ja) 記憶素子、メモリ
JP2010021584A (ja) 記憶素子、メモリ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170929

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180928

Year of fee payment: 5