KR101397654B1 - 자기 메모리 소자, 그 구동 방법 및 불휘발성 기억장치 - Google Patents

자기 메모리 소자, 그 구동 방법 및 불휘발성 기억장치 Download PDF

Info

Publication number
KR101397654B1
KR101397654B1 KR1020107009651A KR20107009651A KR101397654B1 KR 101397654 B1 KR101397654 B1 KR 101397654B1 KR 1020107009651 A KR1020107009651 A KR 1020107009651A KR 20107009651 A KR20107009651 A KR 20107009651A KR 101397654 B1 KR101397654 B1 KR 101397654B1
Authority
KR
South Korea
Prior art keywords
layer
magnetization
magnetic
temperature
electric pulse
Prior art date
Application number
KR1020107009651A
Other languages
English (en)
Other versions
KR20100094974A (ko
Inventor
야스시 오기모토
하루오 카와카미
Original Assignee
후지 덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지 덴키 가부시키가이샤 filed Critical 후지 덴키 가부시키가이샤
Publication of KR20100094974A publication Critical patent/KR20100094974A/ko
Application granted granted Critical
Publication of KR101397654B1 publication Critical patent/KR101397654B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements

Abstract

크로스포인트형 메모리를 실현하기 위해, 프리층(5)과, 비자성층(4)과, 핀층(3)을 구비하는 스핀 밸브 구조를 갖는 자기 메모리 소자(10)로서, 프리층(5)의 일방의 면에 다른 비자성층(6)을 구비하며, 상기 다른 비자성층(6)을 프리층(5)과 함께 사이에 끼우도록 자기 특성이 온도에 따라 변화하는 자성 재료의 자기 변화층(7)을 더 구비한다. 자기 변화층은, 온도에 따라 자화가 증대하며, 또한 자화 방향이 막면에 경사지는 자성층을 설치하는 것으로 할 수도 있다.

Description

자기 메모리 소자, 그 구동 방법 및 불휘발성 기억장치{MAGNETIC MEMORY ELEMENT, METHOD FOR DRIVING THE MAGNETIC MEMORY ELEMENT, AND NONVOLATILE STORAGE DEVICE}
본 발명은 전기적 수단에 의해 정보를 기록 가능한 자기 메모리 소자와 그 구동 방법 및 불휘발성 기억장치에 관한 것이다.
최근, 플래시 메모리로 대표되는 불휘발성 반도체 기억장치의 대용량화가 현저하며, 32G 바이트 정도 용량의 제품 출시가 발표되기에 이르렀다. 특히 USB 메모리나 휴대 전화용 기억 장치로서의 상품 가치가 늘어나고 있으며, 휴대 음악 플레이어용 기억 장치로서도 내진동성이나 고신뢰성, 또한 저소비 전력이라는 고체 소자 메모리에서의 원리적인 우위성을 살려, 상기의 음악 및 화상용 휴대형 혹은 가반형 상품용 기억 장치로서 주류를 이루고 있다.
또한, 상기 기억 장치에 대한 응용 이외의 용도로서, 정보 기기의 메인 메모리로서 현재 사용되고 있는 DRAM을 불휘발성으로 함으로써, 사용시에는 순간적으로 기동하고, 대기시에는 소비 전력을 한없이 영으로 하는 소위 「인스턴트·온·컴퓨터」실현에 대한 연구도 정력적으로 행해지고 있다. 이를 위해서는, 메인 메모리에 이용되는 DRAM에 요구되는, (1) 50㎱ 미만의 스위칭 속도, 및 (2) 1016회를 초과하는 재기입 회수를 모두 만족하며, 또한 (3) 불휘발성을 가지는 메모리가 필요하다고 한다.
이러한 차세대 불휘발성 반도체 기억장치의 후보로서, 강유전체 메모리(FeRAM), 자기 메모리(MRAM), 상변화 메모리(PRAM) 등, 각종의 원리에 근거하는 불휘발성 메모리 소자의 연구 개발이 행해지고 있지만, 상기와 같은 DRAM의 대체로서 이용하기 위한 성능 요건을 만족하는 것은 MRAM 밖에 없다고 사료된다. 단, 상기 성능 요건으로서 들 수 있는 재기입 회수(>1016)는 30㎱ 마다 재기입을 10년간 행했을 경우의 액세스 회수를 상정한 것으로, 불휘발성을 갖는 메모리의 경우에는 리프레시 주기(refresh cycle)가 불필요해지기 때문에, 이 정도의 회수가 필요하지는 않다. 이미 MRAM은 1012 이상의 재기입 회수 성능을 달성한 기술 개발예도 있으며, 스위칭 속도도 고속(<10㎱)이므로, 다른 불휘발성 기억장치의 후보 기술과 비교하여 높은 실현성이 있는 것으로 보여지고 있다.
상기 MRAM을 실용화할 때의 최대의 문제점은, 셀 면적의 크기와 비트 당 코스트(비트 코스트(bit cost))가 높다는 것이다. 현재 상품화되어 있는 소용량 4Mbit 정도의 MRAM은 전류 자장 재기입형으로, 셀 면적이 20~30F2(F는 제조 프로세스의 최소 가공 치수) 이상이며, 비트 당 면적이 지나치게 크다. 이 때문에 DRAM을 치환하는 것은 현실적으로는 곤란하고 할 수 있다.
이러한 상황에 대하여, 두 개의 돌파구가 될 수 있는 기술 개발이 MRAM의 기술 분야에서 이루어지고 있다. 하나는 MgO 터널 절연막을 이용한 MTJ(자기 터널 접합)이며, 이것에 의해 200% 이상의 자기 저항이 용이하게 얻어지고 있다(비특허문헌 1). 다른 하나는 전류 주입 자화 반전 방식이다. 이 전류 주입 자화 반전 방식은, 전류 자장 재기입 방식에 있어서 치명적인 미세 셀에서의 재기입(자화의 반전)에 필요한 자장(반전자장)이 증대하는 문제를 회피할 뿐만 아니라, 스케일링측에 따른 기입 에너지의 저감, 즉, 미세화에 따라 기입 에너지도 적어진다는 이점도 가지는 재기입 방식이다. 이 전류 자화 반전 방식에 의해, 1개의 트랜지스터에 의해 1개의 MTJ를 동작시키는 구성(1T1MTJ 구성)이 가능해지기 때문에, 이상적으로는 셀 면적도 6~8F2 정도로 현재의 DRAM와 같은 수준이 된다고 보여지고 있다(비특허문헌 2).
비특허문헌 1 : D.D. Djayaprawira 외, "230% room-temperature magnetoresistance in CoFeB/MgO/CoFeB magnetic tunnel junctions", Applied Physics Letters, Vol.86, 092502, 2005년
비특허문헌 2 : J.Hayakawa 외, "Current-induced magnetization switching in MgO barrier based magnetic tunnel junctions with CoFeB/Ru/CoFeB synthetic ferrimagnetic free layer", Japanese Journal of Applied Physics, Vol.45, L1057-L1060, 2006년
그렇지만, 그럼에도 불구하고, MRAM의 비트 코스트는 현행 DRAM를 대체하는 메인 메모리로서 응용하는 것을 고려했을 경우에, DRAM의 비트 코스트를 감당해내는 것은 어렵다. 이것은, 자성 다층막이나 매우 얇은 균일한 터널 절연막을 형성할 필요가 있기 때문이다. 또한, 기억 장치로서 응용하는 것에 목적을 두더라도, 비트 코스트가 낮으며, 또한 셀 면적이 4F2 정도로 작은 특징을 가지는 플래시 메모리에 대해 충분히 대항할 수 있는 상황은 되지 않는다. 이 때문에 MRAM은, 원리적인 이점을 살린 용도 전개의 전망이 없어, 개발이 진행되지 않는다는 문제에 직면하고 있다.
상술한 돌파구가 되는 기술의 하나인 전류 주입 자화 반전 방식을 이용하여도, MTJ를 선택하기 위해, 즉 메모리 셀을 어드레싱하여 목적하는 상태로 재기입하기 위해서는, 메모리 셀 마다 트랜지스터를 이용할 필요가 있다. 이러한 문제는, 메모리의 스위칭을 위해 전류의 극성(전류가 흐르는 방향)의 전환이 필요하기 때문에, 그 전류의 전환 회로가 트랜지스터를 필요로 하는 점에 원인이 있다. 이 때문에, 전류 주입 자화 반전 방식을 이용하는 종래의 방법에서는, 스위칭 원리상 4F2 정도의 면적에 셀을 수용하는 것이 곤란하게 되어, 집적 밀도를 높일 때의 큰 장해가 되고 있다.
본 발명은, 상기 문제점을 감안하여 이루어진 것으로, 상기 과제 중 적어도 몇 가지를 해결하는 것을 과제로 한다.
본원 발명자 등은, 전류 자화 반전 방식의 원리적인 측면을 재검토하여, 메모리 셀의 면적을 작게 하는 용도에 최적인 메모리 소자의 구조와 그 구동 방법을 검토하였다. 그 결과, 이하에 나타내는 자기 메모리 소자와 그 구동 방법 및 불휘발성 기억 장치를 발명하기에 이르렀다.
즉, 상기의 과제를 해결하기 위하여, 본 발명에 따르면, 제 1 면 및 제 2 면에 의해 규정되는 소정 두께를 가지며 강자성을 나타내는 프리층과, 상기 제 1 면에 일방의 면을 향하여 배치된 제 1 비자성층과, 상기 프리층과 함께 상기 제 1 비자성층을 사이에 끼우는 강자성을 나타내는 핀층을 구비하는 스핀 밸브 구조를 포함하여 이루어지며, 전기 펄스를 인가함으로써 상기 스핀 밸브 구조에 정보를 기억시키는 자기 메모리 소자로서, 상기 프리층의 상기 제 2 면의 측에 배치되는 제 2 비자성층과, 상기 프리층과 함께 상기 제 2 비자성층을 사이에 끼우며, 자기 특성이 온도에 따라 변화하는 자성 재료를 포함하는 자기 변화층을 더 구비하는 메모리 소자가 제공된다. 여기서, 스핀 밸브 구조는 강자성층(핀층)/비자성층/강자성층(프리층)으로 이루어지는 구조이며, 핀층은 프리층보다 자화의 방향이 변화하기 어려워지도록 구성한다. 또한, 사선(/)에 의해 나누어 복수의 층을 열기하는 표기는, 거기에 기재된 복수의 층을 그 기재 순서로 적층하여 배치하는 구성을 나타내며, 이것은 기재되어 있는 것이 막의 조성이어도 마찬가지이다.
자기 특성이 온도에 따라 변화하는 자성 재료는, 온도에 따라 자기적인 성질이 변화할 때에, 온도에 따라 자성 재료의 자기적 물성이 변화하는 것이다. 이와 같이, 자기 변화층의 자기 특성의 온도에 의한 변화에 따라 적어도 두 개의 온도에 있어서 프리층의 자화가 상이한 상태가 된다. 이 자화의 변화를 이용하여 프리층의 자화 상태를 더 변화시키면, 외부 자장을 이용하지 않아도 스위칭을 행할 수 있다.
상기의 핀층에 대해서는, 자장에 의한 스위칭을 행하는 경우와 마찬가지로, 핀층에 직접 또는 간접적으로 접하도록 반(反)강자성층을 적층하여, 이들 층 사이의 교환 결합에 근거하는 핀층의 보자력 증대의 효과를 이용할 수 있다. 예를 들면, 특정 크기의 외부 자장을 인가했을 때에, 핀층의 자화 방향은 변화하지 않고, 프리층의 자화 방향이 핀층의 자화 방향에 대해 이루는 각도가 상대적으로 변화하는 것을 이용할 수 있다. 이 예에서는, 외부 자장에 대응하여 저항값이 변하는 현상(평행 배치에서 저항이 가장 낮고, 반평행 배치에서 저항이 가장 높아지는 현상)을 이용하는 자기저항 소자의 구조가 얻어진다. 또한, 비자성층은, 강자성층(핀층과 프리층) 사이의 상호의 자기 결합을 절단하는 역할을 수행하여, 그 비자성층이 금속인 경우에는 거대 자기저항(GMR) 소자로서, 또한 그 비자성층이 절연체인 경우에는 터널 자기저항(TMR) 소자로서 동작한다. 단, 전류로 스위칭을 행하는 종래의 경우에는 핀층은 반드시 보자력(Hc) 혹은 자기 이방성(Ku)이 큰 것으로 할 필요는 없고, 오히려 포화 자화(Ms)가 충분히 커서 스핀의 세차운동이 일어나기 어렵게 하는 것이 중요하며, 이 점은 본 발명에 있어서도 마찬가지이다.
상기 특징을 가지는 자기 메모리 소자는, 동작시킬 때에, 전기 펄스 인가에 의해 스핀 밸브 구조의 온도가 상승하는 것, 그리고, 그 온도 상승에 따라서 프리층에 다른 비자성층(제 2 비자성층)을 사이에 끼워 설치한 자기 변화층의 자기 특성이 변화하는 것을 이용한다. 이 자기 변화층의 자화가 자장을 발생시켜 프리층의 자화에 작용하기 때문에, 전류를 단지 흘린 것만으로는 여기가 어려운 프리층의 자화에 프리세션(세차운동)을 유발할 할 수 있어, 반전이 용이하게 가능해진다. 이 때문에, 핀층의 자화 방향에 관계없이, 프리층의 자화의 상대 각도를 평행, 반평행으로 스위칭할 수 있게 된다.
이 자기 변화층은, 특정 온도(소정의 온도)보다 저온측과 고온측에서 자기 특성이 변화하지만, 그 변화는, 예를 들면, 그 소정의 온도를 경계로 하여 저온측과 고온측에서 외관의 자기 특성이 반전하는 것이나, 저온측과 고온측의 어느 쪽에서만 발현하는 자기 특성을 가지는 것으로 할 수 있다. 특정 온도를 경계로 하여 어떠한 상(相)전이가 발생하거나, 상전이를 수반하지 않고 온도에 따라 변화하는 성질의 2개의 재질이 각각의 변화를 나타냄으로써, 특정 온도를 경계로 하여 그 성질의 차이나 합의 값이 역전하는 등의 임의의 원인에 의해, 이러한 변화를 실현할 수 있다. 이 일례로서는, 이방성 자장이 특정 온도를 경계로 저온측에서 발생하여 고온측에서 소실하거나, 그 반대로 저온측에서 볼 수 없었던 이방성 자장이 고온측에서 볼 수 있게 되는 재료를 이용할 수 있다.
이러한 특징을 가지는 자기 메모리 소자는, 온도의 상승에 따라 일어나는 자기 변화층의 변화가 명료하며, 따라서 프리층의 자화가 받는 영향도 명확한 것이 되기 때문에, 스위칭 동작이 안정되게 된다.
또한, 본 발명의 자기 메모리 소자는 제 2 비자성층의 저항값이 제 1 비자성층의 저항값보다 큰 것을 특징으로 한다.
상기 특징의 구성에 따르면, 제 2 비자성층의 발열이 제 1 비자성층의 발열보다 많아져, 목적으로 하는 프리층과 자기 변화층 모두의 온도의 상승량이 커진다. 그 결과, 보다 저전압, 저전류에서의 프리층의 스위칭이 가능해진다.
본 발명의 자기 메모리 소자는, 상기 소정의 온도인 자기 보상 온도(Tcomp)가, 상기 자기 메모리 소자를 동작시키는 동작 온도 범위에 있으며, 상기 자기 변화층이, 상기 자기 보상 온도(Tcomp)보다 고온측에서 상기 스핀 밸브 구조의 적층면의 수직 방향으로 자화를 나타내는 N형 페리자성층(ferrimagnetic layer)을 포함하는 것으로 할 수 있다. 이때, 프리층은, 예를 들면 면내의 자화에 의해 정보를 기억할 수 있다.
상기 특징의 구성에 따르면, 핀층의 자화 및 프리층의 자화가 모두 면내인 상태를 유지하며, 평행 및 반평행의 스위칭을 일으키는 소자인 경우에는, 전기 펄스의 인가에 의해 자기 변화층인 N형 페리자성층의 온도가 자기 보상 온도(Tcomp)로부터 상승함에 따라 막면에 수직인 자화(수직 자화)가 발생하여, 이 수직 자화가 생성하는 자장이 프리층에 작용하기 때문에, 통상 전류만으로는 여기가 곤란한 프리층의 프리세션(세차운동)이 용이하게 가능해진다. 즉, 온도 상승에 의해 자화 변화층의 수직의 자화가 프리층 부근에 누설 자속으로서 수직 자장을 일으키고, 이것에 의해서, 프리층의 자화의 프리세션이 일어난다. 이와 같이 하여, 프리세션하고 있는 프리층의 자화는, 반전시키는 것이 용이하게 된다. 한편, 전기 펄스에 의한 온도 상승이 없는 경우에는 자기 변화층으로부터 누설 자속이 발생하지 않기 때문에 프리층의 기억 상태는 안정하게 유지된다. 이러한 구성에서는, 핀층의 구성을, 프리층에 있어서의 자화의 반전을 가능하게 하면서 기억을 안정화하도록 구성하는 균형을 잡을 때에, 기억을 보다 안정화하도록 구성해도, 자기 변화층의 보조에 의해 필요한 반전 동작을 행할 수 있다. 따라서, 프리층의 기억 상태를 한층 안정한 것으로 하는 핀층의 구성을 취할 수 있게 되어, 데이터 유지 특성을 향상시킬 수 있다. 또한, 본 발명에서는, 자기 메모리 소자를 동작시키는 동작 온도라는 기재를 이용하고 있는데, 이것은 제작된 메모리 소자가 실제로 사용되는 경우의 온도인 것을 의미하고 있으며, 전자 기기 내부의 온도나, 그 영향을 받거나 실제의 동작 상태의 영향을 받아 실내의 온도보다 상승하고 있는 환경에서 이용되는 자기 메모리 소자에서는, 그러한 온도를 포함하며, 자기 메모리 소자가, 예를 들면 기억장치의 일부가 되어 있어, 기기에 이용되는 경우에 있어서는, 기기를 정지시킨 상태로부터 기동시켜 이용하는 경우의 기동 직후의 온도로부터, 과열하여 정지할 때까지의 온도 등을 포함하여, 의도적으로 전기 펄스에 의해 의도적으로 메모리 소자의 온도를 높게 하는 상황에 있어서의 메모리 소자가 나타내는 온도보다 낮아진다. 이러한 온도 범위를 나타내면, 자기 메모리 소자가 이용되는 기억 장치의 동작시 또는 보존시의 기능을 보장하기 위한 온도 범위, 예를 들면, 하한의 온도를, -40℃, -30℃, -25℃, -20℃, -10℃ 등 중 어느 하나로 하고, 상한의 온도는, 60℃, 80℃, 85℃, 100℃, 120℃ 등 중 어느 하나로 하여, 이러한 임의의 조합 의해 얻어지는 온도 범위로 할 수 있다. 상기 특징은, 예를 들면 이러한 온도 범위가 메모리 소자가 실제로 사용되는 경우의 온도로서 선택되며, 그 온도 범위에 자기 보상 온도(Tcomp)가 있는 것을 나타내고 있다. 또한, 의도적으로 전기 펄스에 의해 온도를 상승시키면, 메모리 소자의 자기 변화층의 온도는, 국소적으로 250℃ 정도의 온도를 나타내는 경우가 있어, 자기 변화층이 N형 페리자성층인 경우에는, 자기 변화층의 자기 특성을 충분히 변화시킬 수 있다.
이러한 자기 변화층의 재료로서는 희토류와 천이 금속의 비정질 합금 재료가 사용 가능하다. 특히 TbFeCo나 GdFeCo 등이 적합하다. 이러한 비정질 재료는, 결정 구조가 상이한 자성 다층막의 적층 구조를 제작하는 프로세스 매칭의 관점에서도 적합하다. 왜냐하면, 예를 들면 터널 절연막을 MgO에 의해 제작하고, 그 터널 절연막을 사이에 끼우기 위해 이용되는 비정질 금속재료(예를 들면, CoFeB)도 퇴적시는 비정질이며, 소자 제작 후의 어닐링에 의해 MgO 계면으로부터 결정화가 진행되기 때문이다. 상기 희토류와 천이 금속의 비정질 합금은 이러한 관점에서 종래의 소자 구조의 제작에 장해가 되는 것이 없다고 하는 관점에서도 보다 바람직하다.
또한, 본 발명의 자기 메모리 소자는, 상기 소정의 온도인 자기 보상 온도(Tcomp)가, 상기 자기 메모리 소자를 동작시키는 동작 온도 범위보다 높은 온도이며, 상기 자기 변화층이, 자기 보상 온도(Tcomp)보다 저온측과 고온측에서 서로 역방향의 자화를 나타내는 N형 페리자성층을 포함하는 것으로 할 수 있다. 이 경우에, N형 페리자성층이 프리층에 만드는 자장은 막면에 수직인 방향의 자장으로 할 수 있어, 프리층이 막면의 면내로 자화하여 기억하는 것으로 할 수 있다. 상기 특징의 온도 범위는, 상기한 바와 같다.
상기 특징의 구성에 따르면, 전기 펄스의 인가에 의해 자기 변화층인 N형 페리자성층의 온도가 상승하여, 자기 보상 온도(Tcomp)를 지나면, 자기 변화층의 수직 자화가 반전하여, 반전 자장이 프리층에 작용한다. 이 때문에, 프리층의 프리세션(세차운동)이 보다 용이하게 가능해진다. 이 경우에도, 상술한 바와 같은 여러 가지의 동작 온도 범위로부터 전기 펄스에 의해 자기 변화층의 온도를 상승시킴으로써, 자기 변화층의 자화를 역방향의 자화로 할 수 있다.
또한, 본 발명의 자기 메모리 소자는, 프리층에 흐르는 전류의 통과 영역을 제한하는 전류 협착 구조를 더 구비할 수 있다.
상기 특징의 구성에 따르면, 전류 협착 구조 근방에서 온도가 상승하기 때문에 용이하게 자기 변화층의 온도를 상승시키는 것이 가능해진다. 전류 협착 구조는, 그에 대응하는 자기 변화층의 영역으로부터 온도를 상승시키기 때문에, 온도의 상승이 좁은 영역에서 빠르게 일어나, 프리층의 자화를 반전시킬 때에도, 전류 협착 구조에 대응하는 프리층의 영역으로의 누설 자장이 커져, 그 부분이 반전하기 쉬운 상황이 된다. 프리층의 모든 영역의 전체를 동일하게 반전시키는 것보다, 일부를 반전시켜 그 영향을 메모리 셀에 있는 프리층의 전영역에 미치는 것이 반전을 위한 임계값이 낮아져, 안정된 스위칭을 행할 수 있으므로, 전류 협착 구조를 설치함으로써, 메모리 소자로서의 스위칭 동작이 안정되며, 또한 기억 안정성은 전류가 흐르는 영역의 크기가 아니라 메모리 셀에 있는 프리층의 영역의 크기가 영향을 미치기 때문에, 기억의 안정성을 높여도, 전류 협착 구조에 의해 스위칭에 영향을 미치지 않게 할 수 있다.
또한, 본 발명의 자기 메모리 소자는, 상기의 과제를 해결하기 위해서, 자기 변화층이, 온도에 따라 자화가 증대하며, 자화 방향이 경사지는 자성 재료를 포함하는 것으로 할 수 있다. 이러한 자성층으로서는, 일례로서 N형 페리자성체인 희토류 천이 금속 비정질 합금, 보다 구체적으로는 GdFeCo가 바람직하다. 후술하는 바와 같이, 자기 보상 온도를 약 실온으로 하고, 온도가 상승함에 따라 우선 수직 자화 성분, 그 다음으로 면내 자화 성분이 증대하며, 그 후 다시 수직 자화 성분이 증가하여, Tc를 향하여 총 자화가 더 감소한다는 온도 의존성을 나타내기 때문이다. 여기서, 스핀 밸브 구조는 강자성층(핀층)/비자성층/강자성층(프리층)으로 이루어지는 구조이며, 핀층은 프리층보다 자화 방향이 변화하기 어려워지도록 되어 있다. 자장에 의한 스위칭의 경우에는, 핀층과 반강자성층의 교환 결합에 의해 보자력을 증대시키는 방법 등이 주로 이용되고 있다. 예를 들면, 특정 크기의 외부 자장을 인가했을 때에 핀층의 자화 방향은 변화하지 않고, 프리층의 자화 방향이 핀층의 자화 방향에 대해 이루는 각도가 상대적으로 변화한다. 그에 대응하여 저항값이 변화하는 현상(평행 배치에서 저항이 가장 낮고, 반평행 배치에서 저항이 가장 높아지는 현상)을 이용하는 자기 저항 소자의 구조이다. 또한, 비자성층은 강자성층간(핀층과 프리층 사이)의 자기 결합을 절단하는 역할을 수행하여, 금속이 이용된 경우에는 거대 자기저항(GMR) 소자로서, 절연체가 이용된 경우에는 터널 자기저항(TMR) 소자로서 동작한다.
상기 특징의 자기 메모리 소자의 구성에 따르면, 펄스 높이가 상이한 단극성 전기 펄스에 의한 프리층의 자화 반전이 가능해지므로, 자화 배치를 평행, 반평행으로 스위칭할 수 있다. 따라서 메모리 셀 선택 소자로서 정류 소자(다이오드)를 직렬로 접속하는 것이 가능해져, 셀 면적으로서 최소의 4F2를 구비한 크로스포인트(cross-point)형 메모리가 실현된다.
또한, 본 발명의 자기 메모리 소자는, 자기 변화층의 면내 자화 성분이 핀층의 자화 방향과 평행이 되도록 할 수 있다. 또한, 본 발명의 자기 메모리 소자는, 자기 변화층의 면내 자화 성분이 핀층의 자화 방향과 반평행이 되도록 할 수 있다.
상기 특징의 구성에 따르면, 후술하는 스핀 프리세션 방식에 의해 프리층의 자화를 핀층의 자화에 평행으로, 혹은 반평행으로 스위칭하는 동작이 보다 안정하게 행해질 수 있다.
또한, 본 발명은, 제 1 면 및 제 2 면에 의해 규정되는 소정 두께를 가지며 강자성을 나타내는 프리층과, 제 1 면에 일방의 면을 향하여 배치된 제 1 비자성층과, 프리층과 함께 제 1 비자성층을 사이에 끼우는 강자성을 나타내는 핀층을 구비하는 스핀 밸브 구조를 포함하며, 프리층의 제 2 면의 측에 배치되는 제 2 비자성층과, 프리층과 함께 제 2 비자성층을 사이에 끼우고, 자기 특성이 온도에 따라 변화하는 자성 재료를 포함하는 자기 변화층을 더 구비하는 자기 메모리 소자의 구동 방법으로서, 스핀 밸브 구조에 단극성 펄스인 전기 펄스를 인가하여, 스핀 밸브 구조에 정보를 기록하는 기록 단계를 포함하는 자기 메모리 소자의 구동 방법을 제공한다.
상기 특징의 구성에 따르면, 단극성 전기 펄스만을 사용하기 때문에, 셀 선택 스위치로서 정류 소자가 사용 가능해진다. 그 결과, 4F2라는 최소 셀 치수로 메모리 소자가 실현 가능해진다.
또한, 단극성 전기 펄스의 상승기간에 있어서의 진폭을, 상기 단극성 전기 펄스의 진폭을 펄스폭 전체에 걸쳐서 평균한 값보다 크게 하는 단계를 더 구비하는 것으로 할 수 있다.
상기 특징의 구성에 따르면, 전기 펄스 인가시에 신속하게 자기 변화층의 온도를 상승시키는 것이 가능해져, 프리층의 프리세션(세차운동)이 고속으로 가능해진다.
또한, 본 발명의 자기 메모리 소자의 구동 방법은, 단극성 전기 펄스의 펄스폭을 제어하는 단계를 더 포함하며, 제어된 펄스폭을 가지는 단극성 전기 펄스에 의해 스핀 밸브 소자의 프리층의 자화를 제어하여, 프리층의 자화의 방향과 핀층의 자화의 방향의 조합(「자화 배치」라고 한다)으로서 정보를 기록하는 것으로 할 수 있다.
상기 특징의 구성에 따르면, 프리층의 프리세션의 반(半)주기(즉 평행으로부터 반평행, 혹은 반평행으로부터 평행으로의 스위칭 시간(τ))의 폭을 가지는 전기 펄스 인가에 의해 스위칭이 가능해진다. 또한, 이 홀수배 주기의 펄스를 이용해도 스위칭이 가능해진다.
또한, 본 발명의 자기 메모리 소자의 구동 방법은, 단극성 전기 펄스의 펄스수를 제어하는 단계를 더 포함하며, 소정의 펄스폭을 가지는 단극성 전기 펄스의 펄스수에 따라 스핀 밸브 소자의 프리층의 자화를 제어하여, 프리층의 자화의 방향과 핀층의 자화의 방향의 조합으로서 정보를 기록할 수 있다.
상기 특징의 구성에 따르면, 프리층의 자화 방향을 변경하여, 자화 배치를 변경하고자 하는 경우에는 상기 펄스폭(τ)을 가지는 펄스를 홀수회, 변경하고자 하지 않은 경우에는 짝수회 인가함으로써 소망하는 디지털 데이터의 기록이 가능해진다.
또한, 본 발명의 자기 메모리 소자의 구동 방법에 있어서는, 단극성 전기 펄스의 극성이 스핀 밸브 구조의 프리층측의 전위를 핀층측의 전위보다 높은 극성으로 할 수 있다.
상기 특징의 구성에 의하면, 먼저 핀층 측에 배치되어 있는 자기 변화층의 온도가 상승하기 때문에, 프리층의 프리세션(세차운동)이 용이해진다는 이점이 있다. 특히, 프리층측에 전류 협착 구조가 형성되어 있는 소자에 있어서는 이 효과가 현저해진다.
또한, 본 발명의 자기 메모리 소자의 구동 방법에 있어서는, 단극성 전기 펄스를 인가하기 전에 미리 기록된 정보를 판독하는 단계를 더 포함하며, 기록 단계에 있어서, 판독 단계에 의해 판독된 정보를 변경하는 경우만 전기 펄스를 인가할 수 있다.
상기 특징의 구성에 따르면, 기록 정보 변경시에만 전기 펄스를 인가하면 되므로, 소비 전력을 저감하는 것이 가능해진다.
또한, 본 발명의 자기 메모리 소자의 구동 방법은, 핀층측으로부터 양극성(positive polarity)의 단극성 전기 펄스를 인가하여 프리층의 자화와 핀층의 자화에 의한 자화 배치를 반평행으로 하는 단계와, 핀층측으로부터 양극성의 단극성 전기 펄스를 인가하여 자화 배치를 평행으로 하는 단계를 포함하며, 자화 배치를 반평행으로 하는 단극성 전기 펄스의 전류값인 전류량(IAP)과, 자화 배치를 평행으로 하는 단극성 전기 펄스의 전류값인 전류량(IP)이 IAP>IP의 관계를 만족할 수 있다. 한편, 자기 메모리 소자가, 자기 변화층의 면내 자화 성분이 핀층의 자화 방향과 반평행이 되는 것인 경우에는, 그 반대로 IAP<IP의 관계를 만족하도록 해도 된다.
상기의 각 구동 방법에 따르면, 단극성 전기 펄스를 이용하여 전류 주입 자화 반전 방식에 의해 자화 배치를 각각 반평행 및 평행으로 하고, 스핀 프리세션 방식에 의해 프리층의 자화를 핀층의 자화에 대해서 각각 평행 및 반평행으로 스위칭할 수 있다.
또한, 전자의 경우, 자화 배치를 평행으로 하는 단계 후에, IP 이하의 전류량의 단극성 펄스와 동일한 극성의 전기 펄스를 인가하는 단계를 더 포함하는 것으로 할 수 있다. 마찬가지로, 후자의 경우에는, 이 단계를 IAP 이하의 전류량의 단극성 펄스와 동일한 극성의 전기 펄스를 인가하는 단계로 할 수 있다.
이들 중 어느 하나의 구동 방법에 따르면, 소자 형상의 편차 등에 의해 소자마다 스핀 프리세션에 의한 자화 반전 주기에 편차가 발생하여, 단극성 전기 펄스의 인가 후에 자화 배치가 완전히 평행이 되지 않았던 경우에도 자화의 방향을 보정하여 완전히 평행으로 하는 것이 가능해진다. 이것에 의해 평행 상태에 대응하는 저저항 상태의 저항값이 충분히 낮아지기 때문에, 정보 판독시의 마진이 확보되어, 신뢰성이 높은 판독 동작이 가능해진다.
본 발명의 불휘발성 기억장치는 자기 메모리 소자와, 자기 메모리 소자에 직렬로 접속된 정류 소자를 구비하여 이루어지며, 청구항 10~19 중 어느 하나에 기재된 구동 방법에 따른 기입(writing) 및 삭제(erasing)를 행하는 정보 재기입(rewrite) 수단과, 자기 메모리 소자에 흐르는 전기량으로부터 기록된 정보를 판독하는 수단을 구비하여 이루어지는 것을 특징으로 한다.
상기 특징의 불휘발성 기억장치에 따르면, 단극성 전기 펄스에 의해 스위칭이 가능해지기 때문에, 1다이오드와 1MTJ로 이루어지는 메모리 셀이 구성 가능해져 플래시 메모리와 동등한 셀 면적 4F2가 실현 가능해진다. 따라서, 고속 동작, 높은 재기입 회수 성능을 구비한 불휘발성 기억장치를 고밀도로 기판 위에 집적할 수 있기 때문에, 고성능인 불휘발성 기억장치를 저비용으로 제공할 수 있다.
이상과 같이, 본 발명의 특정 실시형태의 자기 메모리 소자 및 그 구동 방법을 구비한 불휘발성 기억장치는, 단극성 전기 펄스에 의해 스위칭이 가능해지기 때문에 1다이오드와 1MTJ로 이루어지는 4F2 사이즈의 메모리 셀이 구성 가능해진다. 또한, 본 발명의 특정 실시형태의 자기 메모리 소자 및 그 구동 방법은, 기억한 정보의 판독 동작의 신뢰성을 높인다고 하는 효과를 얻는다. 이들에 의해, 저비용으로 고성능, 고집적인 불휘발성 기억장치가 실현 가능해진다.
도 1은 본 발명의 실시형태에 따른 자기 메모리 소자의 단면도이다.
도 2는 본 발명의 실시형태에 따른 자기 메모리 소자를 구성하는 자기 변화층으로서 이용하는 경우의 자기 변화층의 자화와 온도의 관계를 모식적으로 나타내는 도면이다.
도 3은 본 발명의 실시형태에 따른 자기 메모리 소자를 구성하는 자기 변화층으로서 이용하는 경우의 자화와 온도의 관계를 모식적으로 나타내는 도면이다.
도 4는 본 발명의 실시형태에 따른 자기 메모리 소자의 구동 방법을 나타내는 설명도이다.
도 5는 본 발명의 실시형태에 따른 자기 메모리 소자의 구동 방법을 나타내는 설명도이다.
도 6은 본 발명의 실시형태에 따른 자기 메모리 소자의 구동 방법의 일례를 나타내는 플로우차트이다.
도 7은 본 발명의 실시형태에 따른 불휘발성 기억장치의 일 실시예의 구성을 모식적으로 나타내는 도면이다.
도 8은 본 발명의 실시형태에 따른 자기 메모리 소자의 구동 방법으로서, 전류 주입 자화 반전에 의해 자화 배치를 반평행으로 하고, 스핀 프리세션에 의해 평행으로 하는 방법을 모식적으로 나타내는 도면이며, 전류의 극성 방향을 직렬로 접속한 정류 소자에 의해 나타내고 있다.
도 9는 본 발명의 실시형태에 따른 자기 메모리 소자의 구동 방법으로서, 전류 주입 자화 반전에 의해 자화 배치를 평행으로 하고, 스핀 프리세션에 의해 반평행으로 하는 방법을 모식적으로 나타내는 도면이며, 전류의 극성 방향을 직렬로 접속한 정류 소자에 의해 나타내고 있다.
이하, 본 발명의 자기 메모리 소자, 그 구동 방법, 및 불휘발성 기억장치의 실시형태를 도면에 근거하여 설명한다.
<제 1 실시형태>
본 발명에 따른 자기 메모리 소자, 그 구동 방법 및 불휘발성 기억 장치의 제 1 실시형태를 도 1~도 6에 근거하여 설명한다.
상술한 바와 같이, 전류 주입 자화 반전 방식은, 전류의 극성(전류의 방향)에 의해 프리층의 자화를 반전시키는 방식이다. 프리층과 핀층 모두의 자화를 평행이 되도록 하는 조작은, 프리층측으로부터 전류를 흘리는, 즉 핀층측으로부터 비자성층을 통하여 스핀 편극한 전자를 프리층에 주입함으로써 실현된다. 반대로 반평행으로 하는 조작은, 핀층측으로부터 전류를 흘리는, 즉 프리층측으로부터 비자성층을 통하여 스핀 편극한 전자를 핀층측에 주입함으로써 실현된다. 이 반평행으로 하는 조작의 경우에는, 핀층의 자화와 평행한 스핀을 가지는 전자만이 비자성층을 투과하고, 핀층의 자화와 평행이 아닌 스핀을 가지는 전자는 반사되어 프리층에 축적되며, 그 결과, 프리층의 자화는 핀층과 반평행 배치가 된다고 사료된다. 즉 국소 스핀(localized spin)을 포함한 각(角) 운동량이 보존되도록 전자를 주입하는 방식이다.
한편, 핀층의 스핀 각 운동량과는 독립적으로 프리층의 자화를 회전시키는 것이 가능한데, 이것은 스핀 프리세션(spin precession) 방식이라고 한다. 이 방식을 이용한 경우에는 전기 펄스는 단극성이면 되므로, 자기 메모리 소자를 구성할 때에 필요한 선택 스위치로서 트랜지스터가 아닌 정류 소자(다이오드 소자)가 이용 가능해진다. 따라서 셀 사이즈가 4F2가 되어, 원리적으로는 최소의 셀 사이즈의 크로스포인트(cross-point)형 메모리가 실현 가능해진다. 그렇지만 스핀 프리세션을 전류만으로 여기하려면 비교적 큰 전류가 필요하여, 터널 절연막을 필요로 하는 자기 메모리 소자에 적용하는 것은 불가능하다.
본원 발명자는, 스핀 프리세션의 원리를 재차 검토해 보았다. 상기 검토에 따르면, 프리층 막의 면내 자화가 세차운동하는 기간은, 자화 곤란 방향인 막면에 수직인 방향으로 자화가 성분을 가지고 있는 기간, 즉 자화가 막면의 방향으로부터 상승하고 있는(정립하고 있는) 성분을 가지는 기간이며, 그 세차운동은 막면에 수직인 축 둘레이다. 그리고, 전기 펄스 인가에 의한 스위칭시에 막면에 수직인 방향으로 프리층의 자화를 향하게 하는 것이 가능하다면, 이러한 세차운동은 전기 펄스에 의해 일으킬 수 있다. 이와 같이 하여, 스핀 프리세션 방식에 의해 단극성 펄스를 이용한 스위칭이 가능해지는 것을 발견하였다.
또한, 본원 발명자는, 자화를 어떻게 수직 방향으로 세우는지에 대하여 검토하였다. 그리고 그 하나로서, 열 변동(fluctuation)을 이용할 수 있음을 발견하였다. 즉, 극히 단시간의 전기 펄스 인가에 의해 프리층의 온도를 상승시키면, 면내의 자화가 막면 수직 방향으로도 요동하는 것을 이용할 수 있다. 상기 방법을 이용하기 위해서는, 보다 구체적으로는, 우선 온도 상승을 일으키게 하는 목적으로 펄스의 상승시에 단시간의 진폭이 큰 전기 신호 펄스를 인가하고, 다음으로 세차운동을 여기하는데 필요한 진폭이나 기간을 가지는 전기 신호 펄스를 인가하는 전기 신호의 인가 방법을 이용할 수 있다.
또한, 다른 특징으로서, 보다 효율적으로 프리층의 온도를 상승시키려면, 전류 협착 구조를 설치하는 것이 바람직하다. 보다 구체적으로는, 프리층측으로의 콘택트홀을 핀층측보다 좁게 형성할 수 있다. 이 협착 구조에 의해 협착된 영역의 근방에 전류를 집중시켜, 열의 발생 부분을 집중시킬 수 있기 때문이다.
다음으로, 상기 열 변동과는 다른 방법, 즉 스위칭시에 프리층으로 막면에 수직인 방향의 자장을 인가하는 방법을 도면을 참조하여 설명한다. 도 1은 본 실시형태에 따른 자기 메모리 소자의 단면도이다. 각 층의 재질이나 구성을 괄호 안에 기재하면, 기판(1) 위에 하부 전극(2)(Cu/Ta), 핀층(3)(CoFeB/Ru/CoFe/PtMn), 비자성층(4)(제 1 비자성층)으로서의 터널 절연막(MgO), 프리층(5)(CoFeB), 비자성 금속층(6)(제 2 비자성층)(Pt), 자기 변화층(7)(TbFeCo)을 순서대로 형성한다. 다음으로, Ar 이온 밀링(milling) 등의 방법에 의해 100×100㎚의 접합 사이즈가 되도록 가공하고, 그 위에 층간 절연막(8)(SiO2)을 형성한다. 그리고, 접합부용 콘택트홀(8A)과 하부 전극용 콘택트홀(8B)로 이루어지는 개구를 패터닝한 후, 층간 절연막(8)을 통해 상부 전극(9)(Cu/Ta)을 형성하여 패터닝하였다. 상기 자기 변화층(7)의 온도 변화를 전기 펄스에 의해 유발하는 것이다.
상기 자기 변화층(7)으로서는, 상기와 같이 TbFeCo 등의 N형 페리자성체(ferrimagnetic material)를 이용하는 것이 바람직하다. N형 페리자성체란, 반평행인 2종류의 자화(A, B)가 존재하고, 이들의 온도 의존성이 상이하기 때문에 외관상의 자화(A-B)가 소실하는 자기 보상 온도(Tcomp)가 존재하는 물질이며, 실제 상술한 TbFeCo도 Tb의 자화와 FeCo의 자화로 구별할 수 있는 2종류의 자화를 가지고 있어, 각각의 온도 의존성이 상이하다. 따라서 자기 보상 온도(Tcomp)를 경계로 하여 고온측과 저온측에서는, 자기 변화층(7) 전체의 외관상의 자화(A-B)의 부호를 반전시킬 수 있게 된다. 이러한 물질을 자기 변화층(7)으로서 채용하는 경우에도 2개의 동작을 더 고려할 수 있다. 도 2 및 도 3을 이용하여 그 점에 대하여 더 설명한다.
도 2 및 도 3은, 본 실시형태의 자기 변화층의 자화율의 온도 변화를 나타내는 특성도이며, 도 2는 실온 근방의 자기 보상 온도를 나타내는 N형 페리자성체의 자화와 온도의 관계를 나타내고, 도 3은 자기 보상 온도가 실온보다 높은 경우를 나타낸다. 본 실시형태에 있어서, 도 2에 나타낸 바와 같이, 자기 보상 온도를 실온 근방으로 하는 것은 바람직하다. 이 경우, 우선, 통상의 동작에서는 자기 변화층(7)으로부터 자속이 누설되지 않기(혹은 누설되는 자속이 약하다)때문에, 프리층(5)의 자화가 자기 변화층(7)에 의해 영향을 받지 않는다. 그리고, 온도 상승용 전기 펄스를 인가하면, 그 펄스에 의한 전류가 자기 변화층(7)의 온도를 상승시키고, 그 온도가 상승하는데 따라 자기 변화층으로부터 자속이 누설되게 된다. 이때의 자속을 막면에 수직인 방향으로 향하도록 함으로써, 그 영향을 받는 프리층의 자화가 수직 방향으로 요동하게 된다. 이 때문에, 온도 상승용 전기 펄스를 인가한 경우에 스핀 프리세션이 가능해진다. 이러한 통상 동작과 스핀 프리세션 동작을 전환하는 동작에 적절한 구조의 자기 변화층으로서 바람직한 물질에는, 희토류 천이 금속 비정질 합금이 있다. 상기 TbFeCo는, 희토류 천이 금속 비정질 합금의 하나이며, 합금의 조성을 조정함으로써, 수직으로 자화하는 수직 자화막으로 한 상태로 자기 보상 온도를 실온 근방으로 하도록 설계할 수 있다.
본 실시형태에서는, 도 3에 나타낸 바와 같이, 실온 이상으로 자기 보상 온도를 나타내는 N형 페리자성체로 하는 것도 바람직하다. 이것은 실온, 즉 자기 보상 온도 이하에서 발생하는 막면 수직 방향의 자속이, 전기 펄스 인가에 의해 자기 변화층(7)의 온도가 자기 보상 온도 이상으로 상승한 경우에 반전하여, 프리층의 자화의 막면 수직 방향으로의 요동을 보다 크게 할 수 있기 때문이다.
다음으로, 상기 원리에 근거하여 본 발명의 자기 메모리 소자를 구동하는 방법을 설명한다. 도 4는 본 발명에 따른 자기 메모리 소자의 구동 방법인, 펄스폭에 의해 정보를 기록하는 방법을 나타내는 도면이다. 도면 상단에는 펄스폭(τ, 2τ, 3τ)의 전압 펄스(P)를 나타냈다. 도 4에 나타낸 바와 같이, 본 실시형태에 있어서는, 펄스폭에 의해 정보를 기록하는데, 도 4의 상단은 펄스폭(τ, 2τ, 3τ)의 전압 펄스를 나타내며, 도 4의 하단은 초기 상태로부터 각각 펄스폭(τ, 2τ, 3τ)의 전압 펄스 인가 후의 소자 저항값을 나타내고 있다. 고저항 상태는 자기 메모리 소자의 자화가 반평행 상태, 저저항 상태는 평행 상태에 대응한다. 여기서, 스핀 프리세션에 의해 프리층의 자화가 180° 회전하는데 필요한 주기를 τ로 하고 있다. 펄스 상승 진폭(전압)(PA)은 그 후의 펄스 전체의 전압(PB)까지 포함한 경우의 평균 진폭값보다 커지도록 설정되어 있다. 이것은 펄스(P) 인가의 초기에, 열 변동에 의해 프리세션을 일으키는 동시에, 자기 변화층의 온도를 상승시켜 자기 변화층에 의한 수직 자속도 반전시켜 프리세션을 보다 일으키기 쉽게 하기 때문이다. 도 4의 하단에는 초기 상태(평행 상태)로부터 각각 펄스폭(τ, 2τ, 3τ)의 전압 펄스(P) 인가 후의 소자 저항값을 나타냈다. τ의 홀수배의 펄스폭을 갖는 전기 펄스 인가에 의해 반평행 상태, 즉 고저항 상태가 되며, τ의 짝수배의 펄스폭을 갖는 전기 펄스를 인가한 경우에는 360° 회전하기 때문에 초기 상태가 보존된다. 자기 메모리 소자의 자화가 반평행 상태, 저저항 상태는 평행 상태에 대응한다. 상술한 바와 같이, 프리층의 자화의 반전은 도면에 나타낸 바와 같이 단극성 전압 펄스 인가에 의해 가능해진다.
또한, 도 5에 나타낸 바와 같이 펄스폭(τ)을 갖는 펄스수에 의해 정보를 기록하는 것이 가능하다. 본 실시형태에서는, 펄스수에 의해 정보를 기록할 수 있으며, 도 5의 상단은 펄스폭(τ)의 전압 펄스이고, 도 5의 하단은 초기 상태로부터 펄스폭(τ)의 전압 펄스를 순서대로 1, 2, 3, 4펄스 인가 후의 소자 저항값을 나타내고 있다. 도면 상단에는 펄스폭(τ)의 전압 펄스를 4개 나타냈다. 이와 같이, 본 실시형태의 자기 메모리 소자에 있어서는 펄스 인가마다 반평행(고저항), 평행(저저항) 상태로 스위칭하도록 동작시킬 수 있다.
상기와 같이 스핀 프리세션 방식에서는 토글 스위칭(toggle switching)이 이루어지기 때문에, 정보를 재기입할 필요가 없는 경우에는 전기 펄스를 인가할 필요가 없다. 도 6은 이 처리를 간단하고 쉽게 나타낸 플로우 차트이다.
우선, 셀의 기억 상태를 판독하고(단계 S1), 기입 정보와 일치하는지 확인한다(단계 S2). 기입 정보와 일치하는 경우에는 전기 펄스를 인가하지 않고 다음 셀의 기입 처리로 이행한다(단계 S4). 기입 정보와 일치하지 않는 경우에는 전기 펄스를 인가하여 정보의 재기입을 완료하고(단계 S3), 그 다음 셀로의 기입 처리로 이행한다(단계 S4).
이상 설명한 바와 같이, 본 발명의 자기 메모리 소자와 그 구동 방법에 의해 단극성 전기 펄스로 프리층의 자화 반전이 가능하며 스위칭이 가능해진다.
<제 2 실시형태>
다음으로, 본 발명의 소자를 메모리 셀로서 사용한 불휘발성 기억장치의 일 구성예에 대하여 도 7을 이용하여 설명한다.
도 7은 본 실시형태에 따른 불휘발성 기억 장치의 일 실시예인 크로스포인트형 메모리 셀 어레이를 구성하는 자기 메모리 소자와 정류 소자를 모식적으로 나타내는 도면이며, 본 발명에 따른 불휘발성 기억장치의 일 실시예인 크로스포인트형 메모리 셀 어레이를 구성하는 각각의 자기 메모리 소자(10)와 정류 소자(11)를 모식적으로 나타내고 있다. 이미 설명한 바와 같이, 본 발명의 자기 메모리 소자(10)와 그 구동 방법에 의해, 단극성 전기 펄스로 스위칭이 가능하게 된다. 그래서, 소자의 선택 스위치로서 정류 소자(11)(여기에서는 다이오드를 예시하였다)를 직렬로 접속하며, 상부 전극, 하부 전극을 각각 스트라이프 위에 구성하고, 상부 전극과 하부 전극의 방향을 서로 상이한 평면에서 교차하는 방향으로 하며, 그 교차하는 점 부근에 메모리를 형성하여, 어레이 형상의 크로스포인트형의 메모리가 구성된다. 예를 들면, 미리 실리콘 기판 위에 다이오드를 형성하고, 그 상부에 본 발명의 자기 메모리 소자를 형성하는 것이 가능하다. 전기 펄스는 도 1에 나타낸 바와 같이, 프리층측으로부터 인가함으로써 효율적으로 자기 변화층의 온도를 상승시키는 것이 가능하다.
또한, 본 발명의 자기 메모리 소자 제작에 필요한 프로세스 온도의 최고값은 어닐링 온도로서 필요한 350℃ 정도이며, 하부에 형성하는 전기 펄스 공급용 트랜지스터나 셀 선택 스위치용으로 형성하는 다이오드의 성능을 손상시키지 않는다. 또한 배선도 상기 어닐링 온도에는 내구성을 가지므로, 상기 조합을 3차원적으로 적층하여 메모리 용량을 증가시키는 것도 가능하다.
<제 3 실시형태>
본 발명의 또 다른 실시형태에 대하여, 도 8 및 도 9에 근거하여 본 발명의 소자 및 그 구동 방법에 대하여 설명한다. 도 8은 본 실시형태에 따른 자기 메모리 소자의 구동 방법이며, 전류 주입 자화 반전에 의해 자화 배치를 반평행으로 하고, 스핀 프리세션에 의해 평행으로 하는 방법을 모식적으로 나타내고 있다(도 8a). 또한, 전류의 극성 방향을 직렬로 접속한 정류 소자에 의해 나타내고 있다(도 8b). 또한, 도 9는 본 실시형태에 따른 자기 메모리 소자의 구동 방법을 나타내고 있으며, 전류 주입 자화 반전에 의해 자화 배치를 평행으로 하고, 스핀 프리세션에 의해 반평행으로 하는 형태의 동작을 모식적으로 나타내는 도면이다.
이 실시형태는, 단극성 전압 펄스로 스위칭을 실현하기 위해, 본원 발명자가 전류 주입 자화 반전 방식과 스핀 프리세션이라고 하는 상이한 스위칭 원리를 조합하여 얻어진 것이다. 원리를 검토하기 위해, 우선 그러한 조합이 실현 가능한지 여부를 검토한다. 어떠한 조건을 만족하면 상기 조합에 의해 소망하는 동작이 실현되는지를 검토하는 것부터 시작한다.
제작한 소자가 의도대로 동작하는지(동작 가능성)에 대해서는, 본원 발명자의 검토에서는, Isp<Istt가 실현되는지 여부에 귀착된다. 여기서, 스핀 프리세션의 임계값 전류를 Isp로 하고, 전류 주입 자화 반전의 임계값 전류를 Istt로 하였다. 전류 주입 자화 반전에 의해 프리층의 자화가 핀층의 자화와 반평행 혹은 평행이 되도록 조작하기 위해서는, 전류 인가 방향을 각각 핀층측 및 프리층측으로부터가 되도록 소자를 제작할 수 있는 것, 및 전류 주입 자화 반전을 일으키지 않는 한, 핀층측으로부터도 프리층측으로부터도, 어느 쪽으로부터 전류를 인가하여도, 스핀 프리세션에 의한 프리층의 자화 반전이 가능한 것을 고려함으로써, 검토해야 할 케이스를 정리할 수 있다. 그 결과, 동작 가능성은, 이하의 2개의 케이스의 각각에 대하여 검토하면 된다. 즉, (1) 전류 주입 자화 반전에 의해 반평행 배치를 실현하는 경우와, (2) 전류 주입 자화 반전에 의해 평행 배치를 실현하는 경우이다. 전류 주입 자화 반전에 의해 반평행 배치를 실현하는 (1)의 경우에는, 스핀 프리세션에 의해 반평행 배치로부터 평행 배치로 천이시킨다. 그 반대로, 전류 주입 자화 반전에 의해 평행 배치를 실현하는 (2)의 경우는, 스핀 프리세션에 의해 평행 배치로부터 반평행 배치로 천이시킨다.
전류 주입 자화 반전에 의해 반평행 배치를 실현하는 (1)의 경우에는, Isp<Istt, 즉 Ip<IAP을 만족하도록 함으로써, 스핀 프리세션과 전류 주입 자화 반전을 조합하여 동작 가능해진다. 이것은, 스핀 프리세션의 전류가 전류 주입 자화 반전을 일으키지 않기 위한 조건으로부터 Isp<Istt가 도출되는데, Isp과 Istt가 각각 평행 배치와 반평행 배치를 실현하기 위한 전류이기 때문이다. 마찬가지로, 전류 주입 자화 반전에 의해 평행 배치를 실현하는 (2)의 경우에는, Isp<Istt, 즉 Ip>IAP를 만족함으로써, 스핀 프리세션과 전류 주입 자화 반전을 조합하여 동작 가능해진다. 또한, 일반적으로, Isp<Istt를 만족하는 소자 구조는 항상 제작 가능하다.
그리고 스핀 프리세션을 여기하려면 막면 수직 방향의 자계가 필요한데, 그러한 자계는, 자기 변화층을 온도에 따라 자화가 증대하며, 또한 자화 방향이 막면에 경사지는 성질의 것으로 함으로써 실현된다. 이 때문에, 본 실시형태에 있어서는, 자기 변화층의 자계가 경사지게 되는 성질을 이용한다. 이때의 자기 메모리 소자의 구조는, 도 1에 나타낸 실시형태 1과 동일하지만, 자기 변화층(7)은 GdFeCo에 의해 제작한다. 이 때문에, N형 페리자성체인 자기 변화층(7)의 자화는, 반평행인 2종류의 자화를 담당하는 Gd의 자화와, FeCo의 자화의 2종류가 담당한다. GdFeCo도 온도 의존성이 상이하므로 외관상의 자화(A-B)가 소실하는 자기 보상 온도(Tcomp)가 존재하는 물질이다. 이 실시형태에서 이용하는 Gd는, 희토류 원소에서 자기모멘트가 가장 크기 때문에 반자계도 크다. 따라서 퀴리 온도 근방에서 총자화가 작아질 때까지는 자화는 면내에 있으며, 온도 상승에 따라 수직 자화 성분이 발생하여, 결과적으로 자화 방향이 막면에 경사지게 된다.
다음으로, 이 자기 변화층의 면내 자화 성분의 역할을 설명한다. 소자 형상에는 가공 편차가 있기 때문에, 상기 (1)의 케이스에서는 스핀 프리세션에 의해 평행 배치로 스위칭시키는 시간이 소자마다 차이가 있다. 여기서, 스핀 프리세션에 의해 프리층의 자화가 180도 회전하는에 필요한 주기를 τ로 한다. 즉, 펄스폭(τ)의 전기 펄스를 인가하여, 스핀 프리세션에 의해 평행 배치로 스위칭 동작한 경우, 최적의 τ가 소자마다 차이가 있기 때문에, 모든 소자에 동일한 펄스폭의 신호를 이용해도 완전한 평행 배치가 되지 않고 조금 어긋나는 소자가 발생하게 된다. 그 결과, 기억 정보를 판독할 때의 마진이 감소한다는 문제로 연결된다.
여기서, 상기 자기 변화층의 면내 자화가 핀층의 자화 배치에 평행인 경우, 스핀 프리세션을 여기하는 임계값 전류(Isp) 이하의 전류가 되는 전기 펄스를 인가하여, 상기 자기 변화층의 면내 자화로부터의 누설 자속이 발생함으로써, 평행 배치로부터 어긋나 있던 프리층의 자화 배치를 완전하게 평행으로 할 수 있다. 즉 상기와 같은 소자 마다의 가공 편차에 의한 스핀 프리세션 주기(τ)의 어긋남에 기인하는 판독 마진 감소의 문제를 해결하여, 신뢰성이 높은 판독 동작이 가능해진다. 이것을 도 8에 나타내었다.
도 8(a)는 상기 동작의 원리를 설명하는 설명도이다. 여기에서는, 전류는 핀층측으로부터 공급되는 방향을 양이 되도록 기재하고 있다. 이 상황을 명시하기 위해 직렬로 정류 소자와의 접속 관계로 나타내면 도 8(b)과 같이 되며, 실제로 크로스포인트형 메모리를 구성하는 경우의 하나의 메모리 셀에 이용하는 메모리 소자(10)의 구성과 동일하기 때문에, 본 실시형태에서도 불휘발성 기억 장치를 실현할 수 있다. 전류 주입 자화 반전의 임계값 전류 ISTT=IAP 이상의 전류를 전기 펄스(P1)에 의해 공급함으로써 완전하게 반평행 배치, 즉 고저항 상태로 스위칭한다. 다음으로, 평행 배치로 하려면, Isp=Ip<IAP의 전류를 동일한 극성으로 펄스폭(τ)을 갖는 전기 펄스(P2)를 공급한다. 이것에 의해, 프리층의 자화는 평행 배치, 즉 저저항 상태로 스위칭한다. 이때, 상술한 바와 같이, 소자 마다 편차가 있기 때문에, 소자에 따라서는 완전하게 평행이 되지 않는 것도 발생한다. 다음으로, Isp=Ip보다 작은 전류를 전기 펄스(P3)에 의해 공급하여, 자기 변화층의 면내 자화 성분을 발생시킨다. 이때 면내 자화 성분은 핀층의 자화와 평행이기 때문에, 이 누설 자속에 의해 프리층의 자화를 완전하게 평행 배치로 할 수 있다.
상기 (2)의 경우는 이와 완전히 반대의 프로세스가 된다. 이것을 도 9에 나타냈다. 상기 (1)의 경우와의 차이는, 도 9(a)에 나타낸 바와 같이, 전류 주입 자화 반전을 일으키기 위한 펄스 전류(P1)에 의해 평행 배치가 실현되는 것, 그 반대로 스핀 프리세션을 일으키는 펄스 전류(P2)에 의해 반평행 배치가 실현되는 것, 이들을 실현하기 위해, 도 9(b)에 나타낸 바와 같이 전류의 방향이 역인 것이다. 그 이외의 동작에 대해서는, 상술한 (1)의 경우에 대응한 동작이 된다. 이러한 구성에 의해, 스핀 프리세션에서도 완전한 반평행 상태가 가능해지기 때문에, 고저항 상태의 판독 마진이 감소한다는 문제를 해결할 수 있다.
이상의 각 실시형태에 입각해서 설명한 바와 같이, 본 발명의 자기 메모리 소자와 그 구동 방법에 의해, 단극성 전기 펄스를 이용하여도 프리층의 자화 반전이 가능해진다. 나아가서는, 단극성 전기 펄스를 생성하기 위한 2단자 소자를 이용한 구성이어도, 적절하게 기입이 가능한 메모리 소자나, 그러한 메모리 소자를 가지는 기억 장치를 실현하는 것이 가능해진다.
이상, 본 발명의 실시형태에 대해 설명하였지만, 본 발명은 상기 실시형태로 한정되는 것이 아니고, 본 발명의 기술적 사상에 근거하여 각종 변형, 변경 및 조합이 가능하다. 또한, 본 실시형태에서 예시한 본 발명의 소자의 구성예로서 나타낸 재료나 형성 방법은, 상기 실시형태로 한정되는 것은 아니다.
1 : 기판 2 : 하부 전극(Cu/Ta)
3 : 핀층(CoFeB/Ru/CoFe/PtMn) 4 : 비자성층(MgO 터널 절연막)
5 : 프리층(CoFeB) 6 : 비자성층(Pt)
7 : 자기 변화층(TbFeCo, GdFeCo) 8 : 층간 절연막(Si02)
9 : 상부 전극(Cu/Ta) 10 : 메모리 셀
11 : 정류 소자

Claims (20)

  1. 제 1 면 및 제 2 면에 의해 규정되는 소정 두께를 가지며 강자성을 나타내는 프리층과, 상기 제 1 면에 일방의 면을 향하여 배치된 제 1 비자성층과, 상기 프리층과 함께 상기 제 1 비자성층을 사이에 끼우는 강자성을 나타내는 핀층을 구비하는 스핀 밸브 구조를 포함하여 이루어지며, 전기 펄스를 인가함으로써 상기 스핀 밸브 구조에 정보를 기억시키는 자기 메모리 소자로서,
    상기 프리층의 상기 제 2 면의 측에 배치되는 제 2 비자성층과,
    상기 프리층과 함께 상기 제 2 비자성층을 사이에 끼우며, 자기 특성이 온도에 따라 변화하는 자성 재료를 포함하는 자기 변화층을 더 구비하고,
    상기 자기 변화층이 소정의 온도를 경계로 하여 저온측과 고온측에서 반전하는 겉보기값(apparent value)을 갖는 자기 특성을 가지거나, 저온측과 고온측 중 어느 한쪽에서만 발현하는 소정의 자기적 성질을 가지는 것 중 적어도 어느 하나의 성질을 가지는 자성 재료를 포함하는, 자기 메모리 소자.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 제 2 비자성층의 저항값이 상기 제 1 비자성층의 저항값보다 큰, 자기 메모리 소자.
  4. 제 1 항 또는 제 3 항에 있어서,
    상기 소정의 온도인 자기 보상 온도(Tcomp)가, 상기 자기 메모리 소자를 동작시키는 동작 온도 범위에 있으며, 상기 자기 변화층이, 상기 자기 보상 온도(Tcomp)보다 고온 측에서 상기 스핀 밸브 구조의 적층면의 수직 방향으로 자화를 나타내는 N형 페리자성층(ferrimagnetic layer)을 포함하는 것인, 자기 메모리 소자.
  5. 제 1 항 또는 제 3 항에 있어서,
    상기 소정의 온도인 자기 보상 온도(Tcomp)가, 상기 자기 메모리 소자를 동작시키는 동작 온도 범위보다 높은 온도이며, 상기 자기 변화층이, 자기 보상 온도(Tcomp)보다 저온측과 고온측에서 서로 역방향의 자화를 나타내는 N형 페리자성층을 포함하는 것인, 자기 메모리 소자.
  6. 제 1 항 또는 제 3 항에 있어서,
    상기 프리층에 흐르는 전류의 통과 영역을 제한하는 전류 협착 구조(current-constricting structure)를 더 구비하는, 자기 메모리 소자.
  7. 제 1 항에 있어서,
    상기 자기 변화층이, 온도에 따라 자화가 증대하며 자화 방향이 경사지는 자성 재료를 포함하는, 자기 메모리 소자.
  8. 제 7 항에 있어서,
    상기 자기 변화층의 자화의 면내 성분이 상기 핀층의 자화 방향과 평행인, 자기 메모리 소자.
  9. 제 7 항에 있어서,
    상기 자기 변화층의 자화의 면내 성분이 상기 핀층의 자화 방향과 반(反)평행인, 자기 메모리 소자.
  10. 제 1 면 및 제 2 면에 의해 규정되는 소정 두께를 가지며 강자성을 나타내는 프리층과, 상기 제 1 면에 일방의 면을 향하여 배치된 제 1 비자성층과, 상기 프리층과 함께 상기 제 1 비자성층을 사이에 끼우는 강자성을 나타내는 핀층을 구비하는 스핀 밸브 구조를 가지며, 상기 프리층의 상기 제 2 면의 측에 배치되는 제 2 비자성층과, 상기 프리층과 함께 상기 제 2 비자성층을 사이에 끼우며, 자기 특성이 온도에 따라 변화하는 자성 재료를 포함하는 자기 변화층을 더 구비하는 자기 메모리 소자의 구동 방법으로서,
    상기 스핀 밸브 구조에 단극성의 펄스인 전기 펄스를 인가하여, 상기 스핀 밸브 구조에 정보를 기록하는 기록 단계를 포함하고,
    상기 단극성 전기 펄스의 상승기간에서의 진폭을, 상기 단극성 전기 펄스의 진폭을 펄스폭 전체에 걸쳐서 평균한 값보다 크게 하는 단계를 더 구비하는 것을 특징으로 하는 자기 메모리 소자의 구동 방법.
  11. 삭제
  12. 제 10 항에 있어서,
    상기 단극성 전기 펄스의 펄스폭을 제어하는 단계를 더 포함하며, 제어된 펄스폭을 가지는 단극성 전기 펄스에 의해 스핀 밸브 소자의 프리층의 자화를 제어하여, 프리층의 자화의 방향과 상기 핀층의 자화의 방향의 조합으로서 상기 정보를 기록하는, 자기 메모리 소자의 구동 방법.
  13. 제 10 항에 있어서,
    상기 단극성 전기 펄스의 펄스수를 제어하는 단계를 더 포함하며, 소정의 펄스폭을 가지는 단극성 전기 펄스의 펄스수에 의해 스핀 밸브 소자의 프리층의 자화를 제어하여, 프리층의 자화의 방향과 상기 핀층의 자화의 방향의 조합으로서 상기 정보를 기록하는, 자기 메모리 소자의 구동 방법.
  14. 제 10 항에 있어서,
    상기 단극성 전기 펄스의 극성이 상기 스핀 밸브 구조의 프리층측의 전위를 핀층측의 전위보다 높게 하는 극성인, 자기 메모리 소자의 구동 방법.
  15. 제 10 항에 있어서,
    상기 단극성 전기 펄스를 인가하기 전에 미리 기록된 정보를 판독하는 단계를 더 포함하며,
    상기 기록 단계에 있어서, 상기 판독 단계에 의해 판독된 정보를 변경하는 경우만 전기 펄스를 인가하는 것을 특징으로 하는 자기 메모리 소자의 구동 방법.
  16. 제 8 항에 기재된 자기 메모리 소자를 구동하는 구동 방법으로서,
    상기 핀층측으로부터 양극성(positive polarity)의 단극성 전기 펄스를 인가하여 상기 프리층의 자화와 상기 핀층의 자화에 의한 자화 배치를 반평행으로 하는 단계와,
    상기 핀층측으로부터 양극성의 단극성 전기 펄스를 인가하여 상기 자화 배치를 평행으로 하는 단계를 포함하며,
    자화 배치를 반평행으로 하는 단극성 전기 펄스의 전류값인 전류량(IAP)과 상기 자화 배치를 평행으로 하는 단극성 전기 펄스의 전류값인 전류량(IP)이 IAP>IP의 관계를 만족하는 것을 특징으로 하는 자기 메모리 소자의 구동 방법.
  17. 제 16 항에 있어서,
    상기 자화 배치를 평행으로 하는 단계 후에, IP 이하의 전류량의 상기 단극성 펄스와 동일한 극성의 전기 펄스를 인가하는 단계를 더 포함하는, 자기 메모리 소자의 구동 방법.
  18. 제 9 항에 기재된 자기 메모리 소자를 구동하는 구동 방법으로서,
    상기 프리층측으로부터 양극성의 단극성 전기 펄스를 인가하여 상기 프리층의 자화와 상기 핀층의 자화에 의한 자화 배치를 반평행으로 하는 단계와,
    상기 프리층측으로부터 양극성의 단극성 전기 펄스를 인가하여 상기 자화 배치를 평행으로 하는 단계를 포함하며,
    자화 배치를 반평행으로 하는 단극성 전기 펄스의 전류값인 전류량(IAP)과 상기 자화 배치를 평행으로 하는 단극성 전기 펄스의 전류값인 전류량(IP)이 IAP<IP의 관계를 만족하는 것을 특징으로 하는 자기 메모리 소자의 구동 방법.
  19. 제 18 항에 있어서,
    상기 자화 배치를 평행으로 하는 단계 후에, IAP 이하의 전류량의 상기 단극성 펄스와 동일한 극성의 전기 펄스를 인가하는 단계를 더 포함하는, 자기 메모리 소자의 구동 방법.
  20. 제 1 항 또는 제 3 항에 기재된 자기 메모리 소자와,
    상기 자기 메모리 소자에 직렬로 접속된 정류 소자를 구비하여 이루어지며, 상기 스핀 밸브 구조에 단극성의 펄스인 전기 펄스를 인가하여, 상기 스핀 밸브 구조에 정보를 기록함으로써 기입(writing) 및 삭제(erasing)를 행하는 정보 재기입(rewrite) 수단과,
    자기 메모리 소자에 흐르는 전기량으로부터 기록된 정보를 판독하는 수단을 구비하여 이루어지는 것을 특징으로 하는 불휘발성 기억장치.
KR1020107009651A 2007-12-19 2008-08-28 자기 메모리 소자, 그 구동 방법 및 불휘발성 기억장치 KR101397654B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007327175 2007-12-19
JPJP-P-2007-327175 2007-12-19
PCT/JP2008/065410 WO2009078202A1 (ja) 2007-12-19 2008-08-28 磁気メモリー素子、その駆動方法及び不揮発性記憶装置

Publications (2)

Publication Number Publication Date
KR20100094974A KR20100094974A (ko) 2010-08-27
KR101397654B1 true KR101397654B1 (ko) 2014-05-22

Family

ID=40795321

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107009651A KR101397654B1 (ko) 2007-12-19 2008-08-28 자기 메모리 소자, 그 구동 방법 및 불휘발성 기억장치

Country Status (5)

Country Link
US (1) US8279661B2 (ko)
EP (1) EP2224477B1 (ko)
JP (1) JP5062538B2 (ko)
KR (1) KR101397654B1 (ko)
WO (1) WO2009078202A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9825219B2 (en) 2015-06-11 2017-11-21 Samsung Electronics Co., Ltd. Magnetic memory devices

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7999337B2 (en) * 2009-07-13 2011-08-16 Seagate Technology Llc Static magnetic field assisted resistive sense element
US9041388B2 (en) * 2009-07-27 2015-05-26 Iii Holdings 3, Llc Non-contact current sensor
EP2479787B1 (en) 2009-09-17 2020-04-29 III Holdings 3, LLC Magnetoresistive element and non-volatile semiconductor memory device using same
KR102023626B1 (ko) 2013-01-25 2019-09-20 삼성전자 주식회사 스핀 홀 효과를 이용한 메모리 소자와 그 제조 및 동작방법
US9741927B2 (en) 2014-04-10 2017-08-22 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions having a gradient in magnetic ordering temperature
JP2017139399A (ja) * 2016-02-05 2017-08-10 Tdk株式会社 磁気メモリ
JP2018152432A (ja) 2017-03-10 2018-09-27 東芝メモリ株式会社 磁気記憶装置
JP6820572B2 (ja) * 2017-04-28 2021-01-27 国立研究開発法人産業技術総合研究所 磁気記憶装置
US10971223B2 (en) * 2018-09-28 2021-04-06 Taiwan Semiconductor Manufacturing Company Ltd. Phase change memory operation method and circuit

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050185455A1 (en) * 2004-02-25 2005-08-25 Yiming Huai Perpendicular magnetization magnetic element utilizing spin transfer
JP2006080287A (ja) 2004-09-09 2006-03-23 Toshiba Corp 磁気ランダムアクセスメモリ
JP2006128579A (ja) 2004-11-01 2006-05-18 Sony Corp 記憶素子及びメモリ

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001084756A (ja) * 1999-09-17 2001-03-30 Sony Corp 磁化駆動方法、磁気機能素子および磁気装置
JP3849460B2 (ja) * 2001-05-29 2006-11-22 ソニー株式会社 磁気抵抗効果素子、磁気抵抗効果型磁気センサ、および磁気抵抗効果型磁気ヘッド
JP3873015B2 (ja) * 2002-09-30 2007-01-24 株式会社東芝 磁気メモリ
US7313013B2 (en) * 2004-11-18 2007-12-25 International Business Machines Corporation Spin-current switchable magnetic memory element and method of fabricating the memory element
US7230265B2 (en) * 2005-05-16 2007-06-12 International Business Machines Corporation Spin-polarization devices using rare earth-transition metal alloys
JP4504273B2 (ja) 2005-07-06 2010-07-14 株式会社東芝 磁気抵抗効果素子および磁気メモリ
JP2007150265A (ja) * 2005-10-28 2007-06-14 Toshiba Corp 磁気抵抗効果素子および磁気記憶装置
TWI320929B (en) * 2006-04-18 2010-02-21 Ind Tech Res Inst Structure and access method for magnetic memory cell structure and circuit of magnetic memory
JP4874884B2 (ja) * 2007-07-11 2012-02-15 株式会社東芝 磁気記録素子及び磁気記録装置
US7935435B2 (en) * 2008-08-08 2011-05-03 Seagate Technology Llc Magnetic memory cell construction
US7936598B2 (en) * 2009-04-28 2011-05-03 Seagate Technology Magnetic stack having assist layer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050185455A1 (en) * 2004-02-25 2005-08-25 Yiming Huai Perpendicular magnetization magnetic element utilizing spin transfer
JP2006080287A (ja) 2004-09-09 2006-03-23 Toshiba Corp 磁気ランダムアクセスメモリ
JP2006128579A (ja) 2004-11-01 2006-05-18 Sony Corp 記憶素子及びメモリ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9825219B2 (en) 2015-06-11 2017-11-21 Samsung Electronics Co., Ltd. Magnetic memory devices

Also Published As

Publication number Publication date
EP2224477B1 (en) 2017-05-31
EP2224477A1 (en) 2010-09-01
JPWO2009078202A1 (ja) 2011-04-28
US8279661B2 (en) 2012-10-02
JP5062538B2 (ja) 2012-10-31
EP2224477A4 (en) 2013-08-07
KR20100094974A (ko) 2010-08-27
US20100284217A1 (en) 2010-11-11
WO2009078202A1 (ja) 2009-06-25

Similar Documents

Publication Publication Date Title
KR101397654B1 (ko) 자기 메모리 소자, 그 구동 방법 및 불휘발성 기억장치
KR101550080B1 (ko) 자기 메모리 소자, 그 구동 방법 및 불휘발성 기억 장치
JP5514059B2 (ja) 磁気抵抗効果素子及び磁気ランダムアクセスメモリ
KR101716515B1 (ko) 자기 메모리 소자 및 그 구동 방법
CN101226769B (zh) 存储元件和存储器
US20050259463A1 (en) Multi-bit magnetic random access memory device
KR101607357B1 (ko) 자기 메모리 소자 및 불휘발성 기억장치
TWI422083B (zh) Magnetic memory lattice and magnetic random access memory
KR101461262B1 (ko) 자기 메모리 소자와 그 구동 방법 및 비휘발 기억 장치
CN102385923A (zh) 存储元件和存储设备
JP2006080241A (ja) 固体メモリ装置
JP2008211059A (ja) 記憶素子、メモリ
JP2010021584A (ja) 記憶素子、メモリ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170330

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180329

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190327

Year of fee payment: 6