JPWO2009157101A1 - 磁気メモリ素子とその駆動方法及び不揮発記憶装置 - Google Patents

磁気メモリ素子とその駆動方法及び不揮発記憶装置 Download PDF

Info

Publication number
JPWO2009157101A1
JPWO2009157101A1 JP2010517660A JP2010517660A JPWO2009157101A1 JP WO2009157101 A1 JPWO2009157101 A1 JP WO2009157101A1 JP 2010517660 A JP2010517660 A JP 2010517660A JP 2010517660 A JP2010517660 A JP 2010517660A JP WO2009157101 A1 JPWO2009157101 A1 JP WO2009157101A1
Authority
JP
Japan
Prior art keywords
memory element
magnetic
magnetic memory
layer
magnetization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010517660A
Other languages
English (en)
Other versions
JP5387990B2 (ja
Inventor
荻本 泰史
泰史 荻本
川上 春雄
春雄 川上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2010517660A priority Critical patent/JP5387990B2/ja
Publication of JPWO2009157101A1 publication Critical patent/JPWO2009157101A1/ja
Application granted granted Critical
Publication of JP5387990B2 publication Critical patent/JP5387990B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00Thin magnetic films, e.g. of one-domain structure
    • H01F10/32Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3295Spin-exchange coupled multilayers wherein the magnetic pinned or free layers are laminated without anti-parallel coupling within the pinned and free layers
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1659Cell access
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1675Writing or programming circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5607Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00Thin magnetic films, e.g. of one-domain structure
    • H01F10/32Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00Thin magnetic films, e.g. of one-domain structure
    • H01F10/32Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3286Spin-exchange coupled multilayers having at least one layer with perpendicular magnetic anisotropy
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00Thin magnetic films, e.g. of one-domain structure
    • H01F10/08Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers
    • H01F10/10Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition
    • H01F10/12Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being metals or alloys
    • H01F10/13Amorphous metallic alloys, e.g. glassy metals
    • H01F10/133Amorphous metallic alloys, e.g. glassy metals containing rare earth metals
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/11Magnetic recording head
    • Y10T428/1107Magnetoresistive
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/11Magnetic recording head
    • Y10T428/1107Magnetoresistive
    • Y10T428/1143Magnetoresistive with defined structural feature

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Nanotechnology (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

フリー層5とピン層3とこれらに挟まれた非磁性層4とを有するスピンバルブ構造に情報を記録する磁気メモリ素子であり、さらに、フリー層5に別の非磁性層6と、温度に応じて磁気特性が変化する磁気変化層7とを備えて、スピンバブル構造には、形状の異なる切欠を1つ含む複数の切欠(NN、NE、NS、NW)が周縁部に設けられている。

Description


本発明は、電気的手段によって情報を記憶可能な磁気メモリ素子とその駆動方法及び不揮発記憶装置に関する。
近年、フラッシュメモリに代表される不揮発半導体記憶装置は、その記憶容量の大容量化が著しく、32Gバイト程度の容量の製品リリースがアナウンスされるに至っている。不揮発半導体記憶装置は、特にUSBメモリや携帯電話用のストレージとしての商品価値が増しており、携帯音楽プレイヤー用ストレージとしても耐振動性や高信頼性、また低消費電力といった固体素子メモリならではの原理的な優位性を生かして採用されるとともに、上記の音楽及び画像用の携帯型或いは可搬型商品用ストレージとして主流になりつつある。
また、上記のストレージ向け応用とは別に、現在情報機器のメインメモリとして使用されているDRAMを不揮発にすることによって、使用時には瞬時に起動し待機時には消費電力を限りなく零とするようなコンピュータ、所謂「インスタントオンコンピュータ」実現に向けた研究も精力的に行われている。このためには、DRAMとして要求される、(1)スイッチング速度(<50ns)、(2)書換え回数(>1016)、を満足し、なおかつ不揮発なメモリが必要と言われている。
このような次世代不揮発半導体記憶装置の候補として強誘電体メモリ(FeRAM)、磁気メモリ(MRAM)、相変化メモリ(PRAM)等、夫々独自の原理に基づく不揮発性メモリ素子の研究開発が行われているが、上記のDRAM置換えの仕様を満たす候補はMRAMしかないと考えられている。但し、上記仕様として挙げられている書換え回数(>1016)は30nsで10年間のアクセス回数を想定したものであり、不揮発な場合にはリフレッシュサイクルが不要となるためこれほどの回数は不要である。既にMRAMは、試作レベルではあるが、1012以上の書換え回数性能をクリアしていること、および、スイッチング速度が高速(<10ns)であることから、他の不揮発記憶装置の候補技術と比較して最も有望な技術と目されている。
このMRAMの一番の問題点はセル面積とビットコストである。現在商品化されている小容量4Mbit程度のMRAMは電流磁場書換え型でありセル面積が20〜30F(Fは製造プロセスの最小加工寸法)以上の大きな面積が必要であり、DRAMの置換え技術とするには現実味がなかった。しかしながら2つのブレークスルーが状況をかえつつある。ひとつはMgOトンネル絶縁膜を用いたMTJ(磁気トンネル接合)であり、200%以上の磁気抵抗比が容易に得られるようになっている(非特許文献1)。もう一つは、電流注入磁化反転方式である。電流磁場書換え方式においては致命的であった微細セルでの反転磁場増大の問題を回避可能とし、逆にスケーリングによる書込みエネルギーの低減を可能とする技術である。この電流注入磁化反転方式により、メモリセルの選択スイッチ素子としてトランジスタを用いるとすれば、セル面積も理想的には1MTJあたり1トランジスタを用いる構成(「1トランジスタ1MTJ」という)が可能となるため6〜8Fとなり、DRAM並みになると想定されている(非特許文献2)。さらには、フラッシュメモリなみの小セル面積(〜4F)を目指した1MTJあたり1ダイオードを用いる構成(「1ダイオード1MTJ」)の提案もなされている(特許文献1)。この1ダイオード1MTJ構成とすることができればクロスポイント型メモリが実現し、上述のような小さいセル面積が実現する。そして、磁化の方向が積層方向にほぼ固定されている駆動層を設けた素子では、電流の極性が一方のみであるようにすることでトランジスタを2種類から1種類に減らすことにより回路の簡素化を図り、1トランジスタ1MTJ回路でDRAMと同等のセルサイズにまでの縮小を行うという提案もある(特許文献2)。
特開2004−179483号公報 特開2006−128579号公報 D.D.Djayaprawira他、"230% room−temperature magnetoresistance in CoFeB/MgO/CoFeB Magnetic tunnel junctions", Applied Physics Letters, Vo1.86,092502, 2005年 J.Hayakawa他、"Current−induced magnetization switching in MgO barrier based magnetic tunnel junctions with CoFeB/Ru/CoFeB synthetic ferrimagnetic freelayer", Japanese Journal of ApPlied Physics, Vo1.45, L1057−L1060,2006年
しかしながら、上記1ダイオード1MTJに関する提案(非特許文献2)では、ダイオードを介した順方向バイアスと逆バイアス下でのリーク電流によりスイッチングを行うものとなっている。すなわち、この提案では、電流の極性によりスイッチングを行うという原理に変わりはなく、順方向バイアスと逆バイアス下でのリーク電流によりスイッチングを行うものである。しかしながら、本来、ダイオードは書き込み、消去、読み出し動作においてMTJの選択をディスターブなしに行うために形成しているのであり、逆バイアス下でのリーク電流をスイッチング動作原理とする上記提案はその原理に反したものである。すなわち、逆バイアス下においては素子選択スイッチのない単純マトリクス型の回路によってアドレスされるメモリと同様にディスターブ(クロストーク)の問題が発生するため、高集積化素子の実現は不可能である。このように、最小セル面積4Fを有する1ダイオード1MTJによるクロスポイント型メモリを実現するためには、電流の極性によるスイッチングを動作原理とするこれまでの電流注入磁化反転方式自体が本質的な課題となっていた。また、特許文献2に記載の、磁化の方向が積層方向にほぼ固定されている駆動層を設けた素子による1トランジスタ1MTJ回路の提案は、駆動層からフリー層へのスピン注入によりスピンプリセッションを誘起しスイッチングを行う方式であり、記憶素子に流す時間を変えることにより「0」及び「1」の情報の記録を行うものである。しかしながら、スピンプリセッションの周期から決まる電流供給時間を制御するこの方式には、素子形状のばらつきやパルス幅のばらつきにより容易にエラーが発生すると考えられ、実現は困難である。
本発明は、上記問題点に鑑みてなされたものであり、その目的は、単極性の電気パルスによりスイッチング可能な磁気メモリ素子とその駆動方法によりDRAMのセル面積を凌ぎフラッシュメモリと同等のセル面積4Fを、さらに多値記録によりそれ以上の高密度化を実現する不揮発記憶装置を提供する点にある。
本願の発明者等は、スピンプリセッションを用いる方式の原理に立ち返り、上記課題を吟味することにより、以下に示す磁気メモリ素子とその駆動方法及び不揮発記憶装置の発明に至った。
即ち、本発明の磁気メモリ素子は、上記の課題を解決するために、フリー層と、ピン層と、該フリー層及び該ピン層に挟まれた非磁性層とを有するスピンバルブ構造と、前記非磁性層とともに前記フリー層を挟むように配置された別の非磁性層と、前記フリー層とともに前記別の非磁性層を挟むように配置され、温度に応じて磁気特性が変化する磁気変化層とを備え、前記スピンバルブ構造には、形状の異なる切欠を1つ含む複数の切欠が周縁部に設けられていることを特徴とする磁気メモリ素子が提供される。ここで、スピンバルブ構造とは磁性層(ピン層)/非磁性層/磁性層(フリー層)からなる構造であり、ピン層はフリー層よりも磁化配置が変化しづらくなるようにしてある。磁場によるスイッチングの場合にはピン層には反強磁性層が近接して配置されていて、その反強磁性層との間での交換結合によりピン層の保磁力を増大させる手法などがよく用いられている。これによって、例えば、ある大きさの外部磁場を印加した際にピン層の磁化配置は変化せず、フリー層の磁化配置がピン層の磁化配置に対してなす角度が相対的に変化する。本発明の磁気メモリ素子においては、それに対応して抵抗値が変わる現象(平行配置で抵抗が最も低く、反平行配置で抵抗が最も高くなる現象)を利用する。また、非磁性層は強磁性層間(ピン層とフリー層との間)の磁気結合を切断する役割を果たしており、金属が用いられた場合には巨大磁気低抗(GMR)素子として、また、絶縁体が用いられた場合にはトンネル磁気抵抗(TMR)素子として動作する。但し、電流でスイッチングを行う場合にはピン層は必ずしも保磁力(Hc)あるいは磁気異方性(Ku)が大きい必要はなくむしろ磁化(Ms)が十分大きくスピンの才差運動が起こりにくいことが重要となることを断っておく。また、切欠はスピンバルブ構造だけでなく、同時に磁気変化層とそれに接する非磁性層を加工してもよい。なお、本明細書全般に、層の間に記載した斜線(/)の記号は、その前後の層がその順に積層されていることを示している。
上記特徴の磁気メモリ素子によれば、後述する駆動方法により磁気変化層から発生する磁場であって、切欠と平行あるいは反平行な面内成分と垂直成分とからなる磁場がフリー層へ作用する。このとき、形状の異なる切欠があることによって、ピン層からのスピン注入によりフリー層の磁化に渦状の部分(vortex)を発生させフリー層の磁化をスイッチさせることが可能となる。
また、本発明の磁気メモリ素子は、前記形状の異なる切欠の延びる方向とピン層の磁化の向きとが互いに直交していることを特徴とする。
上記特徴の構成によれば、読み出し時に、ピン層と平行(最小抵抗値RL)、ピン層と垂直(中間抵抗値RM)、および、ピン層と反平行(最大抵抗値RH)という3状態を異なる記憶状態とする3値を割り当てることが可能となり、多値記録が可能となる(切欠を90度間隔で4つ形成した場合)。
また、本発明の磁気メモリ素子は、前記磁気変化層がアモルファス希土類遷移金属合金薄膜からなることを特徴とする。
そして、本発明の磁気メモリ素子は、前記磁気変化層は、膜面内かつ形状の異なる切欠の延びる方向に沿った向きの磁化をある温度において示し、当該温度から昇温することにより磁化に膜面に垂直な成分が生じることを特徴とする。
さらに、本発明の磁気メモリ素子は、前記磁気変化層が、磁気補償温度Tcompを磁気メモリ素子の記憶保持動作温度域に有するN型フェリ磁性体であることを特徴とする。
上記特徴の構成によれば、スピンバルブ素子の作製の際の下地にかかわらず、容易に製作することが可能であり、電気パルスの印加による昇温過程でフリー層への斜め方向の磁場印加が可能となる。さらに記憶保持動作温度近傍に磁気補償温度があれば電気パルスを印加しない場合(記憶保持動作の場合)にはフリー層へ余計な磁場の印加をせずにデータの安定性を保つことが可能となる。このような材料としては昇温により垂直磁化から面内磁化へと磁化方向がかわるGdFeCoやTbFeCoが好適である。尚、N型フェリ磁性体とは反平行な2種類の磁化A,Bが存在し(例えばTbFeCoの場合、Tbの磁化とFeCoの磁化の2種類)、これらの温度依存性が異なるため見かけ上の磁化(A−B)が消失する磁気補償温度Tcompが存在する物質である。
また、本発明の磁気メモリ素子の駆動方法は、上記いずれかの磁気メモリの素子駆動方法であり、単極性電気パルスを印加することにより情報を記録することを特徴とする。
上記特徴の構成によれば、別途配線を設けることなく電流注入磁化反転用の電気パルスのみによってフリー層へ磁界を印加してピン層からのスピン注入により回転磁化(vortex)モードを誘起し、フリー層のスイッチングが可能となる。
また、本発明の磁気メモリ素子の駆動方法は、情報を記憶するに用いる単極性電気パルスが互いに異なる高さの2つ以上のパルスからなり、2つ目のパルス高さを変えることにより異なる情報を記録することを特徴とする。
上記特徴の構成によれば、素子への電流供給時間ではなくパルス高さ(電圧値あるいは電流値)により記録内容を書き換えることが可能となるため制御方法が容易になりエラーなく情報の記録が可能となる。
また、本発明の磁気メモリ素子の駆動方法は、磁気メモリ素子の記録状態によらず、記録される多値情報と、該多値情報の記録を行うための単極性電気パルスの種類とが互いに1対1に対応することを特徴とすることを特徴とする
上記特徴の構成によれば、書き込み前に記憶内容の読み出し動作を不要とし、記憶内容によって書き込み用パルスを変更することなくダイレクトに多値情報を記録することが可能となり、高速な多値記録が実現される。
本発明の不揮発記憶装置においては、上記いずれかの磁気メモリ素子と、該磁気メモリ素子に直列に接続した整流素子と、上記いずれかに記載の駆動方法による情報書換え手段と、磁気メモリ素子を流れる電流量から記憶された情報を読出す手段とを備えてなることを特徴とする不揮発記憶装置が実現される。
上記特徴の不揮発記憶装置によれば、単極性の電気パルスによりスイッチングが可能となるため1ダイオードと1MTJからなるメモリセルが構成可能となりフラッシュメモリと同等のセル面積4Fを、さらに多値記録によりそれ以上の高密度化を実現する不揮発記憶装置を提供する。従って、高速動作、高い書換え回数性能を備えた不揮発記憶装置を高密度に基板上に集積できるため高性能な不揮発記憶装置を低コストで提供できる。
本発明の磁気メモリ素子及びその駆動方法を備えた不揮発記憶装置は、以上のように、パルス高さを変えた単極性の電気パルスにより制御性よく多値記録が可能であり1ダイオードと1MTJからなる4Fのみならず、より以上の高密度化を実現可能とする。これにより、低コストで高性能、高集積な不揮発記憶装置が実現可能となる。
本発明に係る形状の異なるノッチを含む複数のノッチ(4つ)が外周に設けられたスピンバルブ構造を模式的に示す図。 本発明に係る磁気メモリ素子の断面図。 本発明に係る磁気メモリ素子の磁気変化層に用いるGdFeCoの磁化(大きさと向き)と温度の関係を模式的に示す図。 本発明に係る磁気メモリ素子の駆動方法である、電気パルスとその印加による低抗値(RL、RM、RH)及びフリー層の回転磁化の変化、そしてスピンバルブ構造におけるピン層とフリー層の相対関係を示す図。 本発明に係る不揮発記憶装置の実施例であるクロスポイント型メモリセルアレイを構成する磁気メモリ素子と整流素子を模式的に示す図。 本発明に係る不揮発記憶装置の実施例であるクロスポイント型メモリセルアレイを模式的に示す図。
符号の説明
1 基板
2 下部電極(Cu/Ta)
3 ピン層(CoFeB/Ru/CoFe/PtMn)
4 非磁性層(MgOトンネル絶縁膜)
5 フリー層(CoFeB)
6 非磁性層(Pt)
7 磁気変化層(GdFeCo)
8 層間絶縁膜(SiO
9 上部電極(Cu/Ta)
10 メモリセル
11 整流素子
[第1実施形態]
本発明の実施形態として、本発明のスピンバルブ素子と該素子の駆動方法を図1〜図4に基づいて説明する。
電流注入磁化反転方式は電流の極性によりフリー層の磁化を反転させる方式である。フリー層とピン層の磁化を平行にする動作は、フリー層側から電流を流す、即ちピン層側から非磁性層を介してスピン偏極した電子をフリー層に注入することによって実現される。逆に反平行にするためには、ピン層側から電流を流す、即ちフリー層側から非磁性層を介してスピン偏極した電子をピン層側に注入する。この時、ピン層と平行な電子のみ透過しピン層と平行でないスピンを有する電子は反射されフリー層に蓄積される結果、フリー層の磁化はピン層と反平行配置になると考えられる。すなわち、電流注入磁化反転方式は、局在スピンを含めた角運動量が保存するように電子を注入する方式である。
一方、ピン層のスピン角運動量とは独立にフリー層の磁化を回転させることが可能であり、これはスピンプリセッション方式と呼ばれる。この方式を用いた場合には電気パルスは単極性であってよいため、磁気メモリ素子を構成する際に必要となる選択スイッチとしてトランジスタではなく整流素子が利用可能となる。従ってセルサイズが4Fと原理的には最小の面積のクロスポイント型メモリが実現可能となる。さらに多値記録を実現できれば等価的に4Fを上回る高密度化が可能となる。
本発明者らは、スピンプリセッション方式によって多値の記録が可能であることを見出した。この動作を、形状の異なる切欠(切欠)を1つ含む複数の切欠が周縁部に設けられたスピンバルブ構造を用いることによって説明する。ここでは図1に示すようにほぼ円形の面内形状を有し、4つの矩形の切欠N、N、N、Nが設けられたスピンバルブ構造を用いて説明を行う。
切欠N、N、N、Nの形状を矩形とし、90度間隔で4つ周縁部に形成した場合を説明する。ここで切欠を指定するために東西南北の記号(順に、E、W、S、Nと略記する)を導入する。図1に示したようにS位置の切欠Nだけ長くしている。スピンバルブ素子の大きさは、直径100nmを厚み20nmとし、切欠寸法は幅12.5nm、S位置のものは28nm、他は長さ25nmとする。
図2は上記スピンバルブ構造を含む磁気メモリ素子の断面図である(切欠は省略してある)。基板1上に下部電極2(Cu/Ta)とピン層3(CoFeB/Ru/CoFe/PtMn)、非磁性層としてトンネル絶縁膜4(MgO)、フリー層5(CoFeB)、非磁性金属層5(Pt)、磁気変化層7(GdFeCo)を順次形成する。そして、Arイオンミリングなどの手法により直径100nmの接合サイズに加工し、その際に周縁部に上記切欠を形成する。層間絶縁膜8(SiO)を形成した後に、接合部及び下部電極へのコンタクトホール8Aを介して上部電極9(Cu/Ta)を形成する。このときピン層3の磁化方向は形状の異なる切欠と直交する、すなわち東西方向であり、ここでは西(W)から東(E)へと向いていることとする。また、磁気変化層の磁化の向きは南北方向、南(S)から北(N)へと向くようにした。このような磁化の向きは、まずピン層3の磁化方向に磁場をかけてアニールをした後、磁場を下げて磁気変化層7の方向を揃える手順により実現できる。なぜならば磁気変化層7はピン層3のように磁化がピン止めされていないからである。
図3は磁気変化層7に用いるGdFeCoの磁気特性を示したものである。温度上昇によって磁化が小さくなるにつれて、面内から斜め、最後には垂直方向へと磁化方向が変化する。これは、Gdが希土類元素で最も磁気モーメントが大きいため反磁界が大きく、キュリー温度(Tc)近傍でトータルの磁化が小さくなるまでは磁化は面内にあること、および、温度上昇に伴い垂直磁化成分が発生することにより、結果として温度上昇の際には磁化方向が膜面に斜めとなるためである。磁気変化層の温度上昇にはスピン注入磁化反転に用いる電気パルスをそのまま利用する。スピン注入磁化反転に用いるような微細な接合に電気パルスを印加すると、微小領域の電流加熱による昇温が発生することからこれを熱源として利用するのである。従って、磁場発生用に別途配線を設ける必要などはないため高密度化に際して障害はない。尚、このような微小接合での昇温・冷却速度は素子構造にもよるが一般にナノ秒以下にできることがわかっているため素子動作速度がこれらに影響されることはない。
続いて、本実施の形態の磁気メモリ素子の駆動方法を説明する。図4Aに、本発明の駆動方法である2つ以上のパルスから構成される単極性電気パルスP、P、Pと、そしてこれらの電気パルスを印加した後の読み出しの際の抵抗値(RL、RM、RH)を示し、図4B1〜B3に、電気パルス印加によりフリー層に形成される磁化パターンの模式図を示し、そして図4C1〜3にスピンバルブ構造のピン層に対するフリー層の磁化方向をあわせて示している。
図4Aに示すように、電気パルスはダイオードを選択素子として直列接続した場合にも駆動できるように単極性のものを用いる。図4Aに示したそれぞれのパルス列の最初のパルスPは磁化の回転(プリセッション)をフリー層5に生じさせるためのものである。このパルス印加時に磁気変化層の温度が上昇し、磁化方向が膜面内方向から斜めとなるようにする。これにより、フリー層5には、ピン層3からスピンが注入され、それと同時に磁気変化層7から、面内にはS→N向きで垂直方向にも成分を有する磁場が印加される。このため、フリー層5には渦状の磁化(vortex)が誘起され、パルスを印加する時点でのフリー層の磁化パターンがどのようなものであっても、一旦、回転(プリセッション)を続ける状態への初期化が行われる。そして、それに続くパルス高さによりフリー層の磁化パターンをスイッチングする。図4AのパルスP〜Pを印加した後に生じる磁化のパターンはそれぞれ図4B1〜B3に示している。このように、渦状の回転磁化パターンを渦の位置によって特定すると、渦がS位置の切欠を中心とするとき(図4B1)、E位置の切欠を中心とするとき(図4B2)、そしてN位置の切欠を中心とするとき(図4B3)という順に、二つ目のパルスに必要な電圧(電流)値が変わる。このように、本発明の実施形態では、いわば、スピンプリセッション方式でありながら電気パルスのパルス幅ではなくパルス高さでスイッチングを可能とする方式が実現する。スピンプリセッションの周期に対応した記録パルスを制御することは様々なばらつきから容易ではないが、パルス高さ(電圧値あるいは電流値)ならば比較的容易であり、スイッチングエラーのない情報記録が可能となる。 なお、本発明において記憶保持動作温度域とは、磁気変化層が示しうる温度のうち、パルスPを印加して書込み動作をするときの磁気変化層の温度より低いスピンバルブ素子によって情報を記憶するために利用するときの磁気変化層の温度の範囲を指している。このため、例えば、読み出しのために流す電流によって磁気変化層に温度上昇が見られたとしても、そのときの温度が書込み動作をするときの温度より低く、記憶を保持したままのものである限り、その温度は記憶保持動作温度域の範囲である。
このフリー層の磁化パターンは図4B1〜B3の順にピン層と平行、垂直、反平行となることからトンネル磁気抵抗として読み出される抵抗値はRL(低)、RM(中)、RH(大)となり3値(多値)記録が可能であることがわかる。
また、本発明の駆動方法では必ず初期化モードを伴うため、多値記録の場合においてもその記録状態を一旦読み出してから記録パルスを変更するような手続きは不要であり読み出し速度が高速に行われるという利点もある。
以上説明したように、本発明の磁気メモリ素子とその駆動方法により単極性電気パルスのパルス高さにより多値記録が可能となる。尚、本実施形態で例示した本発明素子の構成例として示した材料や形成方法は、上記実施形態に限定されるものではない。
[第2実施形態]
次に、本発明素子をメモリセルとして使用した不揮発記憶装置(本発明装置)の構成例について図5及び図6を用いて説明する。
図5は本発明に係る不揮発記憶装置の一実施例であるクロスポイント型メモリセルアレイを構成する磁気メモリ素子を可変抵抗10によって模式的に示している。既に説明したように本発明の磁気メモリ素子とその駆動方法により単極性の電気パルスでのスイッチングが可能となる。そこで素子の選択スイッチとして整流素子11(ここではダイオードを例示した)を直列に接続し上部電極、下部電極をアレイ状に形成することによりクロスポイント型メモリが形成される。このようにして構成した不揮発性記憶装置の構成を図6に示している。例えば、あらかじめSi基板上にダイオードを形成しその上部に本発明の磁気メモリ素子を形成することが可能である。正極性の電気パルスをフリー層側から印加することで効率的にスイッチングを行うことが可能である。
また、本発明の磁気メモリ素子作製に必要なプロセス温度はアニール温度として必要な350℃程度以下であり下部に形成する電気パルス供給用のトランジスタやセル選択スイッチ用に形成するダイオードの性能を損なうことはない。また配線も上記アニール温度には耐えるためこの組み合わせを3次元的に積層しメモリ容量を増加させることも可能である。
以上、本発明の実施の形態につき述べたが、本発明は既述の実施の形態に限定されるものではなく、本発明の技術的思想に基づいて各種の変形、変更および組合わせが可能である。
上記特徴の構成によれば、スピンバルブ素子の作製の際の下地にかかわらず、容易に製作することが可能であり、電気パルスの印加による昇温過程でフリー層への斜め方向の磁場印加が可能となる。さらに記憶保持動作温度近傍に磁気補償温度があれば電気パルスを印加しない場合(記憶保持動作の場合)にはフリー層へ余計な磁場の印加をせずにデータの安定性を保つことが可能となる。このような材料としては昇温により面内磁化から垂直磁化へと磁化方向がかわるGdFeCoやTbFeCoが好適である。尚、N型フェリ磁性体とは反平行な2種類の磁化A,Bが存在し(例えばTbFeCoの場合、Tbの磁化とFeCoの磁化の2種類)、これらの温度依存性が異なるため見かけ上の磁化(A−B)が消失する磁気補償温度Tcompが存在する物質である。

Claims (9)

  1. フリー層と、ピン層と、該フリー層及び該ピン層に挟まれた非磁性層とを有するスピンバルブ構造と、
    前記非磁性層とともに前記フリー層を挟むように配置された別の非磁性層と、
    前記フリー層とともに前記別の非磁性層を挟むように配置され、温度に応じて磁気特性が変化する磁気変化層と
    を備え、前記スピンバルブ構造には、形状の異なる切欠を1つ含む複数の切欠が周縁部に設けられていることを特徴とする磁気メモリ素子。
  2. 前記形状の異なる切欠の延びる方向とピン層の磁化の向きとが互いに直交していることを特徴とする請求項1に記載の磁気メモリ素子。
  3. 前記磁気変化層がアモルファス希土類遷移金属合金薄膜からなることを特徴とする請求項2に記載の磁気メモリ素子。
  4. 前記磁気変化層は、膜面内かつ形状の異なる切欠の延びる方向に沿った向きの磁化をある温度において示し、当該温度から昇温することにより磁化に膜面に垂直な成分が生じることを特徴とする請求項3に記載の磁気メモリ素子。
  5. 前記磁気変化層が、磁気補償温度Tcompを磁気メモリ素子の記憶保持動作温度域に有するN型フェリ磁性体であることを特徴とする請求項3に記載の磁気メモリ素子。
  6. 請求項1〜5のいずれかに記載の磁気メモリ素子を駆動する駆動方法であって、単極性電気パルスを印加することにより情報を記録することを特徴とする磁気メモリ素子の駆動方法。
  7. 情報を記憶するに用いる単極性電気パルスが互いに異なる高さの2つ以上のパルスからなり、2つ目のパルス高さを変えることにより異なる情報を記録することを特徴とする請求項6に記載の磁気メモリ素子の駆動方法。
  8. 磁気メモリ素子の記録状態によらず、記録される多値情報と、該多値情報の記録を行うための単極性電気パルスの種類とが互いに1対1に対応することを特徴とする請求項7に記載の磁気メモリ素子の駆動方法。
  9. 請求項1〜5のいずれかに記載の磁気メモリ素子と、
    該磁気メモリ素子に直列に接続した整流素子と、
    前記磁気メモリ素子を駆動するために、単極性電気パルスを生成する情報書換え手段と、
    磁気メモリ素子を流れる電流量から記憶された情報を読出す手段と
    を備えてなることを特徴とする不揮発記憶装置。
JP2010517660A 2008-06-25 2008-09-05 磁気メモリ素子とその駆動方法及び不揮発記憶装置 Expired - Fee Related JP5387990B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010517660A JP5387990B2 (ja) 2008-06-25 2008-09-05 磁気メモリ素子とその駆動方法及び不揮発記憶装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008165989 2008-06-25
JP2008165989 2008-06-25
PCT/JP2008/066075 WO2009157101A1 (ja) 2008-06-25 2008-09-05 磁気メモリ素子とその駆動方法及び不揮発記憶装置
JP2010517660A JP5387990B2 (ja) 2008-06-25 2008-09-05 磁気メモリ素子とその駆動方法及び不揮発記憶装置

Publications (2)

Publication Number Publication Date
JPWO2009157101A1 true JPWO2009157101A1 (ja) 2011-12-01
JP5387990B2 JP5387990B2 (ja) 2014-01-15

Family

ID=41444176

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010517660A Expired - Fee Related JP5387990B2 (ja) 2008-06-25 2008-09-05 磁気メモリ素子とその駆動方法及び不揮発記憶装置

Country Status (5)

Country Link
US (1) US8709617B2 (ja)
EP (1) EP2306510B1 (ja)
JP (1) JP5387990B2 (ja)
KR (1) KR101461262B1 (ja)
WO (1) WO2009157101A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009157100A1 (ja) * 2008-06-24 2009-12-30 富士電機ホールディングス株式会社 スピンバルブ記録素子及び記憶装置
KR20140135566A (ko) * 2013-05-16 2014-11-26 삼성전자주식회사 자기저항요소 및 이를 포함하는 메모리소자
JP2017139399A (ja) * 2016-02-05 2017-08-10 Tdk株式会社 磁気メモリ
US10868233B2 (en) * 2016-03-30 2020-12-15 Intel Corporation Approaches for strain engineering of perpendicular magnetic tunnel junctions (pMTJs) and the resulting structures
WO2018179193A1 (ja) * 2017-03-29 2018-10-04 国立大学法人東北大学 記憶素子及び記憶素子の駆動方法
CN111725394B (zh) * 2019-09-06 2022-11-11 中国科学院上海微系统与信息技术研究所 一种磁性存储单元的加工方法、磁性随机存储器及设备

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0019506D0 (en) * 2000-08-08 2000-09-27 Univ Cambridge Tech Magnetic element with switchable domain structure
JP4458703B2 (ja) * 2001-03-16 2010-04-28 株式会社東芝 磁気抵抗効果素子、その製造方法、磁気ランダムアクセスメモリ、携帯端末装置、磁気ヘッド及び磁気再生装置
JP3661652B2 (ja) * 2002-02-15 2005-06-15 ソニー株式会社 磁気抵抗効果素子および磁気メモリ装置
JP3769241B2 (ja) * 2002-03-29 2006-04-19 株式会社東芝 磁気抵抗効果素子及び磁気メモリ
US7095646B2 (en) * 2002-07-17 2006-08-22 Freescale Semiconductor, Inc. Multi-state magnetoresistance random access cell with improved memory storage density
US6654278B1 (en) * 2002-07-31 2003-11-25 Motorola, Inc. Magnetoresistance random access memory
JP2004179483A (ja) 2002-11-28 2004-06-24 Hitachi Ltd 不揮発性磁気メモリ
US6765823B1 (en) * 2003-01-29 2004-07-20 Micron Technology Incorporated Magnetic memory cell with shape anisotropy
EP1610386A4 (en) * 2003-03-31 2009-04-01 Japan Science & Tech Agency TUNNEL TRANSISTOR WITH SPIN-DEPENDENT TRANSFER CHARACTERISTICS AND NON-VOLATILE MEMORY THEREOF
JP4403264B2 (ja) 2003-06-05 2010-01-27 独立行政法人産業技術総合研究所 環状単磁区構造微小磁性体およびその製造方法又はそれを用いた磁気記録素子
US7242045B2 (en) * 2004-02-19 2007-07-10 Grandis, Inc. Spin transfer magnetic element having low saturation magnetization free layers
US6992359B2 (en) * 2004-02-26 2006-01-31 Grandis, Inc. Spin transfer magnetic element with free layers having high perpendicular anisotropy and in-plane equilibrium magnetization
JP2005317739A (ja) * 2004-04-28 2005-11-10 Toshiba Corp 磁気記憶装置およびその製造方法
US7355884B2 (en) * 2004-10-08 2008-04-08 Kabushiki Kaisha Toshiba Magnetoresistive element
US7599156B2 (en) * 2004-10-08 2009-10-06 Kabushiki Kaisha Toshiba Magnetoresistive element having specially shaped ferromagnetic layer
JP4682585B2 (ja) 2004-11-01 2011-05-11 ソニー株式会社 記憶素子及びメモリ
WO2006092849A1 (ja) * 2005-03-01 2006-09-08 Fujitsu Limited 磁気抵抗効果素子及び磁気メモリ装置
JP5062481B2 (ja) * 2005-08-15 2012-10-31 日本電気株式会社 磁気メモリセル、磁気ランダムアクセスメモリ、及び磁気ランダムアクセスメモリへのデータ読み書き方法
US8063459B2 (en) * 2007-02-12 2011-11-22 Avalanche Technologies, Inc. Non-volatile magnetic memory element with graded layer
WO2007105358A1 (ja) * 2006-03-02 2007-09-20 Kyoto University 強磁性ドットのコア回転素子及び強磁性ドットのコア利用情報記憶素子
US7881020B2 (en) * 2007-05-11 2011-02-01 Hitachi Global Storage Technologies Netherlands B.V. Extraordinary magnetoresistive (EMR) device with novel lead structure
JP2009252878A (ja) * 2008-04-03 2009-10-29 Renesas Technology Corp 磁気記憶装置
WO2009157100A1 (ja) 2008-06-24 2009-12-30 富士電機ホールディングス株式会社 スピンバルブ記録素子及び記憶装置
JP2011210830A (ja) * 2010-03-29 2011-10-20 Renesas Electronics Corp 磁気記憶素子および磁気記憶装置
JP2012209358A (ja) * 2011-03-29 2012-10-25 Renesas Electronics Corp 磁気記憶素子および磁気記憶装置

Also Published As

Publication number Publication date
US8709617B2 (en) 2014-04-29
EP2306510B1 (en) 2013-01-23
EP2306510A1 (en) 2011-04-06
US20110188297A1 (en) 2011-08-04
JP5387990B2 (ja) 2014-01-15
WO2009157101A1 (ja) 2009-12-30
KR101461262B1 (ko) 2014-11-12
EP2306510A4 (en) 2011-07-06
KR20110038626A (ko) 2011-04-14

Similar Documents

Publication Publication Date Title
KR101550080B1 (ko) 자기 메모리 소자, 그 구동 방법 및 불휘발성 기억 장치
JP5321991B2 (ja) 磁気メモリー素子及びその駆動方法
US8279661B2 (en) Magnetic memory element, driving method for the same, and nonvolatile storage device
JP2008177421A (ja) 記憶素子、メモリ
JP2012235015A (ja) 記憶素子及び記憶装置
KR101458263B1 (ko) 자기 저항 소자 및 그것을 이용하는 기억 장치
JP5387990B2 (ja) 磁気メモリ素子とその駆動方法及び不揮発記憶装置
JP5316967B2 (ja) 磁気メモリー素子及び不揮発性記憶装置
JP2008117930A (ja) 記憶素子、メモリ
JP5356377B2 (ja) 磁気メモリセル及び磁気ランダムアクセスメモリ
JP4438806B2 (ja) メモリ
JP2008211059A (ja) 記憶素子、メモリ
JP2005135495A (ja) 磁気メモリの記録方法
JP2008205186A (ja) 記憶素子、メモリ
JP2010021584A (ja) 記憶素子、メモリ

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130822

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130913

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130926

R150 Certificate of patent or registration of utility model

Ref document number: 5387990

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees