CN111226312A - 隧道磁阻效应元件、磁存储器及内置型存储器 - Google Patents

隧道磁阻效应元件、磁存储器及内置型存储器 Download PDF

Info

Publication number
CN111226312A
CN111226312A CN201780095969.3A CN201780095969A CN111226312A CN 111226312 A CN111226312 A CN 111226312A CN 201780095969 A CN201780095969 A CN 201780095969A CN 111226312 A CN111226312 A CN 111226312A
Authority
CN
China
Prior art keywords
layer
magnetization
tunnel barrier
magnetization free
free layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780095969.3A
Other languages
English (en)
Other versions
CN111226312B (zh
Inventor
佐佐木智生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to CN202311700087.9A priority Critical patent/CN117479817A/zh
Publication of CN111226312A publication Critical patent/CN111226312A/zh
Application granted granted Critical
Publication of CN111226312B publication Critical patent/CN111226312B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/09—Magnetoresistive devices
    • G01R33/098—Magnetoresistive devices comprising tunnel junctions, e.g. tunnel magnetoresistance sensors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

TMR元件具备：参照层；隧道势垒层；垂直磁化感应层；以及在层叠方向上层叠于隧道势垒层和垂直磁化感应层之间的磁化自由层，垂直磁化感应层对磁化自由层赋予沿着层叠方向的方向的磁各向异性，磁化自由层具有比隧道势垒层的宽度和垂直磁化感应层的宽度的任一者都小的宽度。

Description

隧道磁阻效应元件、磁存储器及内置型存储器
技术领域
本发明涉及一种隧道磁阻效应元件、磁存储器、及内置型存储器。
背景技术
目前已知有具有依次层叠了作为磁化固定层的参照层、非磁性间隔(spacer)层、及磁化自由层的结构的巨磁阻效应(GMR)元件、及隧道磁阻效应(TMR)元件等磁阻效应元件。其中，使用绝缘层(隧道势垒层)作为非磁性间隔层的TMR元件与使用导电层作为非磁性间隔层的GMR元件相比，通常是虽然元件电阻高，但能够实现高磁阻(MR比)。因此，TMR元件作为被利用于磁传感器、磁头、及磁阻随机存取存储器(MRAM，Magnetic Random AccessMemory)等的元件备受关注(例如，下述专利文献1及2)。
作为使TMR元件的磁化自由层的磁化方向反转的方法，已知有被称为“自旋注入磁化反转”的技术，该“自旋注入磁化反转”的技术是向磁化自由层流通自旋极化电流，使自旋转移力矩(spin transfer torque,STT)从电子自旋作用于磁化自由层的技术。例如由于通过将该技术应用于MRAM，不需要用于使磁化自由层的磁化方向反转的磁场发生用配线等理由，能够减小存储单元，可实现高集成化。通常，使用基于STT的磁化反转技术的MRAM被称为“STT-MRAM”。
另外，为了在MRAM等中进一步谋求高集成化，已经研究了利用具有垂直磁各向异性的TMR元件(例如，下述专利文献3～5)。在这种TMR元件中，参照层的磁化方向沿垂直方向(元件的层叠方向，即，正交于各层的面内方向的方向)被固定，并且磁化自由层的易磁化轴也沿垂直方向。由此，由于可以减小自旋注入磁化反转所需的电流，因此可以减小用于选择TMR元件的选择晶体管。其结果，与利用了具有面内磁各向异性的TMR元件的情况相比，由于使用了具有垂直磁各向异性的TMR元件的情况可以减小存储单元，因此能够实现高集成化。
现有技术文献
专利文献
专利文献1：日本专利第5586028号公报
专利文献2：日本专利第5988019号公报
专利文献3：美国专利第8921961号说明书
专利文献4：美国专利第8860156号说明书
专利文献5：美国专利第9006704号说明书
发明内容
发明所要解决的技术问题
为了实现高度集成的STT-MRAM，重要的是通过利用具有垂直磁各向异性的TMR元件(垂直磁化型的TMR元件)，并且降低自旋注入磁化反转所需的反转电流，从而来谋求选择晶体管的小型化。为了实现垂直磁化型的TMR元件，需要使磁化自由层的易磁化轴在垂直方向上取向。然而，由于磁化自由层是层状的，因此形状磁各向异性起到使磁化自由层的易磁化轴在面内方向上取向的作用。因此，需要通过某种方法，对磁化自由层赋予沿垂直方向的磁各向异性。
作为一种在磁化自由层引起垂直磁各向异性的方法，有一种使用界面磁各向异性而在磁化自由层引起垂直磁化的方法。这是一种通过将磁化自由层和与其相接的层之间的界面处的自旋·轨道相互作用提高至比磁化自由层的形状磁各向异性高，从而对磁化自由层赋予垂直磁各向异性并使磁化的方向在垂直方向上取向的方法。当通过由将这样的界面磁各向异性赋予磁化自由层的材料来构成隧道势垒层，从而使磁化自由层的膜厚变得充分薄(例如约1nm的程度)时，可以将与隧道势垒层相接的磁化自由层的磁化方向在垂直方向上取向。进一步地，当在磁化自由层的与隧道势垒层相接的面为相反侧的面上，层叠将如上所述的界面磁各向异性赋予磁化自由层的层(垂直磁化感应层)，则磁化自由层的垂直磁各向异性进一步变强。其结果，即使在磁化自由层更厚的情况下(例如约2nm的程度)，也可以将磁化自由层的磁化方向在垂直方向上取向。这样的垂直磁化感应层可以由例如MgO或MgAl2O4(非磁性尖晶石材料)等的氧化物材料等构成。
然而，由于垂直磁化感应层由氧化物等的电阻率高的材料构成，因此TMR元件的电阻提高。因此，在自旋注入磁化反转时流通于磁化自由层的自旋极化电流减少。其结果，由于变得难以引起磁化自由层的磁化反转，因此会有使磁化反转产生所需的电流(反转电流)增大的问题。当反转电流增大时，可能会产生利用了TMR元件的装置的消耗电力增加，并且可靠性降低等的问题。
本发明是鉴于上述技术问题而完成的，其目的在于，提供一种反转电流小的TMR元件。另一目的在于，提供具备该TMR元件的磁存储器、及具备该磁存储器的内置型存储器。
用于解决技术问题的技术手段
为了解决上述的问题，本发明的一个实施方式所涉及的TMR元件(隧道磁阻效应元件)具备：参照层；隧道势垒层；垂直磁化感应层；以及在层叠方向上层叠于隧道势垒层和垂直磁化感应层之间的磁化自由层，垂直磁化感应层对磁化自由层赋予沿着层叠方向的方向的磁各向异性，磁化自由层具有比隧道势垒层的宽度和垂直磁化感应层的宽度的任一者都小的宽度。
根据本发明的一个方式所涉及的TMR元件，由于磁化自由层具有比隧道势垒层的宽度和垂直磁化感应层的宽度的任一者都小的宽度，因此提高了磁化自由层中的自旋极化电流的电流密度。由于电流密度提高，因此可以由少的自旋极化电流来使磁化自由层中的磁化反转成为可能。本发明的一个实施方式所涉及的TMR元件可以使反转电流变小。
进一步地，在本发明的一个实施方式所涉及的TMR元件中，可以为：磁化自由层的最小宽度比隧道势垒层的最大宽度或垂直磁化感应层的最大宽度小4nm以上。由此，磁化自由层中的自旋极化电流的电流密度提高，并且用于使磁化自由层的磁化方向反转的反转电流减小。
进一步地，在本发明的一个实施方式所涉及的TMR元件中，可以为：进一步具备覆盖隧道势垒层、磁化自由层和垂直磁化感应层的侧面的侧壁部，侧壁部可以包含绝缘材料。由此，包含绝缘材料的侧壁部覆盖隧道势垒层、磁化自由层以及垂直磁化感应层的侧面，并且抑制了隧道势垒层与垂直磁化感应层之间的泄漏电流。
进一步地，在本发明的一个实施方式所涉及的TMR元件中，绝缘材料可以包含氮化物材料。由此，由于侧壁由氮化物材料构成，因此可以抑制例如隧道势垒层和/或垂直磁化感应层中所包含的氧原子向侧壁部移动。
进一步地，在本发明的一个实施方式所涉及的TMR元件中，隧道势垒层和垂直磁化感应层可以分别由MgO或由具有由通式AB2O4表示的尖晶石结构的氧化物材料构成，式中，A是选自Mg和Zn中的至少一种元素，B是选自Al、Ga和In中的至少一种元素。由此，由于这些材料可以特别有效地对磁化自由层赋予沿层叠方向的方向的磁各向异性，因此可以使磁化自由层的易磁化轴的方向特别稳定地在垂直方向上取向。
进一步地，在本发明的一个实施方式所涉及的TMR元件中，隧道势垒层和垂直磁化感应层可以由具有由通式AB2O4表示的尖晶石结构的氧化物材料构成，且尖晶石结构的A位点和B位点的至少一者被多个元素占据。由此，可以容易地抑制隧道势垒层与磁化自由层之间的界面处的变形、以及垂直磁化感应层与磁化自由层之间的界面处的变形。进一步地，可以容易地控制隧道势垒层和垂直磁化感应层的电阻值。
进一步地，在本发明的一个实施方式所涉及的TMR元件中，隧道势垒层和垂直磁化感应层可以由具有由上述通式AB2O4表示的尖晶石结构的氧化物材料构成，且尖晶石结构的A位点和B位点分别被多个元素占据。由此，可以更加容易地抑制隧道势垒层与磁化自由层之间的界面处的变形、以及垂直磁化感应层与磁化自由层之间的界面处的变形。进一步地，可以更加容易地控制隧道势垒层和垂直磁化感应层的电阻值。
进一步地，在本发明的一个实施方式所涉及的TMR元件中，可以还具备设置于垂直磁化感应层上的掩膜层，掩膜层可以具有比磁化自由层的宽度小的宽度，且包含原子序号为72号以上的重金属。由此，由于掩模层具有比磁化自由层的宽度小的宽度，因此当设置侧壁部时，掩模层对磁化自由层的阴影效应(shadow effect)降低，并且侧壁部容易设置于磁化自由层的侧面的外侧。另外，由于掩模层包含原子序号为72号以上的重金属，因此抑制了掩模层的蚀刻。
另外，本发明的一个方式的磁存储器，其具备上述任一的TMR元件作为存储元件。
另外，本发明的一个方式的内置型存储器，其具备上述磁存储器。
发明的效果
根据本发明，能够提供一种反转电流小的TMR元件。另外，能够提供具备该TMR元件的磁存储器、及具备该磁存储器的内置型存储器。
附图说明
图1是具备实施方式的TMR元件的MRAM的平面截面图。
图2是实施方式的MRAM的纵截面的示意图。
图3是表示实施方式的MRAM的电连接的图。
图4是实施方式的MRAM的TMR元件附近的截面图。
图5放大表示图4的区域V的图。
图6是示出用于说明TMR元件的制造方法的具体例的截面的图。
图7是示出用于说明TMR元件的制造方法的具体例的截面的图。
图8是示出用于说明TMR元件的制造方法的具体例的截面的图。
图9是示出用于说明TMR元件的制造方法的具体例的截面的图。
图10是示出用于说明TMR元件的制造方法的具体例的截面的图。
图11是示出用于说明TMR元件的制造方法的具体例的截面的图。
图12是示出用于说明TMR元件的制造方法的具体例的截面的图。
图13是示出用于说明TMR元件的制造方法的具体例的截面的图。
图14是示出用于说明TMR元件的制造方法的具体例的截面的图。
图15是示出用于说明TMR元件的制造方法的具体例的截面的图。
图16是实施方式的变形例所涉及的MRAM的纵截面的示意图。
符号说明
1……TMR元件、3……参照层、5……隧道势垒层、7……磁化自由层、9……垂直磁化感应层、15……掩模层、17……侧壁部。
具体实施方式
以下，参照附图详细地说明用于实施本发明的方式。此外，各附图中，在可以的情况下，对相同要素使用相同的符号。另外，附图中的构成要素内及构成要素间的尺寸比为了附图的观察容易性，而分别为任意。
图1是具备本实施方式的垂直磁化型的TMR元件(隧道磁阻效应元件)的磁阻随机存取存储器(Magnetic Random Access Memory，MRAM)的平面截面图，图2是本实施方式的MRAM的纵截面的示意图。图1对应于沿着图2的MRAM100的I-I线的截面。此外，图1及其以后的图中，根据需要表示正交坐标系R。
如图1所示，本实施方式的MRAM100具有在XY平面内配置成阵列状(图1中5列5行)的多个TMR元件1。多个TMR元件1分别作为MRAM100的存储元件发挥作用。TMR元件1的详细如后述，具有叠层部ST和掩埋叠层部ST的侧壁部17。另外，如图2所示，MRAM100具备：半导体基板50、晶体管阵列60、通孔配线部25、层间绝缘层27、字线WL、包含侧壁部17的TMR元件阵列70、上部配线UL、及覆盖上部配线UL的上表面的绝缘体80。此外，图1及图2中，除了字线WL以外，还省略连接上部配线UL和晶体管阵列60的其它电气配线的图示。
晶体管阵列60设置于沿着半导体基板50的XY平面延伸的主面上。MRAM100具有用于分别驱动多个TMR元件1的设置成阵列状的多个晶体管T(参照图3)。多个通孔配线部25及多个字线WL设置于晶体管阵列60上。各通孔配线部25将晶体管阵列60的多个晶体管T中的一个和TMR元件阵列70的多个TMR元件1进行电连接。多个通孔配线部25及多个字线WL被掩埋于层间绝缘层27内，利用层间绝缘层27而被相互绝缘。
图3是表示本实施方式的MRAM的电连接的图。图3中，仅示出了与TMR元件阵列70的多个TMR元件1中的5个TMR元件1相关联的电连接。
如图3所示，各TMR元件1的一端与各晶体管T的漏极D电连接，各TMR元件1的另一端与位线BL电连接。位线BL包含于上部配线UL(参照图2)。各晶体管T的栅极与各字线WL电连接，各晶体管T的源极S与源极线SL电连接。各晶体管T作为MRAM100的存储元件发挥作用，一个晶体管T和与该晶体管电连接的一个晶体管T构成一个存储单元。
在向MRAM100的存储单元写入数据时，在对与写入对象的TMR元件1对应的字线WL施加选择电压，在将其TMR元件1设为接通的状态下，对位线BL与源极线SL间施加电压，以使与写入的数据(“1”或“0”)对应的极性的电流流过该TMR元件1。此时的施加电压的大小设定成使该TMR元件1的磁化自由层7(参照图4)中可产生后述那样的自旋注入磁化反转的大小。由此，将其TMR元件1的磁化自由层7(参照图4)的磁化方向设定成与写入的数据对应的方向。
在读出MRAM100的存储单元的数据时，在对与读出对象的TMR元件1对应的字线WL施加选择电压且将该TMR元件1设为接通的状态下，对位线BL与源极线SL间施加比写入时小的电压。由此，经由其TMR元件1在位线BL与源极线SL间通以与存储于其TMR元件1的数据相应的大小的电流，因此，通过检测其电流值，进行数据的读出。
接着，说明本实施方式的TMR元件1的更详细的结构。图4是本实施方式的MRAM的TMR元件附近的截面图。图4表示图2所示的MRAM100的纵截面中的一个TMR元件1附近的截面。图5是放大表示图4的区域V的图。
如图4和5所示，TMR元件1的层叠部ST设置于在通孔配线部25上设置的基底层21上。通孔配线部25由导电性的材料构成，例如由Cu等的金属构成。基底层21由导电性的材料构成，例如由导电性氧化物、导电性氮化物、导电性氧氮化物、或硅化物构成。因此，作为本实施方式的TMR元件1的一端的参照层3的下表面经由基底层21及通孔配线部25而与晶体管T的漏极D(参照图3)电连接。
由于基底层21是为了提高叠层部ST的各层、特别是后述的隧道势垒层的平坦性而设置的，因此基底层21的上表面的平坦性比通孔配线部25的上表面的平坦性更高。基底层21的上表面具有较高的平坦性且沿着XY平面延伸，在该上表面上形成有叠层部ST。通孔配线部25及基底层21埋入层间绝缘层27，利用层间绝缘层27，与电连接于其它TMR元件1的通孔配线部及基底层进行电绝缘。
TMR元件1具备层叠部ST、以及由覆盖层叠部ST的各层的侧面的绝缘材料构成的侧壁部17。层叠部ST由层叠于作为层叠方向的Z轴方向的多个层构成。具体地，层叠部ST由作为磁化固定层发挥作用的参照层3、隧道势垒层5、磁化自由层7、垂直磁化感应层9和掩模层15依次层叠而构成。因此，隧道势垒层5在Z轴方向上层叠于参照层3与磁化自由层7之间，垂直磁化感应层9层叠于磁化自由层7的与隧道势垒层5侧为相反的一侧。
层叠部ST在隧道势垒层5、磁化自由层7和垂直磁化感应层9的外侧具有凹陷10。在层叠部ST中，隧道势垒层5的侧面5c随着从参照层3与隧道势垒层5之间的边界B4朝向隧道势垒层5与磁化自由层7之间的边界B6，例如可以具有隧道势垒层5的宽度W5单调地减小的倾斜。隧道势垒层5例如可以具有从边界B4处的最大宽度WM5到边界B6处的最小宽度WN5的范围内的任意大小的宽度W5。隧道势垒层5的最大宽度WM5可以与边界B4处的参照层3的宽度WA3一致或近似，并且隧道势垒层5的最小宽度WN5可以与边界B6处的磁化自由层7的宽度WB7一致或近似。磁化自由层7可以具有比隧道势垒层5的宽度W5小的宽度W7。
在层叠部ST中，垂直磁化感应层9的侧面9c随着从掩模层15与垂直磁化感应层9之间的边界B10朝向垂直磁化感应层9与磁化自由层7之间的边界B8，例如可以具有垂直磁化感应层9的宽度W9单调地减小的倾斜。垂直磁化感应层9例如可以具有从边界B10处的最大宽度WM9到边界B8处的最小宽度WN9的范围内的任意大小的宽度W9。垂直磁化感应层9的最大宽度WM9可以与边界B10处的掩模层15的宽度WB15一致或近似，并且垂直磁化感应层9的最小宽度WN9可以与边界B6处的磁化自由层7的宽度WA7一致或近似。磁化自由层7可以具有比垂直磁化感应层9的宽度W9小的宽度W7。
在TMR元件1中，由于磁化自由层7具有比隧道势垒层5的宽度W5和垂直磁化感应层9的宽度W9的任一者均小的宽度，因此磁化自由层7中的自旋极化电流的电流密度为变高。由于电流密度变高，因此通过少的自旋极化电流，磁化自由层7中的磁化反转成为可能。TMR元件1可以减小反转电流。
在本实施方式中，磁化自由层7的宽度W7可以比参照层3的宽度WB3或掩模层15的宽度WB15小4nm以上。因此，磁化自由层7的最小宽度WN7可以比垂直磁化感应层9的最大宽度WM9或隧道势垒层5的最大宽度WM5小4nm以上。由此，磁化自由层7中的自旋极化电流的电流密度提高，并且用于使磁化自由层7的磁化方向的反转的反转电流减小。
此外，在隧道势垒层5和垂直磁化感应层9中，侧面5c和侧面9c可以分别具有隧道势垒层5的宽度W5和垂直磁化感应层9的宽度W9单调地变化的直线性的倾斜，但是侧面5c和侧面9c也可以具有除了这样的直线性的倾斜之外的倾斜。例如，侧面5c和侧面9c可以具有曲线性的倾斜，也可以在那些侧面上具有突起或凹陷。
参照层3由Co、Co-Fe合金、Co-Fe-B合金等的铁磁性材料构成。参照层3的磁化方向实质上固定成沿着Z轴方向的方向。参照层3的Z轴方向的厚度能够设为例如3nm以上且10nm以下。另外，参照层3能够具有以使各磁性层的磁化方向成为垂直方向的方式，使例如Co/Pt或Co/Ni等的多层膜进行了反复叠层的结构。
另外，参照层3能够具有使用经由Ru或Ir等的薄膜的RKKY相互作用来抵消参照层3中产生的磁场的结构。该结构是合成反铁磁性(Synthetic Anti-Ferromagnet,SAF)结构，即，具有由铁磁性材料构成的两个铁磁性层和叠层于该两个铁磁性层之间的非磁性层，经由该非磁性层该两个铁磁性层的磁化方向通过基于RKKY相互作用的交换耦合相互反平行地耦合的结构。
隧道势垒层5由绝缘材料构成。优选隧道势垒层5基于与后述的垂直磁化感应层9同样的原理，而构成为在磁化自由层7中感应垂直磁各向异性。这是由于磁化自由层7的垂直磁化更稳定，并且能够增加磁化自由层7的膜厚的缘故。作为构成能够在磁化自由层7中感应垂直磁各向异性的隧道势垒层5的材料，例如，可以列举MgO、ZnO、GaOX或由具有由通式AB2O4(式中，A是选自Mg和Zn中的至少一种元素，B是选自Al、Ga和In中的至少一种元素)表示的尖晶石结构的氧化物材料等氧化物材料。
然而，隧道势垒层5也可以以不在磁化自由层7中感应垂直磁各向异性的方式构成。在这种情况下，隧道势垒层5可以由Cu、Ag等的非磁性金属材料或Si、Ge等的半导体材料构成。
隧道势垒层5中，向参照层3及磁化自由层7间施加电压时，Z轴方向的厚度薄至沿着Z轴方向向隧道势垒层5流通隧道电流的程度。隧道势垒层5的Z轴方向的厚度能够设为例如1nm以上且3nm以下。
另外，在本实施方式中，隧道势垒层5能够由在磁化自由层7中的磁化自由层7与隧道势垒层5的界面附近的区域感应沿着Z轴方向的磁各向异性(垂直磁各向异性)的材料构成。由此，与后述的垂直磁化感应层9一起，向磁化自由层7赋予沿着Z轴的方向(垂直方向)的磁各向异性。但是，如果能够通过垂直磁化感应层9的作用等将磁化自由层7的易磁化轴充分稳定并朝向沿着Z轴的方向，则隧道势垒层5也可以由不在磁化自由层7中感应垂直磁各向异性的材料构成。
磁化自由层7由Fe、Co-Fe、Co-Fe-B及铁磁性的哈斯勒合金(heusler alloys)等的铁磁性材料构成。磁化自由层7的磁化方向实质上未固定。
垂直磁化感应层9由例如MgO、ZnO、Ga2O3或具有以通式AB2O4(式中，A为选自Mg及Zn中的至少一种元素，B为选自Al、Ga及In中的至少一种元素)表示的尖晶石结构的氧化物材料构成。
垂直磁化感应层9优选以XY面内的每单位面积的沿着Z轴方向的电阻值比隧道势垒层5小的方式构成。特别是在垂直磁化感应层9由绝缘材料构成的情况下，垂直磁化感应层9的Z轴方向的厚度优选比隧道势垒层5的Z轴方向的厚度薄。
垂直磁化感应层9由在磁化自由层7中的磁化自由层7与垂直磁化感应层9的界面附近的区域基于自旋·轨道相互作用感应沿着Z轴的方向的磁各向异性(垂直磁各向异性)的材料构成。由此，与上述的隧道势垒层5一起，向磁化自由层7赋予沿着Z轴的方向(垂直方向)的磁各向异性。
磁化自由层7的沿着Z轴方向的厚度通过赋予上述那样的隧道势垒层5及垂直磁化感应层9的磁各向异性的功能，薄至磁化自由层7的易磁化轴稳定且成为沿着Z轴的方向的程度。该厚度能够设为例如1nm以上且3nm以下。
TMR元件1可以进一步具备设置于垂直磁化感应层9上的掩模层15。掩模层15的侧面15c可以具有随着沿层叠方向远离垂直磁化感应层9而掩模层15的宽度W15减小的倾斜。在掩模层15与垂直磁化感应层9之间的边界B10处，掩模层15具有与垂直磁化感应层9的最大宽度WM9一致或近似的宽度W15，并且该宽度W15可以逐渐地减小。由此，当掩模层15具有比磁化自由层7的宽度W7小的宽度W15，并且设置有侧壁部17时，掩模层15对磁化自由层7的阴影效应降低，并且侧壁部17容易设置于磁化自由层7的侧面7c的外侧。侧壁部17也容易地设置于凹陷10内。
掩模层15由导电性的材料构成，例如由Ta、Ru、W、TaN、TiN和CuN等的金属构成。然后，作为本实施方式的TMR元件1的另一端的掩模层15的上表面电连接于位线BL(参照图3)。掩模层15可以包含原子序号为72号以上的重金属(例如，可以包含W或Ta等的重金属)。由于掩模层包含原子序号为72号以上的重金属，因此可以抑制掩模层的蚀刻。根据包含使用了掩模层15的蚀刻工序的制造方法，可以容易地制造如上所述的结构的TMR元件1。
侧壁部17可以覆盖隧道势垒层5、磁化自由层7和垂直磁化感应层9的侧面。由此，侧壁部17将TMR元件1的隧道势垒层5、磁化自由层7和垂直磁化感应层9与其它的TMR元件的隧道势垒层、磁化自由层和垂直磁化感应层电绝缘。侧壁部17可以覆盖层叠部ST的整个侧面，即，参照层3、隧道势垒层5、磁化自由层7、垂直磁化感应层9和掩模层15的侧面。在这种情况下，侧壁部17将TMR元件1的层叠部ST与其它的TMR元件的层叠部电绝缘。侧壁部17可以与参照层3、隧道势垒层5、磁化自由层7、垂直磁化感应层9和掩模层15的侧面的全部相接，也可以与这些侧面的一部分相接。侧壁部17由绝缘材料构成，例如，由SiN等的氮化物材料或SiON等的氧氮化物材料构成。
如上所述磁化自由层7的易磁化轴设定成沿着Z轴的方向，参照层3的磁化方向实质上固定成沿着Z轴方向的方向，因此，磁化自由层7实质上未受到外部磁场或STT的影响时，参照层3的磁化方向和磁化自由层7的磁化方向成为平行或反平行。这些为平行的状态的叠层部ST和反平行的状态的叠层部ST中，相互沿着Z轴方向的电阻值不同，因此，它们的两个状态分别对应MRAM100的存储单元的数据即“1”及“0”。
磁化自由层7的磁化方向的反转(即，MRAM100中，数据向存储单元的写入)通过自旋注入磁化反转进行。具体而言，在使磁化自由层7的磁化方向从与参照层3的磁化方向为反平行的状态反转为平行的状态的情况下，以在从磁化自由层7朝向参照层3的方向在隧道势垒层5内流通隧道电流的方式(即，以自旋极化电子从参照层3向磁化自由层7移动的方式)，对叠层部ST的Z轴方向的一端与另一端间施加电压。由此，磁化自由层7从自旋极化电子接受其磁化方向从与参照层3的磁化方向反平行的状态向平行的状态旋转的方向的自旋转移力矩。通过将该电压的大小设为引起自旋注入磁化反转的阈值以上，磁化自由层7的磁化方向反转。
相反，在使磁化自由层7的磁化方向从与参照层3的磁化方向平行的状态反转为反平行的状态的情况下，以按照从参照层3向磁化自由层7的方向在隧道势垒层5内流通隧道电流的方式(即，以自旋极化电子从磁化自由层7向参照层3移动的方式)，对叠层部ST的Z轴方向的一端与另一端间施加电压。由此，磁化自由层7从自旋极化电子接受其磁化方向从与参照层3的磁化方向平行的状态向反平行的状态旋转的方向的自旋转移力矩。通过将该电压的大小设为引起自旋注入磁化反转的阈值以上，从而磁化自由层7的磁化方向反转。
进一步地，在如上所述的本实施方式所涉及的TMR元件1中，优选隧道势垒层5和垂直磁化感应层9的至少一者由氧化物材料构成，并且，侧壁部17由氮化物材料构成。由此，由于侧壁部17由氮化物材料构成，因此可以抑制例如由氧化物材料构成的隧道势垒层5和/或垂直磁化感应层9的氧原子向侧壁部17移动。
进一步地，在如上所述的根据本实施方式所涉及的TMR元件1中，优选隧道势垒层5和垂直磁化感应层9分别由MgO或由具有由通式AB2O4(式中，A是选自Mg和Zn中的至少一种元素，B是选自Al、Ga和In中的至少一种元素)表示的尖晶石结构的氧化物材料构成。由此，由于这些材料可以特别有效地对磁化自由层7赋予沿Z轴方向的方向的磁各向异性，因此可以使磁化自由层7的易磁化轴的方向特别稳定地在垂直方向上取向。
进一步地，在如上所述的根据本实施方式所涉及的TMR元件1中，隧道势垒层5和垂直磁化感应层9分别由具有由上述的通式AB2O4表示的尖晶石结构的氧化物材料构成，且优选尖晶石结构的A位点和B位点的至少一者被多个元素占据，更优选尖晶石结构的A位点和B位点分别被多个元素占据。由此，可以更加容易地抑制隧道势垒层5与磁化自由层7之间的界面处的变形、以及垂直磁化感应层9与磁化自由层7之间的界面处的变形。进一步地，可以更加容易地控制隧道势垒层5和垂直磁化感应层9的电阻值。
对这样的实施方式的TMR元件的制造方法的具体例进行说明。图6～图14是示出用于说明本实施方式的TMR元件的制造方法的具体例的截面的图，并且对应于上述的图4所示的TMR元件1附近的截面。
在具体例的制造方法中，首先，如图6所示，在晶体管阵列60上的前表面形成下部层间绝缘层27a之后，在下部层间绝缘层27a上形成具有开口的抗蚀剂41。下部层间绝缘层27a由与层间绝缘层27同样的材料构成。抗蚀剂41的开口对应于形成后述的通孔配线部25的区域。
接下来，如图7所示，通过使用抗蚀剂41作为掩模，将下部层间绝缘层27a，例如通过反应性离子蚀刻(RIE)法等的干式蚀刻法进行蚀刻，然后去除抗蚀剂41，从而在下部层间绝缘层27a形成到达晶体管阵列60的深度的开口。
接下来，如图8所示，为了埋入下部层间绝缘层27a的开口，在形成由Cu等的金属构成的通孔配线部25之后，在通孔配线部25和下部层间绝缘层27a上形成由导电性的材料构成的基底层21。在形成通孔配线部25之前，可以在下部层间绝缘层27a的开口的侧面形成由Ta等的导电性材料构成的基底层。
接下来，如图9所示，在基底层21上形成抗蚀剂43。抗蚀剂43形成于通孔配线部25的整体和下部层间绝缘层27a的一部分的垂直方向上方，并且不形成于后述的上部层间绝缘层27b所形成的区域的垂直方向上方。
接下来，如图10所示，通过使用抗蚀剂43作为掩模来将基底层21通过RIE法等的干式蚀刻法选择性地进行蚀刻，在该被蚀刻的区域形成上部层间绝缘层27b，然后去除抗蚀剂43。然后，将基底层21和上部层间绝缘层27b的表面通过化学机械研磨(CMP)等进行研磨并平坦化。由此，基底层21的上表面的平坦性高于通孔配线部25的上表面的平坦性。上部层间绝缘层27b由与层间绝缘层27同样的材料构成，并且由下部层间绝缘层27a和上部层间绝缘层27b构成层间绝缘层27。
接下来，如图11所示，在基底层21和层间绝缘层27上的整个表面依次形成参照层3、隧道势垒层5、磁化自由层7、垂直磁化感应层9和掩模层15之后，在掩模层15的表面的一部分形成抗蚀剂51。抗蚀剂51形成于通孔配线部25的垂直方向上方以及基底层21的一部分的垂直方向上方。此外，根据需要，可以在基底层21与层间绝缘层27和参照层3之间，形成覆盖基底层21和层间绝缘层27上的整个表面的由Ta等的导电材料构成的种子层。
接下来，如图12所示，使用抗蚀剂51作为掩模来对掩模层15通过RIE法等的干式蚀刻法选择性地进行蚀刻，并使垂直磁化感应层9的表面露出。
接下来，如图13所示，在去除了抗蚀剂51之后，使用抗蚀剂51作为掩模通过RIE法等的干式蚀刻法对磁化感应层9、磁化自由层7、隧道势垒层5和参照层3进行蚀刻，并且当露出基底层21和层间绝缘层27时停止蚀刻。
接下来，如图14所示，通过离子束蚀刻(IBE)法等的干法蚀刻法来对磁化自由层7的侧面进行蚀刻。在该IBE法中，将氩、氪或氙等的稀有气体的离子束向磁化自由层7的侧面照射。离子束的照射方向例如具有与磁化自由层7的面内方向为10～25度的角度。在本实施方式中，虽然向磁化自由层7的侧面照射离子束，但是由于离子束的宽度比磁化自由层7的厚度大，因此垂直磁化感应层9和隧道势垒层5的侧面也被蚀刻。其结果，垂直磁化感应层9和隧道势垒层5的宽度可以都随着接近磁化自由层7而减小。磁化自由层7的硬度例如比垂直磁化感应层9和隧道势垒层5的硬度低。由于掩模层15包含原子序号为72号以上的重金属，因此抑制了掩模层15的蚀刻。
接下来，如图15所示，为了埋入层叠部ST，在基底层21和层间绝缘层27上式形成侧壁部17。由于掩模层15具有比磁化自由层7的宽度W7小的宽度W15，因此当设置有侧壁部17时，掩模层15对磁化自由层7的阴影效应降低，侧壁部17容易被设置于磁化自由层7的侧面7c的外侧。在本具体例中，通过进一步在掩模层15和侧壁部17上形成上部电极层31，来完成TMR元件1。
图16是本实施方式的变形例所涉及的MRAM的纵截面的示意图。本变形例所涉及的MRAM100a在还具备处理器90这点上，与上述的本实施方式的基本方式的MRAM100不同。MRAM100a中，MRAM部分也以被组入于处理器90的电路制作的工序的形式被制作，因此，处理器90和MRAM100a的MRAM部分被合并。因此，MRAM100a成为内置型存储器。由此，处理器90与MRAM部分的数据的交换被高速化。另外，由于MRAM部分设置于处理器90的上部，因此可以提高装置整体的集成度。

Claims (10)

1.一种隧道磁阻效应元件，其特征在于，
具备：
参照层；
隧道势垒层；
垂直磁化感应层；以及
磁化自由层，其在层叠方向上层叠于所述隧道势垒层和所述垂直磁化感应层之间，
所述垂直磁化感应层对所述磁化自由层赋予沿着所述层叠方向的方向的磁各向异性，
所述磁化自由层具有比所述隧道势垒层的宽度和所述垂直磁化感应层的宽度的任一者都小的宽度。
2.根据权利要求1所述的隧道磁阻效应元件，其特征在于，
所述磁化自由层的最小宽度比所述隧道势垒层的最大宽度或所述垂直磁化感应层的最大宽度小4nm以上。
3.根据权利要求1或2所述的隧道磁阻效应元件，其特征在于，
进一步具备覆盖所述隧道势垒层、所述磁化自由层和垂直磁化感应层的侧面的侧壁部，
所述侧壁部包含绝缘材料。
4.根据权利要求3所述的隧道磁阻效应元件，其特征在于，
所述绝缘材料包含氮化物材料。
5.根据权利要求1～4中任一项所述的隧道磁阻效应元件，其特征在于，
所述隧道势垒层和所述垂直磁化感应层分别由MgO或由具有由通式AB2O4表示的尖晶石结构的氧化物材料构成，式中，A是选自Mg和Zn中的至少一种元素，B是选自Al、Ga和In中的至少一种元素。
6.根据权利要求5所述的隧道磁阻效应元件，其特征在于，
所述隧道势垒层和所述垂直磁化感应层由具有由所述通式AB2O4表示的尖晶石结构的氧化物材料构成，且所述尖晶石结构的A位点和B位点的至少一者被多个元素占据。
7.根据权利要求5所述的隧道磁阻效应元件，其特征在于，
所述隧道势垒层和所述垂直磁化感应层由具有由所述通式AB2O4表示的尖晶石结构的氧化物材料构成，且所述尖晶石结构的A位点和B位点分别被多个元素占据。
8.根据权利要求1～7中任一项所述的隧道磁阻效应元件，其特征在于，
还具备设置于所述垂直磁化感应层上的掩膜层，
所述掩膜层具有比所述磁化自由层的宽度小的宽度，且包含原子序号为72号以上的重金属。
9.一种磁存储器，其中，
具备权利要求1～8中任一项所述的隧道磁阻效应元件作为存储元件。
10.一种内置型存储器，其中，
具备权利要求9所述的磁存储器。
CN201780095969.3A 2017-10-16 2017-10-16 隧道磁阻效应元件、磁存储器及内置型存储器 Active CN111226312B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311700087.9A CN117479817A (zh) 2017-10-16 2017-10-16 隧道磁阻效应元件、磁存储器及内置型存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/037420 WO2019077663A1 (ja) 2017-10-16 2017-10-16 トンネル磁気抵抗効果素子、磁気メモリ、及び内蔵型メモリ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202311700087.9A Division CN117479817A (zh) 2017-10-16 2017-10-16 隧道磁阻效应元件、磁存储器及内置型存储器

Publications (2)

Publication Number Publication Date
CN111226312A true CN111226312A (zh) 2020-06-02
CN111226312B CN111226312B (zh) 2024-01-05

Family

ID=66174361

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201780095969.3A Active CN111226312B (zh) 2017-10-16 2017-10-16 隧道磁阻效应元件、磁存储器及内置型存储器
CN202311700087.9A Pending CN117479817A (zh) 2017-10-16 2017-10-16 隧道磁阻效应元件、磁存储器及内置型存储器

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202311700087.9A Pending CN117479817A (zh) 2017-10-16 2017-10-16 隧道磁阻效应元件、磁存储器及内置型存储器

Country Status (6)

Country Link
US (1) US10564229B2 (zh)
EP (1) EP3699955A4 (zh)
JP (1) JP6658982B2 (zh)
KR (1) KR102354021B1 (zh)
CN (2) CN111226312B (zh)
WO (1) WO2019077663A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116847715A (zh) * 2023-08-30 2023-10-03 北京芯可鉴科技有限公司 基于交换偏置的自旋轨道矩磁存储单元、磁随机存储器

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6410004B1 (ja) * 2017-10-16 2018-10-24 Tdk株式会社 トンネル磁気抵抗効果素子、磁気メモリ、及び内蔵型メモリ
US11476415B2 (en) * 2018-11-30 2022-10-18 International Business Machines Corporation Patterning magnetic tunnel junctions and the like while reducing detrimental resputtering of underlying features
WO2023228389A1 (ja) * 2022-05-26 2023-11-30 Tdk株式会社 磁気抵抗効果素子及び磁気抵抗効果素子の製造方法

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010021537A1 (en) * 2000-01-18 2001-09-13 Koji Shimazawa Methods of manufacturing tunnel magnetoresistive element, thin-film magnetic head and memory element
US20050008849A1 (en) * 2003-07-07 2005-01-13 Tdk Corporation Magneto-resistive device, and magnetic head, head suspension assembly and magnetic disk apparatus using magneto-resistive device
JP2006237377A (ja) * 2005-02-25 2006-09-07 Tdk Corp 磁気抵抗効果素子、及びその製造方法
JP2007095765A (ja) * 2005-09-27 2007-04-12 Fuji Electric Holdings Co Ltd 多値記録スピン注入磁化反転素子およびこれを用いた装置
JP2009176948A (ja) * 2008-01-24 2009-08-06 Tdk Corp 磁気デバイス及び磁気メモリ
JP2011508971A (ja) * 2007-12-19 2011-03-17 クゥアルコム・インコーポレイテッド 個別の読み出しおよび書き込みパスを備えた磁気トンネル接合装置
US20130221459A1 (en) * 2012-02-29 2013-08-29 Headway Technologies, Inc. Engineered Magnetic Layer with Improved Perpendicular Anisotropy using Glassing Agents for Spintronic Applications
JP2014110356A (ja) * 2012-12-03 2014-06-12 Nippon Hoso Kyokai <Nhk> スピン注入磁化反転素子
JP2014207469A (ja) * 2010-03-10 2014-10-30 国立大学法人東北大学 磁気抵抗効果素子、磁性膜、及び、磁性膜の製造方法
JP2015038998A (ja) * 2014-09-12 2015-02-26 株式会社東芝 磁気記録素子及び磁気メモリ
US20160079518A1 (en) * 2014-09-15 2016-03-17 Ung-hwan Pi Magnetic memory device
US20160197268A1 (en) * 2014-03-18 2016-07-07 Kabushiki Kaisha Toshiba Magnetoresistive effect element, manufacturing method of magnetoresistive effect element, and magnetic memory
US20160351238A1 (en) * 2014-03-26 2016-12-01 Intel Corporation Techniques for forming spin-transfer torque memory (sttm) elements having annular contacts
US20170140804A1 (en) * 2015-11-16 2017-05-18 Samsung Electronics Co., Ltd. Magnetic junctions having elongated free layers

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5586028A (en) 1993-12-07 1996-12-17 Honda Giken Kogyo Kabushiki Kaisha Road surface condition-detecting system and anti-lock brake system employing same
US5768956A (en) 1996-03-28 1998-06-23 Coonrad; Todd Douglas Striking tool
JP4384183B2 (ja) * 2007-01-26 2009-12-16 株式会社東芝 磁気抵抗素子および磁気メモリ
JP5191717B2 (ja) * 2007-10-05 2013-05-08 株式会社東芝 磁気記録素子とその製造方法及び磁気メモリ
JP2010034153A (ja) * 2008-07-25 2010-02-12 Toshiba Corp 磁気ランダムアクセスメモリおよびその書き込み方法
EP2421063B1 (en) 2009-04-16 2015-04-08 National Institute for Materials Science Ferromagnetic tunnel junction structure, and magnetoresistive effect element and spintronics device each comprising same
JP5502627B2 (ja) * 2010-07-09 2014-05-28 株式会社東芝 磁気ランダムアクセスメモリ及びその製造方法
US9006704B2 (en) 2011-02-11 2015-04-14 Headway Technologies, Inc. Magnetic element with improved out-of-plane anisotropy for spintronic applications
JP5988019B2 (ja) 2012-02-27 2016-09-07 国立研究開発法人物質・材料研究機構 強磁性トンネル接合体とそれを用いた磁気抵抗効果素子及びスピントロニクスデバイス
US8860156B2 (en) 2012-09-11 2014-10-14 Headway Technologies, Inc. Minimal thickness synthetic antiferromagnetic (SAF) structure with perpendicular magnetic anisotropy for STT-MRAM
US8921961B2 (en) 2012-09-14 2014-12-30 Headway Technologies, Inc. Storage element for STT MRAM applications
US8865008B2 (en) * 2012-10-25 2014-10-21 Headway Technologies, Inc. Two step method to fabricate small dimension devices for magnetic recording applications
JP5865858B2 (ja) * 2013-03-22 2016-02-17 株式会社東芝 磁気抵抗効果素子及び磁気抵抗効果素子の製造方法
US9183858B2 (en) * 2014-01-28 2015-11-10 HGST Netherlands B.V. Dual capping layer utilized in a magnetoresistive effect sensor
JP2015201515A (ja) * 2014-04-07 2015-11-12 Tdk株式会社 薄膜磁性素子およびそれを備えた高周波デバイス
US10026888B2 (en) * 2014-08-06 2018-07-17 Toshiba Memory Corporation Magnetoresistive effect element and magnetic memory
US9425387B1 (en) * 2015-09-08 2016-08-23 Headway Technologies, Inc. Magnetic element with perpendicular magnetic anisotropy for high coercivity after high temperature annealing
US10014465B1 (en) * 2017-04-03 2018-07-03 Headway Technologies, Inc. Maintaining coercive field after high temperature anneal for magnetic device applications with perpendicular magnetic anisotropy
US10573449B2 (en) * 2017-10-16 2020-02-25 Tdk Corporation Tunnel magnetoresistive effect element

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010021537A1 (en) * 2000-01-18 2001-09-13 Koji Shimazawa Methods of manufacturing tunnel magnetoresistive element, thin-film magnetic head and memory element
US20050008849A1 (en) * 2003-07-07 2005-01-13 Tdk Corporation Magneto-resistive device, and magnetic head, head suspension assembly and magnetic disk apparatus using magneto-resistive device
JP2006237377A (ja) * 2005-02-25 2006-09-07 Tdk Corp 磁気抵抗効果素子、及びその製造方法
JP2007095765A (ja) * 2005-09-27 2007-04-12 Fuji Electric Holdings Co Ltd 多値記録スピン注入磁化反転素子およびこれを用いた装置
JP2011508971A (ja) * 2007-12-19 2011-03-17 クゥアルコム・インコーポレイテッド 個別の読み出しおよび書き込みパスを備えた磁気トンネル接合装置
JP2009176948A (ja) * 2008-01-24 2009-08-06 Tdk Corp 磁気デバイス及び磁気メモリ
JP2014207469A (ja) * 2010-03-10 2014-10-30 国立大学法人東北大学 磁気抵抗効果素子、磁性膜、及び、磁性膜の製造方法
US20130221459A1 (en) * 2012-02-29 2013-08-29 Headway Technologies, Inc. Engineered Magnetic Layer with Improved Perpendicular Anisotropy using Glassing Agents for Spintronic Applications
JP2014110356A (ja) * 2012-12-03 2014-06-12 Nippon Hoso Kyokai <Nhk> スピン注入磁化反転素子
US20160197268A1 (en) * 2014-03-18 2016-07-07 Kabushiki Kaisha Toshiba Magnetoresistive effect element, manufacturing method of magnetoresistive effect element, and magnetic memory
US20160351238A1 (en) * 2014-03-26 2016-12-01 Intel Corporation Techniques for forming spin-transfer torque memory (sttm) elements having annular contacts
JP2015038998A (ja) * 2014-09-12 2015-02-26 株式会社東芝 磁気記録素子及び磁気メモリ
US20160079518A1 (en) * 2014-09-15 2016-03-17 Ung-hwan Pi Magnetic memory device
US20170140804A1 (en) * 2015-11-16 2017-05-18 Samsung Electronics Co., Ltd. Magnetic junctions having elongated free layers

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116847715A (zh) * 2023-08-30 2023-10-03 北京芯可鉴科技有限公司 基于交换偏置的自旋轨道矩磁存储单元、磁随机存储器
CN116847715B (zh) * 2023-08-30 2023-11-17 北京芯可鉴科技有限公司 基于交换偏置的自旋轨道矩磁存储单元、磁随机存储器

Also Published As

Publication number Publication date
CN117479817A (zh) 2024-01-30
JP6658982B2 (ja) 2020-03-04
KR20200069337A (ko) 2020-06-16
US20190178956A1 (en) 2019-06-13
JPWO2019077663A1 (ja) 2019-12-19
CN111226312B (zh) 2024-01-05
KR102354021B1 (ko) 2022-01-24
US10564229B2 (en) 2020-02-18
EP3699955A1 (en) 2020-08-26
WO2019077663A1 (ja) 2019-04-25
EP3699955A4 (en) 2021-06-09

Similar Documents

Publication Publication Date Title
CN102246327B (zh) 磁阻效应元件、使用其的磁存储单元及磁随机存取存储器
JP5150531B2 (ja) 磁気抵抗素子、磁気ランダムアクセスメモリ、及びそれらの製造方法
US9799822B2 (en) Magnetic memory element and magnetic memory
JP6628015B2 (ja) トンネル磁気抵抗効果素子、磁気メモリ、及び内蔵型メモリ
US20070242505A1 (en) Magnetic memory device and method for driving the same
JP2007273493A (ja) 磁気メモリ装置及びその製造方法
US7796419B2 (en) Magnetic memory
CN111226312B (zh) 隧道磁阻效应元件、磁存储器及内置型存储器
US8625327B2 (en) Magnetic random access memory and initializing method for the same
JP5686626B2 (ja) 磁気メモリ及びその製造方法
TW200308108A (en) Production method of magnetic memory device
JP5472830B2 (ja) 強磁性ランダムアクセスメモリ
JP2010219104A (ja) 磁気メモリ素子、磁気メモリ、及びその製造方法
JP2006196687A (ja) 磁気メモリ
US7683446B2 (en) Magnetic memory using spin injection flux reversal
US11264290B2 (en) Tunnel magnetoresistive effect element and magnetic memory
JP3935049B2 (ja) 磁気記憶装置及びその製造方法
US11114609B2 (en) Tunnel magnetoresistive effect element, magnetic memory, and built-in memory
JP4876572B2 (ja) 磁気メモリ
JP2007123512A (ja) 磁気記憶装置
JP2006128565A (ja) 磁気記憶装置
WO2019077662A1 (ja) トンネル磁気抵抗効果素子、磁気メモリ、及び内蔵型メモリ
JP2005109200A (ja) 磁気抵抗効果素子、磁気メモリセル及び磁気ランダムアクセスメモリ装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant