JP2006093578A - 低消費電力磁気メモリ及び磁化情報書き込み装置 - Google Patents

低消費電力磁気メモリ及び磁化情報書き込み装置 Download PDF

Info

Publication number
JP2006093578A
JP2006093578A JP2004279648A JP2004279648A JP2006093578A JP 2006093578 A JP2006093578 A JP 2006093578A JP 2004279648 A JP2004279648 A JP 2004279648A JP 2004279648 A JP2004279648 A JP 2004279648A JP 2006093578 A JP2006093578 A JP 2006093578A
Authority
JP
Japan
Prior art keywords
layer
free layer
current
magnetization
magnetic memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004279648A
Other languages
English (en)
Other versions
JP4920881B2 (ja
Inventor
Jun Hayakawa
純 早川
Hideo Ono
英男 大野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku University NUC
Hitachi Ltd
Original Assignee
Tohoku University NUC
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku University NUC, Hitachi Ltd filed Critical Tohoku University NUC
Priority to JP2004279648A priority Critical patent/JP4920881B2/ja
Priority to US11/213,918 priority patent/US7348589B2/en
Publication of JP2006093578A publication Critical patent/JP2006093578A/ja
Application granted granted Critical
Publication of JP4920881B2 publication Critical patent/JP4920881B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】超低消費電力な高集積磁気メモリを提供する。
【解決手段】自由層311と、自由層の膜厚方向に形成された第一の固定層313と、自由層と第一の固定層との間に形成された絶縁障壁層312とを有する第一の素子部と、前記自由層311と、自由層の膜面方向に形成された第二の固定層315と、自由層と第二の固定層との間に形成された非磁性層314とを有する第二の素子部を備える。磁化情報の書き込みに際しては第二の素子部の膜面方向に電流Iwを流し、磁化情報の読み出しに際しては第一の素子部の膜厚方向に電流IRを流す。
【選択図】図1

Description

本発明は、スイッチング機能とスピントルク磁化反転機能を合わせ持つ低消費電力・高出力磁気メモリ及び磁化情報書き込み装置に関するものである。
従来の磁気メモリは、図13に示したように、MOSFET上にトンネル型磁気抵抗効果素子(TMR素子)を形成したメモリセル1により構成される。メモリセル1のTMR素子(T. Miyazaki and N. Tezuka, J. Magn. Magn. Mater. 139, L231 (1995))は、自由層31、絶縁障壁層32、固定層33からなり、ビット線212と電極配線46の間に接続されている。電極配線46は、電極42〜45を介してMOSFET12〜14,23のソース電極22に接続され、MOSFETのドレイン電極21は電極41を介してワード線211に接続されている。スイッチングはMOSFETを利用し、ビット線212とワード線211に通電させることにより発生する電流誘起の空間磁場を使ってTMR素子の自由層31の磁化方向を回転させ、情報を書き込み、また、TMR素子の出力電圧により情報を読み出す方式である。また、上記電流誘起の空間磁場を使った磁化回転のほかに、直接磁気抵抗効果素子に電流を流すことにより自由層の磁化を回転させるいわゆるスピントランスファートルク磁化反転あるいは同義であるスピン注入磁化反転方式があり、例えば米国特許第5,695,864明細書や特開2002−305337号公報に開示されている。
J. Magn. Magn. Mater. 139, L231 (1995) 米国特許第5,695,864号明細書 特開2002−305337号公報
磁気メモリにおける低消費電力化の実現には、上記スピントランスファートルク磁化反転方式を開発することが重要な課題のひとつであるが、従来のスピントルク磁化反転技術は強磁性層、非磁性層、強磁性層をこの順で積層させた3層構造膜に電流を膜面垂直(積層)方向に流すものであった。この場合、磁化が電流方向に回転するモデルがJ.Z.Slonzewskiにより提唱され、磁化反転に必要な電流(Ic:閾値電流)は記録磁性層の反磁界にも比例する。磁化反転させる強磁性層は薄膜であって膜面垂直方向の反磁界の影響が大きく、磁化反転に必要な電流を大きく低減させることが不可能であり、課題であった。
本発明は、スピントランスファートルク磁化反転に必要な電流を大きく低減した低消費電力磁気メモリセルを提供することを目的とする。
本発明は、強磁性層、非磁性層、強磁性層の接合膜を膜面内に分離形成し、記録磁性層の反磁界を低減させることにより、スピントランスファートルク磁化反転のIcの大幅な低減を図り、上記目的を達成する。
本発明による磁気メモリは、自由層と、自由層の膜厚方向に形成された第一の固定層と、自由層と第一の固定層との間に形成された絶縁障壁層とを有する第一の素子部と、前記自由層と、自由層の膜面方向に形成された第二の固定層と、自由層と第二の固定層との間に形成された非磁性層とを有する第二の素子部と、第一の素子部の膜厚方向に電流IRを流す手段と、第二の素子部の膜面方向に電流Iwを流す手段とを備える。磁化情報の書き込みには膜面方向の電流Iwを用い、磁化情報の読み出しには膜厚方向の電流IRを用いる。
本発明の磁気メモリは、電流磁場を用いない膜面内のスピントルク磁化反転による書込みとTMR素子による読出し方式を具備し、反磁界を低減することによりスピントルク磁化反転の閾値電流を低減できるため、消費電力が極めて小さい高出力磁気メモリを実現することができる。
以下、図面を参照して本発明の実施の形態を説明する。以下の図において、同じ構成部分には同一の符号を付し、重複する説明を省略する。
[実施の形態1]
図1は、本発明による磁気メモリのメモリセルとスイッチング部の構成例を示す断面模式図である。C-MOSトランジスタ11は、2つのn型半導体12,13と1つのp型半導体14からなる。n型半導体12にドレインとなる電極21が電気的に接続され、電極41及び電極47を介してグラウンドに接続されている。n型半導体13には、ソースとなる電極22が電気的に接続されている。さらに23はゲート電極であり、このゲート電極23のon/offによりソース電極22とドレイン電極21の間の電流のon/offを制御する。ソース電極22に電極45、電極44、電極43、電極42が積層され、電極42に自由層311が接続されている。メモリセル1のトンネル型磁気抵抗効果素子(TMR素子)2は自由層311、絶縁障壁層312、第一の固定層313の積層膜により構成される。この自由層311に膜面内で非磁性導電層314、第二の固定層315が接続されている。ワード線211は、第二の固定層315から自由層311へ電流を流すために固定層315の上に接続されおり、これは、ワード線がMOSFETのドレイン電極に接続されている従来の磁気メモリと異なる(図13参照)。
本実施例では、自由層311はCoFe(2nm)、絶縁障壁層312はAlの酸化膜(2nm)、第一の固定層313はCoFe(5nm)から形成されている。非磁性導電層314はCu(2nm)、第二の固定層315はCoFe(2nm)から形成されている。CoFeの組成比は、主としてCo組成を50〜90%の間で使用した。自由層311の面積は50nm×150nm、非磁性導電層314の面積は100nm×150nm、第二の固定層315の面積は100nm×150nmとした。自由層311の磁気モーメントと体積の積は2.7×104(T・nm3)であり、第二の固定層315の磁気モーメントと体積の積である5.4×104(T・nm3)よりも小さいため、自由層311の磁化がスピントランスファートルクによって反転する。上記素子形状は、一般的なフォトリソグラフィーと電子線描画装置、RIE(リアクティブイオンエッチング)およびイオンミリングにより形成した。
絶縁障壁層312としては、Alの酸化膜以外に、Hf,Ta,Mg,Tiの酸化物を用いることもできる。また、第一の固定層313と第二の固定層315にはCoFe/Ru/CoFe多層膜を用いてもよい。この多層膜を用いることにより、磁化の向きを強い磁界により固定できるため、スピントルク磁化反転を効率よく且つ安定に起こすことが可能である。非磁性導電層としては、Cu以外にAu,Cr,Ag,Ru,Al,Ptを用いてもよく、これらのうち少なくともひとつを含む材料を用いてもよい。ビット線212はTMR素子2の上に電極46を介して形成され、TMR素子の自由層311に書き込まれた磁気情報を読み取る際に電流を流す配線として使用される。
図2は、自由層311に対する磁気的な情報の書き込み、読み出し方法の一例を示したものである。例えば自由層311と第一の固定層313の磁化の方向を平行とし、それを“0”の情報として書き込むときは、図2(a)のように、第二の固定層315から非磁性層314を通して自由層311に書き込み電流Iwを流す。逆に自由層311と第一の固定層313の磁化の方向を反平行とし、それを“1”の情報として書き込むときは、図2(b)のように、自由層311側から非磁性層314を通して第二の固定層315に書き込み電流Iwを流す。
書き込み電流Iwに対してTMR素子2の抵抗の関係は図3のようになっているため、低抵抗状態が自由層311と第二の固定層313の磁化が平行配列で電気信号“0”、高抵抗状態が自由層311と第二の固定層313の磁化が反平行配列で電気信号“1”となっている。記録された情報を読み取るにはTMR素子2に読み出し電流IRを流す。すると、“0”の状態と“1”の状態のTMR素子の抵抗の差に起因した電気信号として情報を読み取ることができる。
ここで、スピントルク磁化反転方式による磁化反転の閾値電流密度は
c∝MV(Han+Hd) …(1)
と表せることが知られている。Mは磁化反転する磁性体の飽和磁化、Vはその磁性体の体積、Hanはその磁性体の異方性磁界、Hdは電流の流れる方向での磁性膜の反磁界である。
したがって、JcはHan+Hdに比例することがわかる。CoFeのHanは数十Oeの程度である。Hdについては、例えば図4に、磁化反転するCoFe膜のセルの寸法比(直径/膜厚)に対する反磁界Hdの大きさをプロットして示す。従来の膜面垂直方向に電流を流す方式では、反磁界Hdは10000Oe以上であるが、本実施例の面内電流方向では記録層の寸法比が20であるので、反磁界は従来方式に比べて100分の1程度に低減できる。つまり、従来のスピントルク磁化反転では磁化を膜面に垂直な方向に反転させるモードでスピントルクが働くため大きなエネルギーを要したが、本発明の方式では磁化を膜面内で回転させるモードでスピントルクが働くため膜面垂直方式ほどエネルギーを必要としない。これにより、本発明によると、図5に示すように閾値電流密度を従来法式の100分の1程度に低減することが可能である。
[実施の形態2]
図6は、本発明による磁気メモリのメモリセルとスイッチング部の他の構成例を示す断面模式図である。本実施例は、図1に示したメモリセル1の構成において、第一の固定層313及び第二の固定層315の磁化方向を一方向に固定するための第一の反強磁性層316及び第二の反強磁性層317をそれぞれ積層したものに相当する。
本実施例では、第一の反強磁性層316及び第二の反強磁性層317に、PtMn(12nm)を使った。ここで、反強磁性層としてPtMnの他にFeMnあるいはIrMnを用いてもよい。本実施例では、反強磁性層により固定層の磁区が一方向に制御されているため、自由層との磁化方向の相対角度の平行、反平行状態を安定に実現でき、TMR素子2で得られる読出し電気信号の出力の増大と安定したスピントルク磁化反転による書込みを実現できる。
図7は、自由層311に対する磁気的な情報の書き込み、読み出し方法の一例を示したものである。磁気的な情報の書込み、読出し方法は実施の形態1と同様である。TMR素子2の自由層311の磁化の方向を第一の固定層313の磁化の方向と平行にするときは、図7(a)のように、第二の固定層315から非磁性層314を通して自由層311に書き込み電流Iwを流す。逆に自由層311の磁化の方向を第一の固定層313の磁化の方向と反平行にするときは、図7(b)のように、自由層311側から非磁性層314を通して第二の固定層315に書き込み電流Iwを流す。記録された情報を読み取るにはTMR素子2に読み出し電流IRを流す。
[実施の形態3]
図8は、本発明による磁気メモリのメモリセルとスイッチング部の他の構成例を示す断面模式図である。本実施例は、図1に示したメモリセル1の構成において、第一の固定層313が絶縁障壁層312を介してトランジスタ11側に形成された構成の一例を示している。本実施例の磁気メモリは、磁気メモリ部の作製プロセスにおいて真空雰囲気を破ることなく成膜でき、高品質なTMR素子2を作製できることから、読出し電気信号の出力が増大できる。
図9は自由層311に対する磁気的な情報の書き込み、読み出し方法の一例を示したものである。磁気的な情報の書込み、読出し方法は実施の形態1と同様である。TMR素子2の自由層311の磁化の方向を第一の固定層313の磁化の方向と平行にするときは、図9(a)のように、第二の固定層315から非磁性層314を通して自由層311に書き込み電流Iwを流す。逆に自由層311の磁化の方向を第一の固定層313の磁化の方向と反平行にするときは、図9(b)のように、自由層311側から非磁性層314を通して第二の固定層315に書き込み電流Iwを流す。記録された情報を読み取るにはTMR素子2に読み出し電流IRを流す。
[実施の形態4]
図10は、本発明による磁気メモリのメモリセルとスイッチング部の他の構成例を示す断面模式図である。本実施例は、図8に示したメモリセル1の構成において、第一の固定層313及び第二の固定層315の磁化方向を一方向に固定するための第一の反強磁性層316及び第二の反強磁性層317をそれぞれ隣接積層させた構成の一例を示している。本実施例では、反強磁性層により固定層の磁区が一方向に制御されているため、自由層との磁化方向の相対角度の平行、反平行状態を安定に実現でき、TMR素子2で得られる読出し電気信号の出力の増大と安定したスピントルク磁化反転による書込みが実現できる。
図11は、自由層311に対する磁気的な情報の書き込み、読み出し方法の一例を示したものである。磁気的な情報の書込み、読出し方法は実施の形態1と同様である。TMR素子2の自由層311の磁化の方向を第一の固定層313の磁化の方向と平行にするときは、図11(a)のように、第二の固定層315から非磁性層314を通して自由層311に書き込み電流Iwを流す。逆に自由層311の磁化の方向を第一の固定層313の磁化の方向と反平行にするときは、図11(b)のように、自由層311側から非磁性層314を通して第二の固定層315に書き込み電流Iwを流す。記録された情報を読み取るにはTMR素子2に読み出し電流IRを流す。
図12は、上記メモリセル1を配置した磁気ランダムアクセスメモリの一例である。書き込みワード線211とビット線212がメモリセル1に電気的に接続されている。前記実施例に記載した磁気メモリセルを配置することにより、磁気メモリを低消費電力で動作させることができた。
本発明による磁気メモリセルの一実施例を示す断面模式図。 情報の書き込み、読み出し方法の説明図。 本発明の磁気メモリセルの書込み電流Iwに対してTMR素子の抵抗を読み取った結果を示す図。 記録セルの寸法比に対して記録層の反磁界をプロットした図。 記録セルの寸法比に対して閾値電流密度をプロットした図。 本発明による磁気メモリセルの他の構成例を示す断面模式図。 情報の書き込み、読み出し方法の説明図。 本発明による磁気メモリセルの他の構成例を示す断面模式図。 情報の書き込み、読み出し方法の説明図。 本発明による磁気メモリセルの他の構成例を示す断面模式図。 情報の書き込み、読み出し方法の説明図。 本発明のメモリセルを配置した磁気ランダムアクセスメモリの一例を示した図。 磁気メモリセルの従来構造を示した図。
符号の説明
1…メモリセル、2…TMR素子、11…C-MOSトランジスタ、12,13…n型半導体、14…p型半導体、21…ドレイン電極、211…書込みワード線、212…ビット線、22…ソース電極、23…ゲート電極、31…自由層、32…絶縁障壁層、33…固定層、311…自由層、312…絶縁障壁層、313…第一の固定層、314…非磁性導電層、315…第二の固定層、316…第一の反強磁性層、317…第二の反強磁性層、41〜47…電極

Claims (8)

  1. 自由層と、前記自由層の膜厚方向に形成された第一の固定層と、前記自由層と第一の固定層との間に形成された絶縁障壁層とを有する第一の素子部と、
    前記自由層と、前記自由層の膜面方向に形成された第二の固定層と、前記自由層と第二の固定層との間に形成された非磁性層とを有する第二の素子部と、
    前記第一の素子部の膜厚方向に電流IRを流す手段と、
    前記第二の素子部の膜面方向に電流Iwを流す手段とを備え、
    前記自由層の磁化が前記電流Iwにより磁化反転することで磁化情報が書き込まれ、前記自由層の磁化方向が電流IRにより検出されることを特徴とする磁気メモリ。
  2. 請求項1記載の磁気メモリにおいて、前記第一の素子部を膜厚方向に挟んで形成された第一電極及び第二電極と、前記第二の固定層に電流を印加するための第三電極とを備え、
    前記第一電極−第二電極間にて電流IRが印加され、前記第三電極−第二電極間にて電流Iwが印加されることを特徴とする磁気メモリ。
  3. 請求項2記載の磁気メモリにおいて、前記第一電極は前記第一の固定層側に接続され、前記第二電極は前記自由層側に接続されていることを特徴とする磁気メモリ。
  4. 請求項2記載の磁気メモリにおいて、前記自由層と前記第二電極の間にスイッチング素子が形成されていることを特徴とする磁気メモリ。
  5. 請求項1記載の磁気メモリにおいて、前記第一の固定層の磁化方向を交換結合により固定するための第一の反強磁性層、及び前記第二の固定層の磁化方向を交換結合により固定するための第二の反強磁性層が設けられていることを特徴とする磁気メモリ。
  6. 請求項5記載の磁気メモリにおいて、前記電流Iwを流すための電極が前記第二の反強磁性層上に形成され、前記電流Iwは前記絶縁障壁層、前記第一の固定層及び前記第一の反強磁性層を通らずに流れることを特徴とする磁気メモリ。
  7. 請求項1記載の磁気メモリにおいて、前記第二の固定層の磁気モーメントと体積の積が、前記自由層の磁気モーメントと体積の積よりも大きいことを特徴とする磁気メモリ。
  8. 自由層と、前記自由層の膜厚方向に形成された第一の固定層と、前記自由層と第一の固定層との間に形成された絶縁障壁層とを有する第一の素子部と、
    前記自由層と、前記自由層の膜面方向に形成された第二の固定層と、前記自由層と第二の固定層との間に形成された非磁性層とを有する第二の素子部と、
    前記第二の素子部の膜面方向に電流Iwを流す手段とを備え、
    前記自由層の磁化が前記電流Iwにより磁化反転することで磁化情報が書き込まれることを特徴とする磁化情報書き込み装置。
JP2004279648A 2004-09-27 2004-09-27 低消費電力磁気メモリ及び磁化情報書き込み装置 Active JP4920881B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004279648A JP4920881B2 (ja) 2004-09-27 2004-09-27 低消費電力磁気メモリ及び磁化情報書き込み装置
US11/213,918 US7348589B2 (en) 2004-09-27 2005-08-30 Low power consumption magnetic memory and magnetic information recording device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004279648A JP4920881B2 (ja) 2004-09-27 2004-09-27 低消費電力磁気メモリ及び磁化情報書き込み装置

Publications (2)

Publication Number Publication Date
JP2006093578A true JP2006093578A (ja) 2006-04-06
JP4920881B2 JP4920881B2 (ja) 2012-04-18

Family

ID=36098852

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004279648A Active JP4920881B2 (ja) 2004-09-27 2004-09-27 低消費電力磁気メモリ及び磁化情報書き込み装置

Country Status (2)

Country Link
US (1) US7348589B2 (ja)
JP (1) JP4920881B2 (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007227653A (ja) * 2006-02-23 2007-09-06 Tdk Corp 磁気メモリ
JP2007311514A (ja) * 2006-05-18 2007-11-29 Hitachi Ltd 半導体装置
JP2007317798A (ja) * 2006-05-24 2007-12-06 Tdk Corp 磁気メモリ
WO2008068967A1 (ja) * 2006-12-06 2008-06-12 Nec Corporation 磁気ランダムアクセスメモリ及びその製造方法
WO2009019947A1 (ja) * 2007-08-03 2009-02-12 Nec Corporation 磁壁ランダムアクセスメモリ
JP2009158877A (ja) * 2007-12-28 2009-07-16 Hitachi Ltd 磁気メモリセル及びランダムアクセスメモリ
JP2010028042A (ja) * 2008-07-24 2010-02-04 Toshiba Corp スピンmosfetおよびこのスピンmosfetを用いたリコンフィギュラブル論理回路
US7929342B2 (en) 2005-08-15 2011-04-19 Nec Corporation Magnetic memory cell, magnetic random access memory, and data read/write method for magnetic random access memory
US8120127B2 (en) 2007-08-03 2012-02-21 Nec Corporation Magnetic random access memory and method of manufacturing the same
US8194436B2 (en) 2007-09-19 2012-06-05 Nec Corporation Magnetic random access memory, write method therefor, and magnetoresistance effect element
US8238135B2 (en) 2007-03-07 2012-08-07 Nec Corporation MRAM utilizing free layer having fixed magnetization regions with larger damping coefficient than the switching region
WO2012127722A1 (ja) * 2011-03-22 2012-09-27 ルネサスエレクトロニクス株式会社 磁気メモリ
US8315087B2 (en) 2007-03-29 2012-11-20 Nec Corporation Magnetic random access memory
US8351249B2 (en) 2006-04-11 2013-01-08 Nec Corporation Magnetic random access memory
US8416611B2 (en) 2007-06-25 2013-04-09 Nec Corporation Magnetoresistance effect element and magnetic random access memory
JP2014110419A (ja) * 2012-12-04 2014-06-12 Imec スピントランスファートルク磁気メモリデバイス

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009049264A (ja) * 2007-08-22 2009-03-05 Toshiba Corp 磁気記憶素子及び磁気記憶装置
US7825445B2 (en) * 2007-11-29 2010-11-02 Seagate Technology Llc Magnetoresistive memory elements with separate read and write current paths
JP5441024B2 (ja) * 2008-12-15 2014-03-12 ルネサスエレクトロニクス株式会社 磁気記憶装置
US8587993B2 (en) 2009-03-02 2013-11-19 Qualcomm Incorporated Reducing source loading effect in spin torque transfer magnetoresisitive random access memory (STT-MRAM)
JP5537501B2 (ja) * 2011-06-09 2014-07-02 株式会社東芝 半導体記憶装置およびその製造方法
US9105572B2 (en) * 2013-09-09 2015-08-11 Hiroyuki Kanaya Magnetic memory and manufacturing method thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004006774A (ja) * 2002-03-29 2004-01-08 Toshiba Corp 固体磁気素子及び固体磁気素子アレイ
JP2004193595A (ja) * 2002-11-26 2004-07-08 Toshiba Corp 磁気セル及び磁気メモリ
JP2005501402A (ja) * 2001-07-27 2005-01-13 タレス 外部磁場を使用することなく磁化反転を制御するデバイス

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5695864A (en) 1995-09-28 1997-12-09 International Business Machines Corporation Electronic device using magnetic components
FR2817999B1 (fr) 2000-12-07 2003-01-10 Commissariat Energie Atomique Dispositif magnetique a polarisation de spin et a empilement(s) tri-couche(s) et memoire utilisant ce dispositif
US6967863B2 (en) * 2004-02-25 2005-11-22 Grandis, Inc. Perpendicular magnetization magnetic element utilizing spin transfer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005501402A (ja) * 2001-07-27 2005-01-13 タレス 外部磁場を使用することなく磁化反転を制御するデバイス
JP2004006774A (ja) * 2002-03-29 2004-01-08 Toshiba Corp 固体磁気素子及び固体磁気素子アレイ
JP2004193595A (ja) * 2002-11-26 2004-07-08 Toshiba Corp 磁気セル及び磁気メモリ

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7929342B2 (en) 2005-08-15 2011-04-19 Nec Corporation Magnetic memory cell, magnetic random access memory, and data read/write method for magnetic random access memory
JP2007227653A (ja) * 2006-02-23 2007-09-06 Tdk Corp 磁気メモリ
US8351249B2 (en) 2006-04-11 2013-01-08 Nec Corporation Magnetic random access memory
US8547733B2 (en) 2006-04-11 2013-10-01 Nec Corporation Magnetic random access memory
US8526222B2 (en) 2006-04-11 2013-09-03 Nec Corporation Magnetic random access memory
US8923042B2 (en) 2006-04-11 2014-12-30 Nec Corporation Magnetic random access memory
JP2007311514A (ja) * 2006-05-18 2007-11-29 Hitachi Ltd 半導体装置
JP2007317798A (ja) * 2006-05-24 2007-12-06 Tdk Corp 磁気メモリ
WO2008068967A1 (ja) * 2006-12-06 2008-06-12 Nec Corporation 磁気ランダムアクセスメモリ及びその製造方法
JP5146836B2 (ja) * 2006-12-06 2013-02-20 日本電気株式会社 磁気ランダムアクセスメモリ及びその製造方法
US8300456B2 (en) 2006-12-06 2012-10-30 Nec Corporation Magnetic random access memory and method of manufacturing the same
US8238135B2 (en) 2007-03-07 2012-08-07 Nec Corporation MRAM utilizing free layer having fixed magnetization regions with larger damping coefficient than the switching region
US8315087B2 (en) 2007-03-29 2012-11-20 Nec Corporation Magnetic random access memory
US8416611B2 (en) 2007-06-25 2013-04-09 Nec Corporation Magnetoresistance effect element and magnetic random access memory
US8040724B2 (en) 2007-08-03 2011-10-18 Nec Corporation Magnetic domain wall random access memory
JP5338666B2 (ja) * 2007-08-03 2013-11-13 日本電気株式会社 磁壁ランダムアクセスメモリ
US8120127B2 (en) 2007-08-03 2012-02-21 Nec Corporation Magnetic random access memory and method of manufacturing the same
WO2009019947A1 (ja) * 2007-08-03 2009-02-12 Nec Corporation 磁壁ランダムアクセスメモリ
US8194436B2 (en) 2007-09-19 2012-06-05 Nec Corporation Magnetic random access memory, write method therefor, and magnetoresistance effect element
JP2009158877A (ja) * 2007-12-28 2009-07-16 Hitachi Ltd 磁気メモリセル及びランダムアクセスメモリ
US8487359B2 (en) 2008-07-24 2013-07-16 Kabushiki Kaisha Toshiba Spin MOSFET and reconfigurable logic circuit using the spin MOSFET
JP2010028042A (ja) * 2008-07-24 2010-02-04 Toshiba Corp スピンmosfetおよびこのスピンmosfetを用いたリコンフィギュラブル論理回路
WO2012127722A1 (ja) * 2011-03-22 2012-09-27 ルネサスエレクトロニクス株式会社 磁気メモリ
JP5486731B2 (ja) * 2011-03-22 2014-05-07 ルネサスエレクトロニクス株式会社 磁気メモリ
US9082497B2 (en) 2011-03-22 2015-07-14 Renesas Electronics Corporation Magnetic memory using spin orbit interaction
US9508923B2 (en) 2011-03-22 2016-11-29 Renesas Electronics Corporation Magnetic memory using spin orbit interaction
JP2014110419A (ja) * 2012-12-04 2014-06-12 Imec スピントランスファートルク磁気メモリデバイス

Also Published As

Publication number Publication date
US20060067116A1 (en) 2006-03-30
JP4920881B2 (ja) 2012-04-18
US7348589B2 (en) 2008-03-25

Similar Documents

Publication Publication Date Title
US7348589B2 (en) Low power consumption magnetic memory and magnetic information recording device
JP5460606B2 (ja) 分離cppアシスト書込を行うスピン注入mramデバイス
JP4413603B2 (ja) 磁気記憶装置及び磁気情報の書込み方法
JP5096690B2 (ja) 磁気メモリセル及びランダムアクセスメモリ
JP2005116923A (ja) スピントルクを用いた不揮発性磁気メモリセルおよびこれを用いた磁気ランダムアクセスメモリ
JP5318191B2 (ja) 磁気メモリ
JP3916908B2 (ja) 磁気抵抗効果素子、磁気メモリ及び磁気ヘッド
JP5354389B2 (ja) スピンバルブ素子及びその駆動方法並びにこれらを用いる記憶装置
JP2007005803A (ja) 磁気抵抗素子及び装置
JP2004153070A (ja) 磁気ランダムアクセスメモリ,及びその製造方法
JP2011210830A (ja) 磁気記憶素子および磁気記憶装置
JP2009252878A (ja) 磁気記憶装置
JP2008171882A (ja) 記憶素子及びメモリ
WO2010100678A1 (ja) トンネル磁気記録素子、磁気メモリセル及び磁気ランダムアクセスメモリ
JP2008091794A (ja) 磁気メモリセル及び磁気ランダムアクセスメモリ
JP4596230B2 (ja) 磁気メモリデバイスおよびその製造方法
JP2005079508A (ja) 磁性膜及び多層磁性膜、磁性膜の磁化反転方法及び磁化反転機構、磁気ランダムアクセスメモリ
JP2007053143A (ja) 記憶素子、メモリ
JP2006339286A (ja) 磁気メモリ及びその製造方法
JP2004296858A (ja) 磁気記憶素子及び磁気記憶装置
JP2011253884A (ja) 磁気記憶装置
JP5050318B2 (ja) 磁気メモリ
JP4720081B2 (ja) 磁気メモリ
JP3813920B2 (ja) 磁気デバイス及び磁気メモリ
JP2007095734A (ja) 磁気記録装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060706

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20060706

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070523

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111025

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120131

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120202

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150210

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350