KR100496860B1 - 자기 저항 기억 소자 및 그 제조 방법 - Google Patents
자기 저항 기억 소자 및 그 제조 방법 Download PDFInfo
- Publication number
- KR100496860B1 KR100496860B1 KR10-2002-0057189A KR20020057189A KR100496860B1 KR 100496860 B1 KR100496860 B1 KR 100496860B1 KR 20020057189 A KR20020057189 A KR 20020057189A KR 100496860 B1 KR100496860 B1 KR 100496860B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- ferrite
- magnetic
- pattern
- magnetoresistive memory
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 44
- 230000005291 magnetic effect Effects 0.000 claims abstract description 139
- 125000006850 spacer group Chemical group 0.000 claims abstract description 90
- 239000011229 interlayer Substances 0.000 claims abstract description 50
- 239000010410 layer Substances 0.000 claims description 170
- 230000005294 ferromagnetic effect Effects 0.000 claims description 136
- 229910000859 α-Fe Inorganic materials 0.000 claims description 54
- 239000004065 semiconductor Substances 0.000 claims description 37
- 239000000758 substrate Substances 0.000 claims description 37
- WJZHMLNIAZSFDO-UHFFFAOYSA-N manganese zinc Chemical compound [Mn].[Zn] WJZHMLNIAZSFDO-UHFFFAOYSA-N 0.000 claims description 27
- QELJHCBNGDEXLD-UHFFFAOYSA-N nickel zinc Chemical compound [Ni].[Zn] QELJHCBNGDEXLD-UHFFFAOYSA-N 0.000 claims description 27
- 238000004519 manufacturing process Methods 0.000 claims description 19
- 229910017052 cobalt Inorganic materials 0.000 claims description 16
- 239000010941 cobalt Substances 0.000 claims description 16
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 16
- UGKDIUIOSMUOAW-UHFFFAOYSA-N iron nickel Chemical compound [Fe].[Ni] UGKDIUIOSMUOAW-UHFFFAOYSA-N 0.000 claims description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 15
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 15
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 claims description 13
- 238000000059 patterning Methods 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 11
- 230000004907 flux Effects 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- 238000009413 insulation Methods 0.000 claims 1
- 230000005415 magnetization Effects 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003302 ferromagnetic material Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/90—MOSFET type gate sidewall insulating spacer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/4902—Electromagnet, transformer or inductor
- Y10T29/49021—Magnetic recording reproducing transducer [e.g., tape head, core, etc.]
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Manufacturing & Machinery (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Thin Magnetic Films (AREA)
- Semiconductor Memories (AREA)
Abstract
자기 저항 기억 셀 측벽에 자기 집속 스페이서를 형성한다. 이에 따라 비트 라인 및 디지트 라인에 의해 발생된 자기장이 상기 자기 집속 스페이서에 집속되어 상기 자기 저항 기억 셀에 효율적으로 전달된다. 또한 상기 자기 저항 기억 셀을 감싸는 층간 절연막을 고 도자율의 자성막질로 형성하여 자기장 전달을 더 효과적으로 할 수 있다.
Description
본 발명은 반도체 기억 소자에 관한 것으로서, 더욱 상세하게는 자기 저항 기억 소자 및 그 제조 방법에 관한 것이다.
자기 저항 기억 소자(MRAM)는 비자성층에 의해 분리된 강자성층을 포함하는 구조를 갖는다. 정보는 자화 벡터의 방향으로 강자성층에 저장된다. 예컨대, 하나의 강자성층에서의 자화 벡터 방향은 자기를 띠어 고정되거나 고착될 수있는 반면, 다른 강자성층에서의 자화 벡터 방향은 가해진 자기장에 따라 어느 한 방향에서 반대 방향으로 매우 신속하게 스위칭 된다. 자화 벡터 방향에 따라 이진 정보의 저장이 가능하게 된다. 즉, 자화 벡터가 어느 한 방향(예컨대, 병렬 상태)일 때 강자성층의 저항값은 최소가 되고, 반대 방향(예컨대, 반-병렬 상태)일 때, 강자성층의 저항값은 최대가 된다. 이에 따라, 감지 전류를 통해서 강자성층의 저항을 감지하여 자기 저항 기억 셀에 저장된 정보를 판독한다.
이와 같은 자기 저항 기억 소자에서 저전력 동작을 위해서는 자화 벡터 방향을 변화시키는 자기장이 효율적으로 자기 저항 기억 셀에 전달되어야 한다.
따라서 본 발명의 목적은 효율적으로 자기장을 자기 저항 기억 셀에 전달하여 저전력 동작을 가능하게 하는 자기 저항 기억 소자 및 그 제조 방법을 제공하는 것이다.
상기 목적을 달성하기 위한 본 발명의 자기 저항 기억 소자에 따르면, 자기 저항 기억 셀을 절연시키는 층간 절연막이 고 도자율의 자성막질을 포함하는 것을 일 특징으로 한다. 즉, 상기 층간 절연막이 고 도자율의 자성막질 단일층 또는 고 도자율의 자성막질과 실리콘 산화막과의 조합에 의한 다층으로 구성될 수 있다.
또, 자기 저항 기얼 셀 측벽에 자기 집속 스페이서를 포함하는 것을 다른 특징으로 한다. 이 경우, 자기 집속 스페이서가 있기 때문에, 자기 저항 기억 셀을 감싸는 층간 절연막은 실리콘 산화막으로 형성될 수 있다. 마찬가지로, 층간 절연막이 고 도자율의 자성막질 단일층 또는 고 도자율의 자성막질과 실리콘 산화막과의 조합에 의한 다층으로 구성될 수 있다.
자기 저항 기억 셀을 구성하는 강자성체막 중 자기장에 의해 자화 벡터 방향이 변하는 강자성체막 측벽에만 자기 집속 스페이서가 형성될 수 있다.
더 구체적으로, 상기 본 발명의 목적을 달성하기 위한 자기 저항 기억 소자는, 절연막을 사이에 두고 반도체 기판 상에 배치된 도전막 패턴과, 상기 도전막 패턴 상에 배치된 자기 저항 기억 셀과, 상기 절연막 상에 배치되어 상기 자기 저항 기억 셀을 감싸는 고 도자율의 자성 막질로 이루어진 층간 절연막을 포함한다.
상기 고 도자율의 자성 막질은, 예컨대, 니켈-아연 계열의 페라이트(Ni-Zn-Ferrite), 망간-아연 계열의 페라이트(Mn-Zn-Ferrite), MnFeO, CuFeO, FeO, NiFeO 을 포함한다.
상기 자기 저항 기억 소자는 상기 자기 저항 기억 셀 측벽에 배치된 자기 집속 스페이서를 더 포함할 수 있다. 이때, 상기 자기 집속 스페이서는 니켈-아연 계열의 페라이트(Ni-Zn-Ferrite), 망간-아연 계열의 페라이트(Mn-Zn-Ferrite), MnFeO, CuFeO, FeO, NiFeO 등과 같은 고 도자율의 자성 막질로 형성된다. 실시예에 따라서, 상기 자기 집속 스페이서 상에 코발트, 니켈철 등의 도전성 자기 집속 스페이서를 더 포함할 수 있다.
상기 자기 저항 기억 셀은 상기 도전막 패턴 상에 차례로 배치된 하부 강자성막 패턴, 비자성막 패턴 그리고 상부 강자성막 패턴을 포함한다. 이때, 상기 자기 집속 스페이서는 상기 상부 강자성막의 측벽에 형성될 수 있다. 이 경우 상기 자기 집속 스페이서는 코발트(Co), 니켈철(NiFe) 등의 금속 자성층 또는 니켈-아연 계열의 페라이트(Ni-Zn-Ferrite), 망간-아연 계열의 페라이트(Mn-Zn-Ferrite), MnFeO, CuFeO, FeO, NiFeO 등의 고 도자율 자성막질을 포함한다.
일 실시예에 있어서, 상기 자기 저항 기억 소자는, 상기 층간 절연막을 관통하여 상기 상부 강자성막 패턴에 전기적으로 접속하는 비트 라인과, 상기 비트 라인과 직교하며 직교하는 곳에 상기 상부 강자성막 패턴이 위치하도록 상기 절연막 내에 배치된 디지트 라인과, 상기 디지트 라인과 동일 높이를 가지며 상기 하부 강자성막 패턴 및 상기 반도체 기판의 활성영역 사이의 전기적 접속을 제공하는 콘택 패드를 더 포함한다.
상기 비트 라인 및 디지트 라인이 함께 상기 자기 저항 기억 셀에 자기장을 제공한다. 상기 비트 라인은 또한 상기 자기 저항 기억 셀에 감지 전류를 제공한다.
상기 도전막 패턴, 상기 하부 강자성막 패턴 및 상기 비자성막 패턴은 상기 콘택 패드 및 상기 디지트 라인을 덮고, 상기 상부 강자성막 패턴은 상기 디지트 라인을 덮는다.
다른 실시예에 있어서, 상기 자기 저항 기억 소자는, 상기 층간절연막을 관통하여 상기 상부 강자성막 패턴에 전기적으로 접속하는 비트 라인과, 상기 비트 라인과 직교하며 직교하는 곳에 상기 상부 강자성막 패턴이 위치하도록 상기 절연막 내에 배치된 디지트 라인과, 상기 디지트 라인과 동일 높이를 가지며 상기 하부 강자성막 패턴 및 상기 반도체 기판의 활성영역 사이의 전기적 접속을 제공하는 콘택 패드를 더 포함한다. 이때, 상기 도전막 패턴은 상기 콘택 패드 및 상기 디지트 라인을 덮고, 상기 하부 강자성막 패턴, 상기 비자성막 패턴 그리고 상부 강자성막 패턴은 상기 디지트 라인을 덮는다.
상기 본 발명의 목적을 달성하기 위한 자기 저항 기억 소자는, 절연막을 사이에 두고 반도체 기판 상에 배치된 도전막 패턴과, 상기 도전막 패턴 상에 배치된 자기 저항 기억 셀과, 상기 자기 저항 기억 셀 측벽에 배치된 자기 집속 스페이서와, 상기 절연막 상에 배치되어 상기 자기 저항 기억 셀을 감싸는 층간 절연막을 포함한다.
일 실시예에 있어서, 상기 자기 집속 스페이서는, 니켈-아연 계열의 페라이트(Ni-Zn-Ferrite), 망간-아연 계열의 페라이트(Mn-Zn-Ferrite), MnFeO, CuFeO, FeO, NiFeO 등의 고 도자율 자성막질을 포함하고, 상기 층간 절연막은 실리콘 산화막이다. 또는 상기 층간 절연막은 고 도자율의 자성막이다. 또는 실리콘 산화막 및 고 도자율의 자성막의 조합막일 수 있다.
상기 목적을 달성하기 위한 자기 저항 기억 소자 제조 방법은, 반도체 기판 상에 절연막을 사이에 두고 도전막 패턴을 형성하는 단계와, 상기 도전막 패턴 및 상기 절연막 상에 차례로 하부 강자성막, 비자성막 및 상부 강자성막을 형성하는 단계와, 상기 상부 강자성막, 비자성막 및 하부 강자성막을 패터닝하여 상부 강자성막 패턴, 비자성막 패턴 및 하부 강자성막 패턴으로 이루어진 자기 저항 기억 셀을 형성하는 단계와, 상기 자기 저항 기억 셀 측벽에 자기 집속 스페이서를 형성하는 단계와, 상기 자기 집속 스페이서가 형성된 결과물 전면에 층간 절연막을 형성하는 단계를 포함한다.
상기 방법에서, 상기 자기 집속 스페이서 및 고 도자율의 자성 막질은, 니켈-아연 계열의 페라이트(Ni-Zn-Ferrite), 망간-아연 계열의 페라이트(Mn-Zn-Ferrite), MnFeO, CuFeO, FeO, NiFeO 등으로 형성된다.
상기 방법에서, 상기 자기 집속 스페이서 상에 도전성 자기 집속 스페이서를 더 형성하는 단계를 포함할 수 있다. 이때, 상기 자기 집속 스페이서는, 니켈-아연 계열의 페라이트(Ni-Zn-Ferrite), 망간-아연 계열의 페라이트(Mn-Zn-Ferrite), MnFeO, CuFeO, FeO, NiFeO 등으로 형성되고, 상기 도전성 자기 집속 스페이서는, 코발트(Co), 니켈철(NiFe) 등으로 형성된다.
상기 방법에서, 상기 자기 저항 기억 셀을 형성하는 단계는, 상기 상부 강자성막을 패터닝하여 상기 상부 강자성막 패턴을 형성하는 단계와, 상기 비자성막 및 하부 강자성막을 차례로 패터닝하여 상기 상부 강자성막 패턴 보다 큰 상기 비자성막 패턴 및 상기 하부 강자성막 패턴을 형성하는 단계를 포함하고,
상기 자기 집속 스페이서를 형성하는 단계는, 상기 절연막 및 상기 자기 저항 기억 셀 상에 스페이서 물질막을 형성하는 단계와, 상기 스페이서 물질막을 식각하여 상기 상부 강자성막 패턴의 측벽에만 남기는 단계를 포함한다. 이 경우, 상기 자기 집속 스페이서는, 코발트(Co), 니켈철(NiFe), 니켈-아연 계열의 페라이트(Ni-Zn-Ferrite), 망간-아연 계열의 페라이트(Mn-Zn-Ferrite), MnFeO, CuFeO, FeO, NiFeO 등으로 형성된다.
상기 본 발명의 목적을 달성하기 위한 자기 저항 기억 소자 제조 방법은, 반도체 기판 상에 절연막을 사이에 두고 도전막, 하부 강자성막, 비자성막 그리고 상부 강자성막을 차례로 형성하는 단계와, 상기 적층된 막질들을 차례로 패터닝하여 상부 강자성막 패턴, 비자성막 패턴, 하부 강자성막 패턴, 및 도전막 패턴을 형성하되, 상기 상부 강자성막 패턴, 비자성막 패턴 및 하부 강자성막 패턴이 자기 저항 기억 셀을 구성하는 단계와, 상기 자기 저항 기억 셀 측벽에 자기 집속 스페이서를 형성하는 단계와, 상기 자기 집속 스페이서가 형성된 결과물 전면에 층간 절연막을 형성하는 단계를 포함한다.
상기 방법에서, 상기 자기 저항 기억 셀을 형성하는 단계는, 상기 상부 강자성막을 패터닝하여 상기 상부 강자성막 패턴을 형성하는 단계와, 상기 비자성막, 하부 강자성막 및 도전막을 차례로 패터닝하여 상기 상부 강자성막 패턴 보다 큰 상기 비자성막 패턴, 상기 하부 강자성막 패턴 및 도전막 패턴을 형성하는 단계를 포함하고,
상기 자기 집속 스페이서를 형성하는 단계는, 상기 절연막 및 상기 자기 저항 기억 셀 상에 스페이서 물질막을 형성하는 단계와, 상기 스페이서 물질막을 식각하여 상기 상부 강자성막 패턴의 측벽에만 남기는 단계를 포함한다. 이때, 상기 자기 집속 스페이서는, 코발트(Co), 니켈철(NiFe), 니켈-아연 계열의 페라이트(Ni-Zn-Ferrite), 망간-아연 계열의 페라이트(Mn-Zn-Ferrite), MnFeO, CuFeO, FeO, NiFeO 등으로 형성된다.
이하에서는 첨부된 도면을 참조하여 본 발명의 실시예들에 대하여 상세히 설명을 한다. 첨부된 도면들에서 동일한 기능을 갖는 구성 요소에 대해서는 동일한 참조번호를 병기하였다.
도1은 본 발명의 일 실시예에 따른 자기 저항 기억 소자 구조를 개략적으로 도시한 반도체 기판의 단면도이다. 도1을 참조하여, 자기 저항 기억 소자는 도전막 패턴(240a), 상기 도전막 패턴(240a) 상에 차례로 적층된 자기 저항 기억 셀(320), 상기 자기 저항 기억 셀(320)을 감싸는 층간 절연막(380)을 포함한다. 상기 자기 저항 기억 셀(320)은 비자성막 패턴(280a)을 사이에 둔 두 개의 강자성막 패턴(260a, 280a)을 포함한다.
상기 층간 절연막(380)은 고 도자율의 자성막질이다. 예컨대, 상기 층간 절연막(380)은 니켈-아연 계열의 페라이트(Ni-Zn-Ferrite), 망간-아연 계열의 페라이트(Mn-Zn-Ferrite), MnFeO, CuFeO, FeO, NiFeO 으로 형성된다. 이와 같은 고 도자율의 자성막질로 인해 후술할 비트 라인 및 디지트 라인에 의해 발생한 자기장이 효율적으로 상기 자기 저항 기억 셀(320)에 전달된다.
또한, 상기 층간 절연막(380)은 고 도자율의 자성 막질을 포함하는 다층막으로 형성될 수 있다. 즉, 고 도자율의 자성막(340) 및 실리콘 산화막(360)이 차례로 적층되어 형성될 수 있다. 이와 같은 층들이 반복적으로 적층될 수 있음은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명하다.
상기 층간 절연막(380) 상에 상기 자기 저항 기억 셀(320), 즉 상부 강자성막 패턴(300a)에 전기적으로 접속하는 비트 라인(400)이 배치된다.
상기 도전막 패턴(240a)은 절연막들(200,120) 내의 소정 부분을 통해서 반도체 기판(100)의 활성 영역에 전기적으로 접속한다. 즉, 절연막(120) 내에 형성되고 상기 반도체 기판(100)의 활성 영역에 전기적으로 접속된 하부 콘택 플러그(220), 상기 하부 콘택 플러그(220)에 전기적으로 접속하도록 절연막(200) 상에 배치된 콘택 패드(180a) 및 상기 절연막(200) 내에 형성되어 상기 콘택 패드(180a)에 전기적으로 접속하는 상부 콘택 플러그(220)를 통해서 상기 도전막 패턴(240a)은 상기 반도체 기판(100)의 활성 영역에 전기적으로 접속한다.
디지트 라인(160a)이 상기 자기 저항 기억 셀(320) 하부에 정렬되도록 상기 절연막(120) 상에 배치된다. 즉, 상기 디지트 라인(160a) 및 비트 라인(400a)은 교차하며, 이들이 교차하는 곳에 상기 자기 저항 기억 셀(320)이 위치한다.
상기 비트 라인(400a) 및 디지트 라인(160a)에 의해 발생한 자기장이 상기 자기 저항 기억 셀(320)에 전달된다. 이때, 상술한 바와 같이 층간 절연막(380)이 고 도자율의 막질로 형성되기 때문에, 발생한 자기장이 효율적으로 상기 자기 저항 기억 셀(320)에 전달된다. 이는 자기 저항 기억 소자에서 쓰기 동작에 상응한다.
한편, 상기 비트 라인(400a) 및 상기 반도체 기판(100)의 활성 영역 사이에 도전 통로를 통해 감지 전류가 흘러 상기 자기 저항 기억 셀(320)에 저장된 정보가 판독된다. 이는 자기 저항 기억 소자에서의 읽기 동작에 상응한다.
비록 도시하지는 않았지만 상기 반도체 기판(100) 상에 스위칭 수단, 예컨대, 트랜지스터가 더 배치되어 상기 비트 라인(400a) 및 반도체 기판(100) 사이의 전류 흐름을 제어한다.
쓰기 동작시에는 상기 트랜지스터가 턴-오프되어 상기 비트 라인(400a) 및 반도체 기판(100) 사이의 전류 통로가 차단되어 상기 비트 라인(400a)에 흐르는 전류에 의해 발생한 자기장이 상기 자기 저항 기억 셀(320)에 전달될 것이다.
도2는 본 발명의 다른 실시예에 따른 자기 저항 기억 소자를 개략적으로 도시한 반도체 기판의 단면도이다. 도2를 참조하여, 자기 저항 기억 소자는 도전막 패턴(240a), 상기 도전막 패턴(240a) 상에 차례로 적층된 자기 저항 기억 셀(320), 상기 자기 저항 기억 셀(320)을 감싸는 층간 절연막(380)을 포함한다. 상기 자기 저항 기억 셀(320)은 상기 도전막 패턴(240a) 상에 차례로 배치된 하부 강자성막 패턴(260a), 비자성막 패턴(280a) 및 상부 강자성막 패턴(300a)을 포함한다.
본 실시예의 자기 저항 기억 소자에서는, 자기장에 의해 자화 벡터 방향이 변하는 강자성막, 예컨대, 상기 상부 강자성막 패턴(300a)의 측벽에 자기 집속 스페이서(330a)가 배치된다. 그리고, 상기 도전막 패턴(240a), 하부 강자성막 패턴(260a) 및 비자성막 패턴(280a)은 동일한 폭을 가지며 상기 상부 강자성막 패턴(300a) 보다 더 큰 폭을 갖는다.
상기 도전막 패턴(320)이 도1을 참조하여 설명한 자기 저항 기억 소자에서와 동일한 방법으로 반도체 기판(100)의 활성 영역에 전기적으로 접속한다.
상기 상부 강자성막 패턴(300a)에 전기적으로 접속하는 비트 라인(400a)이 상기 층간 절연막(380a) 상에 배치된다. 상기 비트 라인(400a)과 직교하며 상기 상부 강자성막 패턴(300a)이 직교하는 곳에 위치하도록 절연막(200) 상에 디지트 라인(160a)이 배치된다.
상기 자기 집속 스페이서(330a)는 도전막 또는 비도전막으로 형성될 있다. 예컨대, 상기 자기 집속 스페이서(330a)는 도전막으로는 코발트(Co), 니켈철(NiFe) 등의 금속 자성물질을 포함하고, 비도전막으로는 니켈-아연 계열의 페라이트(Ni-Zn-Ferrite), 망간-아연 계열의 페라이트(Mn-Zn-Ferrite), MnFeO, CuFeO, FeO, NiFeO 을 포함한다.
상기 자기 집속 스페이서(330a)로 인해서, 도1의 자기 저항 기억 소자와 달리, 상기 층간 절연막(380)은 실리콘 산화막의 단일층으로 형성할 수 있다. 물론 도1의 자기 저항 기억 소자와 동일하게 상기 층간절연막(380)을 형성할 수 있다.
도3은 본 발명의 또 다른 실시예에 따른 자기 저항 기억 소자를 개략적으로 도시한 반도체 기판의 단면도이다.
본 실시예에 따른 자기 저항 기억 소자는 도1을 참조하여 설명한 자기 저항 기억 소자에서 자기 저항 기억 셀 측벽에 자기 집속 스페이서를 더 구비한다.
즉, 도3을 참조하여, 하부 강자성막 패턴(260a), 비자성막 패턴(280a) 및 상부 강자성막 패턴(300a)으로 구성된 자기 저항 기억 셀(320)의 측벽에 비도전성 자기 집속 스페이서(330a) 및 도전성 자기 집속 스페이서(330b)가 배치된다. 상기 비도전성 자기 집속 스페이서(330a)는 니켈-아연 계열의 페라이트(Ni-Zn-Ferrite), 망간-아연 계열의 페라이트(Mn-Zn-Ferrite), MnFeO, CuFeO, FeO, NiFeO 을 포함한다. 상기 도전성 자기 집속 스페이서(330b)는 코발트, 니켈철 등의 금속 자성물질을 포함한다. 이 경우에도 상기 자기 저항 기억 셀(320)을 감싸는 층간 절연막(380)은 실리콘 산화막의 단일층으로 형성할 수 있다.
이제부터는 이상에서 설명한 자기 저항 기억 소자를 제조하는 방법에 대하여 설명을 한다.
도4a 내지 도4h는 일 실시예에 따라, 도1의 자기 저항 기억 소자를 제조 하는 방법의 주요 공정 단계에서의 반도체 기판의 단면도들이다. 먼저 도4a를 참조하여, 반도체 기판(100) 상에 하부 절연막(120)이 형성된다. 비록 도시하지는 않았지만, 상기 하부 절연막(120)을 형성하기 전에, 통상적인 소자 분리 공정, MOSFET 공정에 의해 트랜지스터를 형성한다. 상기 하부 절연막(120) 상에 자기 저항 기억 셀에 자기장을 공급하는 디지트 라인(160a)을 형성한다. 이때, 상기 반도체 기판(100)의 활성 영역에 전기적으로 접속하는 콘택 패드(180a)도 형성한다. 상기 콘택 패드(180a)는 상기 하부 절연막(120)을 관통하는 하부 콘택 플러그(140)에 의해 상기 반도체 기판(100)의 활성 영역에 전기적으로 접속한다.
다음, 도4b를 참조하여, 상기 디지트 라인(160a) 및 콘택 패드(180a)를 절연시키는 상부 절연막(200)을 형성한다. 상기 상부 절연막(200)을 패터닝 하여 상기 콘택 패드(180a)를 노출시키는 콘택홀(210)을 형성한다.
다음 도4c를 참조하여, 상기 콘택홀(210)을 채우도록 상기 상부 절연막(200) 상에 플러그용 도전물질을 형성하고 평탄화 식각하여 상부 콘택 플러그(220)를 형성한다.
다음, 상기 상부 콘택 플러그(220) 및 상부 절연막(200) 상에 도전막(240)을 형성한다. 예컨대, 상기 도전막(240)은 티타늄 및 탄탈륨이 차례로 적층된 막으로 형성될 수 있다.
다음 도4d를 참조하여, 상기 도전막(240)을 패터닝하여 도전막 패턴(240a)을 형성한다. 상기 도전막 패턴(240a)은 상기 상부 콘택 플러그(220)에 전기적으로 접속하며, 상기 콘택 패드(180a) 및 상기 디지트 라인(180a)을 덮는다.
다음 도4e를 참조하여, 상기 상부 절연막(200) 및 상기 도전막 패턴(240a) 상에 하부 강자성막(260), 비자성막(280) 및 상부 강자성막(300)을 차례로 형성한다. 예컨대, 상기 하부 강자성막(260)은 자화 벡터 방향이 고정되는 막질로 형성되고, 상기 상부 강자성막(300)은 자기장에 의해 자화 벡터의 방향이 변하는 막질로 형성된다. 상기 비자성막(280)은 감지 전압이 상기 강자성막들(260,280)에 가해질 때, 전기 캐리어가 터널링 할 수 있는 막질로 형성된다.
다음 도4f를 참조하여, 상기 상부 강자성막(300), 비자성막(280) 및 하부 강자성막(260)을 패터닝하여 상기 디지트 라인(160a) 상부에 위치하는 자기 저항 기억 셀을 형성한다. 즉, 상기 자기 저항 기억 셀(320)은, 상부 강자성막 패턴(300a), 비자성막 패턴(280a) 및 하부 강자성막 패턴(260a)을 포함한다.
다음 도4g를 참조하여, 상기 자기 저항 기억 셀(320)을 절연시키는 층간 절연막(380)을 형성한다. 상기 층간 절연막(380)은 고 도자율의 자성막 단일층으로 형성될 수 있다. 예컨대, 니켈-아연 계열의 페라이트(Ni-Zn-Ferrite), 망간-아연 계열의 페라이트(Mn-Zn-Ferrite), MnFeO, CuFeO, FeO, NiFeO 으로 형성된다.
또는, 고 도자율의 자성막을 포함하는 다층으로 형성될 수 있다. 예컨대, 고 도자율의 자성막(340) 및 실리콘 산화막(360)이 차례로 적층된 막으로 형성될 수 있다.
다음 도4h를 참조하여, 상기 층간 절연막(380)의 소정 부분을 통해서 상기 상부 강자성막 패턴(300a)에 전기적으로 접속하는 비트 라인(400a)을 형성한다. 구체적으로, 상기 층간 절연막(380)을 패터닝하여 상기 상부 강자성막 패턴(300a)을 노출시키는 콘택홀을 형성한 후, 비트 라인용 도전막을 형성하고 이를 패터닝하여 상기 비트 라인(400a)을 형성한다.
상술한 방법에서, 상기 도전막 패턴(240a)을 형성한 이후에 상기 자기 저항 기억 셀(320)을 형성하였으나, 그 반대의 순서로 형성할 수 도 있다. 즉, 다시 도4c를 참조하여, 상기 상부 절연막(200) 및 상부 콘택 플러그(220) 상에 상기 도전막(240)을 형성한 후, 하부 강자성막(260), 비자성막(280) 및 상부 강자성막(300)을 형성한다. 이어서 상기 적층된 막질들을 차례로 패터닝하여 도4f에 도시된 바와 같은, 자기 저항 기억 셀 및 도전막 패턴을 형성한다.
이제 도2의 자기 저항 기억 소자를 제조하는 방법의 일 실시예를 도5a 내지 도5g를 참조하여 설명한다.
먼저 도5a를 참조하여, 앞서 설명한 방법과 동일하게 반도체 기판(100) 상에 디지트 라인(160a), 콘택 패드(180a), 콘택 플러그들(140,220), 절연막들(120, 200) 및 도전막(240)을 형성한다.
다음 도5b를 참조하여, 상기 도전막(240)을 패터닝하여 도전막 패턴(240a)을 형성한다. 상기 도전막 패턴(240a)은 상기 콘택 패드(180a) 및 디지트 라인(160a)을 덮는다. 계속 해서, 상기 도전막 패턴(240) 상에 하부 강자성막(260), 비자성막(280) 및 상부 강자성막(300)을 차례로 형성한다.
다음 도5c를 참조하여, 상기 상부 강자성막(300)을 패터닝하여 상기 디지트 라인(160a)을 덮는 상부 강자성막 패턴(300a)을 형성한다.
다음 도5d를 참조하여, 상기 비자성막(280) 및 하부 강자성막(260)을 차례로 패터닝하여 비자성막 패턴(280a) 및 하부 강자성막 패턴(260a)을 형성한다. 상기 비자성막 패턴(280a) 및 하부 강자성막 패턴(260a)은 상기 상부 강자성막 패턴(300a) 보다 더 크게 형성된다. 이로써, 상기 상부 강자성막 패턴(300a), 비자성막 패턴(280a) 및 하부 강자성막 패턴(260a)으로 구성된 자기 저항 기억 셀(320)이 형성된다.
다음 도5e를 참조하여, 상기 상부 절연막(200) 및 상기 상부 강자성막 패턴 (300a) 상에 스페이서막(330)을 형성한다. 상기 스페이서막(330)은 코발트(Co), 니켈철(NiFe) 등의 금속 자성물질 또는 니켈-아연 계열의 페라이트(Ni-Zn-Ferrite), 망간-아연 계열의 페라이트(Mn-Zn-Ferrite), MnFeO, CuFeO, FeO, NiFeO 등의 고 도자율의 자성막으로 형성한다.
다음 도5f를 참조하여, 상기 스페이서막(330)을 에치백하여 자기 집속 스페이서(330a)를 상기 상부 강자성막 패턴(300a)의 측벽에 형성한다.
다음 도5g를 참조하여, 상기 상부 강자성막 패턴(300a), 비자성막 패턴(280a), 하부 강자성막 패턴(260a) 및 도전막 패턴(240a)을 절연시키기 위한 층간 절연막(380)을 형성한다. 상기 층간 절연막(380)은 실리콘 산화막, 고 도자율의 자성막, 또는 이들의 조합막으로 형성할 수 있다. 앞서 설명한 방법과 동일하게, 상기 상부 강자성막 패턴(300a)에 전기적으로 접속하는 비트 라인(400a)을 상기 층간 절연막(380) 상에 형성한다.
이제 도2의 자기 저항 기억 소자를 제조하는 방법의 다른 실시예를 도5a 내지 도5g를 참조하여 설명한다. 바로 앞서 설명한 실시예와 중복되는 부분에 대해서는 설명을 생략한다.
먼저 도6a를 참조하여, 앞서 설명한 방법과 동일하게 반도체 기판(100) 상에 디지트 라인(160a), 콘택 패드(180a), 콘택 플러그들(140,220), 절연막들(120, 200) 및 도전막(240)을 형성한다.
다음 도6b를 참조하여, 상기 도전막(240) 상에 하부 강자성막(260), 비자성막(280) 및 상부 강자성막(300)을 차례로 형성한다.
다음 도6c를 참조하여, 상기 상부 강자성막(300)을 패터닝하여 상부 강자성막 패턴(300a)을 형성한다.
다음 도6d를 참조하여 상기 비자성막(280), 하부 강자성막(260) 및 도전막(240)을 차례로 패터닝하여 비자성막 패턴(280a), 하부 강자성막 패턴(260a) 및 도전막 패턴(240a)을 형성한다.
다음 도6e를 참조하여 상기 상부 절연막(200) 및 자기 저항 기억 셀(320) 상에 스페이서막(330)을 형성하고, 이를 에치백하여 도6f에 도시된 바와 같이 상기 상부 강자성막 패턴(300a)의 측벽에 자기 집속 스페이서(330a)를 형성한다.
다음 도6g를 참조하여, 상기 자기 집속 스페이서(330a)가 형성된 결과물 상에 층간 절연막(380)을 형성한다. 계속해서, 상기 상부 강자성막 패턴(300a)에 전기적으로 접속하는 비트 라인(400a)을 상기 층간 절연막(380) 상에 형성한다.
이제, 도3의 자기 저항 기억 소자를 제조하는 방법을 도7a 내지 도7f를 참조하여 설명한다. 앞서 설명한 방법들과 동일한 공정에 대한 설명은 생략한다.
먼저 도7a를 참조하여, 도4a 내지 도4f를 참조하여 설명한 방법과 동일하게 진행하여, 반도체 기판(100) 상에 하부 강자성막 패턴(260a), 비자성막 패턴(280a) 및 상부 강자성막 패턴(300a)을 포함하는 저항 기억 셀(320)을 형성한다.
다음 도7b를 참조하여, 상기 자기 저항 기억 셀(320)이 형성된 결과물 전면에 스페이서막(330)을 형성한다.
다음 도7c를 참조하여, 상기 스페이서막(330)을 에치백하여 상기 자기 저항 기억 셀(320)의 측벽에 비도전성 자기 집속 스페이서(330a)를 형성한다. 상기 비도전성 자기 집속 스페이서(330a)는 니켈-아연 계열의 페라이트(Ni-Zn-Ferrite), 망간-아연 계열의 페라이트(Mn-Zn-Ferrite), MnFeO, CuFeO, FeO, NiFeO 등으로 형성된다.
다음 7d를 참조하여 상기 비도전성 자기 집속 스페이서(330a)가 형성된 결과물 상에 도전성 스페이서막(335)을 형성한다. 상기 도전성 스페이서막(335)은 금속 자성물질로서 예컨대 코발트, 니켈철 등을 포함한다.
다음 도7e를 참조하여, 상기 도전성 스페이서막(335)을 에치백하여 상기 비도전성 자기 집속 스페이서(330a) 상에 도전성 자기 집속 스페이서(330b)를 형성한다.
다음 도7f를 참조하여, 앞서 설명한 방법과 동일하게 층간 절연막(380) 및 비트 라인(400a)을 형성한다.
이제까지 본 발명에 대하여 그 바람직한 실시예(들)를 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 본 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.
이상에서 설명한 본 발명의 자기 저항 기억 소자에 따르면, 자기 저항 기억 셀 측벽에 자기 집속 스페이서를 포함하고 있기 때문에 비트 라인 및 디지트 라인에 의해 발생된 자기장이 자기 저항 기억 셀에 효율적으로 전달되며 이에 따라 저전압 동작이 가능해 진다.
또한 자기 저항 기억 셀을 절연시키는 층간 절연막을 고 도자율의 자성 막질로 형성함으로써, 자기장 전달을 더욱 더 효과적으로 할 수 있다.
도1은 본 발명의 일 실시에에 따른 자기 저항 기억 소자를 개략적으로 도시한 반도체 기판의 단면도이다.
도2는 본 발명의 다른 실시에에 따른 자기 저항 기억 소자를 개략적으로 도시한 반도체 기판의 단면도이다.
도3은 본 발명의 또 다른 실시에에 따른 자기 저항 기억 소자를 개략적으로 도시한 반도체 기판의 단면도이다.
도4a 내지 도4h는 도1의 자기 저항 기억 소자를 제조 하는 방법의 주요 공정 단계에서의 반도체 기판의 단면도들이다.
도5a 내지 도5g는 일 실시예에 따라, 도2의 자기 저항 기억 소자를 제조하는 방법의 주요 공정 단계에서의 반도체 기판의 단면도들이다.
도6a 내지 도6g는 다른 실시예에 따라, 도2의 자기 저항 기억 소자를 제조하는 방법의 주요 공정 단계에서의 반도체 기판의 단면도들이다.
도7a 내지 도7f는 일 실시예에 따라, 도3의 자기 저항 기억 소자를 제조하는 방법의 주요 공정 단계에서의 반도체 기판의 단면도들이다.
* 도면의 주요 부분에 대한 부호의 설명
160a: 디지트 라인 240a: 도전막 패턴
260, 300: 강자성막 280: 비자성막
320: 자기 저항 기억 셀 330a, 330b: 자기 집속 스페이서
380: 고 도자율의 층간 절연막 400a: 비트 라인
Claims (35)
- 절연막을 사이에 두고 반도체 기판 상에 배치된 도전막 패턴;상기 도전막 패턴 상에 배치된 자기 저항 기억 셀;상기 자기 저항 기억 셀 측벽에 배치된 자기 집속 절연막 스페이서;상기 자기 집속 스페이서 상에 배치된 자기 집속 도전막 스페이서;상기 절연막 상에 배치되어 상기 자기 저항 기억 셀을 감싸는 층간 절연막을 포함하며,상기 층간 절연막은 고 도자율의 자성 막질인 자기 저항 기억 소자.
- 제1항에 있어서,상기 층간 절연막 상에 배치된 실리콘 산화막을 더 포함하는 자기 저항 기억 소자.
- 제1항에 있어서,상기 층간 절연막 상에 교대로 적층된 실리콘 산화막 및 고 도자율의 자성막을 더 포함하는 자기 저항 기억 소자.
- 삭제
- 제1항에 있어서,상기 자기 집속 절연막 스페이서 및 고 도자율의 자성 막질은, 니켈-아연 계열의 페라이트(Ni-Zn-Ferrite), 망간-아연 계열의 페라이트(Mn-Zn-Ferrite), MnFeO, CuFeO, FeO, NiFeO 을 포함하는 자기 저항 기억 소자.
- 삭제
- 제1항에 있어서,상기 자기 집속 도전막 스페이서는, 코발트(Co), 니켈철(NiFe)을 포함하는 자기 저항 기억 소자.
- 제1항에 있어서,상기 고 도자율의 자성 막질은 니켈-아연 계열의 페라이트(Ni-Zn-Ferrite), 망간-아연 계열의 페라이트(Mn-Zn-Ferrite), MnFeO, CuFeO, FeO, NiFeO를 포함하는 자기 저항 기억 소자.
- 제1항에 있어서,상기 자기 저항 기억 셀은 상기 도전막 패턴 상에 차례로 배치된 하부 강자성막 패턴, 비자성막 패턴 그리고 상부 강자성막 패턴을 포함하는 자기 저항 기억 소자.
- 제9항에 있어서,상기 상부 강자성막 패턴의 측벽에 배치된 자기 집속 스페이서를 더 포함하는 자기 저항 기억 소자.
- 제10항에 있어서,상기 자기 집속 스페이서는 코발트(Co), 니켈철(NiFe), 니켈-아연 계열의 페라이트(Ni-Zn-Ferrite), 망간-아연 계열의 페라이트(Mn-Zn-Ferrite), MnFeO, CuFeO, FeO, NiFeO 을 포함하고, 상기 고 도자율의 자성 막질은 니켈-아연 계열의 페라이트(Ni-Zn-Ferrite), 망간-아연 계열의 페라이트(Mn-Zn-Ferrite), MnFeO, CuFeO, FeO, NiFeO를 포함하는 자기 저항 기억 소자.
- 제11항에 있어서,상기 층간 절연막을 관통하여 상기 상부 강자성막 패턴에 전기적으로 접속하는 비트 라인;상기 비트 라인과 직교하며 직교하는 곳에 상기 상부 강자성막 패턴이 위치하도록 상기 절연막 내에 배치된 디지트 라인;상기 디지트 라인과 동일 높이를 가지며, 상기 하부 강자성막 패턴 및 상기 반도체 기판의 활성영역 사이의 전기적 접속을 제공하는 콘택 패드를 더 포함하는 자기 저항 기억 소자.
- 제12항에 있어서,상기 도전막 패턴, 상기 하부 강자성막 패턴 및 상기 비자성막 패턴은 상기 콘택 패드 및 상기 디지트 라인을 덮고, 상기 상부 강자성막 패턴은 상기 디지트 라인을 덮는 자기 저항 기억 소자.
- 제5항에 있어서,상기 층간 절연막을 관통하여 상기 상부 강자성막 패턴에 전기적으로 접속하는 비트 라인;상기 비트 라인과 직교하며 직교하는 곳에 상기 상부 강자성막 패턴이 위치하도록 상기 절연막 내에 배치된 디지트 라인;상기 디지트 라인과 동일 높이를 가지며, 상기 하부 강자성막 패턴 및 상기 반도체 기판의 활성영역 사이의 전기적 접속을 제공하는 콘택 패드를 더 포함하는 자기 저항 기억 소자.
- 제14항에 있어서,상기 도전막 패턴은 상기 콘택 패드 및 상기 디지트 라인을 덮고, 상기 하부 강자성막 패턴, 상기 비자성막 패턴 그리고 상부 강자성막 패턴은 상기 디지트 라인을 덮는 자기 저항 기억 소자.
- 절연막을 사이에 두고 반도체 기판 상에 배치된 도전막 패턴;상기 도전 패턴 상에 차례로 배치된 하부 강자성막 패턴, 비자성막 패턴 그리고 상부 강자성막 패턴을 포함하는 자기 저항 기억 셀;상기 상부 강자성막 패턴의 측벽에 배치된 자기 집속 스페이서;상기 절연막 상에 배치되어 상기 자기 저항 기억 셀을 감싸는 층간 절연막을 포함하는 자기 저항 기억 소자.
- 제16항에 있어서,상기 자기 집속 스페이서는 니켈-아연 계열의 페라이트(Ni-Zn-Ferrite), 망간-아연 계열의 페라이트(Mn-Zn-Ferrite), MnFeO, CuFeO, FeO, NiFeO 을 포함하는 자기 저항 기억 소자.
- 제16항에 있어서,상기 층간절연막은 니켈-아연 계열의 페라이트(Ni-Zn-Ferrite), 망간-아연 계열의 페라이트(Mn-Zn-Ferrite), MnFeO, CuFeO, FeO, NiFeO를 포함하는 자기 저항 기억 소자.
- 제18항에 있어서,상기 층간 절연막 상에 배치된 실리콘 산화막을 더 포함하는 자기 저항 기억 소자.
- 삭제
- 제16항에 있어서,상기 자기 집속 스페이서는, 코발트(Co), 니켈철(NiFe), 니켈-아연 계열의 페라이트(Ni-Zn-Ferrite), 망간-아연 계열의 페라이트(Mn-Zn-Ferrite), MnFeO, CuFeO, FeO, NiFeO 을 포함하는 자기 저항 기억 소자.
- 반도체 기판 상에 절연막을 사이에 두고 도전막 패턴을 형성하는 단계;상기 도전막 패턴 및 상기 절연막 상에 차례로 하부 강자성막, 비자성막 및 상부 강자성막을 형성하는 단계;상기 상부 강자성막, 비자성막 및 하부 강자성막을 패터닝하여 상부 강자성막 패턴, 비자성막 패턴 및 하부 강자성막 패턴으로 이루어진 자기 저항 기억 셀을 형성하는 단계;상기 자기 저항 기억 셀 측벽에 자기 집속 스페이서를 형성하는 단계;상기 자기 집속 스페이서가 형성된 결과물 전면에 층간 절연막을 형성하는 단계를 포함하는 자기 저항 기억 소자 제조 방법.
- 제22항에 있어서,상기 층간절연막은 고 도자율의 자성 막질, 실리콘 산화막 또는 이들의 조합막 중 어느 하나로 형성하는 자기 저항 기억 소자 제조 방법.
- 제22항 또는 23항에 있어서,상기 자기 집속 스페이서 및 고 도자율의 자성 막질은, 니켈-아연 계열의 페라이트(Ni-Zn-Ferrite), 망간-아연 계열의 페라이트(Mn-Zn-Ferrite), MnFeO, CuFeO, FeO, NiFeO 을 포함하는 자기 저항 기억 소자 제조 방법.
- 제22항에 있어서,상기 자기 집속 스페이서 상에 도전성 자기 집속 스페이서를 더 형성하는 단계를 포함하는 자기 저항 기억 소자 제조 방법.
- 제25항에 있어서,상기 자기 집속 스페이서는, 니켈-아연 계열의 페라이트(Ni-Zn-Ferrite), 망간-아연 계열의 페라이트(Mn-Zn-Ferrite), MnFeO, CuFeO, FeO, NiFeO 을 포함하고, 상기 도전성 자기 집속 스페이서는, 코발트(Co), 니켈철(NiFe)을 포함하는 자기 저항 기억 소자 제조 방법.
- 제22항에 있어서,상기 자기 저항 기억 셀을 형성하는 단계는,상기 상부 강자성막을 패터닝하여 상기 상부 강자성막 패턴을 형성하는 단계;상기 비자성막 및 하부 강자성막을 차례로 패터닝하여 상기 상부 강자성막 패턴 보다 큰 상기 비자성막 패턴 및 상기 하부 강자성막 패턴을 형성하는 단계를 포함하고,상기 자기 집속 스페이서를 형성하는 단계는,상기 절연막 및 상기 자기 저항 기억 셀 상에 스페이서 물질막을 형성하는 단계;상기 스페이서 물질막을 식각하여 상기 상부 강자성막 패턴의 측벽에만 남기는 단계를 포함하는 자기 저항 기억 소자 제조 방법.
- 제27항에 있어서,상기 자기 집속 스페이서는, 코발트(Co), 니켈철(NiFe), 니켈-아연 계열의 페라이트(Ni-Zn-Ferrite), 망간-아연 계열의 페라이트(Mn-Zn-Ferrite), MnFeO, CuFeO, FeO, NiFeO 을 포함하는 자기 저항 기억 소자 제조 방법.
- 반도체 기판 상에 절연막을 사이에 두고 도전막, 하부 강자성막, 비자성막 그리고 상부 강자성막을 차례로 형성하는 단계;상기 적층된 막질들을 차례로 패터닝하여 상부 강자성막 패턴, 비자성막 패턴, 하부 강자성막 패턴, 및 도전막 패턴을 형성하되, 상기 상부 강자성막 패턴, 비자성막 패턴 및 하부 강자성막 패턴이 자기 저항 기억 셀을 구성하는 단계;상기 자기 저항 기억 셀 측벽에 자기 집속 스페이서를 형성하는 단계;상기 자기 집속 스페이서가 형성된 결과물 전면에 층간 절연막을 형성하는 단계를 포함하는 자기 저항 기억 소자 제조 방법.
- 제29항에 있어서,상기 층간절연막은 고 도자율의 자성 막질, 실리콘 산화막 또는 이들의 조합막 중 어느 하나로 형성하는 자기 저항 기억 소자 제조 방법.
- 제30항에 있어서,상기 자기 집속 스페이서 및 고 도자율의 자성 막질은 니켈-아연 계열의 페라이트(Ni-Zn-Ferrite), 망간-아연 계열의 페라이트(Mn-Zn-Ferrite), MnFeO, CuFeO, FeO, NiFeO 을 포함하는 자기 저항 기억 소자 제조 방법.
- 제29항에 있어서,상기 자기 집속 스페이서 상에 도전성 자기 집속 스페이서를 더 형성하는 단계를 포함하는 자기 저항 기억 소자 제조 방법.
- 제31항에 있어서,상기 자기 집속 스페이서는, 니켈-아연 계열의 페라이트(Ni-Zn-Ferrite), 망간-아연 계열의 페라이트(Mn-Zn-Ferrite), MnFeO, CuFeO, FeO, NiFeO 을 포함하고, 상기 도전성 자기 집속 스페이서는, 코발트(Co), 니켈철(NiFe)을 포함하는 자기 저항 기억 소자 제조 방법.
- 제29항에 있어서,상기 자기 저항 기억 셀을 형성하는 단계는,상기 상부 강자성막을 패터닝하여 상기 상부 강자성막 패턴을 형성하는 단계;상기 비자성막, 하부 강자성막 및 도전막을 차례로 패터닝하여 상기 상부 강자성막 패턴 보다 큰 상기 비자성막 패턴, 상기 하부 강자성막 패턴 및 도전막 패턴을 형성하는 단계를 포함하고,상기 자기 집속 스페이서를 형성하는 단계는,상기 절연막 및 상기 자기 저항 기억 셀 상에 스페이서 물질막을 형성하는 단계;상기 스페이서 물질막을 식각하여 상기 상부 강자성막 패턴의 측벽에만 남기는 단계를 포함하는 자기 저항 기억 소자 제조 방법.
- 제33항에 있어서,상기 자기 집속 스페이서는, 코발트(Co), 니켈철(NiFe), 니켈-아연 계열의 페라이트(Ni-Zn-Ferrite), 망간-아연 계열의 페라이트(Mn-Zn-Ferrite), MnFeO, CuFeO, FeO, NiFeO 을 포함하는 자기 저항 기억 소자 제조 방법.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0057189A KR100496860B1 (ko) | 2002-09-19 | 2002-09-19 | 자기 저항 기억 소자 및 그 제조 방법 |
| US10/636,027 US6927467B2 (en) | 2002-09-19 | 2003-08-06 | Magnetoresistive memory device and method for fabricating the same |
| JP2003313271A JP4959913B2 (ja) | 2002-09-19 | 2003-09-04 | 磁気抵抗記憶素子及びその製造方法 |
| US11/091,966 US6998276B2 (en) | 2002-09-19 | 2005-03-28 | Magnetoresistive memory device and method for fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0057189A KR100496860B1 (ko) | 2002-09-19 | 2002-09-19 | 자기 저항 기억 소자 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040025285A KR20040025285A (ko) | 2004-03-24 |
| KR100496860B1 true KR100496860B1 (ko) | 2005-06-22 |
Family
ID=32026073
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0057189A KR100496860B1 (ko) | 2002-09-19 | 2002-09-19 | 자기 저항 기억 소자 및 그 제조 방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6927467B2 (ko) |
| JP (1) | JP4959913B2 (ko) |
| KR (1) | KR100496860B1 (ko) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100496860B1 (ko) * | 2002-09-19 | 2005-06-22 | 삼성전자주식회사 | 자기 저항 기억 소자 및 그 제조 방법 |
| US6794697B1 (en) * | 2003-10-01 | 2004-09-21 | Hewlett-Packard Development Company, L.P. | Asymmetric patterned magnetic memory |
| US7374952B2 (en) * | 2004-06-17 | 2008-05-20 | Infineon Technologies Ag | Methods of patterning a magnetic stack of a magnetic memory cell and structures thereof |
| US7368299B2 (en) * | 2004-07-14 | 2008-05-06 | Infineon Technologies Ag | MTJ patterning using free layer wet etching and lift off techniques |
| US7683445B2 (en) * | 2005-02-24 | 2010-03-23 | Everspin Technologies, Inc. | Enhanced permeability device structures and method |
| US7635884B2 (en) * | 2005-07-29 | 2009-12-22 | International Business Machines Corporation | Method and structure for forming slot via bitline for MRAM devices |
| JP4876572B2 (ja) * | 2005-12-22 | 2012-02-15 | Ｔｄｋ株式会社 | 磁気メモリ |
| JP2007273493A (ja) * | 2006-03-30 | 2007-10-18 | Fujitsu Ltd | 磁気メモリ装置及びその製造方法 |
| US7923840B2 (en) * | 2007-01-10 | 2011-04-12 | International Business Machines Corporation | Electrically conductive path forming below barrier oxide layer and integrated circuit |
| US7911830B2 (en) * | 2007-05-17 | 2011-03-22 | Integrated Magnetoelectronics | Scalable nonvolatile memory |
| JP4719208B2 (ja) * | 2007-12-20 | 2011-07-06 | 株式会社東芝 | 磁気ランダムアクセスメモリの製造方法 |
| JP5175750B2 (ja) * | 2009-01-19 | 2013-04-03 | 株式会社日立製作所 | 磁性記憶素子を用いた半導体集積回路装置の製造方法 |
| US8790935B1 (en) * | 2012-10-22 | 2014-07-29 | Everspin Technologies, Inc. | Method of manufacturing a magnetoresistive-based device with via integration |
| KR102192205B1 (ko) * | 2014-04-28 | 2020-12-18 | 삼성전자주식회사 | 메모리 장치 |
| US9852928B2 (en) * | 2014-10-06 | 2017-12-26 | Infineon Technologies Ag | Semiconductor packages and modules with integrated ferrite material |
| US9741923B2 (en) | 2015-09-25 | 2017-08-22 | Integrated Magnetoelectronics Corporation | SpinRAM |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11238377A (ja) * | 1998-02-24 | 1999-08-31 | Motorola Inc | 不揮発性磁気抵抗メモリのための浮遊磁気遮へい |
| KR20010100862A (ko) * | 1998-09-30 | 2001-11-14 | 추후제출 | 전류 밀도가 낮은 자기 저항 메모리 |
| US6429044B1 (en) * | 2000-08-31 | 2002-08-06 | Micron Technology, Inc. | Method and apparatus for magnetic shielding of an integrated circuit |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5569617A (en) * | 1995-12-21 | 1996-10-29 | Honeywell Inc. | Method of making integrated spacer for magnetoresistive RAM |
| US5650958A (en) * | 1996-03-18 | 1997-07-22 | International Business Machines Corporation | Magnetic tunnel junctions with controlled magnetic response |
| US5902690A (en) * | 1997-02-25 | 1999-05-11 | Motorola, Inc. | Stray magnetic shielding for a non-volatile MRAM |
| JP2000090658A (ja) * | 1998-09-09 | 2000-03-31 | Sanyo Electric Co Ltd | 磁気メモリ素子 |
| JP3558951B2 (ja) * | 2000-03-16 | 2004-08-25 | シャープ株式会社 | 磁気メモリ素子及びそれを用いた磁気メモリ |
| US6555858B1 (en) * | 2000-11-15 | 2003-04-29 | Motorola, Inc. | Self-aligned magnetic clad write line and its method of formation |
| WO2002058167A1 (fr) * | 2001-01-19 | 2002-07-25 | Matsushita Electric Industrial Co., Ltd. | Commutateur rotatif et element de stockage magnetique utilisant celui-ci |
| US6473328B1 (en) * | 2001-08-30 | 2002-10-29 | Micron Technology, Inc. | Three-dimensional magnetic memory array with a minimal number of access conductors therein |
| US6627913B2 (en) * | 2001-09-10 | 2003-09-30 | Micron Technology, Inc. | Insulation of an MRAM device through a self-aligned spacer |
| US6783995B2 (en) * | 2002-04-30 | 2004-08-31 | Micron Technology, Inc. | Protective layers for MRAM devices |
| KR100496860B1 (ko) * | 2002-09-19 | 2005-06-22 | 삼성전자주식회사 | 자기 저항 기억 소자 및 그 제조 방법 |
-
2002
- 2002-09-19 KR KR10-2002-0057189A patent/KR100496860B1/ko active IP Right Grant
-
2003
- 2003-08-06 US US10/636,027 patent/US6927467B2/en not_active Expired - Lifetime
- 2003-09-04 JP JP2003313271A patent/JP4959913B2/ja not_active Expired - Fee Related
-
2005
- 2005-03-28 US US11/091,966 patent/US6998276B2/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11238377A (ja) * | 1998-02-24 | 1999-08-31 | Motorola Inc | 不揮発性磁気抵抗メモリのための浮遊磁気遮へい |
| KR20010100862A (ko) * | 1998-09-30 | 2001-11-14 | 추후제출 | 전류 밀도가 낮은 자기 저항 메모리 |
| US6429044B1 (en) * | 2000-08-31 | 2002-08-06 | Micron Technology, Inc. | Method and apparatus for magnetic shielding of an integrated circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040025285A (ko) | 2004-03-24 |
| US20040061166A1 (en) | 2004-04-01 |
| JP2004111961A (ja) | 2004-04-08 |
| JP4959913B2 (ja) | 2012-06-27 |
| US6998276B2 (en) | 2006-02-14 |
| US20050160585A1 (en) | 2005-07-28 |
| US6927467B2 (en) | 2005-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6998276B2 (en) | Magnetoresistive memory device and method for fabricating the same | |
| EP1364417B1 (en) | Keepers for mram electrodes | |
| EP1054449B1 (en) | Magnetic random access memory and fabricating method thereof | |
| JP3868375B2 (ja) | 磁気記憶素子、その製造方法および駆動方法、ならびにメモリアレイ | |
| JP3677455B2 (ja) | 不揮発性磁気記憶装置およびその製造方法 | |
| KR100695163B1 (ko) | 자기저항 효과를 이용한 상변화 메모리 소자와 그 동작 및제조 방법 | |
| EP1239489A1 (en) | Method for fabricating cladding layer in top conductor | |
| WO2000038191A1 (en) | Method of fabricating a magnetic random access memory | |
| JP4298196B2 (ja) | マグネチックラム | |
| KR20010102906A (ko) | 메모리 셀 어레이 및 그의 제조 방법 | |
| JP2009531865A (ja) | スピントランスファートルクによる磁化反転を利用したオンプラグ磁気トンネル接合素子 | |
| EP1639656A2 (en) | Thermally operated switch control memory cell | |
| JP2006196893A (ja) | 磁気メモリ素子の熱アシスト切替えを行うためのハードマスク | |
| KR100550484B1 (ko) | 자기 기억 장치의 제조 방법 | |
| JP2004040006A (ja) | 磁気メモリ装置およびその製造方法 | |
| US8871531B2 (en) | Parallel shunt paths in thermally assisted magnetic memory cells | |
| JP5686626B2 (ja) | 磁気メモリ及びその製造方法 | |
| JP4091328B2 (ja) | 磁気記憶装置 | |
| JP2005123611A (ja) | 熱アシスト型磁気メモリ構造 | |
| JP2005136419A (ja) | 状態の切り換えを容易化するための加熱式ｍｒａｍセル | |
| KR101059875B1 (ko) | 자기 메모리 어레이 및 전자 시스템 | |
| TW202224196A (zh) | 磁陣列及磁陣列的製造方法 | |
| KR101583134B1 (ko) | 스핀 전달 토크 자기 랜덤 억세스 메모리 및 그 제조 방법 | |
| US12112784B2 (en) | Magnetoresistive random access memory device | |
| KR100541560B1 (ko) | 동일한 크기의 자기터널접합 및 하부전극을 갖는 자기 램셀 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130531 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20140530 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20150601 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20160531 Year of fee payment: 12 |