KR20040103682A - 고밀도 자기저항 메모리 및 그 제조방법 - Google Patents

고밀도 자기저항 메모리 및 그 제조방법 Download PDF

Info

Publication number
KR20040103682A
KR20040103682A KR1020030035302A KR20030035302A KR20040103682A KR 20040103682 A KR20040103682 A KR 20040103682A KR 1020030035302 A KR1020030035302 A KR 1020030035302A KR 20030035302 A KR20030035302 A KR 20030035302A KR 20040103682 A KR20040103682 A KR 20040103682A
Authority
KR
South Korea
Prior art keywords
memory cell
magnetic flux
conductive line
memory
magnetic
Prior art date
Application number
KR1020030035302A
Other languages
English (en)
Other versions
KR100552682B1 (ko
Inventor
김은식
김용수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030035302A priority Critical patent/KR100552682B1/ko
Priority to US10/714,609 priority patent/US7020011B2/en
Priority to EP03257514A priority patent/EP1484765B1/en
Priority to CNB2003101188414A priority patent/CN100557702C/zh
Priority to DE60334682T priority patent/DE60334682D1/de
Priority to JP2004163970A priority patent/JP2004363603A/ja
Publication of KR20040103682A publication Critical patent/KR20040103682A/ko
Application granted granted Critical
Publication of KR100552682B1 publication Critical patent/KR100552682B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

고밀도 자기저항 메모리 및 그 제조방법이 개시된다. 개시된 자기저항 메모리는 정보를 저장하는 메모리셀과, 자기장을 발생시켜 상기 메모리셀의 자화방향을 변화시키는 도전선 및, 도전선과 메모리셀 사이에 위치하며 메모리셀로 자속을 집중시키는 적어도 하나의 자속 집중 아일랜드를 구비한다. 자속을 집중시킴으로써 요구전류를 감소시키고 선택도를 향상시켜 메모리셀의 고밀도 고집적화에 유리하다.

Description

고밀도 자기저항 메모리 및 그 제조방법{High density magnetoresistance memory and Manufacturing method the same}
본 발명은 자기저항 메모리 및 그 제조방법에 관한 것으로서, 더욱 상세하게는 고선택성을 위한 자기저항 메모리 및 그 제조방법에 관한 것이다.
도 1은 기존의 자기저항 메모리(MRAM; Magnetic Random Access Memory) 어레이를 간략히 나타낸 도면이다.
도 1을 참조하면, 기존의 MRAM 메모리는 전류가 인가된 디지트 라인(1)과 비트 라인(3)에 발생하는 자기장을 이용함으로써 디지트 라인(1)과 비트 라인(3) 사이의 위치하는 메모리셀(5)의 자화방향을 역전시킴으로써 정보를 저장한다. 하지만, 디지트 라인(1)과 비트 라인(3)에 인가되는 전류에 의해 생성되는 자기장은 디지트 라인(1)과 비트 라인(3)이 교차하는 곳에 위치하는 메모리셀(5)의 주변에 위치하는 메모리셀(7, 9)에도 영향을 미칠 수 있다. 특히 최근 소형화되고 고밀도화되는 메모리 셀의 구조에서는 메모리셀의 자기저항이 커지고 자화방향을 반전시키기 위해 요구되는 전류값이 더 증가하게 된다. 따라서, 자기장은 원하는 메모리셀(5)을 제외한 주변 셀(7, 9)에 영향을 미쳐 자화방향을 반전시킴으로써 메모리의 오동작하는 확률이 높아지게 된다.
상술한 MRAM의 단점을 보완하기 위해 자속을 메모리셀로 집중시킬 수 있는 구조를 가지는 종래의 자기저항 메모리의 일 예를 도 2에 도시하였다. 도 2는 미국특허 제5,659,490호에 공개된 자성 메모리를 간략히 보인 단면도이다.
도 2를 참조하면, 자성 메모리(35)는 기판(11)과 기판(11) 상의 자화 벡터의 형태로 정보가 저장되는 메모리셀(14)을 포함한다. 메모리셀(14)은 자성체 사이에 절연층을 포함한 다층 구조의 자기저항(MR;Magnetoresistive) 물질로 이루어지고 화살표로 지시된 길이(21; L)를 가지고 지면에 수직한 방향의 폭을 가진다. 칼럼 도전체(12)는 다른 메모리 셀과 칼럼 형태의 메모리셀(14)을 연결하는데 이용된다. 유전체(13)는 메모리셀(14) 및 도전체(12)를 도포하여 디지트 라인의 도전체(36)와 절연시킨다. 디지트 라인의 도전체(36)는 메모리셀(14)과 직교하도록 배열된다. 디지트 라인의 도전체(36)의 상면 및 측면에는 고투자물질(17, 18)이 도포되어 디지트 라인 도전체(36)에 인가되는 전류에 따라 자화방향이 변화하면서 자기장을 메모리셀(14)내의 자성체로 집속시킨다. 메모리셀(14)의 좌우 측 상방에는 고투자물질(31, 32)이 스트라이프형으로 더 형성되어 고투자물질(17, 18)의 자속 집속 기능을 보조한다. 고투자물질(32, 33) 사이의 폭(37)은 메모리셀(14)의 폭보다 작게 형성된다.
상기 미국특허 제5,656,499호에 개시된 MRAM 구조와 비슷한 형태로 미국특허 제6,174,737호에서도 개량된 MRAM 및 이를 제조하는 방법을 도시하고 있다.
하지만, 종래의 자속 집속을 위한 도전층은 비트 라인 또는 디지트 라인 상부에 스트라이프 패턴으로 형성되어 메모리셀이 위치하지 않는 부분에도 자속을 분포시킴으로써 원하는 메모리셀에 효율적으로 자속을 집중시키지 못하는 단점이 있다. 도한, 공정상 메모리셀을 만든 후에 스트라이프를 제조해야 하므로 공정이 용이하지 않다.
따라서, 본 발명이 해결하고자 하는 과제는 상술한 종래 기술의 문제점을 개선하기 위한 것으로서, 메모리셀로 자속을 효율적으로 집속시킬 수 있는 자속집속구조를 가지는 자기저항 메모리 및 그 제조방법을 제공하는 것이다.
도 1은 기존의 자기저항 메모리를 간략히 나타낸 도면,
도 2는 미국특허 제5,659,490호에 공개된 자성 메모리를 간략히 보인 단면도,
도 3은 본 발명의 실시예에 따른 자기저항 메모리를 간략히 나타낸 사시도,
도 4a는 FCI가 없는 경우 도전선의 단면도,
도 4b는 FCI가 설치된 도전선의 단면도,
도 4c는 FCL이 설치된 도전선의 단면도,
도 4d는 FCI와 FCL이 모두 설치된 도전선의 단면도,
도 5a 내지 도 5d는 도 4a 내지 도 4d에 도시된 각각의 경우 선택된 메모리셀에 전류를 인가한 시뮬레이션의 결과를 나타낸 도면.
<도면의 주요부분에 대한 부호설명>
50 ; 자기저항 메모리 51 ; 디지트 라인
53 ; 비트 라인 54 ; 디지트 라인용 FCI
55 ; 메모리셀 56 ; 비트 라인용 FCI
57 ; 기판
상기 기술적 과제를 달성하기 위하여 본 발명은,
정보를 저장하는 메모리셀;
자기장을 발생시켜 상기 메모리셀의 자화방향을 변화시키는 도전선; 및
상기 도전선과 상기 메모리셀 사이에 위치하며, 상기 메모리셀로 자속을 집중시키는 적어도 하나의 자속 집중 아일랜드;를 구비하는 것을 특징으로 하는 자기저항 메모리를 제공한다.
상기 기술적 과제를 달성하기 위하여 본 발명은 또한,
기판 상에 메모리셀과 상기 메모리셀에 전류를 인가하는 도전선을 형성하는 단계; 및
상기 메모리셀과 상기 도전선 사이에 상기 메모리셀로 자속을 집중시키는 자속 집중 아일랜드를 형성하는 단계;를 포함하는 것을 특징으로 하는 자기저항 메모리 제조방법을 제공한다.
상기 도전선은 비트 라인 또는 상기 메모리셀을 사이에 두고 상기 비트 라인과 직교하도록 형성된 디지트 라인일 수 있다.
상기 도전선은 상기 메모리셀에 접촉하지 않는 면상에 상기 메모리셀로 자속을 집중시키는 자속 집중층을 더 구비할 수 있다.
상기 자속 집중 아일랜드와 자속 집중층은 고투자율을 가지는 물질로 형성한다.
자속 집중 아일랜드와 자속 집중층은 선택도를 5%이상 향상시킬 수 있다.
본 발명은 메모리셀의 주변에 자기집속 아일랜드(Flux Concentrating Island; 이하 FCI라 함)를 구비하여 메모리셀로 자속을 효율적으로 집중할 수 있다.
이하 본 발명의 실시예에 따른 자기저항 메모리 및 그 제조방법을 도면을 참조하여 상세히 설명한다.
도 3은 본 발명의 실시예에 따른 자기저항 메모리를 간략히 나타낸 사시도이다. 도 3을 참조하면, 자기저항 메모리(50)는 기판(57) 상에 스트라이프 패턴으로 형성된 비트 라인(53)과, 비트 라인(53) 상에 적층된 메모리셀(55)과, 메모리셀(55)의 상면에 접촉하고 비트 라인(53)과 직교하도록 스트라이프 패턴으로 형성된 디지트 라인(51)과, 비트 라인(53)에 근접하여 위치하며 주로 비트 라인(53)에서 나오는 자기장을 메모리셀(55)로 집중시키는 비트 라인용 FCI(Flux Concentration Island)(56)와, 디지트 라인(51)에 근접하여 위치하며 주로 디지트 라인(51)에서 나오는 자기장을 상기 메모리셀(55)로 집중시키는 디지트 라인용 FCI(54)를 구비한다. 이 때 모든 각 구성요소들 사이에 절연층을 마련하여 물리적인 접촉이 일어나지 않게 한다.
자기저항 메모리의 기록시 요구되는 전류가 크게 되면 전류에 의해 열이 많이 발생하고 주위의 셀에 영향을 미쳐 원하지 않는 자기저항 메모리 셀의 자화방향이 스위칭되는 확률이 커진다. 또한 자기저항 메모리를 고집적으로 구성하여 고밀도화시키면 메모리셀의 크기가 더욱 작아지면서 보자력(coercivity)이 커지는 경향을 보이며, 따라서 스위칭시 필요한 자기장의 세기가 커지면서 필요한 요구전류가 증가한다.
본 발명의 실시예에 따른 자기저항 메모리는 고집적으로 구성되는 메모리셀의 주변에 고 투자율(permeability)을 가지는 재질로 FCI를 형성함으로써 비트 라인(53)과 디지트 라인(51)에서 나오는 자기장의 경로를 변경시켜 외부로 발산되는 자기장을 원하는 메모리셀로 집중시킬 수 있다. 따라서, 작은 전류로도 메모리셀의 자화방향을 스위칭시킬 수 있는 충분한 자기장이 원하는 메모리셀에만 작용하게 할 수 있다. FCI의 형태는 정사각형,직사각형 또는 원 등 다양한 형태로 형성될 수 있다.
도 3에 도시된 자기저항 메모리는 자속을 집중시키기 위해 메모리셀(53)의 주변에 아일랜드 형태의 도전성 물질을 형성시키고 있으나, 자속 집중 효과를 향상시키기 위해 디지트 라인(51) 상에 도 1에 도시된 바와 같은 자속 집중층(FCL)을 더 형성할 수 있다. 하지만, 자속 집충층(FCL)을 도입하는 경우 공정 단계가 더 추가되고 공정경비가 증가할 수 있음에 유의해야 한다.
도 4a는 FCI가 없는 경우 도전선의 단면도, 도 4b는 FCI가 설치된 도전선의 단면도, 도 4c는 FCL이 설치된 도전선의 단면도 및, 도 4d는 FCI와 FCL이 모두 설치된 도전선의 단면도이다. 여기서, 도전선은 비트 라인 또는 디지트 라인이 될 수있다.
도 4a에 도시된 도전선(61)은 0.6μm 정도의 폭과 0.3μm 정도의 높이를 가지며 FCI 및/또는 FCL과 같은 자속 집중 구조를 구비하지 않는다. 도 4b를 참조하면, 도전선(61)의 측면과 하부면에 절연층(68a)이 도포되고 절연층(68a)의 좌측 및 우측 하부면에 FCI(66a, 66b)가 형성된다. 절연층(68a)은 0.1μm 정도의 두께로 증착되고 FCI(66a, 66b)는 대략 0.3μm 정도의 폭과 0.04μm 정도의 두께로 형성된다.
도 4c에 도시된 도전선(61)에서는 도 4b에 도시된 FCI(66a, 66b) 대신 FCL(Flux Concentration Layer)(62)이 절연층(68b)의 측면 및 하부면에 도포된다. 여기서, FCL(62)은 대략 0.04μm의 두께로 형성된다. 도 4d는 FCL(62)과 FCI(66a, 66b)가 모두 형성된 도전선(61)의 단면을 보인다. 절연층(68c)의 두께는 0.1μm 정도이고 FCI(56a, 56b)는 도 4b에 도시된 바와 동일한 치수를 가지고 FCL(52)은 도 4c에 도시된 치수와 동일한 치수를 가지도록 형성된다.
도 5a 내지 도 5d는 도 4a 내지 도 4d에 도시된 각각의 경우 선택된 메모리셀에 전류를 인가한 시뮬레이션의 결과를 나타낸 도면이다.
도 5a 내지 도 5d를 참조하면 9개의 메모리셀이 배열되어 있고 중앙의 선택된 메모리셀 주변에서 우측에 위치한 메모리셀로부터는 상방으로, 좌측에 위치한 메모리셀로부터는 하방으로 자기력선이 형성되는 것을 볼 수 있다.
도 5a 내지 도 5b에 도시된 자기장의 세기를 나타낸 스크롤 바를 보면 도 4a 내지 도 4b에 도시된 메모리셀의 자기장의 세기가 점점 증가하는 것을 알 수 있는데, 도 5a에서는 최대 2612(G) 정도, 도 5b에서는 최대 4262(G) 정도, 도 5c에서는 최대 5868(G) 정도, 도 5d에서는 최대 7427(G)정도를 나타내며 최소 자기장도 점차로 증가하는 것을 볼 수 있다. 도시된 시뮬레이션의 결과로부터 본 발명의 실시예에 따른 FCI와 종래의 FCL을 함께 사용한 경우 자기장의 세기가 가장 크게 나타나는 것을 알 수 있다.
표 1은 도 4a 내지 도 4d의 각 경우(case 1, 2, 3, 4)에 있어 X축, Y축, 요구전류 및, 선택도(selectivity)를 보인다.
Hx(Oe) Hy(Oe) 요구전류(mA) 선택도(%)
case1 20.7 22.0 8.5 178
case2 21.9 27.5 7.5 192
case3 31.0 45.4 4.7 182
case4 31.1 53.5 4.5 196
여기서, 요구전류는 메모리셀의 자화방향을 반전시키기 위해 요구되는 전류를 의미하며, 선택도는 선택된 메모리셀에 걸리는 자기장(Hx0, Hy0)과 근접하여 위치한 메모리셀에 걸리는 자기장(Hx1, Hy1)과의 관계식, 즉 수학식 1로 정의된다. 선택도가 높을수록 선택된 메모리셀로의 자기장의 집중도가 더 높다는 것을 나타낸다.
표 1을 참조하면, X축에서의 자기장의 세기(Hx)는 case 3 및 4에서 31(Oe) 정도로 가장 크고 Y축에서의 자기장의 세기(Hy)는 case 3에서 45(Oe) 정도, case 4에서 53(Oe) 정도로 가장 크게 나타난다. 요구 전류는 case 3 및 4에서 4.5 내지4.7 정도로 가장 작게 나타나고 있다.
하지만, 선택도(selectivity)는 case 2 및 4에서 192% 내지 196% 정도로 가장 높게 나타나고 있다. case 1의 선택도 178%에 비해 case 2의 선택도는 8%정도 향상되고 있다. 본 발명의 자기저항 메모리의 선택도는 5%이상 향상되도록 설계되는 것이 바람직하다.
이와 같은 결과로부터 FCI를 구비하는 본 발명의 자기 저항 메모리는 선택도에서 우수한 성능을 나타내는 것을 알 수 있으며, FCI와 FCL을 모두 구비하는 경우 자기장의 세기, 요구 전류 및, 선택도에서 최고의 성능을 나타내는 것을 알 수 있다. FCI의 두께와 폭의 최적화 조건은 실험을 통해 찾을 수 있을 것이다.
FCI는 자기저항 메모리셀과 같은 자성체를 이용할 수 있으므로 자기저항 메모리 제조 공정에서 메모리셀의 에칭시 FCI와 동일한 형태의 마스크를 사용하여 공정단계의 증가없이 원하는 구조를 형성시킬 수 있다.
본 발명은 자속집중 구조를 구비하여 메모리셀에 작용하는 단위 전류당 자속 밀도를 증가시킴으로써 셀 스위칭에 필요한 요구전류를 감소시키고 선택도를 향상시켜 고밀도 자기저항 메모리를 구현할 수 있다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 바람직한 실시예의 예시로서 해석되어야 한다. 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
상술한 바와 같이 본 발명의 자기저항 메모리의 장점은 단위 전류당 자속 밀도가 증가됨으로써 요구전류가 감소하고 선택도가 향상되어 고밀도 고집적 구조를 용이하게 구현할 수 있다는 것이다.
또한 본 발명의 자기저항 메모리 제조방법의 장점은 에칭시 필요한 마스크를 간단히 변형하여 FCI를 제조할 수 있다는 것이다.

Claims (12)

  1. 정보를 저장하는 메모리셀;
    상기 메모리셀에 접촉하며, 자기장을 발생시켜 상기 메모리셀의 자화방향을 변화시키는 도전선; 및
    상기 도전선과 상기 메모리셀 사이에 위치하며, 상기 메모리셀로 자속을 집중시키는 적어도 하나의 자속 집중 아일랜드;를 구비하는 것을 특징으로 하는 자기저항 메모리.
  2. 제 1 항에 있어서,
    상기 도전선은 비트 라인 또는 상기 메모리셀을 사이에 두고 상기 비트 라인과 직교하도록 형성된 디지트 라인인 것을 특징으로 하는 자기저항 메모리.
  3. 제 1 항에 있어서,
    상기 도전선은 상기 메모리셀에 접촉하지 않는 면상에 상기 메모리셀로 자속을 집중시키는 자속 집중층이 형성된 것을 특징으로 하는 자기저항 메모리.
  4. 제 1 항에 있어서,
    상기 자속 집중 아일랜드는 고투자율을 가지는 물질로 형성되는 것을 특징으로 하는 자기저항 메모리.
  5. 제 1 항에 있어서,
    상기 자속 집중층은 고투자율을 가지는 물질로 형성되는 것을 특징으로 하는 자기저항 메모리.
  6. 제 1 항에 있어서,
    상기 자속 집중 아일랜드는 선택도를 5%이상 향상시키는 것을 특징으로 하는 자기저항 메모리.
  7. 기판 상에 메모리셀과 상기 메모리셀에 전류를 인가하는 도전선을 형성하는 단계; 및
    상기 메모리셀과 상기 도전선 사이에 상기 메모리셀로 자속을 집중시키는 자속 집중 아일랜드를 형성하는 단계;를 포함하는 것을 특징으로 하는 자기저항 메모리 제조방법.
  8. 제 7 항에 있어서,
    상기 도전선은 비트 라인 또는 상기 메모리셀을 사이에 두고 상기 비트 라인과 직교하도록 형성된 디지트 라인인 것을 특징으로 하는 자기저항 메모리 제조방법.
  9. 제 7 항에 있어서,
    상기 도전선에서 상기 메모리셀에 접촉하지 않는 면상에 상기 메모리셀로 자속을 집중시키는 자속 집중층을 더 형성하는 것을 특징으로 하는 자기저항 메모리 제조방법.
  10. 제 7 항에 있어서,
    상기 자속 집중 아일랜드는 고투자율을 가지는 물질로 형성하는 것을 특징으로 하는 자기저항 메모리 제조방법.
  11. 제 9 항에 있어서,
    상기 자속 집중층은 고투자율을 가지는 물질로 형성하는 것을 특징으로 하는 자기저항 메모리 제조방법.
  12. 제 7 항에 있어서,
    상기 자속 집속 아일랜드는 선택도를 5%이상 향상시키는 것을 특징으로 하는자기저항 메모리 제조방법.
KR1020030035302A 2003-06-02 2003-06-02 고밀도 자기저항 메모리 및 그 제조방법 KR100552682B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020030035302A KR100552682B1 (ko) 2003-06-02 2003-06-02 고밀도 자기저항 메모리 및 그 제조방법
US10/714,609 US7020011B2 (en) 2003-06-02 2003-11-18 High density magnetoresistance memory and manufacturing method thereof
EP03257514A EP1484765B1 (en) 2003-06-02 2003-11-28 High density magnetoresistance memory and manufacturing method thereof
CNB2003101188414A CN100557702C (zh) 2003-06-02 2003-11-28 高密度磁阻存储器及其制造方法
DE60334682T DE60334682D1 (de) 2003-06-02 2003-11-28 Magnetoresistiver Speicher mit hoher Dichte und Herstellungsverfahren dafür
JP2004163970A JP2004363603A (ja) 2003-06-02 2004-06-02 高密度磁気抵抗メモリおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030035302A KR100552682B1 (ko) 2003-06-02 2003-06-02 고밀도 자기저항 메모리 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20040103682A true KR20040103682A (ko) 2004-12-09
KR100552682B1 KR100552682B1 (ko) 2006-02-20

Family

ID=33157371

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030035302A KR100552682B1 (ko) 2003-06-02 2003-06-02 고밀도 자기저항 메모리 및 그 제조방법

Country Status (6)

Country Link
US (1) US7020011B2 (ko)
EP (1) EP1484765B1 (ko)
JP (1) JP2004363603A (ko)
KR (1) KR100552682B1 (ko)
CN (1) CN100557702C (ko)
DE (1) DE60334682D1 (ko)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0693738A3 (en) 1994-06-23 1996-11-06 Dainippon Screen Mfg Device and method for producing colored masks
US5656499A (en) 1994-08-01 1997-08-12 Abbott Laboratories Method for performing automated hematology and cytometry analysis
US5659499A (en) * 1995-11-24 1997-08-19 Motorola Magnetic memory and method therefor
US5940319A (en) * 1998-08-31 1999-08-17 Motorola, Inc. Magnetic random access memory and fabricating method thereof
US6165803A (en) * 1999-05-17 2000-12-26 Motorola, Inc. Magnetic random access memory and fabricating method thereof
US6211090B1 (en) * 2000-03-21 2001-04-03 Motorola, Inc. Method of fabricating flux concentrating layer for use with magnetoresistive random access memories
JP2002246566A (ja) * 2001-02-14 2002-08-30 Sony Corp 磁気メモリ装置
US6590803B2 (en) 2001-03-27 2003-07-08 Kabushiki Kaisha Toshiba Magnetic memory device
US6720597B2 (en) * 2001-11-13 2004-04-13 Motorola, Inc. Cladding of a conductive interconnect for programming a MRAM device using multiple magnetic layers
JP4157707B2 (ja) 2002-01-16 2008-10-01 株式会社東芝 磁気メモリ
US6812040B2 (en) * 2002-03-12 2004-11-02 Freescale Semiconductor, Inc. Method of fabricating a self-aligned via contact for a magnetic memory element
JP3959335B2 (ja) * 2002-07-30 2007-08-15 株式会社東芝 磁気記憶装置及びその製造方法
US6831312B2 (en) * 2002-08-30 2004-12-14 Freescale Semiconductor, Inc. Amorphous alloys for magnetic devices
JP3873015B2 (ja) * 2002-09-30 2007-01-24 株式会社東芝 磁気メモリ

Also Published As

Publication number Publication date
JP2004363603A (ja) 2004-12-24
CN1574068A (zh) 2005-02-02
CN100557702C (zh) 2009-11-04
EP1484765B1 (en) 2010-10-27
DE60334682D1 (de) 2010-12-09
US7020011B2 (en) 2006-03-28
US20040240267A1 (en) 2004-12-02
EP1484765A1 (en) 2004-12-08
KR100552682B1 (ko) 2006-02-20

Similar Documents

Publication Publication Date Title
US6430084B1 (en) Magnetic random access memory having digit lines and bit lines with a ferromagnetic cladding layer
JP6275806B1 (ja) 磁気記憶装置
KR20010102906A (ko) 메모리 셀 어레이 및 그의 제조 방법
JP2018157111A (ja) 磁気記憶装置
KR100565108B1 (ko) 비직교 ｍｒａｍ 디바이스
US7589994B2 (en) Methods of writing data to magnetic random access memory devices with bit line and/or digit line magnetic layers
KR20020009428A (ko) 기록 컨덕터 레이아웃 구조
US6791857B2 (en) Method and article for concentrating fields at sense layers
KR100470848B1 (ko) 반도체 기억 장치 및 그 제조 방법
US6559511B1 (en) Narrow gap cladding field enhancement for low power programming of a MRAM device
US7193285B2 (en) Tilted array geometry for improved MRAM switching
KR102285125B1 (ko) 자기 터널 접합 소자, 그것을 사용한 자기 메모리 및 자기 터널 접합 소자의 제조 방법
KR100541558B1 (ko) 양 단들에 구부러진 팁들을 구비하는 자기터널 접합구조체들, 이들을 채택하는 자기램 셀들 및 이들의 형성에사용되는 포토 마스크들
KR100552682B1 (ko) 고밀도 자기저항 메모리 및 그 제조방법
US20060278908A1 (en) Write line design in MRAM
US6775182B2 (en) Integrated magnetoresistive semiconductor memory configuration
US20220068970A1 (en) Interlayer Exchange Coupling Logic Cells
US7477538B2 (en) Magnetic random access memory
US3575824A (en) Method of making a thin magnetic film storage device
KR20040003479A (ko) 자기 랜덤 액세스 메모리 디바이스의 셀 구조 및 그제조방법
CN112349830A (zh) 磁存储器件
JP2003133524A (ja) 磁気メモリ装置
US20220336729A1 (en) Interlayer Exchange Coupled Multiplier
US11101800B1 (en) Interlayer exchange coupling logic cells
JP2024042305A (ja) 磁気記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130115

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee