JP2006515116A - 高密度及び高プログラミング効率のmram設計 - Google Patents
高密度及び高プログラミング効率のmram設計 Download PDFInfo
- Publication number
- JP2006515116A JP2006515116A JP2005518865A JP2005518865A JP2006515116A JP 2006515116 A JP2006515116 A JP 2006515116A JP 2005518865 A JP2005518865 A JP 2005518865A JP 2005518865 A JP2005518865 A JP 2005518865A JP 2006515116 A JP2006515116 A JP 2006515116A
- Authority
- JP
- Japan
- Prior art keywords
- magnetic
- write
- magnetic memory
- write lines
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
Abstract
Description
一例として、米国特許出願第2002/0080643号は、書込み動作後に、書込み線に逆方向電流を加えて、エレクトロマイグレーションを防ぐことを提案した。しかしながら、そのような従来の方法では、メモリの速度が低下し、さらに複雑になるので、性能が劣化する。したがって、書込み線を、エレクトロマイグレーションに関して信頼性が高い材料から形成し、それにより、メモリアレイの密度を高めるために容易に縮小できるようにすることも非常に望ましい。
態を示す。図3に示されるMRAM70は、好ましくはMTJスタック90である磁性素子90と、基板80内に形成される選択デバイス81と、磁気書込み線82と、ビット線83と、導電性スタッド87と、接続用スタッド96と、グランド線97とを含む。選択デバイス81は、ゲート84、ソース85及びドレイン86を含むFETトランジスタであることが好ましい。MTJスタックはさらに、固定された磁気ベクトル(図示せず)を有するピン止め層92と、トンネル層93と、変更可能な磁気ベクトル(図示せず)を有する自由層94と、導電性キャッピング層95とを備える。導電性キャッピング層95は非磁性のスペーサ層95であることが好ましい。MTJスタックは、シード層、及び好ましくは反強磁性層を含む複数の層(明示されない)を含む。
業者には容易に理解されよう。しかしながら、これらの用語は参照するためだけに用いられており、書込み線の代わりに、他の名称を用いることができることは当業者には容易に理解されよう。
と、表面126A、126B、126C、128A、128B、128C上にある軟磁性層130の部分は、線126及び128の他の部分の周囲の磁界を低減することにより、書込みビット線126及び128の下にある空間内、及び自由層1104の近傍の磁界を高める。結果として、書込み線83の書込み効率が改善される。
及び軟磁性層228は、絶縁層124及び軟磁性層130と同じように機能する。詳細には、絶縁層226は書込みワード線225及び234の側面及び上側に存在する。軟磁性層228は、絶縁層226を用いて、書込みワード線225及び234から絶縁される。軟磁性層228は磁束を線225及び234の下に集中させる。言い換えると、線225及び234の表面上にある軟磁性層228の部分は、線225及び234の他の部分の周囲の磁界を低減することにより、書込みビット線225及び234の下にある空間内、及び自由層1103の近傍の磁界を高める。したがって、書込み線225の書込み効率が改善される。
む、アルミニウム酸化の数多くの手段がある。ステップ308のために、MTJデバイスのトンネル層を酸化するために用いられる工程を変更することができる。ステップ308において製造することができるAl2O3層の厚みは非常に薄くすることができ、それでも、非常に良好な均一性及び絶縁性が提供される。たとえば、MTJデバイスのトンネル層の厚みは一般的に3nm未満であり、かなり高い抵抗を達成することができる。
Claims (17)
- 磁性素子と、該磁性素子は第1の書込み線及び第2の書込み線を用いて書き込まれることと、前記磁性素子は延期第1の書込み線と前記第2の書込み線とが交差する場所に存在することと、前記第2の書込み線は前記第1の書込み線に対して一定の角度を指向することと、前記第2の書込み線の少なくとも一部は絶縁層によって覆われることと、前記絶縁層の少なくとも一部を覆う磁性層と、前記絶縁層の前記一部は前記磁性層と前記第2の書込み線との間に存在することと、前記磁性層は軟磁性材料からなることとを備えた、磁気メモリセル。
- 第1の複数の書込み線と、
前記第1の複数の書込み線に対して一定の角度をもって指向された第2の複数の書込み線であって、それぞれ上側及び少なくとも1つの側面を有する、第2の複数の書込み線と、
前記第2の複数の書込み線のそれぞれの少なくとも一部を覆う絶縁層と、
前記絶縁層の一部を覆う磁性層であって、前記絶縁層の前記一部は前記磁性層と前記第2の複数の書込み線との間に存在し、及び軟磁性材料からなる、磁性層と、
前記第1の複数の書込み線と前記第2の複数の書込み線とが交差する場所に存在する複数の磁気メモリ素子とを備える、磁気メモリ。 - 前記第1の複数の書込み線は複数の磁性書込み線である、請求項2に記載の磁気メモリ。
- 前記第1の複数の書込み線は前記複数の磁気メモリ素子に電気的に接続される、請求項2に記載の磁気メモリ。
- 前記第1の複数の書込み線は前記複数の磁気メモリ素子の下方に存在し、前記第1の複数の書込み線は前記複数の磁気メモリ素子に電気的に接続され、
前記第2の複数の書込み線は前記磁気メモリ素子の上方に存在し、前記第2の複数の書込み線は前記磁気メモリ素子から電気的に絶縁される、請求項2に記載の磁気メモリ。 - 前記絶縁層はCVDあるいはALCVD工程を用いて形成される、請求項2に記載の磁気メモリ。
- 前記第2の複数の書込み線はアルミニウムを含み、前記絶縁層は酸化アルミニウムである、請求項2に記載の磁気メモリ。
- 前記絶縁層は100ナノメートル未満の厚みを有する、請求項2に記載の磁気メモリ。
- 前記第2の複数の線はそれぞれ第1の厚みを有し、前記軟磁性層は該第1の厚みの半分未満の第2の厚みを有する、請求項2に記載の磁気メモリ。
- 磁気メモリを提供するための方法であって、
第1の複数の書込み線を配設するステップと、
複数の磁気メモリ素子を配設するステップと、
前記第1の複数の書込み線に対して一定の角度をもって指向される第2の複数の書込み線を配設するステップであって、前記複数の磁気メモリ素子は前記第1の複数の書込み線と該第2の複数の書込み線とが交差する場所に存在する、第2の複数の書込み線を配設するステップと、
絶縁層を配設するステップであって、該絶縁層の一部は前記第2の複数の書込み線の少
なくとも一部を覆う、該絶縁層を配設するステップと、
磁性層を配設するステップであって、前記絶縁層の前記一部は該磁性層と前記第2の複数の書込み線との間に存在し、該磁性層は軟磁性材料を含む、該磁性層を配設するステップとを含む、磁気メモリを提供するための方法。 - 前記第1の複数の書込み線は複数の磁性書込み線である、請求項10に記載の磁気メモリを提供するための方法。
- 前記第1の複数の書込み線は前記複数の磁気メモリ素子に電気的に接続される、請求項10に記載の磁気メモリを提供するための方法。
- 前記第1の複数の書込み線を配設する前記ステップは、前記複数の磁気メモリ素子の下に前記第1の複数の書込み線を配設することを含み、該第1の書込み線は前記複数の磁気メモリ素子と電気的に接続され、
前記第2の複数の書込み線を配設する前記ステップは、前記複数の磁気メモリ素子の上に前記第2の複数の書込み線を配設することを含み、該第2の書込み線は前記複数の磁気メモリ素子から電気的に絶縁される、請求項10に記載の磁気メモリを提供するための方法。 - 前記絶縁層を形成する前記ステップはCVDあるいはALCVD工程を用いることを含む、請求項10に記載の磁気メモリを提供するための方法。
- 前記第2の複数の書込み線はアルミニウムを含み、前記絶縁層を配設する前記ステップはさらにアルミニウム酸化ステップを含む、請求項10に記載の磁気メモリを提供するための方法。
- 前記絶縁層は100ナノメートル未満の厚みを有する、請求項10に記載の磁気メモリを提供するための方法。
- 前記第2の複数の線はそれぞれ第1の厚みを有し、前記磁性層を配設する前記ステップは、前記第1の厚みの半分未満の第2の厚みを有する軟磁性層を配設するステップを含む、請求項10に記載の磁気メモリを提供するための方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US44488103P | 2003-02-05 | 2003-02-05 | |
US10/606,612 US6864551B2 (en) | 2003-02-05 | 2003-06-26 | High density and high programming efficiency MRAM design |
PCT/US2004/002861 WO2004072978A2 (en) | 2003-02-05 | 2004-02-02 | High density and high programming efficiency mram design |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006515116A true JP2006515116A (ja) | 2006-05-18 |
JP4555780B2 JP4555780B2 (ja) | 2010-10-06 |
Family
ID=32776258
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005518865A Expired - Fee Related JP4555780B2 (ja) | 2003-02-05 | 2004-02-02 | 高密度及び高プログラミング効率のmram設計 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6864551B2 (ja) |
EP (1) | EP1590837A2 (ja) |
JP (1) | JP4555780B2 (ja) |
WO (1) | WO2004072978A2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006032762A (ja) * | 2004-07-20 | 2006-02-02 | Renesas Technology Corp | 磁気記憶装置およびその製造方法 |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6909633B2 (en) * | 2002-12-09 | 2005-06-21 | Applied Spintronics Technology, Inc. | MRAM architecture with a flux closed data storage layer |
KR100923298B1 (ko) * | 2003-01-18 | 2009-10-23 | 삼성전자주식회사 | 단위 셀이 한 개의 트랜지스터와 두 개의 mtj로 구성된mram 및 그 제조방법 |
JP2005045203A (ja) * | 2003-07-10 | 2005-02-17 | Toshiba Corp | 磁気ランダムアクセスメモリ及びその製造方法 |
US6999285B2 (en) * | 2003-10-27 | 2006-02-14 | Hitachi Global Storage Technologies Netherlands B.V. | Spin valve transistor with differential detection and method of making |
US7630231B2 (en) * | 2004-12-30 | 2009-12-08 | Infineon Technologies Ag | Hybrid memory cell for spin-polarized electron current induced switching and writing/reading process using such memory cell |
US7061797B1 (en) * | 2004-12-30 | 2006-06-13 | Infineon Technologies Ag | Hybrid memory cell for spin-polarized electron current induced switching and writing/reading process using such memory cell |
US7629182B2 (en) * | 2007-04-17 | 2009-12-08 | Freescale Semiconductor, Inc. | Space and process efficient MRAM and method |
US7683447B2 (en) * | 2007-09-12 | 2010-03-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | MRAM device with continuous MTJ tunnel layers |
US8659852B2 (en) | 2008-04-21 | 2014-02-25 | Seagate Technology Llc | Write-once magentic junction memory array |
US7855911B2 (en) * | 2008-05-23 | 2010-12-21 | Seagate Technology Llc | Reconfigurable magnetic logic device using spin torque |
US7852663B2 (en) * | 2008-05-23 | 2010-12-14 | Seagate Technology Llc | Nonvolatile programmable logic gates and adders |
US7881098B2 (en) * | 2008-08-26 | 2011-02-01 | Seagate Technology Llc | Memory with separate read and write paths |
US7985994B2 (en) * | 2008-09-29 | 2011-07-26 | Seagate Technology Llc | Flux-closed STRAM with electronically reflective insulative spacer |
US8169810B2 (en) | 2008-10-08 | 2012-05-01 | Seagate Technology Llc | Magnetic memory with asymmetric energy barrier |
US8089132B2 (en) * | 2008-10-09 | 2012-01-03 | Seagate Technology Llc | Magnetic memory with phonon glass electron crystal material |
US8039913B2 (en) * | 2008-10-09 | 2011-10-18 | Seagate Technology Llc | Magnetic stack with laminated layer |
US20100102405A1 (en) * | 2008-10-27 | 2010-04-29 | Seagate Technology Llc | St-ram employing a spin filter |
US8045366B2 (en) | 2008-11-05 | 2011-10-25 | Seagate Technology Llc | STRAM with composite free magnetic element |
US8043732B2 (en) | 2008-11-11 | 2011-10-25 | Seagate Technology Llc | Memory cell with radial barrier |
US7826181B2 (en) * | 2008-11-12 | 2010-11-02 | Seagate Technology Llc | Magnetic memory with porous non-conductive current confinement layer |
US8289756B2 (en) | 2008-11-25 | 2012-10-16 | Seagate Technology Llc | Non volatile memory including stabilizing structures |
US7826259B2 (en) | 2009-01-29 | 2010-11-02 | Seagate Technology Llc | Staggered STRAM cell |
US7999338B2 (en) | 2009-07-13 | 2011-08-16 | Seagate Technology Llc | Magnetic stack having reference layers with orthogonal magnetization orientation directions |
US10374154B1 (en) * | 2018-01-18 | 2019-08-06 | Globalfoundries Inc. | Methods of shielding an embedded MRAM array on an integrated circuit product comprising CMOS based transistors |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5956267A (en) * | 1997-12-18 | 1999-09-21 | Honeywell Inc | Self-aligned wordline keeper and method of manufacture therefor |
JP2000090658A (ja) * | 1998-09-09 | 2000-03-31 | Sanyo Electric Co Ltd | 磁気メモリ素子 |
JP2000357389A (ja) * | 1998-05-19 | 2000-12-26 | Canon Inc | 巨大磁気抵抗効果を利用したメモリ素子 |
JP2001053244A (ja) * | 1999-06-28 | 2001-02-23 | Hyundai Electronics Ind Co Ltd | 強誘電体メモリセルに用いられる絶縁層の平坦化方法 |
JP2001156357A (ja) * | 1999-09-16 | 2001-06-08 | Toshiba Corp | 磁気抵抗効果素子および磁気記録素子 |
JP2002110938A (ja) * | 2000-07-27 | 2002-04-12 | Toshiba Corp | 磁気記憶装置 |
JP2003282836A (ja) * | 2002-03-26 | 2003-10-03 | Sony Corp | 磁気メモリ装置およびその製造方法 |
JP2004140091A (ja) * | 2002-10-16 | 2004-05-13 | Toshiba Corp | 磁気ランダムアクセスメモリ |
JP2006511976A (ja) * | 2002-12-09 | 2006-04-06 | アプライド スピントロニクス テクノロジー インコーポレイテッド | 磁気書き込み線を利用したmramメモリ |
JP2006516808A (ja) * | 2003-02-05 | 2006-07-06 | アプライド スピントロニクス テクノロジー インコーポレイテッド | 端部領域において磁気状態が安定している磁性書込み線を有するmramセル |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5659499A (en) * | 1995-11-24 | 1997-08-19 | Motorola | Magnetic memory and method therefor |
US5940319A (en) * | 1998-08-31 | 1999-08-17 | Motorola, Inc. | Magnetic random access memory and fabricating method thereof |
US6153443A (en) * | 1998-12-21 | 2000-11-28 | Motorola, Inc. | Method of fabricating a magnetic random access memory |
US6211090B1 (en) * | 2000-03-21 | 2001-04-03 | Motorola, Inc. | Method of fabricating flux concentrating layer for use with magnetoresistive random access memories |
KR100451096B1 (ko) * | 2000-09-19 | 2004-10-02 | 엔이씨 일렉트로닉스 가부시키가이샤 | 자기메모리셀어레이를 갖는 비휘발성 반도체메모리장치 |
US6335890B1 (en) * | 2000-11-01 | 2002-01-01 | International Business Machines Corporation | Segmented write line architecture for writing magnetic random access memories |
JP3920564B2 (ja) * | 2000-12-25 | 2007-05-30 | 株式会社東芝 | 磁気ランダムアクセスメモリ |
US6475812B2 (en) * | 2001-03-09 | 2002-11-05 | Hewlett Packard Company | Method for fabricating cladding layer in top conductor |
-
2003
- 2003-06-26 US US10/606,612 patent/US6864551B2/en not_active Expired - Fee Related
-
2004
- 2004-02-02 EP EP04707405A patent/EP1590837A2/en not_active Withdrawn
- 2004-02-02 WO PCT/US2004/002861 patent/WO2004072978A2/en active Application Filing
- 2004-02-02 JP JP2005518865A patent/JP4555780B2/ja not_active Expired - Fee Related
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5956267A (en) * | 1997-12-18 | 1999-09-21 | Honeywell Inc | Self-aligned wordline keeper and method of manufacture therefor |
JP2000357389A (ja) * | 1998-05-19 | 2000-12-26 | Canon Inc | 巨大磁気抵抗効果を利用したメモリ素子 |
JP2000090658A (ja) * | 1998-09-09 | 2000-03-31 | Sanyo Electric Co Ltd | 磁気メモリ素子 |
JP2001053244A (ja) * | 1999-06-28 | 2001-02-23 | Hyundai Electronics Ind Co Ltd | 強誘電体メモリセルに用いられる絶縁層の平坦化方法 |
JP2001156357A (ja) * | 1999-09-16 | 2001-06-08 | Toshiba Corp | 磁気抵抗効果素子および磁気記録素子 |
JP2002110938A (ja) * | 2000-07-27 | 2002-04-12 | Toshiba Corp | 磁気記憶装置 |
JP2003282836A (ja) * | 2002-03-26 | 2003-10-03 | Sony Corp | 磁気メモリ装置およびその製造方法 |
JP2004140091A (ja) * | 2002-10-16 | 2004-05-13 | Toshiba Corp | 磁気ランダムアクセスメモリ |
JP2006511976A (ja) * | 2002-12-09 | 2006-04-06 | アプライド スピントロニクス テクノロジー インコーポレイテッド | 磁気書き込み線を利用したmramメモリ |
JP2006516808A (ja) * | 2003-02-05 | 2006-07-06 | アプライド スピントロニクス テクノロジー インコーポレイテッド | 端部領域において磁気状態が安定している磁性書込み線を有するmramセル |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006032762A (ja) * | 2004-07-20 | 2006-02-02 | Renesas Technology Corp | 磁気記憶装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20040150015A1 (en) | 2004-08-05 |
EP1590837A2 (en) | 2005-11-02 |
WO2004072978A3 (en) | 2004-11-04 |
JP4555780B2 (ja) | 2010-10-06 |
US6864551B2 (en) | 2005-03-08 |
WO2004072978A2 (en) | 2004-08-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4555780B2 (ja) | 高密度及び高プログラミング効率のmram設計 | |
JP3906139B2 (ja) | 磁気ランダムアクセスメモリ | |
JP5642557B2 (ja) | メモリセルおよびメモリセルの磁気トンネル接合(mtj)の形成方法 | |
US9589616B2 (en) | Energy efficient three-terminal voltage controlled memory cell | |
EP1335382B1 (en) | Magnetic yoke structure in MRAM devices to reduce programming power consumption and a method to make the same | |
JP3677455B2 (ja) | 不揮発性磁気記憶装置およびその製造方法 | |
KR100954507B1 (ko) | 자기저항 효과 소자 및 자기 메모리 장치 | |
US6750540B2 (en) | Magnetic random access memory using schottky diode | |
US6542398B2 (en) | Magnetic random access memory | |
US20120139069A1 (en) | Storage nodes, magnetic memory devices, and methods of manufacturing the same | |
US20100109085A1 (en) | Memory device design | |
JP2005515625A (ja) | 低減された粗さを有する抵抗性メモリ素子 | |
JP4834404B2 (ja) | 端部領域において磁気状態が安定している磁性書込み線を有するmramセル | |
EP2255361B1 (en) | Magnetically de-coupling magnetic memory cells and bit/word lines for reducing bit selection errors | |
EP1623463A2 (en) | Mram architecture with a bit line located underneath the magnetic tunneling junction device | |
TWI804064B (zh) | 磁陣列及磁陣列的製造方法 | |
US20230031478A1 (en) | In-array magnetic shield for spin-transfer torque magneto-resistive random access memory | |
JP2008047840A (ja) | 磁気抵抗効果素子、磁気ランダムアクセスメモリ、及びそれらの製造方法 | |
CN117678022A (zh) | 使用VCMA辅助的写入的高保持eMRAM | |
CN1748323A (zh) | 高密度和高编程效率的mram设计 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090406 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090421 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090721 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090728 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090819 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100622 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100716 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130723 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |