CN117678022A - 使用VCMA辅助的写入的高保持eMRAM - Google Patents
使用VCMA辅助的写入的高保持eMRAM Download PDFInfo
- Publication number
- CN117678022A CN117678022A CN202280050907.1A CN202280050907A CN117678022A CN 117678022 A CN117678022 A CN 117678022A CN 202280050907 A CN202280050907 A CN 202280050907A CN 117678022 A CN117678022 A CN 117678022A
- Authority
- CN
- China
- Prior art keywords
- metal plate
- electrode
- memory device
- dielectric
- dielectric spacer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000014759 maintenance of location Effects 0.000 title description 5
- 229910052751 metal Inorganic materials 0.000 claims abstract description 143
- 239000002184 metal Substances 0.000 claims abstract description 143
- 125000006850 spacer group Chemical group 0.000 claims abstract description 67
- 230000005684 electric field Effects 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 230000000694 effects Effects 0.000 claims abstract description 15
- 230000005291 magnetic effect Effects 0.000 claims description 48
- 238000000034 method Methods 0.000 claims description 48
- 230000004888 barrier function Effects 0.000 claims description 19
- 239000004020 conductor Substances 0.000 claims description 11
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 239000010949 copper Substances 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- UONOETXJSWQNOL-UHFFFAOYSA-N tungsten carbide Chemical compound [W+]#[C-] UONOETXJSWQNOL-UHFFFAOYSA-N 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims 2
- 239000010936 titanium Substances 0.000 claims 2
- 229910052719 titanium Inorganic materials 0.000 claims 2
- 230000008569 process Effects 0.000 description 19
- 238000000059 patterning Methods 0.000 description 17
- 238000000151 deposition Methods 0.000 description 15
- 239000000463 material Substances 0.000 description 15
- 238000005530 etching Methods 0.000 description 11
- 229920002120 photoresistant polymer Polymers 0.000 description 11
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 230000008021 deposition Effects 0.000 description 6
- 239000012212 insulator Substances 0.000 description 5
- 230000005415 magnetization Effects 0.000 description 5
- 150000002739 metals Chemical class 0.000 description 5
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 229910017052 cobalt Inorganic materials 0.000 description 3
- 239000010941 cobalt Substances 0.000 description 3
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 3
- 230000001747 exhibiting effect Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000010884 ion-beam technique Methods 0.000 description 3
- 239000000696 magnetic material Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910001092 metal group alloy Inorganic materials 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- CNCZOAMEKQQFOA-HZQGBTCBSA-N 4-[(2s,3s,4r,5r,6r)-4,5-bis(3-carboxypropanoyloxy)-2-methyl-6-[[(2r,3r,4s,5r,6s)-3,4,5-tris(3-carboxypropanoyloxy)-6-[2-(3,4-dihydroxyphenyl)-5,7-dihydroxy-4-oxochromen-3-yl]oxyoxan-2-yl]methoxy]oxan-3-yl]oxy-4-oxobutanoic acid Chemical compound OC(=O)CCC(=O)O[C@@H]1[C@H](OC(=O)CCC(O)=O)[C@@H](OC(=O)CCC(O)=O)[C@H](C)O[C@H]1OC[C@@H]1[C@@H](OC(=O)CCC(O)=O)[C@H](OC(=O)CCC(O)=O)[C@@H](OC(=O)CCC(O)=O)[C@H](OC=2C(C3=C(O)C=C(O)C=C3OC=2C=2C=C(O)C(O)=CC=2)=O)O1 CNCZOAMEKQQFOA-HZQGBTCBSA-N 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 241001521328 Ruta Species 0.000 description 2
- 235000003976 Ruta Nutrition 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000003491 array Methods 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000011112 process operation Methods 0.000 description 2
- 235000005806 ruta Nutrition 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910000521 B alloy Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910001313 Cobalt-iron alloy Inorganic materials 0.000 description 1
- 229910000640 Fe alloy Inorganic materials 0.000 description 1
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- ZDZZPLGHBXACDA-UHFFFAOYSA-N [B].[Fe].[Co] Chemical compound [B].[Fe].[Co] ZDZZPLGHBXACDA-UHFFFAOYSA-N 0.000 description 1
- DTJAVSFDAWLDHQ-UHFFFAOYSA-N [Cr].[Co].[Pt] Chemical compound [Cr].[Co].[Pt] DTJAVSFDAWLDHQ-UHFFFAOYSA-N 0.000 description 1
- BMPDGKPFUQVSBL-UHFFFAOYSA-N [Fe].[Co].[Gd] Chemical compound [Fe].[Co].[Gd] BMPDGKPFUQVSBL-UHFFFAOYSA-N 0.000 description 1
- FOPBMNGISYSNED-UHFFFAOYSA-N [Fe].[Co].[Tb] Chemical compound [Fe].[Co].[Tb] FOPBMNGISYSNED-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 238000004774 atomic orbital Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- OQCGPOBCYAOYSD-UHFFFAOYSA-N cobalt palladium Chemical compound [Co].[Co].[Co].[Pd].[Pd] OQCGPOBCYAOYSD-UHFFFAOYSA-N 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005294 ferromagnetic effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- UGKDIUIOSMUOAW-UHFFFAOYSA-N iron nickel Chemical compound [Fe].[Ni] UGKDIUIOSMUOAW-UHFFFAOYSA-N 0.000 description 1
- SORXVYYPMXPIFD-UHFFFAOYSA-N iron palladium Chemical compound [Fe].[Pd] SORXVYYPMXPIFD-UHFFFAOYSA-N 0.000 description 1
- OBACEDMBGYVZMP-UHFFFAOYSA-N iron platinum Chemical compound [Fe].[Fe].[Pt] OBACEDMBGYVZMP-UHFFFAOYSA-N 0.000 description 1
- 239000000395 magnesium oxide Substances 0.000 description 1
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 1
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 239000011572 manganese Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1659—Cell access
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Mram Or Spin Memory Techniques (AREA)
Abstract
一种用于eFlash替换的嵌入式eMRAM设备，其包括位于顶部电极与底部电极之间以用于形成MRAM阵列的MTJ柱。底部电极被设置在衬底上方并且被第一电介质间隔件包围，而顶部电极被设置在MTJ柱上方并且被第二电介质间隔件包围。底部金属板被设置在第一电介质层与第二电介质层之间的底部电极的相对侧上，并且通过第一电介质间隔件与底部电极电隔离。顶部金属板被设置在第三与第四电介质层之间的顶部电极的相对侧上，并且通过第二电介质间隔件与顶部电极电隔离。被施加在顶部金属板和底部金属板的偏置电压在MTJ柱上生成外部电场以用于创建VCMA效应。
Description
背景技术
本发明总体上涉及磁性存储设备的领域，并且更具体地涉及高保持嵌入式磁阻随机存取存储器设备。
目前，由于其应用和易用性，嵌入式自旋转移矩(STT)MRAM(eMRAM)被认为是eFlash存储器的实际替换。利用与CMOS的STT-MRAM的无缝包括及其电压方案可以避免与eFlash相关联的典型问题，诸如耐久性和功耗困难(在28nm和更低的工艺)。STT-MRAM可以与少至三个附加掩模集成，而eFlash通常需要六至八个附加掩模。eMRAM还可以同时简化硬件和软件设计、提高能量效率、增强形状因数、并且降低IoT设备的成本。然而，由于eMRAM的数据保持要求，需要高Eb(即，磁性隧道结单元的P与AP稳定状态之间的能量势垒)来保持数据可靠性。这可能导致不期望的长的写入时间，这可能特别影响高速应用。
发明内容
通过提供包括多个MTJ柱的存储器设备来克服现有技术的缺点并且提供附加的优点，每个MTJ柱位于顶部电极下方并且在底部电极上方以用于形成MRAM阵列，底部电极被设置在衬底上方并且被第一电介质间隔件包围，顶部电极被设置在每个MTJ柱上方并且被第二电介质间隔件包围，底部金属板被设置在第一电介质层与第二电介质层之间的底部电极的相对侧上，底部金属板通过第一电介质间隔件与底部电极电隔离，并且顶部金属板在第三电介质层与第四电介质层之间的顶部电极的相对侧上，顶部金属板通过第二电介质间隔件与顶部电极电隔离，顶部金属板和底部金属板向每个MTJ柱生成外部电场以用于创建压控磁各向异性效应。顶部金属板和底部金属板被各自电连接到金属接触件。偏置电压被施加在顶部金属板和底部金属板上以生成外部电场并且降低Eb。
本公开的另一实施例提供一种存储器设备，该存储器设备包括第一MRAM阵列，该第一MRAM阵列包括位于第一顶部电极下方并且在第一底部电极上方的第一MTJ柱，第一底部电极被设置在衬底上方并且被第一电介质间隔件包围，第一顶部电极被设置在第一MTJ柱上方并且被第二电介质间隔件包围，底部金属板在第一电介质层与第二电介质层之间的第一底部电极的相对侧上，底部金属板通过第一电介质间隔件与第一底部电极电隔离，顶部金属板在第三电介质层与第四电介质层之间的第一顶部电极的相对侧上，顶部金属板通过第二电介质间隔件与第一顶部电极电隔离，顶部金属板和底部金属板向第一MTJ柱局部地生成外部电场以用于创建压控磁各向异性效应，该存储器设备还包括第二MRAM阵列，该第二MRAM阵列包括位于第二顶部电极下方并且在第二底部电极上方的第二MTJ柱，第二底部电极被设置在衬底上方并且被第一电介质间隔件包围，第二顶部电极被设置在第二MTJ柱上方并且被第二电介质间隔件包围。顶部金属板和底部金属板被各自电连接到金属接触件。偏置电压被施加在顶部金属板和底部金属板上以生成外部电场并且降低Eb。
本公开的另一实施例提供一种形成存储器设备的方法，该方法包括：在衬底上形成第一MRAM阵列，第一MRAM阵列包括位于第一顶部电极下方和第一底部电极上方的第一MTJ柱；第一底部电极被设置在衬底上方并且被第一电介质间隔件包围，第一顶部电极被设置在第一MTJ柱上方并且被第二电介质间隔件包围，底部金属板，底部金属板在第一底部电极的相对侧上且在第一电介质层与第二电介质层之间，底部金属板通过第一电介质间隔件与第一底部电极电隔离，以及顶部金属板，其在第三电介质层与第四电介质层之间在第一顶部电极的相对侧上，顶部金属板通过第二电介质间隔件与第一顶部电极电隔离，顶部金属板和底部金属板向第一MTJ柱局部地生成外部电场以用于创建压控磁各向异性效应。顶部金属板和底部金属板被各自电连接到金属接触件。
该方法还包括：在顶部金属板和底部金属板上施加偏置电压以局部地生成外部电场以用于减小Eb；使用顶部电极和底部电极通过第一MRAM阵列发送写入电流脉冲；以及从顶部金属板和底部金属板移除所施加的偏置电压以局部地移除外部电场并且增大Eb。
该方法还包括在衬底上形成第二MRAM阵列，第二MRAM阵列包括位于第二顶部电极下方并且在第二底部电极上方的第二MTJ柱，第二底部电极被设置在衬底上方并且被第一电介质间隔件包围，第二顶部电极被设置在第二MTJ柱上方且被第二电介质间隔件包围。
附图说明
结合附图，将最好地理解通过示例的方式给出并且不旨在将本发明仅限于此的以下具体实施方式，在附图中：
图1是根据本公开的实施例的在后段制程(BEOL)集成工艺期间的中间步骤的存储器设备的横截面图；
图2A是根据本公开的实施例的存储器设备跨线X-X的横截面图，其描绘了形成底部金属板；
图2B是存储器设备的俯视图；
图3是根据本公开的实施例的在形成过孔开口之后的存储器设备的横截面图；
图4A是根据本公开的实施例的在形成第一电介质间隔件之后跨线X-X的存储器设备的横截面图；
图4B是存储器设备的俯视图；
图5A是根据本公开的实施例的在形成MRAM堆叠之后的存储器设备跨线X-X的横截面图；
图5B是存储器设备的俯视图；
图6A是根据本公开实施例的在图案化MRAM堆叠之后的存储器设备跨线X-X的横截面图；
图6B是存储器设备的俯视图；
图7是根据本公开的实施例的在形成第二电介质间隔件并且沉积第三电介质层之后的存储器设备的横截面图；
图8A是根据本公开的实施例的在沉积和图案化顶部金属板之后的存储器设备跨线X-X的横截面图；
图8B是存储器设备的俯视图；
图9是根据本公开的实施例的在沉积第四电介质层和接触图案化之后的存储器设备的横截面图；
图10A是根据本公开的实施例的在形成第三电介质间隔件之后的存储器设备跨线X-X的横截面图；
图10B是存储器设备的俯视图；
图11A是根据本公开的另一实施例的在接触件金属化之后的存储器设备跨线X-X的横截面图；以及
图11B是存储器设备的俯视图。
附图不一定按比例绘制。附图仅是示意性表示，并且不旨在描述本发明的特定参数。附图仅旨在描述本发明的典型实施例。在附图中，相同的标号表示相同的元件。
具体实施方式
本文中公开了所要求保护的结构和方法的详细实施例；然而，可以理解，所公开的实施例仅仅是对所要求保护的结构和方法的说明，它们可以以不同的形式被实施。然而，本发明可以以许多不同的形式被实施并且不应被解释为局限于本文中所阐述的示例性实施例。在描述中，可以省略已知的特征和技术的细节以避免不必要地使所呈现的实施例模糊。
出于在下文中描述的目的，诸如“上”、“下”、“右”、“左”、“垂直”、“水平”、“顶部”、“底部”及其派生词的术语应涉及如在附图中定向的所公开的结构和方法。诸如“上方”、“覆盖”、“顶部”、“在顶部”、“定位在…上”或者“定位在…顶部”的术语意指诸如第一结构的第一元件存在于诸如第二结构的第二元件上，其中诸如界面结构的中间元件可以存在于第一元件与第二元件之间。术语“直接接触”是指诸如第一结构的第一元件和诸如第二结构的第二元件在两个元件的界面处没有任何中间导电、绝缘或半导体层的情况下连接。
将理解，尽管在本文中可以使用术语第一、第二等来描述各种元件，但是这些元件不应受这些术语限制。这些术语仅用于将一个元件与另一个元件区分开。因此，在不背离本发明构思的范围的情况下，下面所讨论的第一元件可以被称为第二元件。
为了不模糊本发明的实施例的呈现，在以下具体实施方式中，本领域已知的一些处理步骤或操作可能已被组合在一起用于呈现和用于说明的目的，并且在一些情况下可能尚未被详细描述。在其他情况下，可能根本不描述本领域已知的一些处理步骤或操作。应理解，以下描述更注重本发明的各个实施例的区别特征或元件。
STT-MRAM设备是与常规MRAM设备相似的两个终端设备，除了写电流路径穿过每个存储器元件的磁性层以外。经由来自穿过参考磁性层的自旋极化电流的自旋转移转矩设置自由层。在STT-MRAM设备中，使用自旋极化电流来翻转电子的自旋。该效应可以在磁性隧道结(MTJ)或自旋阀中实现。自旋极化电流通过使电流穿过薄磁性层而被创建，然后被引导到将角动量传递到改变其自旋的薄层的较薄磁性层中。通常，参考磁性层具有不可改变的磁化方向，而磁化方向可在自由层中改变。因此，磁场确定了MTJ的电特性。对于应用，采用由铁磁层中的磁场的变化引起的电导差。两个铁磁层的磁化定向(mz)与MTJ电阻的水平相关：平行状态下的低电阻(RP)和反平行状态下的高电阻(RAP)。MTJ的这两个稳定状态可以用于表示逻辑0或逻辑1。
在STT-MRAM中，当电流大于临界电流Ic0时，STT效应允许通过双向电流I切换MTJ状态。其改善了具有MTJ的电路的可缩放性，从而允许更密集的布局和更简单的设计，因为使用相同的线来写入和读取MTJ状态。然而，使用STT进行按比例缩小的缺点是热稳定性因子(D)随着面积线性地按比例缩小，并且由于热不稳定性而引起的保持失败的增加导致不可靠的操作。因此，需要高Eb(Eb是MTJ单元的P与AP稳定状态之间的能量势垒)来保持数据可靠性。这可能导致不期望的长写入时间，这可能特别影响高写入速度应用，因为STT的切换电流与写入脉冲宽度成反比。
因此，本发明的实施例提供一种嵌入式STT-MRAM(eMRAM)存储器设备及其制造方法，其中将外部电场引入到MTJ单元以用于eFlash替换。外部电场利用压控磁各向异性(VCMA)效应来减小MTJ单元中的AP与P状态之间的能量势垒(Eb)，从而改善总MTJ速度。在本实施例中，通过使用具有电场(或者，电压)的电压控制MTJ，可以实现有效能量消耗和减小的面积。在VCMA效应下，电场用于切换MTJ状态，该MTJ状态由电场引起的电子电荷的累积而发生，该电场改变原子轨道在界面处的占用。这种和自旋-轨道相互作用可以导致磁各向异性的变化。因此，本公开的实施例提供了较低的Eb，在该较低的Eb处，临界电流Ic0可被减小并且总MTJ速度可被提高。
更具体地，本公开的实施例使用顶部金属板和底部金属板，该顶部金属板和底部金属板通过电介质材料与MTJ的顶部电极和底部电极电隔离以引入外部电场，由此在存储器设备上生成VCMA效应。
以下参见图1-11B中的附图详细描述顶部和底部金属板可以用于生成VCMA效应并将外部电场引入到存储器设备的MTJ单元的实施例。
现在参见图1，示出了根据本公开的实施例的在后段制程(BEOL)集成工艺期间的中间步骤的存储器设备100的横截面图。在制造工艺的该步骤处，存储器设备100包括简化描绘的衬底102，该衬底102包含一个或多个金属氧化物半导体场效应晶体管(未示出)。在该实施例中，存储器设备100可以是嵌入式STT-MRAM(eMRAM)设备。
现在参见图2A，示出了根据本公开的实施例的在形成底部金属板206之后的存储器设备100跨线X-X的横截面图。在该实施例中，图2B是存储器设备100的俯视图。
在该实施例中，在形成底部金属板206之前，第一电介质层204被沉积在衬底102上方的存储器设备100上。第一电介质层204可以例如包括电介质常数k在大约2.0至大约2.7范围内的低k电介质材料，该低k电介质材料可以通过任何合适的沉积工艺(例如，化学气相沉积(CVD))被直接沉积在衬底102上方。第一电介质层204的厚度可以从大约20nm到大约80nm变化并且在其间变化。在示例性实施例中，第一电介质层204可以具有在10nm与40nm之间变化的厚度。
在沉积第一电介质层204之后，在存储器设备100中形成底部金属板206。底部金属板206由第一导电材料制成。根据实施例，形成底部金属板206的第一导电材料可以包括诸如钨、碳化钨、铜、钛、氮化钛等的金属。在一些实施例中，底部金属板206可以包括多层堆叠，该多层堆叠包括一个或多个金属层。
在示例性实施例中，底部金属板206可以具有从大约5nm到大约30nm变化的(竖直)厚度，但是可以随特定应用所需而使用高于或低于该范围的其他厚度。
继续参考图2A-2B，在底部金属板206上进行图案化工艺，如图2B所示。图案化底部金属板206的工艺由本领域中熟知的步骤组成，这些步骤通常包括在光致抗蚀剂层(未示出)上形成图案，该光致抗蚀剂层被转移到硬掩模上并且被用于经由任何合适的蚀刻技术图案化下面的底部金属板206。在示例性实施例中，可以使用离子束蚀刻(IBE)或反应离子蚀刻(RIE)技术来图案化底部金属板206。如图2B所示，在完成图案化工艺之后，第一多个沟槽208被形成在底部金属板206中。
在图案化底部金属板206之后，第二电介质层210被形成在底部金属板206上方的存储器设备100上，如图2A所描绘的。第二电介质层210可以包括相似的材料，并且可以以与先前描述的第一电介质层210(图2A)类似的方式形成。第二电介质层210的厚度可以从大约20nm至大约80nm变化并且在其间变化，尽管可以随特定应用所需而使用高于或低于此范围的其他厚度。
现在参见图3，示出了根据本公开的实施例的在形成第一过孔开口302之后的存储设备100的横截面图。第一过孔开口302被形成为将存储设备100电连接到随后形成的导电结构。
如本领域技术人员已知的，在存储器设备100中形成第一过孔开口302的工艺包括在第二电介质层210上方沉积光致抗蚀剂层(未示出)，曝光光致抗蚀剂层上的图案，以及将经曝光的图案转移到下面的第一电介质层204、底部金属板206和第二电介质层210以形成第一过孔开口302，如图所示。在转移图案并且形成第一过孔开口302之后，可以使用本领域已知的任何光致抗蚀剂剥离方法(例如包括等离子体灰化)来去除光致抗蚀剂层。
现在参见图4A，示出了根据本公开的实施例的在形成第一电介质间隔件430和底部电极420之后的存储器设备100跨线X-X的横截面视图。在该实施例中，图4B为存储器设备100的俯视图。
第一电介质间隔件形成在第一过孔开口302内(图3)。第一电介质间隔件430可以由诸如氧化物、氮化物、氧氮化物、硅碳氧氮化物、硅硼氧氮化物、低k电介质、或者其任意组合的绝缘体材料制成。可以使用标准沉积和蚀刻技术来形成第一电介质间隔件430。如本领域技术人员已知的，使用例如各向异性蚀刻从存储器设备100的所有水平表面去除沉积的绝缘体材料。根据实施例，第一电介质间隔件430的(水平)厚度可以在大约5nm到大约15nm之间变化，但是可以根据特定应用所需而使用高于或低于该范围的其他厚度。
继续参考图4A-4B，在形成第一电介质间隔件430之后，可以使用标准沉积方法将底部电极420沉积在存储器设备100上。形成底部电极420的导电材料沉积在第一电介质间隔件430内的剩余空间上。可以用于形成底部电极420的示例性沉积工艺可以包括化学气相沉积(CVD)、等离子体增强化学气相沉积(PECVD)等。底部电极420被形成在衬底102中的导电结构(未示出)上方，基本填充第一电介质间隔件430之间的空间，如图所示。在示例性实施例中，底部电极420可以由诸如Ta、TaN、Ti、TiN、Ru、RuN、RuTa、RuTaN、Co、CoWP、CoN、W、WN、或者其任意组合的导电材料构成。
在形成底部电极420之后，可以执行诸如化学机械抛光(CMP)的平坦化工艺以从存储器设备100移除形成底部电极420的导电材料的过量(过填充)部分。在平坦化工艺之后，底部电极420和第二电介质层210的顶表面基本上共面。
如图所描绘，第一电介质间隔件430围绕底部电极420。因此，第一电介质间隔件430将底部电极420与底部金属板206电隔离。相似地，第一电介质层204将底部金属板206与衬底102电隔离，而第二电介质层210将底部金属板206与随后形成的导电结构电隔离。
现在参见图5A，示出了根据本公开的实施例的在沉积MRAM堆叠500之后的存储器设备100在线X-X上的横截面图。在该实施例中，图5B是存储器设备100的俯视图。
根据实施例，MRAM堆叠500被形成在底部电极420上方。MRAM堆叠500可以包括至少由磁性参考层520、隧道势垒层530和磁性自由层540组成的MTJ柱。MRAM堆叠500还可以包括位于MTJ柱上方的导电硬掩模层550并且在位于导电硬掩模层550上方的图案化硬掩模层560，如图5A所描绘的。应注意，其他MTJ配置对于MRAM叠层500的MTJ柱是可能的，诸如例如，磁自由层540位于MTJ柱的底部并且磁参考层520位于MTJ柱的顶部。可以通过利用一个或多个沉积工艺来形成MRAM堆叠500的不同材料层，例如，电镀、溅射、等离子体增强原子层沉积(PEALD)、等离子体增强化学气相沉积(PECVD)或物理气相沉积(PVD)。
磁性参考层520具有固定磁化。磁性参考层520可以由包括表现出高自旋极化的一种或多种金属的金属或金属合金(或者，其叠层)组成。在备选实施例中，用于形成磁性参考层520的示例性金属可以包括铁、镍、钴、铬、硼或锰。示例性金属合金可以包括上述示例的金属。在另一实施例中，磁性参考层520可以是多层布置，该多层布置具有(1)由金属和/或使用上述金属的金属合金形成的高自旋极化区域，以及(2)由表现出强垂直磁各向异性(强PMA)的一种或多种材料构成的区域。可以使用的具有强PMA的示例性材料包括诸如钴、镍、铂、钯、铱或钌之类的金属，并且可被布置为交替层。强PMA区域还可以包括展现强PMA的合金，其中示例性合金包括钴-铁-铽、钴-铁-钆、钴-铬-铂、钴-铂、钴-钯、铁-铂、和/或铁-钯。合金可以被布置为交替层。在一个实施例中，也可以采用这些材料和区域的组合。
隧道势垒层530由绝缘体材料构成，并且以提供适当的隧穿电阻的厚度形成。针对隧道势垒层530的示例性材料可以包括氧化镁、氧化铝和氧化钛，或者具有较高隧道电导率的材料，诸如半导体或低带隙绝缘体。
磁性自由层540可以由具有相对于磁性参考层520的磁化方向可以改变的方向的磁化的磁性材料(或者，磁性材料的叠层)组成。针对磁性自由层540的示例性磁性材料包括钴、铁、钴-铁的合金、镍、镍-铁的合金和钴-铁-硼的合金的合金和/或多层。
应注意，存储器设备100的一些元件和/或特征在附图中被示出，但是未进行详细描述，以避免不必要地使所呈现的实施例模糊。
继续参照图5A-5B，导电硬掩模层550包括在随后的蚀刻步骤期间典型地需要保护MRAM叠层500的金属硬掩模。在示例性实施例中，导电硬掩模层550可以由诸如TaN、TaAlN、WN和TiN之类的金属构成。
根据实施例，位于导电硬掩模层550上方的图案化硬掩模层560可以由电介质材料(例如，二氧化硅、氮化硅、碳化硅等)、多层电介质材料和/或有机平坦化层(OPL)制成。可以通过本领域已知的任何合适的沉积方法来形成导电硬掩模层550和图案化硬掩模层560。应注意，导电硬掩模层550不是牺牲的，而图案化硬掩模层560是牺牲的，因为图案化硬掩模层560在图案化工艺完成之后将被移除。
现在参见图6A，示出了根据本公开的实施例的在对MRAM堆叠500进行图案化之后的存储器设备100跨线X-X的横截面图。在该实施例中，图6B是存储器设备100的俯视图。如可以在图中观察到的，图案化MRAM堆叠500以使得底部电极420的顶表面接触MRAM堆叠500的底表面的中心部分的方式被设置在底部电极420上方。
图案化MRAM堆叠500的工艺由本领域中已知的步骤组成，所述步骤通常包括在光致抗蚀剂层(未示出)上形成图案，所述图案被转移到图案化硬掩模层560并且用于经由任何合适的蚀刻技术来图案化下面的MTJ柱和导电硬掩模层550。在示例性实施例中，可以使用离子束蚀刻(IBE)技术来图案化MRAM堆叠500。在图案化MRAM堆叠500之后，凹部610被形成在存储器设备100中。凹部610延伸穿过第二电介质层210的第一(顶部)部分。如图6A所描绘，第二电介质层210的第二部分保持在经图案化的MRAM结构之间的底部金属板206上方。在该实施例中，在使用任何合适的蚀刻技术来图案化MRAM叠层500之后去除图案化硬掩模层560。
现在参见图7，示出了根据本公开的实施例的在形成第二电介质间隔件730并且沉积第三电介质层720之后的存储器设备100的横截面视图。
根据实施例，在凹陷610(图6A)内形成第二电介质间隔件730，之后沉积第三电介质层720。如图所示，第三电介质层720基本上填充凹部610(图6A)内的剩余空间并且在导电硬掩模层550的顶表面上方延伸。第三电介质层720将导电硬掩模层550和下面的MTJ层与随后形成的导电结构电隔离。
在示例性实施例中，第二电介质间隔件730由与上面参见图4A-4B所描述的第一电介质间隔件430相同或相似的材料制成，并且以与上面参见图4A-4B所描述的第一电介质间隔件430类似的方式形成。相似地，第三电介质层720由与上面参考图2A-2B描述的第一电介质层204和第二电介质层210相似的材料制成并且以与上面参考图2A-2B描述的第一电介质层204和第二电介质层210类似的方式形成。在一些实施例中，在形成第三电介质层720之后，可以在存储器设备100上进行平坦化工艺。
现在参见图8A，示出了根据本公开的实施例的在顶部金属板840的沉积和图案化之后的存储器设备100跨线X-X的横截面图。在该实施例中，图8B是存储器设备100的俯视图。如图8A所示，顶部金属板840被形成在第三电介质层720上方。顶部金属板840由与形成上面参考图2A至图2B描述的底部金属板206的第一导电材料相似的第二导电材料制成。
在示例性实施例中，顶部金属板840可以具有从5nm到大约30nm变化的(垂直)厚度，但是可以随特定应用所需而使用高于或低于该范围的其他厚度。
根据实施例，如图8B所示，在顶部金属板840上进行图案化处理。图案化顶部金属板840的工艺由本领域公知的步骤组成，其通常包括在光致抗蚀剂层(未示出)上形成图案，该光致抗蚀剂层被转移到硬掩模(未示出)并且用于通过任何合适的蚀刻技术来图案化下面的顶部金属板840。在示例性实施例中，离子束蚀刻(IBE)或反应离子蚀刻(RIE)技术可以用于图案化顶部金属板840。如图8B所示，在完成图案化工艺之后，在顶部金属板840中形成第二多个沟槽808。
现在参见图9，示出了根据本公开的实施例的在沉积第四电介质层920并且形成第二过孔开口902之后的存储器设备100的横截面视图。
在图案化顶部金属板840之后，第四电介质层920被形成在顶部金属板840上方的存储器设备100上。在实施例中，第四电介质层920基本上填充图8B所示的第二多个沟槽808。第四电介质层920可以包括相似的材料，并且可以以与先前描述的第一电介质层204、第二电介质层210及第三电介质层720类似的方式形成。如本领域技术人员已知的，在存储器设备100中形成第二过孔开口902的方法包括在第二电介质层210上方沉积光致抗蚀剂层(未示出)，曝光光致抗蚀剂层上的图案，以及将经曝光的图案转移到下面的第四电介质层920、顶部金属板840和第三电介质层720以形成第二过孔开口902，如图所示。在转移图案并且形成第二通孔开口902之后，可以利用本领域中已知的任何光致抗蚀剂剥离方法(例如包括等离子体灰化)来去除光致抗蚀剂层。如图9所示，第二过孔开口902暴露导电硬掩模层550的顶表面。
现在参见图10A，示出了根据本公开的实施例的在形成第三电介质间隔件1030和顶部电极1020之后的存储器设备100跨线X-X的横截面视图。在该实施例中，图10B是存储器设备100的俯视图。
与第一电介质间隔件430(图4A-4B)相似，使用本领域中已知的方法，在第二过孔开口902(图9)内形成第三电介质间隔件1030。在形成第三电介质间隔件1030之后，在第二过孔开口902(图9)内的剩余空间中形成顶部电极1020。可以使用与第一电介质间隔件430(图4A-4B)中相似的技术和材料来形成第三电介质间隔件1030。如本领域技术人员已知的，可以使用例如各向异性蚀刻从存储器设备100的所有水平表面去除形成第三电介质间隔件1030的沉积的绝缘体材料。
根据实施例，第三电介质间隔件1030的(水平)厚度可以在大约5nm到大约15nm之间变化，但是可以根据特定应用所需而使用高于或低于该范围的其他厚度。
与底部电极420(图4A-4B)相似，可以使用标准沉积方法将顶部电极1020沉积在存储器设备100上。例如，化学气相沉积(CVD)工艺可以用于形成顶部电极1020。在实施例中，顶部电极1020可以由诸如Ta、TaN、Ti、TiN、Ru、RuN、RuTa、RuTaN、Co、CoWP、CoN、W、WN、或者其任意组合的导电材料构成。
如图10A-10B所示，第三电介质间隔件1030包围顶部电极1020。因此，第三电介质间隔件1030将顶部电极1020与顶部金属板840电隔离。
在制造工艺的该步骤中，可以执行诸如化学机械抛光(CMP)的平坦化工艺以从存储器设备100去除形成顶部电极1020的导电材料的过量(过填充)部分。
因此，通过与MRAM阵列的顶部电极420和底部电极1020隔离地形成顶部金属板206和底部金属板840，向MRAM的MTJ单元引入外部电场，由此在存储器设备100上生成VCMA效应，以用于减小MTJ单元的AP状态与P状态之间的能量势垒(Eb)并且改善总MTJ速度。
应注意，顶部金属板206和底部金属板840被各自电连接到(独立的)金属接触件(未示出)。在一些实施例中，金属接触件可以包括位于MRAM阵列外部的外部金属接触件。在其他实施例中，金属接触件可以位于MRAM阵列区域内。如本领域技术人员已知的，当顶部金属板206和底部金属板840未连接到金属接触件(未示出)时，它们不起作用，并且在顶部金属板206和底部金属板840之间不能产生电场。
因此，本公开的实施例提供用于写入功能的一系列操作，包括：1)将偏置电压施加在顶部金属板206和底部金属板840上，以局部地生成用于减小Eb的外部电场；2)使用顶部电极1020和底部电极420通过MRAM结发送写入电流脉冲；以及3)从顶部金属板206和底部金属板840移除所施加的偏置电压以局部地移除外部电场并且增加回Eb以用于增强的磁性状态稳定性和增加的保持时间。
现在参见图11A，示出了根据本公开的另一实施例的在接触金属化之后的存储器设备100跨线X-X的横截面图。在该实施例中，图11B是存储器设备100的俯视图。
具体而言，图11A-11B描绘了存储器设备100的其中顶部金属板206和底部金属板840没有被集成在MRAM阵列中的区域。因此，另外或备选地，存储器设备100可以具有包括顶部金属板206和底部金属板840的一个或多个MRAM阵列，例如，用于eFLASH替换(如上所述)，而在同一芯片上的其他MRAM阵列可以不包括顶部金属板206和底部金属板840。
最后，本公开的实施例提供了一种存储器设备，该存储器设备具有局部集成在每个MTJ中的顶部金属板和底部金属板，用于引入外部电场。顶部金属板和底部金属板通过多个电介质层与MTJ单元以及顶部电极和底部电极电隔离。该配置可以允许减小写入电流并且经由顶部及底部金属板生成的局部电场按需调谐Eb，该局部电场触发VCMA效应以在MTJ层级处调制Eb。
已出于说明的目的呈现了本发明的各种实施例的描述，但是并不旨在是详尽的或者限于所公开的实施例。在不脱离所描述的实施例的范围的情况下，许多修改和变化对于本领域普通技术人员来说是显而易见的。本文中所使用的术语被选择来最好地解释实施例的原理、实际应用或对市场中所找到的技术的技术改进，或者使得本领域普通技术人员能够理解本文中所公开的实施例。
Claims (20)
1.一种存储器设备，包括：
多个MTJ柱，每个MTJ柱位于顶部电极下方并且在包括MRAM阵列的底部电极上方，所述底部电极被设置在衬底上方并且被第一电介质间隔件包围，所述顶部电极被设置在每个MTJ柱上方并且被第二电介质间隔件包围；
底部金属板，所述底部金属板在第一电介质层与第二电介质层之间的所述底部电极的相对侧上，所述底部金属板通过所述第一电介质间隔件与所述底部电极电隔离；以及
顶部金属板，所述顶部金属板在第三电介质层与第四电介质层之间的所述顶部电极的相对侧上，所述顶部金属板通过所述第二电介质间隔件与所述顶部电极电隔离，所述顶部金属板和所述底部金属板向每个MTJ柱生成外部电场以用于创建压控磁各向异性效应。
2.根据权利要求1所述的存储器设备，其中所述顶部金属板和所述底部金属板被各自电连接到金属接触件。
3.根据前述权利要求中任一项所述的存储器设备，其中偏置电压被施加在所述顶部金属板和所述底部金属板上以生成所述外部电场并且降低Eb。
4.根据前述权利要求中任一项所述的存储器设备，还包括：
位于每个MRAM阵列之间以用于电隔离所述MRAM阵列的区域，所述区域被填充有所述第三电介质层的一部分并且被第三电介质间隔件包围。
5.根据前述权利要求中任一项所述的存储器设备，其中所述多个MTJ柱中的每个MTJ柱包括所述底部电极上方的磁性参考层、所述磁性参考层上方的隧道势垒层、以及所述隧道势垒层上方的磁性自由层。
6.根据权利要求5所述的存储器设备，其中所述多个MTJ柱中的每个MTJ柱包括所述底部电极上方的所述磁自由层、所述磁自由层上方的所述隧道势垒层、以及所述隧道势垒层上方的所述参考层。
7.根据权利要求5所述的存储器设备，其中所述MRAM阵列还包括：
导电硬掩模层，所述导电硬掩模层位于所述MTJ柱上方。
8.根据前述权利要求中任一项所述的存储器设备，其中所述顶部金属板和所述底部金属板由包括以下至少一种的导电材料制成：钨、碳化钨、铜、钛和氮化钛。
9.一种存储器设备，包括：
第一MRAM阵列，所述第一MRAM阵列包括：
第一MTJ柱，所述第一MTJ柱位于第一顶部电极下方并且在第一底部电极上方，所述第一底部电极被设置在衬底上方并且被第一电介质间隔件包围，所述第一顶部电极被设置在所述第一MTJ柱上方并且被第二电介质间隔件包围；
底部金属板，所述底部金属板在第一电介质层与第二电介质层之间的所述第一底部电极的相对侧上，所述底部金属板通过所述第一电介质间隔件与所述第一底部电极电隔离；
顶部金属板，所述顶部金属板在第三电介质层与第四电介质层之间的所述第一顶部电极的相对侧上，所述顶部金属板通过所述第二电介质间隔件与所述第一顶部电极电隔离，所述顶部金属板和所述底部金属板向所述第一MTJ柱局部地生成外部电场以用于创建压控磁各向异性效应；以及
第二MRAM阵列，所述第二MRAM阵列包括：
第二MTJ柱，所述第二MTJ柱位于第二顶部电极下方并且在第二底部电极上方，所述第二底部电极被设置在所述衬底上方并且被所述第一电介质间隔件包围，所述第二顶部电极被设置在所述第二MTJ柱上方并且被所述第二电介质间隔件包围。
10.根据权利要求9所述的存储器设备，其中所述顶部金属板和所述底部金属板被各自电连接到金属接触件。
11.根据前述权利要求9至10中任一项所述的存储器设备，其中偏置电压被施加在所述顶部金属板和所述底部金属板上以生成所述外部电场。
12.根据前述权利要求9至11中任一项所述的存储器设备，还包括：
位于所述第一MRAM阵列与所述第二MRAM阵列之间以用于将所述第一MRAM阵列与所述第二MRAM阵列电隔离的区域，所述区域被填充有所述第三电介质层的一部分并且被第三电介质间隔件包围。
13.根据前述权利要求9至12中任一项所述的存储器设备，其中所述第一MTJ柱包括所述第一底部电极上方的磁性参考层、所述磁性参考层上方的隧道势垒层、以及所述隧道势垒层上方的磁性自由层，并且所述第二MTJ柱包括所述第二底部电极上方的所述磁性参考层、所述磁性参考层上方的所述隧道势垒层、以及所述隧道势垒层上方的所述磁性自由层。
14.根据权利要求13所述的存储器设备，其中所述第一MTJ柱包括所述第一底部电极上方的所述磁性自由层、所述磁性自由层上方的所述隧道势垒层、以及所述隧道势垒层上方的所述参考层，并且所述第二MTJ柱包括所述第二底部电极上方的所述磁性自由层、所述磁性自由层上方的所述隧道势垒层、以及所述隧道势垒层上方的所述参考层。
15.根据前述权利要求9至14中任一项所述的存储器设备，其中所述顶部金属板和所述底部金属板由包括以下至少一种的导电材料制成：钨、碳化钨、铜、钛和氮化钛。
16.一种形成存储器设备的方法，包括：
在衬底上形成第一MRAM阵列，所述第一MRAM阵列包括：
第一MTJ柱，所述第一MTJ柱位于第一顶部电极下方并且在第一底部电极上方，所述第一底部电极被设置在所述衬底上方并且被第一电介质间隔件包围，所述第一顶部电极被设置在所述第一MTJ柱上方并且被第二电介质间隔件包围；
底部金属板，所述底部金属板在第一电介质层与第二电介质层之间的所述第一底部电极的相对侧上，所述底部金属板通过所述第一电介质间隔件与所述第一底部电极电隔离；以及
顶部金属板，所述顶部金属板在第三电介质层与第四电介质层之间的所述第一顶部电极的相对侧上，所述顶部金属板通过所述第二电介质间隔件与所述第一顶部电极电隔离，所述顶部金属板和所述底部金属板向所述第一MTJ柱局部地生成外部电场以用于创建压控磁各向异性效应。
17.根据权利要求16所述的方法，还包括：
在所述衬底上形成第二MRAM阵列，所述第二MRAM阵列包括：
第二MTJ柱，所述第二MTJ柱位于第二顶部电极下方并且在第二底部电极上方，所述第二底部电极被设置在所述衬底上方并且被所述第一电介质间隔件包围，所述第二顶部电极被设置在所述第二MTJ柱上方并且被所述第二电介质间隔件包围。
18.根据前述权利要求16至17中任一项所述的方法，其中所述顶部金属板和所述底部金属板被各自电连接到金属接触件。
19.根据前述权利要求16至18中任一项所述的方法，还包括：
在所述顶部金属板和所述底部金属板上施加偏置电压以局部地生成用于减小Eb的所述外部电场；
使用所述顶部电极和所述底部电极通过所述第一MRAM阵列发送写入电流脉冲；以及
从所述顶部金属板和所述底部金属板移除所施加的所述偏置电压，以局部地移除所述外部电场并且增大所述Eb。
20.根据权利要求17所述的方法，还包括：
位于所述第一MRAM阵列与所述第二MRAM阵列之间以用于将所述第一MRAM阵列与所述第二MRAM阵列电隔离的区域，所述区域被填充有所述第三电介质层的一部分并且被第三电介质间隔件包围。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US17/444,174 | 2021-07-30 | ||
| US17/444,174 US11729996B2 (en) | 2021-07-30 | 2021-07-30 | High retention eMRAM using VCMA-assisted writing |
| PCT/EP2022/070959 WO2023006755A1 (en) | 2021-07-30 | 2022-07-26 | HIGH RETENTION eMRAM USING VCMA-ASSISTED WRITING |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117678022A true CN117678022A (zh) | 2024-03-08 |
Family
ID=83005997
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202280050907.1A Pending CN117678022A (zh) | 2021-07-30 | 2022-07-26 | 使用VCMA辅助的写入的高保持eMRAM |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US11729996B2 (zh) |
| EP (1) | EP4374372A1 (zh) |
| CN (1) | CN117678022A (zh) |
| WO (1) | WO2023006755A1 (zh) |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101185994B1 (ko) | 2011-02-15 | 2012-09-25 | 에스케이하이닉스 주식회사 | 수직형 트랜지스터의 원사이드 컨택영역 오픈 방법 및 이를 이용한 원사이드 접합영역 형성방법 |
| KR20140037111A (ko) | 2011-05-19 | 2014-03-26 | 더 리전트 오브 더 유니버시티 오브 캘리포니아 | 전압 제어 자기 이방성 스위치 및 자기 전기 메모리 |
| US9166150B2 (en) | 2012-12-21 | 2015-10-20 | Intel Corporation | Electric field enhanced spin transfer torque memory (STTM) device |
| US9275713B2 (en) | 2013-01-17 | 2016-03-01 | Yimin Guo | Magnetoresistive element and method of manufacturing the same |
| US9589619B2 (en) | 2015-02-09 | 2017-03-07 | Qualcomm Incorporated | Spin-orbit-torque magnetoresistive random access memory with voltage-controlled anisotropy |
| US10008662B2 (en) | 2015-03-12 | 2018-06-26 | Taiwan Semiconductor Manufacturing Co., Ltd. | Perpendicular magnetic tunneling junction (MTJ) for improved magnetoresistive random-access memory (MRAM) process |
| US9620562B2 (en) | 2015-06-02 | 2017-04-11 | Western Digital Technologies, Inc. | Voltage-controlled magnetic anisotropy switching device using an external ferromagnetic biasing film |
| US9768229B2 (en) | 2015-10-22 | 2017-09-19 | Western Digital Technologies, Inc. | Bottom pinned SOT-MRAM bit structure and method of fabrication |
| US9721636B1 (en) | 2016-01-28 | 2017-08-01 | Western Digital Technologies, Inc. | Method for controlled switching of a MRAM device |
| CN109690675B (zh) | 2016-06-28 | 2022-11-04 | 赢世通股份有限公司 | 一种可应用于磁电隧道结的新型字线脉冲写入方法 |
| US10534996B2 (en) | 2017-04-03 | 2020-01-14 | Gyrfalcon Technology Inc. | Memory subsystem in CNN based digital IC for artificial intelligence |
| US10861527B2 (en) | 2017-06-27 | 2020-12-08 | Inston, Inc. | Systems and methods for optimizing magnetic torque and pulse shaping for reducing write error rate in magnetoelectric random access memory |
| US10224368B2 (en) | 2017-06-30 | 2019-03-05 | Qualcomm Incorporated | Voltage-switched magneto-resistive random access memory (MRAM) employing separate read operation circuit paths from a shared spin torque write operation circuit path |
| US10374154B1 (en) * | 2018-01-18 | 2019-08-06 | Globalfoundries Inc. | Methods of shielding an embedded MRAM array on an integrated circuit product comprising CMOS based transistors |
| US10468456B2 (en) | 2018-02-17 | 2019-11-05 | Globalfoundries Inc. | Integrated circuits including magnetic random access memory structures having reduced switching energy barriers for differential bit operation and methods for fabricating the same |
| US11322543B2 (en) * | 2020-05-27 | 2022-05-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for MRAM top electrode connection |
| US20230157181A1 (en) * | 2021-11-17 | 2023-05-18 | International Business Machines Corporation | Embedded magnetoresistive random access memory top electrode structure |
-
2021
- 2021-07-30 US US17/444,174 patent/US11729996B2/en active Active
-
2022
- 2022-07-26 CN CN202280050907.1A patent/CN117678022A/zh active Pending
- 2022-07-26 EP EP22757887.9A patent/EP4374372A1/en active Pending
- 2022-07-26 WO PCT/EP2022/070959 patent/WO2023006755A1/en active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023006755A1 (en) | 2023-02-02 |
| US11729996B2 (en) | 2023-08-15 |
| EP4374372A1 (en) | 2024-05-29 |
| US20230031589A1 (en) | 2023-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11011697B2 (en) | Faceted sidewall magnetic tunnel junction structure | |
| US9589616B2 (en) | Energy efficient three-terminal voltage controlled memory cell | |
| US6806096B1 (en) | Integration scheme for avoiding plasma damage in MRAM technology | |
| US11430832B2 (en) | Semiconductor MRAM device and method | |
| CN112054115B (zh) | 磁性存储器装置及其制作方法 | |
| JP4555780B2 (ja) | 高密度及び高プログラミング効率のｍｒａｍ設計 | |
| US10770652B2 (en) | Magnetic tunnel junction (MTJ) bilayer hard mask to prevent redeposition | |
| US20100109085A1 (en) | Memory device design | |
| US10944044B2 (en) | MRAM structure with T-shaped bottom electrode to overcome galvanic effect | |
| US11915734B2 (en) | Spin-orbit-torque magnetoresistive random-access memory with integrated diode | |
| US11056643B2 (en) | Magnetic tunnel junction (MTJ) hard mask encapsulation to prevent redeposition | |
| CN117413627A (zh) | 具有低电阻率自旋霍尔效应（she）写入线的自旋轨道扭矩（sot）磁阻随机存取存储器（mram） | |
| JP2023552422A (ja) | 磁気抵抗ランダム・アクセス・メモリ | |
| US11944013B2 (en) | Magnetic tunnel junction device with minimum stray field | |
| US11729996B2 (en) | High retention eMRAM using VCMA-assisted writing | |
| US11075334B2 (en) | Spin-orbit-torque magneto-resistive random access memory with stepped bottom electrode | |
| US10608047B1 (en) | Magnetic memory element with voltage controlled magnetic anistropy | |
| US20240107896A1 (en) | Mram structure with chiral spin-orbit-torque metal electrode | |
| US20230031478A1 (en) | In-array magnetic shield for spin-transfer torque magneto-resistive random access memory | |
| US20230240148A1 (en) | Magnetic tunnel junction device with magnetoelectric assist | |
| US20230144157A1 (en) | Etching of magnetic tunnel junction (mtj) stack for magnetoresistive random-access memory (mram) | |
| KR20230134546A (ko) | 낮은 ra 좁은 베이스의 수정된 이중 자기 터널 접합구조 | |
| TW202335323A (zh) | 記憶體、記憶體裝置及其製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |