CN106605268B - 磁场辅助的存储器操作 - Google Patents

磁场辅助的存储器操作 Download PDF

Info

Publication number
CN106605268B
CN106605268B CN201580045595.5A CN201580045595A CN106605268B CN 106605268 B CN106605268 B CN 106605268B CN 201580045595 A CN201580045595 A CN 201580045595A CN 106605268 B CN106605268 B CN 106605268B
Authority
CN
China
Prior art keywords
state
bitcells
subarray
memory address
logical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201580045595.5A
Other languages
English (en)
Other versions
CN106605268A (zh
Inventor
H.奈米
S-L.L.卢
S.托米施马
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN106605268A publication Critical patent/CN106605268A/zh
Application granted granted Critical
Publication of CN106605268B publication Critical patent/CN106605268B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

在一个实施例中，诸如自旋转移力矩（STT）随机存取存储器（RAM）之类的磁阻随机存取存储器（MRAM）例如具有位单元的子阵列和位于邻近子阵列的电磁体。引导磁场通过第一子阵列的位单元的铁磁器件以辅助将子阵列的位单元的状态从第一状态改变到第二状态，其中位单元的铁磁器件从平行和反平行极化中的一个改变到平行和反平行极化中的另一个。相应地，在来自电磁体的辅助下，子阵列的内容可以容易地被预置或擦除成平行或反平行状态中的一个。在正常写入操作期间，到所述另一状态的位被写入。本文描述了其它方面。

Description

磁场辅助的存储器操作
技术领域
本发明的某些实施例一般涉及非易失性存储器。
背景技术
自旋转移力矩随机存取存储器（STTRAM）是磁阻随机存取存储器（MRAM）的类型，其是非易失性的并且典型地用于存储器电路，诸如高速缓存、存储器、次级储存器和其它存储器应用。STTRAM存储器通常可以以降低的功率水平操作并且与其它存储器类型相比可能不太昂贵。
STTRAM存储器所遭遇的一个问题在于，对STTRAM存储器的写入操作可能相对长，如相比于读取操作那样，从而不利地影响STTRAM存储器的性能。减少针对STTRAM存储器的写入时间的一个方案已经是降低存储器的持久性，也就是说，每一个位单元可靠地维持其逻辑状态的时间的长度。
其它技术针对改进STTRAM存储器的效率。一个这样的技术检测单元何时被切换并且终止针对该单元的写入操作以减小流过铁磁器件的过剩电流。
另一类型的非易失性存储器是闪速存储器，其中位单元包括NAND门。闪速存储器通常具有两个操作模式，其中擦除整个子阵列的擦除模式和其中然后可以如所需要的那样设置位的设置模式。
附图说明
通过示例的方式而不是通过限制的方式在附图的各图中图示本公开的实施例，其中相同的参考标号是指类似的元件。
图1A描绘了图示依照本公开的实施例的系统的所选方面的高级框图。
图1B描绘了依照本公开的实施例的STTRAM存储器的基本架构。
图1C-1F描绘了图1B的STTRAM存储器的位单元的铁磁层的各种极化。
图2A-2B描绘了典型的一个晶体管一个寄存器（1T1R）器件的示意图，其示出位线（BL）、字线（WL）和源线（SL）。
图3是描绘了用于图2A-2B的一个晶体管一个寄存器（1T1R）器件的读取和写入电压的图表。
图4A是依照本公开的实施例的引导磁场通过图1B的STTRAM存储器的位单元的子阵列的铁磁层的示意性表示。在该图中，箭头表示如以下所解释的“自由层”的极化。
图4B是依照本公开的实施例的布置在图1B的STTRAM存储器的位单元的子阵列之上以用于引导磁场通过位单元的子阵列的线圈的示意性表示。
图5A是依照本公开的实施例的引导磁场通过图1B的STTRAM存储器的位单元的子阵列的铁磁层的可替换实施例的示意性表示。同样地，在该图中，箭头表示如以下所解释的“自由层”的极化。
图5B是图5A的磁场和自由铁磁层的子阵列的截面视图的示意性表示。
图5C是依照本公开的实施例的布置在图1B的STTRAM存储器的位单元的子阵列之上以用于引导磁场通过位单元的子阵列的线圈的可替换实施例的示意性表示。
图5D是图5C的线圈的可替换实施例的示意性表示。
图6A是为对图1B的STTRAM存储器的位单元的数据写入做准备的对写入数据的转换的示意性表示。
图6B是为对图1B的STTRAM存储器的位单元的数据写入做准备的经转换的写入数据的呈现的示意性表示。
图6C是写入到图1B的STTRAM存储器的位单元的经转换的写入数据的示意性表示。
图7描绘了依照本公开的实施例的用于将写入数据写入到图1B的STTRAM存储器的位单元的操作的一个示例。
图8A和8B描绘了依照本公开的实施例的图1B的STTRAM存储器的控制电路的逻辑到物理地址映射逻辑，其将针对存储器行的逻辑地址从一个存储器行物理地址重映射到另一存储器行物理地址。
具体实施方式
在随后的描述中，已经为相同的组件给出相同的参考标号，而不管它们是否被示出在不同的实施例中。为了以清楚和简洁的方式说明本公开的（一个或多个）实施例，附图可能不一定按照比例并且可能以某种程度的示意性形式示出某些特征。关于一个实施例描述和/或说明的特征可以以相同的方式或以类似的方式在一个或多个其它实施例中和/或与其它实施例的特征组合或替代于其它实施例的特征使用。
依照本公开的各种实施例，描述了诸如STT存储器之类的磁场辅助的MRAM存储器。STT是其中可以使用自旋极化电流来修改磁性隧道结（MTJ）器件中的磁性层的取向的效应。在基于STT的MTJ中，器件电阻可以是低的或高的，取决于隧道结的两侧上的磁性极化的方向之间的相对角度差异。
在一个实施例中，引导磁场通过位单元的子阵列中的每一个位单元的MTJ器件的铁磁层以促进每一个MTJ从第一状态到第二状态的状态改变。在一个实施例中，第一状态是其中每一个MTJ的铁磁层具有平行磁性取向并且表现出低电阻的一个状态。相反，第二状态是其中每一个MTJ的铁磁层具有反平行（anti-parallel）磁性取向并且表现出高电阻的一个状态。所认为的是，由被引导通过MTJ的磁场提供的磁性辅助可以促进从第一（平行取向、低电阻）状态到第二（反平行、高电阻）状态的状态中的改变。如以下更加详细地解释的，所认为的是，在一些实施例中，这样的磁性辅助可以减少STT存储器的写入时间。
例如，在来自电磁体的辅助下，子阵列的内容可以被容易地预置或擦除到平行或反平行状态中的一个。在正常写入操作期间，将位写入到另一状态。
领会到，如本文所描述的磁场辅助技术可以应用于除了STT MRAM设备之外的MRAM设备，诸如巨磁阻（GMR）MRAM、切换（toggle）MRAM和其它MRAM设备。依照本文所描述的实施例的这样的基于MRAM的存储器元件可以使用在独立存储器电路或逻辑阵列中，或者可以嵌入在微处理器和/或数字信号处理器（DSP）中。此外，要指出的是，尽管本文在说明性示例中主要参照基于微处理器的系统来描述系统和过程，但是将领会到，鉴于本文中的公开内容，本公开的某些方面、架构和原理同等适用于其它类型的设备存储器和逻辑设备。
转向附图，图1A是图示了根据本公开的实施例实现的系统的所选方面的高级框图。系统10可以表示数个电子和/或计算设备中的任何一个，其可以包括存储器设备。这样的电子和/或计算设备可以包括计算设备，诸如大型机、服务器、个人计算机、工作站、电话设备、网络器具、虚拟化设备、存储控制器、便携式或移动设备（例如膝上型电脑、上网本、平板计算机、个人数字助理（PDA）、便携式媒体播放器、便携式游戏设备、数字摄像机、移动电话、智能电话、特色电话等）或组件（例如片上系统、处理器、桥接器、存储器控制器、存储器等）。在可替换的实施例中，系统10可以包括更多的元件、更少的元件和/或不同的元件。而且，尽管系统10可以被描绘为包括分离的元件，但是将领会到，这样的元件可以集成到一个平台（诸如片上系统（SoC））上。在说明性示例中，系统10包括微处理器20、存储器控制器30、存储器40和外围组件50，其可以包括例如视频控制器、输入设备、输出设备、储存器、网络适配器等。微处理器20包括高速缓存25，其可以是存储指令和数据的存储器层级的部分，并且系统存储器40也可以是存储器层级的部分。微处理器20与存储器40之间的通信可以由存储器控制器（或芯片组）30来促进，所述存储器控制器（或芯片组）30还可以促进与外围组件50的通信。
外围组件50的储存器可以是例如非易失性储存器，诸如固态驱动器、磁盘驱动器、光盘驱动器、带驱动器、闪速存储器等）。储存器可以包括内部存储设备或附连的或网络可访问的储存器。微处理器20被配置成将数据写入存储器40中和从存储器40读取数据。储存器中的程序被加载到存储器中并且由处理器运行。网络控制器或适配器使得能够实现与诸如以太网、光纤信道仲裁回路等之类的网络的通信。另外，在某些实施例中，架构可以包括被配置成在显示器监视器上再现信息的视频控制器，其中视频控制器可以体现在视频卡上或者集成在安装于母板或其它衬底上的集成电路组件上。输入设备用于向处理器提供用户输入，并且可以包括键盘、鼠标、触笔、麦克风、触敏显示屏、输入管脚、插座或本领域中已知的任何其它激活或输入机构。输出设备能够再现从处理器或诸如显示器监视器、打印机、储存器、输出管脚、插座等之类的其它组件传输的信息。网络适配器可以体现在网络卡（诸如外围组件互连（PCI）卡、快速PCI或某种其它I/O卡）上或者在安装于母板或其它衬底上的集成电路组件上。
可以取决于特定应用而省略设备10的组件中的一个或多个。例如，网络路由器可以缺少例如视频控制器。
存储器设备25、40中的任何一个或多个，以及所述其它设备10、30、50可以包括依照本说明书的磁性辅助的MRAM存储器。图1B示出依照本说明书的一个实施例的STT存储器66的位单元64的行和列的阵列60的示例。STT存储器66还可以包括行解码器、定时器设备和I/O设备（或I/O输出）。相同存储器字的位可以为了高效的I/O设计而与彼此分离。复用器（MUX）可以用于在READ（读取）操作期间将每一列连接到所需电路。另一MUX可以用于在WRITE（写入）操作期间将每一列连接到写入驱动器。控制电路68执行对位单元64的读取操作、写入操作和磁场辅助的写入操作，如以下所解释的。控制电路68被配置成使用适当的硬件、软件或固件或其各种组合来执行所描述的操作。
位单元64的阵列60的每一个位单元64包括铁磁器件70（图1C），诸如自旋阀，或磁性隧道结（MTJ）器件。位单元的每一个铁磁器件70包括通过中间层76分离的两个铁磁材料层72、74a，所述中间层76在自旋阀的情况下是金属层或者在MTJ的情况下是薄电介质或绝缘层。在该示例中，铁磁材料层72被电接触层78所接触并且具有其中主导的磁化方向固定的固定极化。因而，层72被称为固定层。固定层72的主导磁化方向具有由在图1C的截面视图中从右指向左的箭头80表示的磁化方向。
另一铁磁材料层74a被电接触层81所接触并且称为“自由层”，其具有其中可以选择性地改变自由层的主导磁化方向的可改变的极化。自由层74a的主导磁化方向由同样在图1C的截面视图中从右指向左的箭头82a表示。
在图1C的示例中，自由层和固定层74a、72二者的主导磁化方向被描绘为是相同的，也就是说，在相同方向上。如果两个铁磁层72、74a的主导磁化方向相同，则将两个层的极化称为“平行”。在平行极化中，位单元表现出低电阻状态，其可以被选择成表示存储在位单元中的逻辑一或逻辑零中的一个。如果两个铁磁层的主导磁化方向相反，如通过图1D中的箭头80（右向左）和82b（左向右）所示出的，则两个层72、74b的极化被称为“反平行”。在反平行极化中，位单元表现出高电阻状态，其可以被选择成表示存储在位单元中的逻辑一或逻辑零中的另一个。
极化和因而存储在STTRAM 66的位单元64中的逻辑位值可以通过在特定方向上传递自旋极化电流通过位单元64的铁磁器件70而被设置成特定状态。自旋极化电流是其中电荷载流子（诸如电子）的自旋取向主要具有一种类型（自旋向上或自旋向下）的自旋极化电流。因此，控制电路68（图1B）被配置成通过在一个方向上传递自旋极化电流通过位单元64的铁磁器件70而将逻辑一存储在STTRAM 66的位单元64中。作为结果，位单元64的铁磁器件70的铁磁层具有是平行或反平行中的一个的极化，取决于此，极化状态已经被选择成表示逻辑一。
相反，可以通过控制电路68在相反方向上传递自旋极化电流通过位单元的铁磁器件70而将逻辑零存储在STTRAM 66的位单元64中。作为结果，位单元64的铁磁器件70的铁磁层具有是平行或反平行中的另一个的极化，取决于此，极化已经被选择成表示逻辑零。
图1E和1F描绘了铁磁器件的可替换实施例。在此，位单元64的阵列60的每一个位单元64包括铁磁器件170（图1E），诸如自旋阀或磁性隧道结（MTJ）器件。位单元的每一个铁磁器件170包括通过中间层176分离的两个铁磁材料层172、174a，所述中间层176在自旋阀的情况下是金属层并且在MTJ的情况下是薄电介质或绝缘层。在该示例中，铁磁材料层172被电接触层178所接触并且具有其中主导的磁化方向固定的固定极化。该固定层通常比自由层厚得多。因而，将层172称为固定层。固定层172的主导磁化方向通过在图1E的截面视图中从底指向上的箭头180来表示。
另一铁磁材料层174a被电接触层181所接触并且称为“自由层”，其具有其中可以选择性地改变自由层的主导磁化方向的可改变的极化。自由层174a的主导磁化方向通过同样在图1E的截面视图中从底指向上的箭头182a来表示。
在图1E的示例中，将自由层和固定层174a、172二者的主导磁化方向描绘为是相同的，也就是说，在相同方向上。如果两个铁磁层172、174的主导磁化方向相同，则两个层的极化被称为“平行的”。在平行极化中，位单元表现出低电阻状态，其可以被选择成表示存储在位单元中的逻辑一或逻辑零中的一个。如果两个铁磁层的主导磁化方向相反，如通过图1F中的箭头180（底向上）和182b（顶向下）所示出的，则两个层172、174b的极化被称为“反平行”。在反平行极化中，位单元表现出高电阻状态，其可以被选择成表示存储在位单元中的逻辑一或逻辑零中的另一个。
极化和因而存储在STTRAM 66的位单元64中的逻辑位值可以由控制电路68设置到特定状态，所述控制电路68被配置成在特定方向上传递自旋极化电流通过位单元64的铁磁器件170。因此，可以通过在一个方向上传递自旋极化电流通过位单元64的铁磁器件170而将逻辑一存储在STTRAM 66的位单元64中。作为结果，位单元64的铁磁器件170的铁磁层具有是平行和反平行中的一个的极化，取决于此，极化已经被选择成表示逻辑一。
相反地，可以通过控制电路68在相反方向上传递自旋极化电流通过位单元的铁磁器件170而将逻辑零存储在STTRAM 66的位单元64中。作为结果，位单元64的铁磁器件170的铁磁层具有是平行或反平行中的另一个的极化，取决于此，极化已经被选择成表示逻辑零。
STTRAM使用基于自旋极化电流引发的磁化切换（switching）的特殊写入机制。图2A-2B示出典型的STTRAM位单元64的基本元件的示意图，所述STTRAM位单元64包括开关晶体管204和可变电阻晶体管元件Rmem（元件202）。组合结构经常被称为1T1R（一个晶体管一个寄存器）单元。在图2B中更加突出地示出针对位单元的位线（BL，元件210）、字线（WL，元件206）和源线或选择线（SL，元件208），其分别具有对应的电压VBL、VWL和VSL。晶体管204充当选择器开关，而电阻元件202可以是磁性隧道结（MTJ）器件，诸如器件70（图1C、1D），其包括通过结层76分离的两个软铁磁层72、74a（或74b），层72具有固定“参考”磁化方向80，并且另一个具有可变磁化方向82a、82b。图2B示出，虽然仅存在一个读取方向（标记为RD的箭头），但是写入操作可以是双向的（标记为WR的双头箭头）。因此，该1T1R结构可以被描述为具有单极“读取”和双极“写入”的1T-1STT MTJ存储器单元。
通过将位线BL预充电至VRD并且允许其当写入线WL被选通有电压VCC时通过单元衰减来读取位单元64，如图3的图表中所示，电压VCC接通开关晶体管204。使用参考单元同时耗用的参考电压VBL充当感测放大器参考。参考和所访问的BL二者使用PMOS电流源钳位，使得甚至在非常长的访问时间内在感测放大器输入处维持恒定差别。
在该示例中，逻辑零由可变电阻晶体管元件Rmem（元件202）的高电阻状态（反平行极化（图1D、1F）来表示，所述可变电阻晶体管元件Rmem是磁性隧道结（MTJ）器件70、170。相反，逻辑一在该示例中由可变电阻晶体管元件Rmem（元件202）的低电阻状态（平行极化（图1C、1E）来表示，所述可变电阻晶体管元件Rmem是磁性隧道结（MTJ）器件70、170。相应地，如果预充电电压VRD衰减到相对高的值，则逻辑0（高电阻状态）被指示为存储在MTJ器件70、170中。相反地，如果预充电电压VRD衰减到相对低的值，则逻辑1（低电阻状态）被指示为存储在MTJ器件70、170中。（要领会到，在其它实施例中，逻辑0可以由可变电阻晶体管元件Rmem（元件202）的低电阻状态（平行极化（图1C、1E））来表示。相反地，逻辑1可以由可变电阻晶体管元件Rmem（元件202）的高电阻状态（反平行极化（图1D、1F））来表示）。
为了写入到位单元64中，使用由控制电路68（图1B）控制的双向写入方案。为了写入其中可变电阻晶体管元件Rmem（元件202）的状态从反平行状态（图1D、1F）改变到平行状态（图1C、1D）的逻辑1，将位线BL充电至VCC并且选择线SL连接到地，使得电流从位线BL流动到选择线SL。相反，为了写入其中可变电阻晶体管元件Rmem（元件202）的状态从平行状态（图1C、1E）改变到反平行状态（图1D、1F）的逻辑0，利用具有相反方向的电流。相应地，处于VCC处的选择线SL和处于地的位线BL使电流从选择线SL流动到位线BL，相反方向。
在本文中领会到，将位单元64的磁性极化从一个状态改变到另一个状态是非对称的。更具体地，领会到，将位单元64的状态从平行状态（图1C、1E）改变到反平行状态（图1D、1F）的写入时间在一些实例中可以实质上长于针对相反情况的写入时间，也就是说，将位单元64的状态从反平行状态（图1D、1F）改变到平行状态（图1C、1E）的写入时间。例如，在一些实例中，针对平行到反平行状态改变的写入时间可以是比针对反平行到平行状态改变的写入时间的数量级更大的数量级。
依照本说明书的一个方面，领会到，可以通过在适当写入电流被引导通过位单元以将其状态从平行状态改变到反平行状态时引导磁场通过位单元64来实质上减少针对平行到反平行状态改变的写入时间。图4A是阵列60的位单元64的子阵列310（图1B）的MTJ器件70（图1C、1D）的自由铁磁层74a、74b的子阵列300的示意性表示。如通过磁场线320表示的磁场被引导通过阵列60的位单元64的子阵列310（图1B）的MTJ器件70（图1C、1D）的自由层74a、74b。在所图示的实施例中，磁场320与如由箭头82b表示的反平行极化铁磁层74b（图1D）的磁化方向大体平行对准。通过大体平行的对准，其意味着穿过子阵列310的位单元的磁场320的场线与反平行极化的自由铁磁层74b的磁化方向82b之间的角度差A在0-90度的范围内，诸如在一个实施例中近似45度。
相反，在所图示的实施例中，磁场320与如由箭头82a表示的平行极化铁磁层74a（图1C）的磁化方向大体反平行对准。通过大体反平行对准，其意味着穿过子阵列310的位单元的磁场320的场线和平行极化的自由铁磁层74a的磁化方向82a之间的角度差B在90-180度的范围内，诸如在一个实施例中近似135度。这样的布置被认为促进从平行极化（图1C）到反平行极化（图1D）的状态改变，使得在将极化状态从平行极化状态改变到磁场320被引导通过的每一个位单元64的MTJ器件70的反平行极化状态时，写入电流可以减小，或者写入时间可以减少，或者写入电流可以减小且写入时间可以减少。
图4b示出布置在存储器阵列60的位单元64（图1B）的子阵列310之上的多匝电磁线圈400的示例。位单元64（图1B）的子阵列310定义平面410，并且在该实施例中，线圈400的每一匝420位于与位单元平面410正交使得磁场的场线320与位单元平面410大体对准地被引导通过子阵列310的位单元。通过大体对准，其意味着位单元平面410与穿过位单元子阵列310的磁场320的场线之间的角度差在45至-45度的范围内，诸如在一个实施例中近似0度。
多匝线圈400可以使用各种技术来制作。一个这样的技术使用金属化层、通孔和横向管道形成多匝线圈。其它技术可以使用其它的导电材料（诸如经掺杂的半导体材料）来形成多匝线圈。在所图示的实施例中，每一匝420由间隔的导电层形成，其与间隔的导电通孔链接。邻近的匝与间隔的横向管道链接。用于制作多匝线圈的又一技术可以包括金属化和硅通孔（TSV），其经常用于三维集成电路堆叠。要领会到，取决于特定应用，合适的线圈可以具有更少或更大数目的匝，可以具有其它形状和其它位置。
为了生成磁场320，使驱动电流在逆时针方向上穿过电磁线圈400的匝420，如由箭头430所指示的，可以通过使驱动电流在顺时针方向上穿过线圈400的匝420来生成在相反方向上引导的磁场。驱动电流可以通过控制电路68（图1B）被选择性地接通和关断，所述控制电路68被配置成向开关晶体管440提供适当使能信号（En、En（条））。在所图示的实施例中，去到线圈400的驱动电流可以被接通以与将子阵列310的位单元从平行极化状态切换到反平行极化状态的写入电流至少部分地一致以提供对状态改变的磁性辅助。
图5A和图5B的截面视图是阵列60的位单元64的子阵列310（图1B）的MTJ器件170（图1E、1F）的自由铁磁层174a、174b的子阵列300a的可替换实施例的示意性表示。如由磁场线320a表示的磁场被引导通过阵列60的位单元64的子阵列310（图1B）的MTJ器件170（图1E、1F）的自由层174a、174b。在所图示的实施例中，磁场320a一般正交于位单元平面410（图1B）并且与如由箭头182b表示的反平行极化铁磁层174b（图1F）的磁化方向大体平行对准。通过大体平行对准，其意味着穿过子阵列300a的位单元的磁场320a的场线与反平行极化的自由铁磁层174b的磁化方向182b之间的角度差在一个实施例中在45至-45度的范围内。在图5A、5B中描绘的实施例中，穿过子阵列310的位单元的磁场320a的场线与反平行极化的自由铁磁层174b的磁化方向182b之间的角度差大体为零。
相反，在所图示的实施例中，磁场320a与如由箭头182a表示的平行极化铁磁层174a（图1E）的磁化方向大体反平行对准。通过大体反平行对准，其意味着磁场320的场线与平行极化的自由铁磁层174a的磁化方向182a之间的角度差在一个实施例中在135至225度的范围内。在图5A、5B中描绘的实施例中，穿过子阵列310的位单元的磁场320a的场线与平行极化的自由铁磁层174b的磁化方向182a之间的角度差大体为180度。这样的布置被认为促进从平行极化（图1E）到反平行极化（图1F）的状态改变，使得在将极化状态从平行极化状态改变到磁场320a被引导通过的每一个位单元64的MTJ器件170的反平行极化状态时，写入电流可以减小，或者写入时间可以减少，或者写入电流可以减小且写入时间可以减少。
图5C示出布置在存储器阵列60的位单元64（图1B）的子阵列310之上的多匝电磁线圈500的示例。位单元64（图1B）的子阵列310定义平面410，并且在该实施例中，线圈500的每一匝520位于与位单元平面410平行使得磁场的场线320a大体正交地被引导通过子阵列310的位单元的位单元平面410。通过大体正交，其意味着位单元平面410与穿过位单元子阵列310的磁场320a的场线之间的角度差在一个实施例中大于45度。在另一实施例中，位单元平面410与穿过位单元子阵列310的磁场320a的场线之间的角度差为近似90度。
多匝线圈500可以使用各种技术来制作。一个这样的技术使用金属化层、通孔和横向管道形成多匝线圈。其它技术可以使用其它的导电材料（诸如经掺杂的半导体材料）来形成多匝线圈。在所图示的实施例中，每一匝520由间隔的导电层形成，其与间隔的导电通孔和间隔的横向管道链接。邻近的匝与间隔的通孔链接。用于制作多匝线圈的又一技术可以包括金属化和硅通孔（TSV），其经常用于三维集成电路堆叠。要领会到，取决于特定应用，合适的线圈可以具有更少或更大数目的匝，可以具有其它形状和其它位置。
为了生成磁场320a，使驱动电流在顺时针方向上穿过线圈500的匝520，如由箭头530所指示的。可以通过使驱动电流540在逆时针方向上穿过线圈500的匝520来生成在相反方向上引导的磁场320b（图5D）。驱动电流可以通过控制电路68（图1B）被选择性地接通和关断，所述控制电路68被配置成向开关晶体管540提供适当使能信号（En、En（条））。在所图示的实施例中，去到线圈500的驱动电流可以被接通以与将子阵列310的位单元从平行极化状态切换到反平行极化状态的写入电流至少部分地一致以提供对状态改变的磁性辅助。
在以上描述的示例中，可以使用由相关联的磁场320、320a、320b提供的磁性辅助将整个子阵列310的位单元64（图1B）一起从平行极化状态（图1C、1E）切换到反平行极化状态（图1D、1F）。为了简化起见，图1B的子阵列310被描绘为包括位单元的3乘3子阵列。领会到，针对其可以使用辅助磁场以一次性将相应的极化状态从平行切换到反平行极化的位单元的数目可以取决于特定应用而变化。因为现代存储器通常具有存储许多吉字节（或更多）数据的容量，因此子阵列310可以包括一个位单元，或者可以包括数十个、数百个、数千个、数万个或更多的位单元，针对其使用如本文所描述的磁性辅助来一次性将其相应极化状态从平行切换到反平行极化。
在所图示的实施例中，反平行极化、高电阻状态被选择成表示存储在位单元中的逻辑零。相应地，逻辑零可以被写入到子阵列310的每一个位单元中，实际上“擦除”存储在子阵列310中的任何数据。在应用于子阵列310的擦除操作之前已经处于反平行极化、高电阻状态中的任何位单元作为整体在擦除操作之后保持在反平行极化、高电阻状态中。控制电路68被配置成通过提供磁性辅助和通过子阵列310的每一个位单元的适当的平行到反平行状态改变写入电流来擦除位单元的整个子阵列，如以上所描述的。一旦子阵列310的所有位单元64已经被擦除，使得它们均存储逻辑零，就可以将写入数据写入到子阵列的一部分（诸如例如字、行或页）中。由于已经通过擦除子阵列将逻辑零写入到子阵列中，因此将数据写入到子阵列中可以限于仅写入是逻辑一的写入数据的位值。
在所图示的实施例中，平行极化、低电阻状态被选择成表示存储在位单元中的逻辑一。因而，为了将逻辑一写入到最初处于表示逻辑零的反平行极化、高电阻状态的位单元中，适当的反平行到平行状态改变写入电流被驱动通过特定位单元以将位单元的极化状态从反平行切换到平行。如之前所提到的，与将STT位单元的极化状态从平行切换到反平行极化相比，将STT位单元的极化状态从反平行切换到平行典型地要求实质上更少的写入时间和功率。相应地，在一个实施例中，在写入逻辑一以将位单元的极化状态从反平行切换到平行时可以省略辅助磁场。要领会到，在其它实施例中，适当的辅助磁场可以被引导通过位单元以用于两个状态改变，也就是说，从平行到反平行极化以及反之。进一步领会到，在其它实施例中，反平行极化、高电阻状态可以被选择成表示存储在位单元中的逻辑一，并且平行极化、低电阻状态可以被选择成表示存储在位单元中的逻辑零。
图6A示出长度为八位并且包含逻辑一和零的序列（在该示例中“10011010”）的写入数据行的示例。控制电路68（图1B）被配置成仅将逻辑一写入到位单元64a，64b…64h的经擦除的行（图6B）。相应地，控制电路68还被配置成将写入数据的行的逻辑零视为“保持”值，如由字母“H”所表示的，使得极化状态和因而位单元64a，64b…64h（图6B）的经擦除的行的对应位单元的位值被维持，也就是说，保持不变。因此，写入数据序列“10011010”被控制电路68有效地转换成写入序列“1HH11H1H”，如图6A中所示，其中仅逻辑一要被写入到位单元64a，64b…64h的经擦除的行，如图6B中所示。
控制电路68被配置成将写入序列“1HH11H1H”的每一个逻辑一值写入到对应的位单元中，如通过图6C的位单元64a、64d、64e和64g所示。在该示例中，通过将对应位单元的状态从高电阻、反平行极化状态改变到低电阻、平行极化状态来写入逻辑一。相反，由写入序列“1HH11H1H”的字母H表示的保持值中的每一个使控制电路68保持或维持状态并且因而保持或维持对应位单元64b、64c、64f和64h中的每一个中的逻辑零的之前存储的位值，所述对应位单元之前被在先的磁场辅助的擦除功能所擦除。在该示例中，逻辑零在该示例中由高电阻、反平行状态表示。
图7描绘了依照本说明书的一个实施例的诸如STTRAM之类的磁场辅助的MRAM的操作的示例。在该示例中，控制电路68被配置成执行所描述的操作。
在第一操作中，接收要写入到对应于存储器（诸如例如子阵列310）中的位单元的第一物理地址的逻辑地址的写入数据（块710）。转换写入数据（块714）使得写入数据的逻辑零被视为“保持”值，如结合例如图6A所描述的。以此方式，改变写入数据使得所有零被保持状态取代。在该示例中，由STTRAM的位单元的高电阻、反平行极化状态来表示逻辑零。领会到，在其它实施例中，可以由STTRAM的位单元的高电阻、反平行极化状态来表示逻辑一。在这样的实施例中，将转换写入数据（块714）使得写入数据的逻辑一而不是逻辑零被视为“保持”值。
在该示例中，向逻辑线分配STTRAM的物理线。标识（块720）与写入数据的逻辑地址目的地相关联的物理地址并且做出关于该物理地址的位单元是否“干净（clean）”（也就是说，被擦除到全部为逻辑零）的确定（块724）。如果是这样，可以以与图6C中描绘的类似的方式在不修改保持零位值的其余位的情况下将写入数据的逻辑一写入（块730）到该物理地址的对应位单元。相应地，被视为保持值的写入数据的逻辑零使该物理地址的对应位单元以与图6C中所描绘的类似的方式保留在逻辑零状态中。
相反地，如果确定（块724）该物理地址的位单元不“干净”，也就是说，包含一个或多个逻辑一值，则第一物理地址被无效（块732）。
做出关于干净的物理地址（也就是说，其中所有位单元已经被擦除到全部为逻辑零的物理地址）是否在子阵列中可用的确定（块740）。如果是这样，向写入数据的逻辑地址目的地分配（块744）干净的物理地址。图8A和8B描绘了针对位单元64的阵列60的磁场辅助的存储器控制电路68的逻辑到物理地址映射逻辑810的示例，其将针对存储器行的逻辑地址从针对子阵列310的存储器行814a（图8A）的第一物理地址重映射到针对子阵列310的不同存储器行814b的第二物理地址（图8B）。
此外，可以以与图6C中所描绘的类似的方式将写入数据的逻辑一写入（块730）到第二物理地址的对应位单元。相应地，被视为保持值的写入数据的逻辑零以与图6C中描绘的类似的方式使第二物理地址的对应位单元保留在逻辑零状态。
相反地，如果确定（块740）干净的物理地址（也就是说，其中所有位单元已经被擦除成全部为逻辑零的物理地址）在子阵列中不可用，则选择（块750）可用并且空白（即干净）的位单元的第二子阵列，并且将原始、第一子阵列中的所有有效数据转移到第二、所选子阵列。以与结合块730描述的类似的方式通过将有效转移数据的逻辑一写入到第二阵列的目的地物理地址来转移数据。在有效转移数据已经被转移到第二子阵列之后，可以在磁场辅助下擦除第一子阵列，如本文所描述的。
此外，向所接收到的写入数据（块710）的逻辑地址目的地分配（块744）第二子阵列的第三、干净的、物理地址并且可以以与图6C中所描绘的类似的方式将所接收到的写入数据的逻辑一写入（块730）到第二子阵列的第三物理地址的对应位单元。相应地，被视为保持值的所接收到的写入数据的逻辑零以与图6C中描绘的类似的方式使第二子阵列的第三物理地址的对应位单元保留在逻辑零状态中。
示例
以下示例关于另外的实施例。
示例1是一种装置，包括：具有MRAM位单元的第一子阵列的磁阻（MRAM）位单元的阵列，其中每一个位单元包括具有极化的铁磁器件，所述极化在第一状态中为平行和反平行极化中的一个并且在第二状态中为平行和反平行极化中的另一个；控制电路，其被配置成将处于第一状态中的第一子阵列的位单元的状态改变成第二状态，使得第一子阵列的位单元的铁磁器件具有由处于第二状态中的位单元表现出的极化；以及电磁体，其位于邻近第一子阵列以引导磁场通过第一子阵列的位单元的铁磁器件以辅助将MRAM的位单元的阵列的第一子阵列的位单元的状态从第一状态改变到第二状态。
在示例2中，示例1-10（排除本示例）的主题可以可选地包括，其中所述MRAM位单元是自旋转移力矩（STT）随机存取存储器（RAM）位单元，所述控制电路被配置成引导自旋极化电流通过第一子阵列的位单元的铁磁器件以将处于第一状态中的第一子阵列的位单元的状态改变成第二状态，使得第一子阵列的位单元的铁磁器件具有由处于第二状态中的位单元表现出的极化；所述控制电路还被配置成引导自旋极化电流通过第一子阵列的第一所选位单元的铁磁器件以通过将第一子阵列的第一所选位单元从第二状态改变回到第一状态，使得被改变回到第一状态的每一个第一所选位单元表示数据的逻辑一和逻辑零中的一个来将数据写入到第一子阵列的那些第一所选位单元中，并且其中所述控制电路还被配置成维持第一子阵列的第二所选位单元的状态处于第二状态中使得被维持在第二状态中的每一个第二所选位单元表示数据的逻辑一和逻辑零中的另一个。
在示例3中，示例1-10（排除本示例）的主题可以可选地包括，其中所述控制电路还被配置成擦除第一子阵列的位单元的数据，所述擦除包括第一子阵列的位单元的状态从第一状态到第二状态的所述磁场辅助的改变，使得第一子阵列的所有位单元表现出表示逻辑一和逻辑零中的所述另一个的第二状态。
在示例4中，示例1-10（排除本示例）的主题可以可选地包括，其中所述电磁体包括邻近于第一子阵列布置的线圈。
在示例5中，示例1-10（排除本示例）的主题可以可选地包括，其中位单元的第一子阵列被布置在平面中，其中第一子阵列的每一个位单元的每一个铁磁器件具有铁磁层，所述铁磁层具有处于位单元的第一子阵列的平面内的磁化方向，其中所述线圈包括多个匝，其中每一匝大体正交于位单元的第一子阵列的平面来取向，并且其中所述电磁体定位成在大体平行于所述平面和第一子阵列的位单元的铁磁器件的铁磁层的磁化方向的方向上引导磁场。
在示例6中，示例1-10（排除本示例）的主题可以可选地包括，其中位单元的第一子阵列被布置在平面中，其中第一子阵列的每一个位单元的每一个铁磁器件具有铁磁层，所述铁磁层具有大体正交于位单元的第一子阵列的平面的磁化方向，其中所述线圈包括多个匝，其中每一匝大体平行于位单元的第一子阵列的平面来取向，并且其中所述电磁体被定位成在大体正交于所述平面并且大体平行于第一子阵列的位单元的铁磁器件的铁磁层的磁化方向的方向上引导磁场。
在示例7中，示例1-10（排除本示例）的主题可以可选地包括，其中所述控制电路还被配置成：接收针对与位单元的第一子阵列内的第一物理存储器地址相关联的逻辑地址的写入数据；确定第一物理存储器地址的位单元是否全部改变成第二状态使得第一物理存储器地址的所有位单元表现出表示逻辑一和逻辑零中的所述另一个的第二状态；以及如果确定第一物理存储器地址的位单元全部改变成第二状态，则引导自旋极化电流通过第一子阵列的第一所选位单元的铁磁器件以通过将物理存储器地址的第一所选位单元从第二状态改变回到第一状态使得被改变回到第一状态的每一个第一所选位单元表示写入数据的逻辑一和逻辑零中的所述一个来将数据写入到第一物理存储器地址的第一所选位单元中，并且维持第一物理存储器地址的第二所选位单元的状态处于第二状态中使得维持在第二状态中的每一个第二所选位单元表示写入数据的逻辑一和逻辑零中的所述另一个。
在示例8中，示例1-10（排除本示例）的主题可以可选地包括，其中所述控制电路还被配置成：如果确定第一物理存储器地址的位单元中的至少一些被改变到第一状态，则确定位单元的第一子阵列的可用第二物理存储器地址的位单元是否全部改变成第二状态使得第二物理存储器地址的所有位单元表现出表示逻辑一和逻辑零中的所述另一个的第二状态；以及如果确定可用第二物理存储器地址的位单元全部改变成第二状态，则使第一物理存储器地址的位单元无效，向写入数据的逻辑存储器地址分配第二物理存储器地址，并且引导自旋极化电流通过第二物理存储器地址的第一所选位单元的铁磁器件以通过将第二物理存储器地址的第一所选位单元从第二状态改变回到第一状态使得被改变回到第一状态的每一个第一所选位单元表示写入数据的逻辑一和逻辑零中的所述一个来将写入数据写入到第二物理存储器地址的第一所选位单元中，并且维持第二物理存储器地址的第二所选位单元的状态处于第二状态中使得被维持在第二状态中的每一个第二所选位单元表示写入数据的逻辑一和逻辑零中的所述另一个。
在示例9中，示例1-10（排除本示例）的主题可以可选地包括，其中所述控制电路还被配置成：如果确定不存在其中可用物理存储器地址的所有位单元被改变成第二状态的位单元的第一子阵列的可用第二物理存储器地址，则选择位单元的可用第二子阵列，其中位单元的第二子阵列的所有位单元表现出表示逻辑一和逻辑零中的所述另一个的第二状态；以及向写入数据的逻辑存储器地址分配第二子阵列的第三物理存储器地址，并且通过将第三物理存储器地址的第一所选位单元从第二状态改变回到第一状态使得被改变回到第一状态的每一个第一所选位单元表示写入数据的逻辑一和逻辑零中的所述一个以及通过维持第三物理存储器地址的第二所选位单元的状态处于第二状态中使得被维持在第二状态中的每一个第二所选位单元表示写入数据的逻辑一和逻辑零中的所述另一个来将写入数据写入到第三物理存储器地址的位单元中。
在示例10中，示例1-10（排除本示例）的主题可以可选地包括，其中所述控制电路还被配置成：将存储在第一子阵列中的所有有效数据转移到位单元的第二子阵列并且擦除第一子阵列的位单元的数据，所述擦除包括第一子阵列的位单元的状态从第一状态到第二状态的所述磁场辅助的改变使得第一子阵列的所有位单元表现出表示逻辑一和逻辑零中的所述另一个的第二状态。
示例11针对一种供显示器使用的计算系统，包括：存储器；处理器，其被配置成在存储器中写入数据和从存储器读取数据；以及视频控制器，其被配置成显示由存储器中的数据表示的信息；其中存储器包括磁阻随机存取存储器（MRAM），其包括：具有MRAM位单元的第一子阵列的MRAM位单元的阵列，其中每一个位单元包括具有极化的铁磁器件，所述极化在第一状态中为平行和反平行极化中的一个并且在第二状态中为平行和反平行极化中的另一个；控制电路，其被配置成引导自旋极化电流通过第一子阵列的位单元的铁磁器件以将处于第一状态中的第一子阵列的位单元的状态改变成第二状态，使得第一子阵列的位单元的铁磁器件具有由处于第二状态中的位单元表现出的极化；以及电磁体，其位于邻近第一子阵列以引导磁场通过第一子阵列的位单元的铁磁器件以辅助将STT MRAM的位单元的阵列的第一子阵列的位单元的状态从第一状态改变到第二状态。
在示例12中，示例11-20（排除本示例）的主题可以可选地包括，其中所述MRAM位单元是自旋转移力矩（STT）随机存取存储器（RAM）位单元，所述控制电路被配置成引导自旋极化电流通过第一子阵列的位单元的铁磁器件以将处于第一状态中的第一子阵列的位单元的状态改变成第二状态，使得第一子阵列的位单元的铁磁器件具有由处于第二状态中的位单元表现出的极化；所述控制电路还被配置成引导自旋极化电流通过第一子阵列的第一所选位单元的铁磁器件以通过将第一子阵列的第一所选位单元从第二状态改变回到第一状态使得被改变回到第一状态的每一个第一所选位单元表示数据的逻辑一和逻辑零中的所述一个来将数据写入到第一子阵列的那些第一所选位单元中，并且其中所述控制电路还被配置成维持第一子阵列的第二所选位单元的状态处于第二状态中使得被维持在第二状态中的每一个第二所选位单元表示数据的逻辑一和逻辑零中的所述另一个。
在示例13中，示例11-20（排除本示例）的主题可以可选地包括，其中所述控制电路还被配置成擦除第一子阵列的位单元的数据，所述擦除包括第一子阵列的位单元的状态从第一状态到第二状态的所述磁场辅助的改变，使得第一子阵列的所有位单元表现出表示逻辑一和逻辑零中的所述另一个的第二状态。
在示例14中，示例11-20（排除本示例）的主题可以可选地包括，其中所述电磁体包括被布置邻近于第一子阵列的线圈。
在示例15中，示例11-20（排除本示例）的主题可以可选地包括，其中位单元的第一子阵列被布置在平面中，其中第一子阵列的每一个位单元的每一个铁磁器件具有铁磁层，所述铁磁层具有处于位单元的第一子阵列的平面内的磁化方向，其中所述线圈包括多个匝，其中每一匝大体正交于位单元的第一子阵列的平面来取向，并且其中所述电磁体被定位成在大体平行于所述平面和第一子阵列的位单元的铁磁器件的铁磁层的磁化方向的方向上引导磁场。
在示例16中，示例11-20（排除本示例）的主题可以可选地包括，其中位单元的第一子阵列被布置在平面中，其中第一子阵列的每一个位单元的每一个铁磁器件具有铁磁层，所述铁磁层具有大体正交于位单元的第一子阵列的平面的磁化方向，其中所述线圈包括多个匝，其中每一匝大体平行于位单元的第一子阵列的平面来取向，并且其中所述电磁体被定位成在大体正交于所述平面并且大体平行于第一子阵列的位单元的铁磁器件的铁磁层的磁化方向的方向上引导磁场。
在示例17中，示例11-20（排除本示例）的主题可以可选地包括，其中所述控制电路还被配置成：接收针对与位单元的第一子阵列内的第一物理存储器地址相关联的逻辑地址的写入数据；确定第一物理存储器地址的位单元是否全部改变成第二状态使得第一物理存储器地址的所有位单元表现出表示逻辑一和逻辑零中的所述另一个的第二状态；以及如果确定第一物理存储器地址的位单元全部改变成第二状态，则引导自旋极化电流通过第一子阵列的第一所选位单元的铁磁器件以通过将物理存储器地址的第一所选位单元从第二状态改变回到第一状态使得被改变回到第一状态的每一个第一所选位单元表示写入数据的逻辑一和逻辑零中的所述一个来将数据写入到第一物理存储器地址的第一所选位单元中，并且维持第一物理存储器地址的第二所选位单元的状态处于第二状态中使得维持在第二状态中的每一个第二所选位单元表示写入数据的逻辑一和逻辑零中的所述另一个。
在示例18中，示例11-20（排除本示例）的主题可以可选地包括，其中所述控制电路还被配置成：如果确定第一物理存储器地址的位单元中的至少一些被改变到第一状态，则确定位单元的第一子阵列的可用第二物理存储器地址的位单元是否全部改变成第二状态使得第二物理存储器地址的所有位单元表现出表示逻辑一和逻辑零中的所述另一个的第二状态；以及如果确定可用第二物理存储器地址的位单元全部改变成第二状态，则使第一物理存储器地址的位单元无效，向写入数据的逻辑存储器地址分配第二物理存储器地址，并且引导自旋极化电流通过第二物理存储器地址的第一所选位单元的铁磁器件以通过将第二物理存储器地址的第一所选位单元从第二状态改变回到第一状态使得被改变回到第一状态的每一个第一所选位单元表示写入数据的逻辑一和逻辑零中的所述一个来将写入数据写入到第二物理存储器地址的第一所选位单元中，并且维持第二物理存储器地址的第二所选位单元的状态处于第二状态中使得被维持在第二状态中的每一个第二所选位单元表示写入数据的逻辑一和逻辑零中的所述另一个。
在示例19中，示例11-20（排除本示例）的主题可以可选地包括，其中所述控制电路还被配置成：如果确定不存在其中可用物理存储器地址的所有位单元被改变成第二状态的位单元的第一子阵列的可用第二物理存储器地址，则选择位单元的可用第二子阵列，其中位单元的第二子阵列的所有位单元表现出表示逻辑一和逻辑零中的所述另一个的第二状态；以及向写入数据的逻辑存储器地址分配第二子阵列的第三物理存储器地址，并且通过将第三物理存储器地址的第一所选位单元从第二状态改变回到第一状态使得被改变回到第一状态的每一个第一所选位单元表示写入数据的逻辑一和逻辑零中的所述一个以及通过维持第三物理存储器地址的第二所选位单元的状态处于第二状态中使得被维持在第二状态中的每一个第二所选位单元表示写入数据的逻辑一和逻辑零中的所述另一个来将写入数据写入到第三物理存储器地址的位单元中。
在示例20中，示例11-20（排除本示例）的主题可以可选地包括，其中所述控制电路还被配置成：将存储在第一子阵列中的所有有效数据转移到位单元的第二子阵列并且擦除第一子阵列的位单元的数据，所述擦除包括第一子阵列的位单元的状态从第一状态到第二状态的所述磁场辅助的改变使得第一子阵列的所有位单元表现出表示逻辑一和逻辑零中的所述另一个的第二状态。
示例21针对一种操作磁阻随机存取存储器（MRAM）的方法，包括：MRAM的位单元的阵列的第一子阵列的位单元的状态从第一状态到第二状态的磁场辅助的改变，使得第一子阵列的经改变状态的位单元表现出第二状态，其中第一状态表示逻辑一和逻辑零中的一个并且第二状态表示逻辑一和逻辑零中的另一个，其中每一个位单元包括具有极化的铁磁器件，所述极化在第一状态中为平行和反平行极化中的一个并且在第二状态中为平行和反平行极化中的另一个，并且其中磁场辅助的改变包括引导磁场通过第一子阵列的位单元的铁磁器件以辅助将MRAM的位单元的阵列的第一子阵列的位单元的状态从第一状态改变到第二状态。
在示例22中，示例21-30（排除本示例）的主题可以可选地包括，其中所述MRAM是自旋转移力矩（STT）MRAM并且磁场辅助的改变还包括引导自旋极化电流通过第一子阵列的位单元的铁磁器件以将处于第一状态中的第一子阵列的位单元的状态改变成第二状态，使得第一子阵列的位单元的铁磁器件具有由处于第二状态中的位单元表现出的极化，所述方法还包括：
通过将第一子阵列的第一所选位单元从第二状态改变回到第一状态使得被改变回到第一状态的每一个第一所选位单元表示数据的逻辑一和逻辑零中的所述一个并且通过维持第一子阵列的第二所选位单元的状态处于第二状态中使得被维持在第二状态中的每一个第二所选位单元表示数据的逻辑一和逻辑零中的所述另一个来将数据写入到第一子阵列的位单元中。
在示例23中，示例21-30（排除本示例）的主题可以可选地包括，擦除第一子阵列的位单元的数据，所述擦除包括第一子阵列的位单元的状态从第一状态到第二状态的所述磁场辅助的改变，使得第一子阵列的所有位单元表现出表示逻辑一和逻辑零中的所述另一个的第二状态。
在示例24中，示例21-30（排除本示例）的主题可以可选地包括，其中所述磁场引导包括使用被布置邻近于第一子阵列的线圈生成磁场。
在示例25中，示例21-30（排除本示例）的主题可以可选地包括，其中位单元的第一子阵列被布置在平面中，其中第一子阵列的每一个位单元的每一个铁磁器件具有铁磁层，所述铁磁层具有处于位单元的第一子阵列的平面内的磁化方向，其中所述线圈包括多个匝，其中每一匝大体正交于位单元的第一子阵列的平面来取向，并且其中所述磁场引导包括在大体平行于所述平面和第一子阵列的位单元的铁磁器件的铁磁层的磁化方向的方向上引导磁场。
在示例26中，示例21-30（排除本示例）的主题可以可选地包括，其中位单元的第一子阵列被布置在平面中，其中第一子阵列的每一个位单元的每一个铁磁器件具有铁磁层，所述铁磁层具有大体正交于位单元的第一子阵列的平面的磁化方向，其中所述线圈包括多个匝，其中每一匝大体平行于位单元的第一子阵列的平面来取向，并且其中所述磁场引导包括在大体正交于所述平面并且大体平行于第一子阵列的位单元的铁磁器件的铁磁层的磁化方向的方向上引导磁场。
在示例27中，示例21-30（排除本示例）的主题可以可选地包括，接收针对与位单元的第一子阵列内的第一物理存储器地址相关联的逻辑地址的写入数据；确定第一物理存储器地址的位单元是否全部改变成第二状态使得第一物理存储器地址的所有位单元表现出表示逻辑一和逻辑零中的所述另一个的第二状态；以及如果确定第一物理存储器地址的位单元全部改变成第二状态，则通过将物理存储器地址的第一所选位单元从第二状态改变回到第一状态使得被改变回到第一状态的每一个第一所选位单元表示写入数据的逻辑一和逻辑零中的所述一个，所述改变包括引导自旋极化电流通过第一物理存储器地址的第一所选位单元的铁磁器件，并且通过维持第一物理存储器地址的第二所选位单元的状态处于第二状态中使得维持在第二状态中的每一个第二所选位单元表示写入数据的逻辑一和逻辑零中的所述另一个来将写入数据写入到第一物理存储器地址的位单元中。
在示例28中，示例21-30（排除本示例）的主题可以可选地包括，如果确定第一物理存储器地址的位单元中的至少一些被改变到第一状态，则确定位单元的第一子阵列的可用第二物理存储器地址的位单元是否全部改变成第二状态使得第二物理存储器地址的所有位单元表现出表示逻辑一和逻辑零中的所述另一个的第二状态；以及如果确定可用第二物理存储器地址的位单元全部改变成第二状态，则使第一物理存储器地址的位单元无效，向写入数据的逻辑存储器地址分配第二物理存储器地址，并且通过将第二物理存储器地址的第一所选位单元从第二状态改变回到第一状态使得被改变回到第一状态的每一个第一所选位单元表示写入数据的逻辑一和逻辑零中的所述一个，所述改变包括引导自旋极化电流通过第二物理存储器地址的第一所选位单元的铁磁器件，并且通过维持第二物理存储器地址的第二所选位单元的状态处于第二状态中使得被维持在第二状态中的每一个第二所选位单元表示写入数据的逻辑一和逻辑零中的所述另一个来将写入数据写入到第二物理存储器地址的位单元中。
在示例29中，示例21-30（排除本示例）的主题可以可选地包括，如果确定不存在其中可用物理存储器地址的所有位单元被改变成第二状态的位单元的第一子阵列的可用第二物理存储器地址，则选择位单元的可用第二子阵列，其中位单元的可用第二子阵列的所有位单元表现出表示逻辑一和逻辑零中的所述另一个的第二状态；以及向写入数据的逻辑存储器地址分配第二子阵列的第三物理存储器地址，并且通过将第三物理存储器地址的第一所选位单元从第二状态改变回到第一状态使得被改变回到第一状态的每一个第一所选位单元表示写入数据的逻辑一和逻辑零中的所述一个以及通过维持第三物理存储器地址的第二所选位单元的状态处于第二状态中使得被维持在第二状态中的每一个第二所选位单元表示写入数据的逻辑一和逻辑零中的所述另一个来将写入数据写入到第三物理存储器地址的位单元中。
在示例30中，示例21-30（排除本示例）的主题可以可选地包括，将存储在第一子阵列中的所有有效数据转移到子单元的第二子阵列并且擦除第一子阵列的位单元的数据，所述擦除包括第一子阵列的位单元的状态从第一状态到第二状态的所述磁场辅助的改变使得第一子阵列的所有位单元表现出表示逻辑一和逻辑零中的所述另一个的第二状态。
示例31针对一种包括执行如任何前述示例中所描述的方法的部件的装置。
所描述的操作可以通过使用标准编程和/或工程技术以产生软件、固件、硬件或其任何组合而实现为方法、装置或计算机程序产品。所描述的操作可以实现为维护在“计算机可读存储介质”中的计算机程序代码，其中处理器可以从计算机存储可读介质读取代码和运行代码。计算机可读存储介质包括以下中的至少一个：电子电路、存储材料、无机材料、有机材料、生物材料、外壳、壳体、涂层和硬件。计算机可读存储介质可以包括但不限于，磁性存储介质（例如硬盘驱动器、软盘、磁带等）、光学储存器（CD-ROM、DVD、光盘等）、易失性和非易失性存储器设备（例如EEPROM、ROM、PROM、RAM、DRAM、SRAM、闪速存储器、固件、可编程逻辑等）、固态设备（SSD）等。实现所描述的操作的代码还可以以硬件逻辑来实现，所述硬件逻辑实现在硬件设备（例如集成电路芯片、可编程门阵列（PGA）、专用集成电路（ASIC）等）中。再进一步地，实现所描述的操作的代码可以在“传输信号”中实现，其中传输信号可以通过空间或通过诸如光纤、铜线等之类的传输介质来传播。代码或逻辑被编码在其中的传输信号还可以包括无线信号、卫星传输、无线电波、红外信号、蓝牙等。嵌入在计算机可读存储介质上的程序代码可以作为传输信号从传送站或计算机传输到接收站或计算机。计算机可读存储介质不仅仅包括传输信号。本领域技术人员将认识到，可以在不脱离本说明书的范围的情况下对该配置做出许多修改，并且制造品可以包括本领域中已知的合适的承载信息的介质。当然，本领域技术人员将认识到，可以在不脱离本说明书的范围的情况下对该配置做出许多修改，并且制造品可以包括本领域中已知的任何有形的承载信息的介质。
在某些应用中，依照本说明书的设备可以体现在计算机系统中，所述计算机系统包括再现信息以在耦合到计算机系统的监视器或其它显示器上显示的视频控制器、设备驱动器和网络控制器，诸如包括台式机、工作站、服务器、大型机、膝上型电脑、手持计算机等的计算机系统。可替换地，设备实施例可以体现在不包括例如视频控制器的计算设备（诸如交换机、路由器等）或者例如不包括网络控制器的计算设备中。
图的所图示的逻辑可能示出以某种次序发生的某些事件。在可替换的实施例中，某些操作可以以不同的次序执行、被修改或移除。而且，操作可以被添加到以上描述的逻辑并且仍旧遵从所描述的实施例。另外，本文所描述的操作可以顺序地发生或者某些操作可以并行处理。再进一步地，操作可以由单个处理单元或由分布式处理单元执行。
已经出于说明和描述的目的而呈现了各种实施例的前述描述。其不意图是详尽的或限于所公开的确切形式。鉴于以上教导的许多修改和变型是可能的。

Claims (25)

1.一种磁阻随机存取存储器MRAM器件，包括：
磁阻MRAM位单元的阵列，其具有MRAM位单元的第一子阵列，其中每一个位单元包括具有极化的铁磁器件，所述极化在第一状态中为平行和反平行极化中的一个并且在第二状态中为平行和反平行极化中的另一个；
控制电路，其被配置成将处于第一状态中的第一子阵列的位单元的状态改变成第二状态，使得第一子阵列的位单元的铁磁器件具有由处于第二状态中的位单元表现出的极化；以及
电磁体，其位于邻近第一子阵列以引导磁场通过第一子阵列的位单元的铁磁器件以辅助将MRAM的位单元的阵列的第一子阵列的位单元的状态从第一状态改变到第二状态，
其中所述MRAM位单元是自旋转移力矩（STT）随机存取存储器（RAM）位单元，所述控制电路被配置成引导自旋极化电流通过第一子阵列的位单元的铁磁器件以将处于第一状态中的第一子阵列的位单元的状态改变成第二状态，使得第一子阵列的位单元的铁磁器件具有由处于第二状态中的位单元表现出的极化；所述控制电路还被配置成引导自旋极化电流通过第一子阵列的第一所选位单元的铁磁器件以通过将第一子阵列的第一所选位单元从第二状态改变回到第一状态使得被改变回到第一状态的每一个第一所选位单元表示数据的逻辑一和逻辑零中的一个来将数据写入到第一子阵列的那些第一所选位单元中，并且其中所述控制电路还被配置成维持第一子阵列的第二所选位单元的状态处于第二状态中使得被维持在第二状态中的每一个第二所选位单元表示数据的逻辑一和逻辑零中的另一个，
其中所述控制电路还被配置成：
接收针对与位单元的第一子阵列内的第一物理存储器地址相关联的逻辑地址的写入数据；
确定第一物理存储器地址的位单元是否全部改变成第二状态使得第一物理存储器地址的所有位单元表现出表示逻辑一和逻辑零中的所述另一个的第二状态；以及
如果确定第一物理存储器地址的位单元全部改变成第二状态，则引导自旋极化电流通过第一子阵列的第一所选位单元的铁磁器件以通过将物理存储器地址的第一所选位单元从第二状态改变回到第一状态使得被改变回到第一状态的每一个第一所选位单元表示写入数据的逻辑一和逻辑零中的所述一个来将数据写入到第一物理存储器地址的第一所选位单元中，并且维持第一物理存储器地址的第二所选位单元的状态处于第二状态中使得维持在第二状态中的每一个第二所选位单元表示写入数据的逻辑一和逻辑零中的所述另一个。
2.根据权利要求1所述的磁阻随机存取存储器MRAM器件，其中所述控制电路还被配置成擦除第一子阵列的位单元的数据，所述擦除包括第一子阵列的位单元的状态从第一状态到第二状态的所述磁场辅助的改变，使得第一子阵列的所有位单元表现出表示逻辑一和逻辑零中的所述另一个的第二状态。
3.根据权利要求1所述的磁阻随机存取存储器MRAM器件，其中所述电磁体包括被布置邻近于第一子阵列的线圈。
4.根据权利要求3所述的磁阻随机存取存储器MRAM器件，其中位单元的第一子阵列被布置在平面中，其中第一子阵列的每一个位单元的每一个铁磁器件具有铁磁层，所述铁磁层具有处于位单元的第一子阵列的平面内的磁化方向，其中所述线圈包括多个匝，其中每一匝大体正交于位单元的第一子阵列的平面来取向，并且其中所述电磁体被定位成在大体平行于所述平面和第一子阵列的位单元的铁磁器件的铁磁层的磁化方向的方向上引导磁场。
5.根据权利要求3所述的磁阻随机存取存储器MRAM器件，其中位单元的第一子阵列被布置在平面中，其中第一子阵列的每一个位单元的每一个铁磁器件具有铁磁层，所述铁磁层具有大体正交于位单元的第一子阵列的平面的磁化方向，其中所述线圈包括多个匝，其中每一匝大体平行于位单元的第一子阵列的平面来取向，并且其中所述电磁体被定位成在大体正交于所述平面并且大体平行于第一子阵列的位单元的铁磁器件的铁磁层的磁化方向的方向上引导磁场。
6.根据权利要求1所述的磁阻随机存取存储器MRAM器件，其中所述控制电路还被配置成：
如果确定第一物理存储器地址的位单元中的至少一些被改变到第一状态，则确定位单元的第一子阵列的可用第二物理存储器地址的位单元是否全部改变成第二状态使得第二物理存储器地址的所有位单元表现出表示逻辑一和逻辑零中的所述另一个的第二状态；以及
如果确定可用第二物理存储器地址的位单元全部改变成第二状态，则使第一物理存储器地址的位单元无效，向写入数据的逻辑存储器地址分配第二物理存储器地址，并且引导自旋极化电流通过第二物理存储器地址的第一所选位单元的铁磁器件以通过将第二物理存储器地址的第一所选位单元从第二状态改变回到第一状态使得被改变回到第一状态的每一个第一所选位单元表示写入数据的逻辑一和逻辑零中的所述一个来将写入数据写入到第二物理存储器地址的第一所选位单元中，并且维持第二物理存储器地址的第二所选位单元的状态处于第二状态中使得被维持在第二状态中的每一个第二所选位单元表示写入数据的逻辑一和逻辑零中的所述另一个。
7.根据权利要求6所述的磁阻随机存取存储器MRAM器件，其中所述控制电路还被配置成：
如果确定不存在其中可用物理存储器地址的所有位单元被改变成第二状态的位单元的第一子阵列的可用第二物理存储器地址，则选择位单元的可用第二子阵列，其中位单元的第二子阵列的所有位单元表现出表示逻辑一和逻辑零中的所述另一个的第二状态；以及
向写入数据的逻辑存储器地址分配第二子阵列的第三物理存储器地址，并且通过将第三物理存储器地址的第一所选位单元从第二状态改变回到第一状态使得被改变回到第一状态的每一个第一所选位单元表示写入数据的逻辑一和逻辑零中的所述一个以及通过维持第三物理存储器地址的第二所选位单元的状态处于第二状态中使得被维持在第二状态中的每一个第二所选位单元表示写入数据的逻辑一和逻辑零中的所述另一个来将写入数据写入到第三物理存储器地址的位单元中。
8.根据权利要求7所述的磁阻随机存取存储器MRAM器件，其中所述控制电路还被配置成：
将存储在第一子阵列中的所有有效数据转移到位单元的第二子阵列并且擦除第一子阵列的位单元的数据，所述擦除包括第一子阵列的位单元的状态从第一状态到第二状态的所述磁场辅助的改变，使得第一子阵列的所有位单元表现出表示逻辑一和逻辑零中的所述另一个的第二状态。
9.一种供显示器使用的计算系统，包括：
存储器；
处理器，其被配置成在存储器中写入数据和从存储器读取数据；以及
视频控制器，其被配置成显示由存储器中的数据表示的信息；
其中存储器包括磁阻随机存取存储器MRAM，其包括：
MRAM位单元的阵列，其具有MRAM位单元的第一子阵列，其中每一个位单元包括具有极化的铁磁器件，所述极化在第一状态中为平行和反平行极化中的一个并且在第二状态中为平行和反平行极化中的另一个；
控制电路，其被配置成引导自旋极化电流通过第一子阵列的位单元的铁磁器件以将处于第一状态中的第一子阵列的位单元的状态改变成第二状态，使得第一子阵列的位单元的铁磁器件具有由处于第二状态中的位单元表现出的极化；以及
电磁体，其位于邻近第一子阵列以引导磁场通过第一子阵列的位单元的铁磁器件以辅助将STT MRAM的位单元的阵列的第一子阵列的位单元的状态从第一状态改变到第二状态，
其中所述MRAM位单元是自旋转移力矩（STT）随机存取存储器（RAM）位单元，所述控制电路被配置成引导自旋极化电流通过第一子阵列的位单元的铁磁器件以将处于第一状态中的第一子阵列的位单元的状态改变成第二状态，使得第一子阵列的位单元的铁磁器件具有由处于第二状态中的位单元表现出的极化；所述控制电路还被配置成引导自旋极化电流通过第一子阵列的第一所选位单元的铁磁器件以通过将第一子阵列的第一所选位单元从第二状态改变回到第一状态使得被改变回到第一状态的每一个第一所选位单元表示数据的逻辑一和逻辑零中的一个来将数据写入到第一子阵列的那些第一所选位单元中，并且其中所述控制电路还被配置成维持第一子阵列的第二所选位单元的状态处于第二状态中使得被维持在第二状态中的每一个第二所选位单元表示数据的逻辑一和逻辑零中的另一个，
其中所述控制电路还被配置成：
接收针对与位单元的第一子阵列内的第一物理存储器地址相关联的逻辑地址的写入数据；
确定第一物理存储器地址的位单元是否全部改变成第二状态使得第一物理存储器地址的所有位单元表现出表示逻辑一和逻辑零中的所述另一个的第二状态；以及
如果确定第一物理存储器地址的位单元全部改变成第二状态，则引导自旋极化电流通过第一子阵列的第一所选位单元的铁磁器件以通过将物理存储器地址的第一所选位单元从第二状态改变回到第一状态使得被改变回到第一状态的每一个第一所选位单元表示写入数据的逻辑一和逻辑零中的所述一个来将数据写入到第一物理存储器地址的第一所选位单元中，并且维持第一物理存储器地址的第二所选位单元的状态处于第二状态中使得维持在第二状态中的每一个第二所选位单元表示写入数据的逻辑一和逻辑零中的所述另一个。
10.根据权利要求9所述的系统，其中所述控制电路还被配置成擦除第一子阵列的位单元的数据，所述擦除包括第一子阵列的位单元的状态从第一状态到第二状态的所述磁场辅助的改变，使得第一子阵列的所有位单元表现出表示逻辑一和逻辑零中的所述另一个的第二状态。
11.根据权利要求9所述的系统，其中所述电磁体包括被布置邻近于第一子阵列的线圈。
12.根据权利要求11所述的系统，其中位单元的第一子阵列被布置在平面中，其中第一子阵列的每一个位单元的每一个铁磁器件具有铁磁层，所述铁磁层具有处于位单元的第一子阵列的平面内的磁化方向，其中所述线圈包括多个匝，其中每一匝大体正交于位单元的第一子阵列的平面来取向，并且其中所述电磁体被定位成在大体平行于所述平面和第一子阵列的位单元的铁磁器件的铁磁层的磁化方向的方向上引导磁场。
13.根据权利要求11所述的系统，其中位单元的第一子阵列被布置在平面中，其中第一子阵列的每一个位单元的每一个铁磁器件具有铁磁层，所述铁磁层具有大体正交于位单元的第一子阵列的平面的磁化方向，其中所述线圈包括多个匝，其中每一匝大体平行于位单元的第一子阵列的平面来取向，并且其中所述电磁体被定位成在大体正交于所述平面并且大体平行于第一子阵列的位单元的铁磁器件的铁磁层的磁化方向的方向上引导磁场。
14.根据权利要求9所述的系统，其中所述控制电路还被配置成：
如果确定第一物理存储器地址的位单元中的至少一些被改变到第一状态，则确定位单元的第一子阵列的可用第二物理存储器地址的位单元是否全部改变成第二状态使得第二物理存储器地址的所有位单元表现出表示逻辑一和逻辑零中的所述另一个的第二状态；以及
如果确定可用第二物理存储器地址的位单元全部改变成第二状态，则使第一物理存储器地址的位单元无效，向写入数据的逻辑存储器地址分配第二物理存储器地址，并且引导自旋极化电流通过第二物理存储器地址的第一所选位单元的铁磁器件以通过将第二物理存储器地址的第一所选位单元从第二状态改变回到第一状态使得被改变回到第一状态的每一个第一所选位单元表示写入数据的逻辑一和逻辑零中的所述一个来将写入数据写入到第二物理存储器地址的第一所选位单元中，并且维持第二物理存储器地址的第二所选位单元的状态处于第二状态中使得被维持在第二状态中的每一个第二所选位单元表示写入数据的逻辑一和逻辑零中的所述另一个。
15.根据权利要求14所述的系统，其中所述控制电路还被配置成：
如果确定不存在其中可用物理存储器地址的所有位单元被改变成第二状态的位单元的第一子阵列的可用第二物理存储器地址，则选择位单元的可用第二子阵列，其中位单元的第二子阵列的所有位单元表现出表示逻辑一和逻辑零中的所述另一个的第二状态；以及
向写入数据的逻辑存储器地址分配第二子阵列的第三物理存储器地址，并且通过将第三物理存储器地址的第一所选位单元从第二状态改变回到第一状态使得被改变回到第一状态的每一个第一所选位单元表示写入数据的逻辑一和逻辑零中的所述一个以及通过维持第三物理存储器地址的第二所选位单元的状态处于第二状态中使得被维持在第二状态中的每一个第二所选位单元表示写入数据的逻辑一和逻辑零中的所述另一个来将写入数据写入到第三物理存储器地址的位单元中。
16.根据权利要求15所述的系统，其中所述控制电路还被配置成：
将存储在第一子阵列中的所有有效数据转移到位单元的第二子阵列并且擦除第一子阵列的位单元的数据，所述擦除包括第一子阵列的位单元的状态从第一状态到第二状态的所述磁场辅助的改变，使得第一子阵列的所有位单元表现出表示逻辑一和逻辑零中的所述另一个的第二状态。
17.一种操作磁阻随机存取存储器MRAM的方法，包括：
MRAM的位单元的阵列的第一子阵列的位单元的状态从第一状态到第二状态的磁场辅助的改变，使得第一子阵列的经改变状态的位单元表现出第二状态，其中第一状态表示逻辑一和逻辑零中的一个并且第二状态表示逻辑一和逻辑零中的另一个，其中每一个位单元包括具有极化的铁磁器件，所述极化在第一状态中为平行和反平行极化中的一个并且在第二状态中为平行和反平行极化中的另一个，并且其中磁场辅助的改变包括引导磁场通过第一子阵列的位单元的铁磁器件以辅助将MRAM的位单元的阵列的第一子阵列的位单元的状态从第一状态改变到第二状态，
其中所述MRAM是自旋转移力矩（STT）MRAM并且磁场辅助的改变还包括引导自旋极化电流通过第一子阵列的位单元的铁磁器件以将处于第一状态中的第一子阵列的位单元的状态改变成第二状态，使得第一子阵列的位单元的铁磁器件具有由处于第二状态中的位单元表现出的极化，所述方法还包括：
通过将第一子阵列的第一所选位单元从第二状态改变回到第一状态使得被改变回到第一状态的每一个第一所选位单元表示数据的逻辑一和逻辑零中的所述一个以及通过维持第一子阵列的第二所选位单元的状态处于第二状态中使得被维持在第二状态中的每一个第二所选位单元表示数据的逻辑一和逻辑零中的所述另一个来将数据写入到第一子阵列的位单元中，
接收针对与位单元的第一子阵列内的第一物理存储器地址相关联的逻辑地址的写入数据；
确定第一物理存储器地址的位单元是否全部改变成第二状态使得第一物理存储器地址的所有位单元表现出表示逻辑一和逻辑零中的所述另一个的第二状态；以及
如果确定第一物理存储器地址的位单元全部改变成第二状态，则通过将物理存储器地址的第一所选位单元从第二状态改变回到第一状态使得被改变回到第一状态的每一个第一所选位单元表示写入数据的逻辑一和逻辑零中的所述一个，所述改变包括引导自旋极化电流通过物理存储器地址的第一所选位单元的铁磁器件，并且通过维持第一物理存储器地址的第二所选位单元的状态处于第二状态中使得维持在第二状态中的每一个第二所选位单元表示写入数据的逻辑一和逻辑零中的所述另一个来将写入数据写入到第一物理存储器地址的位单元中。
18.根据权利要求17所述的方法，其中所述磁场引导包括使用被布置邻近于第一子阵列的线圈生成磁场，
其中位单元的第一子阵列被布置在平面中，其中第一子阵列的每一个位单元的每一个铁磁器件具有铁磁层，所述铁磁层具有处于位单元的第一子阵列的平面内的磁化方向，其中所述线圈包括多个匝，其中每一匝取向成以下中的一个：
大体正交于位单元的第一子阵列的平面，其中所述磁场引导包括在大体平行于所述平面和第一子阵列的位单元的铁磁器件的铁磁层的磁化方向的方向上引导磁场；以及
大体平行于位单元的第一子阵列的平面，其中所述磁场引导包括在大体正交于所述平面并且大体平行于第一子阵列的位单元的铁磁器件的铁磁层的磁化方向的方向上引导磁场。
19.根据权利要求17所述的方法，还包括：
如果确定第一物理存储器地址的位单元中的至少一些被改变到第一状态，则确定位单元的第一子阵列的可用第二物理存储器地址的位单元是否全部改变成第二状态使得第二物理存储器地址的所有位单元表现出表示逻辑一和逻辑零中的所述另一个的第二状态；以及
如果确定可用第二物理存储器地址的位单元全部改变成第二状态，则使第一物理存储器地址的位单元无效，向写入数据的逻辑存储器地址分配第二物理存储器地址，并且通过将第二物理存储器地址的第一所选位单元从第二状态改变回到第一状态使得被改变回到第一状态的每一个第一所选位单元表示写入数据的逻辑一和逻辑零中的所述一个，所述改变包括引导自旋极化电流通过第二物理存储器地址的第一所选位单元的铁磁器件，并且通过维持第二物理存储器地址的第二所选位单元的状态处于第二状态中使得被维持在第二状态中的每一个第二所选位单元表示写入数据的逻辑一和逻辑零中的所述另一个来将写入数据写入到第二物理存储器地址的位单元中；
如果确定不存在其中可用物理存储器地址的所有位单元被改变成第二状态的位单元的第一子阵列的可用第二物理存储器地址，则选择位单元的可用第二子阵列，其中位单元的可用第二子阵列的所有位单元表现出表示逻辑一和逻辑零中的所述另一个的第二状态；以及
向写入数据的逻辑存储器地址分配第二子阵列的第三物理存储器地址，并且通过将第三物理存储器地址的第一所选位单元从第二状态改变回到第一状态使得被改变回到第一状态的每一个第一所选位单元表示写入数据的逻辑一和逻辑零中的所述一个以及通过维持第三物理存储器地址的第二所选位单元的状态处于第二状态中使得被维持在第二状态中的每一个第二所选位单元表示写入数据的逻辑一和逻辑零中的所述另一个来将写入数据写入到第三物理存储器地址的位单元中。
20.根据权利要求19所述的方法，还包括：
将存储在第一子阵列中的所有有效数据转移到位单元的第二子阵列并且擦除第一子阵列的位单元的数据，所述擦除包括第一子阵列的位单元的状态从第一状态到第二状态的所述磁场辅助的改变，使得第一子阵列的所有位单元表现出表示逻辑一和逻辑零中的所述另一个的第二状态。
21.一种操作磁阻随机存取存储器MRAM的装置，包括：
用于MRAM的位单元的阵列的第一子阵列的位单元的状态从第一状态到第二状态的磁场辅助的改变的部件，使得第一子阵列的经改变状态的位单元表现出第二状态，其中第一状态表示逻辑一和逻辑零中的一个并且第二状态表示逻辑一和逻辑零中的另一个，其中每一个位单元包括具有极化的铁磁器件，所述极化在第一状态中为平行和反平行极化中的一个并且在第二状态中为平行和反平行极化中的另一个，并且其中磁场辅助的改变包括引导磁场通过第一子阵列的位单元的铁磁器件以辅助将MRAM的位单元的阵列的第一子阵列的位单元的状态从第一状态改变到第二状态，
其中所述MRAM是自旋转移力矩（STT）MRAM并且磁场辅助的改变还包括引导自旋极化电流通过第一子阵列的位单元的铁磁器件以将处于第一状态中的第一子阵列的位单元的状态改变成第二状态，使得第一子阵列的位单元的铁磁器件具有由处于第二状态中的位单元表现出的极化，
所述装置还包括：
用于通过将第一子阵列的第一所选位单元从第二状态改变回到第一状态使得被改变回到第一状态的每一个第一所选位单元表示数据的逻辑一和逻辑零中的所述一个以及通过维持第一子阵列的第二所选位单元的状态处于第二状态中使得被维持在第二状态中的每一个第二所选位单元表示数据的逻辑一和逻辑零中的所述另一个来将数据写入到第一子阵列的位单元中的部件，
还包括：
用于接收针对与位单元的第一子阵列内的第一物理存储器地址相关联的逻辑地址的写入数据的部件；
用于确定第一物理存储器地址的位单元是否全部改变成第二状态使得第一物理存储器地址的所有位单元表现出表示逻辑一和逻辑零中的所述另一个的第二状态的部件；以及
用于以下的部件：如果确定第一物理存储器地址的位单元全部改变成第二状态，则通过将物理存储器地址的第一所选位单元从第二状态改变回到第一状态使得被改变回到第一状态的每一个第一所选位单元表示写入数据的逻辑一和逻辑零中的所述一个，所述改变包括引导自旋极化电流通过物理存储器地址的第一所选位单元的铁磁器件，并且通过维持第一物理存储器地址的第二所选位单元的状态处于第二状态中使得维持在第二状态中的每一个第二所选位单元表示写入数据的逻辑一和逻辑零中的所述另一个来将写入数据写入到第一物理存储器地址的位单元中。
22.根据权利要求21所述的装置，其中所述磁场引导包括使用被布置邻近于第一子阵列的线圈生成磁场，
其中位单元的第一子阵列被布置在平面中，其中第一子阵列的每一个位单元的每一个铁磁器件具有铁磁层，所述铁磁层具有处于位单元的第一子阵列的平面内的磁化方向，其中所述线圈包括多个匝，其中每一匝取向成以下中的一个：
大体正交于位单元的第一子阵列的平面，其中所述磁场引导包括在大体平行于所述平面和第一子阵列的位单元的铁磁器件的铁磁层的磁化方向的方向上引导磁场；以及
大体平行于位单元的第一子阵列的平面，其中所述磁场引导包括在大体正交于所述平面并且大体平行于第一子阵列的位单元的铁磁器件的铁磁层的磁化方向的方向上引导磁场。
23.根据权利要求21所述的装置，还包括：
用于以下的部件：如果确定第一物理存储器地址的位单元中的至少一些被改变到第一状态、则确定位单元的第一子阵列的可用第二物理存储器地址的位单元是否全部改变成第二状态使得第二物理存储器地址的所有位单元表现出表示逻辑一和逻辑零中的所述另一个的第二状态；以及
用于以下的部件：如果确定可用第二物理存储器地址的位单元全部改变成第二状态，则使第一物理存储器地址的位单元无效，向写入数据的逻辑存储器地址分配第二物理存储器地址，并且通过将第二物理存储器地址的第一所选位单元从第二状态改变回到第一状态使得被改变回到第一状态的每一个第一所选位单元表示写入数据的逻辑一和逻辑零中的所述一个，所述改变包括引导自旋极化电流通过第二物理存储器地址的第一所选位单元的铁磁器件，并且通过维持第二物理存储器地址的第二所选位单元的状态处于第二状态中使得被维持在第二状态中的每一个第二所选位单元表示写入数据的逻辑一和逻辑零中的所述另一个来将写入数据写入到第二物理存储器地址的位单元中；
用于以下的部件：如果确定不存在其中可用物理存储器地址的所有位单元被改变成第二状态的位单元的第一子阵列的可用第二物理存储器地址、则选择位单元的可用第二子阵列，其中位单元的可用第二子阵列的所有位单元表现出表示逻辑一和逻辑零中的所述另一个的第二状态；以及
用于以下的部件：向写入数据的逻辑存储器地址分配第二子阵列的第三物理存储器地址，并且通过将第三物理存储器地址的第一所选位单元从第二状态改变回到第一状态使得被改变回到第一状态的每一个第一所选位单元表示写入数据的逻辑一和逻辑零中的所述一个以及通过维持第三物理存储器地址的第二所选位单元的状态处于第二状态中使得被维持在第二状态中的每一个第二所选位单元表示写入数据的逻辑一和逻辑零中的所述另一个来将写入数据写入到第三物理存储器地址的位单元中。
24.根据权利要求23所述的装置，还包括：
用于将存储在第一子阵列中的所有有效数据转移到位单元的第二子阵列并且擦除第一子阵列的位单元的数据的部件，所述擦除包括第一子阵列的位单元的状态从第一状态到第二状态的所述磁场辅助的改变，使得第一子阵列的所有位单元表现出表示逻辑一和逻辑零中的所述另一个的第二状态。
25.一种计算机可读介质，其上存储有指令，所述指令当被运行时使计算设备执行根据权利要求17至20中任一项所述的方法。
CN201580045595.5A 2014-09-26 2015-08-26 磁场辅助的存储器操作 Expired - Fee Related CN106605268B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/499,067 US9747967B2 (en) 2014-09-26 2014-09-26 Magnetic field-assisted memory operation
US14/499067 2014-09-26
PCT/US2015/047014 WO2016048560A1 (en) 2014-09-26 2015-08-26 Magnetic field-assisted memory operation

Publications (2)

Publication Number Publication Date
CN106605268A CN106605268A (zh) 2017-04-26
CN106605268B true CN106605268B (zh) 2020-09-11

Family

ID=55581770

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580045595.5A Expired - Fee Related CN106605268B (zh) 2014-09-26 2015-08-26 磁场辅助的存储器操作

Country Status (7)

Country Link
US (2) US9747967B2 (zh)
EP (1) EP3198603B1 (zh)
JP (1) JP6330970B2 (zh)
KR (1) KR102240162B1 (zh)
CN (1) CN106605268B (zh)
TW (1) TWI592928B (zh)
WO (1) WO2016048560A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9666257B2 (en) * 2015-04-24 2017-05-30 Intel Corporation Bitcell state retention
US10600477B2 (en) * 2018-04-23 2020-03-24 Arm Limited Coupling compensation circuitry
US10573364B1 (en) * 2018-12-13 2020-02-25 Nxp Usa, Inc. Magnetic disturb diagnostic system for MRAM
JP2020149748A (ja) 2019-03-14 2020-09-17 キオクシア株式会社 信頼性評価装置
US20220108158A1 (en) * 2020-10-02 2022-04-07 Sandisk Technologies Llc Ultralow power inference engine with external magnetic field programming assistance
CN112835522A (zh) * 2021-02-02 2021-05-25 致真存储(北京)科技有限公司 基于非易失存储器的视频数据存取装置及方法
CN113672053A (zh) * 2021-08-23 2021-11-19 浙江大学 一种基于机械结构的可编辑可读写数据存储器
US20230297283A1 (en) * 2022-03-21 2023-09-21 Everspin Technologies, Inc. Persistent xspi stt-mram with optional erase operation

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101004946A (zh) * 2006-01-20 2007-07-25 财团法人工业技术研究院 高带宽磁阻随机存取存储器装置及其操作方法

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5732016A (en) 1996-07-02 1998-03-24 Motorola Memory cell structure in a magnetic random access memory and a method for fabricating thereof
IL132499A0 (en) 1999-10-21 2001-03-19 Advanced Coding Systems Ltd A security system for protecting various items and a method for reading a code pattern
US7005733B2 (en) 1999-12-30 2006-02-28 Koemmerling Oliver Anti tamper encapsulation for an integrated circuit
CN100520915C (zh) * 2001-07-24 2009-07-29 希捷科技有限公司 用于高各向异性介质的写入磁头
US7159120B2 (en) 2001-11-19 2007-01-02 Good Technology, Inc. Method and system for protecting data within portable electronic devices
DE60311846T2 (de) 2002-10-03 2007-10-18 Koninklijke Philips Electronics N.V. Speichersystem mit einem elektromagnetischen array
AU2003285646A1 (en) 2002-12-18 2004-07-09 Koninklijke Philips Electronics N.V. Method and device for protection of an mram device against tampering
US7072209B2 (en) * 2003-12-29 2006-07-04 Micron Technology, Inc. Magnetic memory having synthetic antiferromagnetic pinned layer
US7164611B2 (en) 2004-10-26 2007-01-16 Micron Technology, Inc. Data retention kill function
KR100604913B1 (ko) 2004-10-28 2006-07-28 삼성전자주식회사 멀티 비트 셀 어레이 구조를 가지는 마그네틱 램
EP1672460B1 (en) 2004-12-15 2009-11-25 STMicroelectronics (Research & Development) Limited Computer user detection apparatus
JP5193419B2 (ja) * 2005-10-28 2013-05-08 株式会社東芝 スピン注入磁気ランダムアクセスメモリとその書き込み方法
GB2442023B (en) 2006-09-13 2011-03-02 Advanced Risc Mach Ltd Memory access security management
US7877563B2 (en) 2006-12-07 2011-01-25 International Business Machines Corporation Programmable memory device security
EP2135254B1 (en) * 2007-03-09 2016-05-25 NVE Corporation Stressed magnetoresistive tamper detection devices
US7873803B2 (en) 2007-09-25 2011-01-18 Sandisk Corporation Nonvolatile memory with self recovery
US8041912B2 (en) 2007-09-28 2011-10-18 Macronix International Co., Ltd. Memory devices with data protection
US7577020B2 (en) * 2007-10-01 2009-08-18 Shine Chung System and method for reading multiple magnetic tunnel junctions with a single select transistor
US8659852B2 (en) * 2008-04-21 2014-02-25 Seagate Technology Llc Write-once magentic junction memory array
US8315876B2 (en) 2008-05-09 2012-11-20 Plantronics, Inc. Headset wearer identity authentication with voice print or speech recognition
US9002014B2 (en) 2008-05-24 2015-04-07 Via Technologies, Inc. On-die cryptographic apparatus in a secure microprocessor
US9519772B2 (en) 2008-11-26 2016-12-13 Free Stream Media Corp. Relevancy improvement through targeting of information based on data gathered from a networked device associated with a security sandbox of a client device
US7581326B1 (en) 2008-12-31 2009-09-01 Lockheed Martin Corporation Optical solid-state heading sensor
US9092649B2 (en) 2009-03-02 2015-07-28 Macronix International Co., Ltd. Data protecting method capable of effectively recording protection information and memory using thereof
US8239663B2 (en) 2009-05-30 2012-08-07 Lsi Corporation System and method for maintaining the security of memory contents and computer architecture employing the same
EP2270708A1 (en) 2009-06-29 2011-01-05 Thomson Licensing Data security in solid state memory
JP5688081B2 (ja) * 2009-07-10 2015-03-25 シーゲイト テクノロジー エルエルシー ブロック消去および一方向書込みを行う抵抗検知素子を有する不揮発性メモリアレイ
US8837209B2 (en) * 2010-03-05 2014-09-16 Hitachi, Ltd. Magnetic memory cell and magnetic random access memory
JP2012238811A (ja) 2011-05-13 2012-12-06 Toshiba Corp 半導体不揮発性記憶装置およびその製造方法
US8732195B2 (en) 2012-06-13 2014-05-20 Opus Deli, Inc. Multi-media management, streaming, and electronic commerce techniques implemented over a computer network
US8638596B2 (en) 2011-07-25 2014-01-28 Qualcomm Incorporated Non-volatile memory saving cell information in a non-volatile memory array
JP5814680B2 (ja) * 2011-07-29 2015-11-17 株式会社東芝 磁気抵抗素子及び磁気メモリ
TWI451248B (zh) 2012-01-13 2014-09-01 Phison Electronics Corp 資料保護方法、記憶體控制器與記憶體儲存裝置
US8854870B2 (en) 2012-03-13 2014-10-07 Honeywell International Inc. Magnetoresistive random access memory (MRAM) die including an integrated magnetic security structure
BR112014024312B1 (pt) 2012-03-30 2022-04-12 Intel Corporation Sistema e método de implementação de uma matriz de dispositivo programável em um sistema eletrônico
WO2013154564A1 (en) 2012-04-12 2013-10-17 Intel Corporation Selector for low voltage embedded memory
US8467770B1 (en) 2012-08-21 2013-06-18 Mourad Ben Ayed System for securing a mobile terminal
KR20140052760A (ko) * 2012-10-25 2014-05-07 삼성전자주식회사 자기메모리소자 및 그 동작방법
US9131381B1 (en) 2012-10-26 2015-09-08 Facebook, Inc. Mobile device auto wipe
US9214212B2 (en) * 2012-12-03 2015-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic tunnel junction memory device
EP2741295B1 (en) 2012-12-04 2016-03-02 Imec Spin transfer torque magnetic memory device
US9166150B2 (en) 2012-12-21 2015-10-20 Intel Corporation Electric field enhanced spin transfer torque memory (STTM) device
US20150071432A1 (en) * 2013-09-09 2015-03-12 Qualcomm Incorporated Physically unclonable function based on resistivity of magnetoresistive random-access memory magnetic tunnel junctions

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101004946A (zh) * 2006-01-20 2007-07-25 财团法人工业技术研究院 高带宽磁阻随机存取存储器装置及其操作方法

Also Published As

Publication number Publication date
US9747967B2 (en) 2017-08-29
KR20170033383A (ko) 2017-03-24
US20180025764A1 (en) 2018-01-25
EP3198603A4 (en) 2018-05-30
JP6330970B2 (ja) 2018-05-30
EP3198603B1 (en) 2019-07-31
KR102240162B1 (ko) 2021-04-14
TWI592928B (zh) 2017-07-21
EP3198603A1 (en) 2017-08-02
TW201626380A (zh) 2016-07-16
CN106605268A (zh) 2017-04-26
JP2017535907A (ja) 2017-11-30
US20160093355A1 (en) 2016-03-31
WO2016048560A1 (en) 2016-03-31

Similar Documents

Publication Publication Date Title
CN106605268B (zh) 磁场辅助的存储器操作
US9711203B2 (en) Memory device including boosted voltage generator
US8144509B2 (en) Write operation for spin transfer torque magnetoresistive random access memory with reduced bit cell size
US9275746B2 (en) Source line floating circuits, memory devices including the same and methods of reading data in a memory device
EP3440673B1 (en) Supply-switched dual cell memory bitcell
CN110832591A (zh) 采用从共享的自旋转矩写入操作电路路径分离的读取操作电路路径的电压切换磁阻随机存取存储器(mram)
CN109712655B (zh) 具有电压相关的面内磁各向异性的mram
JP2011501342A (ja) ビット線をグランドレベルにプリチャージする構成のスピントランスファートルク磁気ランダムアクセスメモリにおける読み出し動作
CN108022613B (zh) 非易失性存储器器件及其操作方法
KR20150016797A (ko) 가상 분리 소스라인 구조를 갖는 불휘발성 반도체 메모리 장치의 메모리 셀 어레이
US20170345475A1 (en) Resistive-type memory devices and integrated circuits including the same
US10573363B2 (en) Method and apparatus for performing self-referenced read in a magnetoresistive random access memory
US20170076791A1 (en) Semiconductor memory device
US7751231B2 (en) Method and integrated circuit for determining the state of a resistivity changing memory cell
US20150262640A1 (en) Memory system
JP6557488B2 (ja) 不揮発性メモリ装置及びそれを含む格納装置、それの書込み方法及び読出し方法
TW202236270A (zh) 非揮發性記憶體元件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20200911

Termination date: 20210826