CN101004946A - 高带宽磁阻随机存取存储器装置及其操作方法 - Google Patents

高带宽磁阻随机存取存储器装置及其操作方法 Download PDF

Info

Publication number
CN101004946A
CN101004946A CNA2007100017854A CN200710001785A CN101004946A CN 101004946 A CN101004946 A CN 101004946A CN A2007100017854 A CNA2007100017854 A CN A2007100017854A CN 200710001785 A CN200710001785 A CN 200710001785A CN 101004946 A CN101004946 A CN 101004946A
Authority
CN
China
Prior art keywords
memory cell
time point
storage unit
magnetic field
bear
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007100017854A
Other languages
English (en)
Other versions
CN101004946B (zh
Inventor
洪建中
李元仁
高明哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Industrial Technology Research Institute ITRI
Original Assignee
Industrial Technology Research Institute ITRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Industrial Technology Research Institute ITRI filed Critical Industrial Technology Research Institute ITRI
Publication of CN101004946A publication Critical patent/CN101004946A/zh
Application granted granted Critical
Publication of CN101004946B publication Critical patent/CN101004946B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/04—Arrangements for selecting an address in a digital store using a sequential addressing device, e.g. shift register, counter

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

一种存取一磁阻随机存取存储器(MRAM)装置的存储单元的方法，其中存储单元包含多个存储器单元，所述方法包含通过识别其中已存储有与将要写入到其中的数据不同的数据的存储器单元中的多个存储器单元来写入存储单元；以及同时写入存储器单元中的多个存储器单元的全部。MRAM装置包含多个写入字线，多个写入位线以及多个存储单元。每一个存储单元包含多个存储器单元。每一个存储器单元包含：自由磁区，其具有不垂直于写入位线且不垂直于写入字线中的一条或一个以上磁性易磁化轴；固定磁区；以及自由磁区与固定磁区之间的隧道阻挡层。

Description

高带宽磁阻随机存取存储器装置及其操作方法
技术领域
本发明关于高带宽磁阻随机存取存储器(magnetoresistive randomaccess memory，MRAM)装置及其操作方法。
背景技术
MRAM装置已被提出作为例如静态随机存取存储器(static random accessmemories，SRAM)、动态随机存取存储器(dynamic random access memories，DRAM)和闪速存储器的公知存储器装置的替代形式。MRAM装置使用磁阻效应来存储数据，磁阻效应指其中材料的电阻随着材料所承受的磁场而变化的现象。与这些公知存储器相比，MRAM装置在速度、积成密度、功率消耗、抗辐射性和耐久性方面较为优越。
图1表示包含存储单元阵列的示范性MRAM装置100。仅表示了一个存储单元，存储单元102。MRAM装置100包含多个写入位线104和多个写入字线106。写入位线104和写入字线106彼此垂直。每一存储单元对应于一个写入位线104和一个写入字线106。
存储单元102包含固定磁区(pinned magnetic region)108、自由磁区110和夹在固定磁区108与自由磁区110之间的隧道阻挡层(tunnelingbarrier)112。隧道阻挡层112可包括(例如)氧化铝(Al2O3)或氧化镁(MgO)。
固定磁区108可包括固定铁磁或合成反铁磁(syntheticanti-ferromagnetic，SAF)结构。图1表示固定磁区108包括三层SAF结构，三层SAF结构包含夹着反铁磁耦合间隔层118的两个铁磁层114和116。铁磁层114和116可包括(例如)钴-铁(CoFe)、镍-铁(NiFe)或钴-铁-硼(CoFeB)。反铁磁耦合间隔层118可包括(例如)钌(Ru)或铜(Cu)。反铁磁耦合间隔层118的厚度经选择使得铁磁层114与116彼此反铁磁耦合。
自由磁区110可包括单个自由磁层或SAF结构。图1表示自由磁区110包含夹着反铁磁耦合间隔层124的两个铁磁层120和122。铁磁层120和122可包括(例如)钴-铁(CoFe)、钴-铁-硼(CoFeB)或镍-铁(NiFe)。反铁磁耦合间隔层124可包括(例如)钌(Ru)或铜(Cu)。反铁磁耦合间隔层124的厚度经选择使得铁磁层120与122彼此反铁磁耦合。如果铁磁层120与122的磁矩显著不同，那么SAF结构可等效于单个自由磁层。
在固定磁区108与写入字线106之间依次提供反铁磁固定层126、缓冲层128、底部电极130和介电层132。反铁磁固定层126可包括(例如)铂-锰(PtMn)或锰-铱(MnIr)。缓冲层128可包括(例如)镍-铁(NiFe)、镍-铁-铬(NiFeCr)或镍-铁-钴(NiFeCo)。顶部电极134提供在自由磁区110上，且介电层136提供在顶部电极134与写入位线104之间。
反铁磁固定层126固定上述固定磁区108的磁矩，使得当施加适度磁场时固定磁区108的磁矩不会旋转。相反，自由磁区110的磁矩在外部磁场下自由旋转。固定磁区108具有沿着写入字线106的方向的磁性易磁化轴(easyaxis)，且自由磁区110具有彼此反平行且同样沿着写入字线106的方向的两个磁性易磁化轴。如本技术中已知且本文中使用的磁性易磁化轴是指在没有外部磁场或偏置场的情况下磁异向性材料的磁偶极矩的固有定向。
隧道阻挡层112的电子隧道阻挡层和因此的存储单元102的电阻随着磁场而变化。举例来说，当铁磁层116与120的各自磁矩向量彼此平行时，隧道阻挡层112具有低电子隧道阻挡层，且存储单元102具有低电阻。当铁磁层116与120的各自磁矩向量彼此反平行时，隧道阻挡层112具有高电子隧道阻挡层，且存储单元102具有高电阻。因此，存储单元102可存储由其电阻值界定的一个位“1”或“0”。举例来说，存储单元102的高电阻可表示位“1”，且存储单元102的低电阻可表示位“0”，或相反。
可通过调节铁磁层120和122(所谓的“自旋翻转(spin flop)”)的磁矩向量以旋转铁磁层120和122的磁矩向量使得铁磁层120的磁矩向量平行于或反平行于铁磁层116的磁矩向量，将数据位写入到存储单元102中。明确地说，可向写入位线104和写入字线106提供适当电流来传感外部磁场，外部磁场改变铁磁层120和122的磁矩。通过写入位线104的数字电流ID传感环形数字磁场HD，且通过写入字线106的字电流IW传感环形字磁场HW。磁场HD和HW的强度分别与数字电流ID和字电流IW成比例。假定写入位线104在存储单元102上方，且写入字线106在存储单元102下方。因此，当数字电流ID从左流向右时，HD在存储单元102的平面上从纸张外部进入纸张中的方向上，如图1所示。相反，当数字电流ID从右流向左时，HD在存储单元102的平面上从纸张内部离开纸张的方向上。类似地，当字电流IW从纸张外部流入纸张中时，HW在存储单元102的平面上从左向右的方向上，如图1所示。为了将数据位写入到存储单元102，首先提供通过写入字线106的字电流IW以便在存储单元102的平面上垂直于自由磁区110的磁性易磁化轴的方向上产生字磁场HW。因此，铁磁层120的磁矩向量在近似垂直于自由磁区110的磁性易磁化轴的方向上对准。接着，提供通过写入位线104的数字电流ID以便在自由磁区110的磁性易磁化轴的一个的方向上产生数字磁场HD。因此，铁磁层120的磁矩向量与自由磁区110的磁性易磁化轴的一个对准。如果数字磁场HD在平行于固定磁区108的磁性易磁化轴的方向上，那么将位“0”写入到存储单元102中。如果数字磁场HD在反平行于固定磁区108的磁性易磁化轴的方向上，那么将位“1”写入到存储单元102中。
可通过检测存储单元102的电阻来读取存储单元102。MRAM装置100包含多个读取位线(未图示)和多个读取字线。每一存储单元对应于一个读取字线和一个读取位线，且包含与相对应的读取字线耦合的晶体管。MRAM装置100还包含多个读出放大器，每一个耦合到读取位线中的一条以检测通过其中的电流。如图1表示，晶体管138耦合到存储单元102的底部电极130，且读出放大器140耦合到存储单元102的顶部电极134。相对应的读取字线耦合到晶体管138的栅极。相对应的读取位线耦合到顶部电极134。为了读取存储在存储单元102中的数据，启动相对应的读取字线和读取位线以选择存储单元102。晶体管138因此导通，在顶部电极134与底部电极130之间施加电压，且读出放大器140检测通过存储单元102的电流。如图1表示，读出放大器140还经耦合以检测通过参考单元(未图示)的参考电流。读出放大器140将通过存储单元102的电流与参考电流进行比较以确定存储单元102的状态。
一方面，存储单元102的顶部电极134可通过形成在介电层136中的金属插塞(未图示)而电连接到相对应的写入位线104。因此，一个位线充当写入位线和读取位线两者。
Hung等人的美国专利第6,757,189号揭示一种高密度MRAM装置，其中高密度MRAM装置的每一存储单元包含用于存储多个数据位的多个磁存储器单元。图2表示如Hung等人揭示的高密度MRAM装置200。
如图2表示，MRAM装置200包含多个存储单元202，表示其中的2021、2022、2022、2023、2024。每一存储单元202对应于位线BL、读取字线RWL和两个写入字线WWL。每一存储单元202包含并联连接的两个存储器单元1021和1022。举例来说，存储单元2021包含两个存储器单元1021和1022，以及晶体管138。每一个存储器单元1021和1022具有与图1中的存储单元102相同的结构。每一位线BL充当写入位线和读取位线两者。存储器单元1021与1022并联连接在晶体管138的汲极与相对应的位线BL之间。晶体管138的源极接地。晶体管138的栅极连接到相对应的读取字线RWL。图2中，存储单元2021和2022的存储器单元1021对应于第一写入字线WWL1；存储单元2021和2022的存储器单元1022对应于第二写入字线WWL2；存储单元2023和2024的存储器单元1021对应于第一写入字线WWL3；存储单元2023和2024的存储器单元1022对应于第二写入字线WWL4。另外，存储单元2021和2022对应于第一读取字线RWL1；存储单元2023和2024对应于第二读取字线RWL2；存储单元2021和2022对应于第一位线BL1；且存储单元2023和2024对应于第二位线BL2。每一个位线BL1和BL2也通过晶体管204而耦合到读出放大器140。因为每一存储单元202包含两个存储器单元1021和1022，所以MRAM 200具有高密度的数据存储。
MRAM 200经制造使得R1max//R2max、R1max//R2min、R1min//R2max、R1min//R2min都具有不同的值，其中R1max是存储器单元1021的高电阻，R1min是存储器单元1021的低电阻，R2max是存储器单元1022的高电阻，R2min是存储器单元1022的低电阻，且R1//R2表示并联连接的两个电阻R1和R2。通过启用相对应的读取字线RWL来首先选择将要读取的存储单元202的一个，且读出放大器140检测通过相对应的位线BL的电流。读出放大器140将检测到的电流与三个中间参考电流Ref1、Ref2、Ref3进行比较，其中Ref1、Ref2、Ref3分别对应于R1max//R2max、R1max//R2min、R1min//R2max与R1min//R2min之间的三个参考电阻值R1、R2、R3。假定(例如)R1max//R2max＞R1＞R1max//R2min＞R2＞R1min//R2max＞R3＞R1min//R2min。因此，如果检测到的电流在Ref1与Ref2之间，那么选定的存储单元2021的电阻为R1max//R2min。因此，选定的存储单元202的存储器单元1021具有存储在其中的位“1”，且选定的存储单元202的存储器单元1022具有存储在其中的位“0”。
图3A表示时钟信号CLK以及用于读取存储单元2021的第一读取字线RWL1和第一位线BL1上的信号的序列。在时钟信号CLK的上升边沿，将启用信号(例如，正电压)提供在第一读取字线RWL1上，且提供启用信号以导通耦合到第一位线BL1的晶体管204。因此，存储单元2021的晶体管138和耦合到第一位线BL1的晶体管204均导通，且在存储单元2021的存储器单元1021和1022上施加电压降。读出放大器140检测通过第一位线BL1的电流(即，通过存储单元2021的存储器单元1021和1022的电流)，并将检测到的电流与三个参考值Ref1、Ref2、Ref3进行比较。基于比较结果，读出放大器同时输出两个数据位D0和D1。图3A中，D0和D1的阴影区域是数据传输期间的时间周期，且D0和D1的透明区域是没有数据传输或先前数据被锁存期间的时间周期。因此，每一存储单元202能够在一个时钟信号(clock cycle)期间输出两个数据位，且用于读取MRAM装置200的带宽或MRAM装置200的读取带宽加倍。
然而，根据Hung等人，在一个时钟信号期间只有一数据位可写入到每一存储单元202中，且将两个数据位写入到每一存储单元202中花费两个时钟信号。例如，图3B表示用于将数据写入到存储单元2021中的写入字线WWL1和WWL2上以及第一位线BL1上的信号的序列。明确地说，通过首先提供通过第一写入字线WWL1的电流并接着在通过第一位线BL1的适当方向上提供电流，在第一时钟信号内将数据位写入到存储单元2021的存储器单元1021中。在第二时钟信号内，通过首先提供通过第二写入字线WWL2的电流并接着在通过第一位线BL1的适当方向上提供电流，将数据位写入到存储单元2021的存储器单元1022中。因为通过第一位线BL1的电流界定存储器单元2021和存储器单元1022两者的状态，所以必须将两个数据位单独地写入到存储器单元1021和1022中。类似地，图3B中，BL1的阴影区域是数据传输期间的时间周期，且BL1的透明区域是没有数据传输期间的时间周期。
因此，尽管通过在每一存储单元202中包含并联连接的两个存储器单元而使MRAM装置200的读取带宽加倍，但用于写入MRAM装置200的带宽(即，MRAM装置200的写入带宽)有限，因为需要两个时钟信号来写入每一个二位存储单元202。
发明内容
根据本发明实施例，提供一种存取磁阻随机存取存储器(MRAM)装置的存储单元的方法。存储单元包含多个存储器单元，每一存储器单元用于存储数据位。所述方法包含：写入存储单元，其中写入存储单元包含识别存储器单元中的多个存储器单元，所述存储器单元中多个存储器单元的每一个中已存储有与将要写入到其中的数据不同的数据；和同时写入所述存储器单元中的多个存储器单元的全部。
根据本发明实施例，提供一种存取磁阻随机存取存储器装置的存储单元的方法，其中存储单元包括多个存储器单元，每一存储器单元用于存储数据位。所述方法包含：通过读取存储在存储器单元中的数据来写入存储单元；识别存储器单元中的多个第一存储器单元和存储器单元中的多个第二存储器单元，其中存储器单元中的多个第一存储器单元的每一个中已存储有与将要写入到其中的数据不同的数据，且存储器单元中的多个第二存储器单元的每一个中已存储有与将要写入到其中的数据相同的数据；使存储器单元中的多个第一和第二存储器单元在第一时间点与第二时间点之间在第一方向上承受第一磁场；使存储器单元中的多个第一存储器单元在第三时间点与第四时间点之间在第二方向上承受第二磁场，第一与第二方向彼此垂直；和使存储器单元中的多个第二存储器单元在第三时间点与第五时间点之间在第二方向上承受第三磁场，其中第一和第二磁场改变存储器单元中的多个第一存储器单元的每一个的状态，且第一和第三磁场维持存储器单元中的多个第二存储器单元的每一个的状态。
根据本发明实施例，提供一种操作磁阻随机存取存储器(MRAM)装置的方法。MRAM装置包含多个存储单元，每一存储单元包含多个存储器单元。所述方法包含：选择存储单元中的多个第一存储单元；和写入存储单元中的多个第一存储单元。写入存储单元中的多个第一存储单元进一步包含：读取存储在存储单元中的多个第一存储单元的存储器单元中的数据；识别存储单元中的多个第一存储单元的存储器单元中的多个第一存储器单元和存储单元中的多个第一存储单元的存储器单元中的多个第二存储器单元，其中存储器单元中的多个第一存储器单元的每一个中已存储有与将要写入到其中的数据不同的数据，且存储器单元中的多个第二存储器单元的每一个中已存储有与将要写入到其中的数据相同的数据；和同时写入存储器单元中的多个第一存储器单元。
根据本发明实施例，一种磁阻随机存取存储器装置包含多个读取位线、多个写入位线、多个读取字线、垂直于写入位线的多个写入字线，和多个存储单元。每一存储单元对应于读取位线中的一条、读取字线中的一条、写入字线中的一条，和写入位线的若干者。每一存储单元包含多个存储器单元，每一个对应于相对应的若干写入位线中的一条。每一存储器单元包含：自由磁区，其具有不垂直于写入位线且不垂直于写入字线中的一条或一个以上磁性易磁化轴；固定磁区；和自由磁区与固定磁区之间的隧道阻挡层。
以下描述内容中将部分地陈述本发明的额外特征和优点，且将从所述描述内容部分地显而易见，或可通过实践本发明而了解。将借助于所附申请专利范围中明确指出的元件和组合来实现并获得本发明的特征和优点。
应了解，以上实质描述和以下详细描述均是示范性和解释性的，且希望对所主张的本发明提供进一步解释。
附图说明
附图并入本说明书中并组成本说明书的一部分，附图说明本发明的实施例并与描述内容一起用来解释本发明的特征、优点和原理。
图1表示公知MRAM装置的存储单元。
图2表示公知高密度MRAM装置。
图3A表示用于读取图2中的高密度MRAM装置的存储单元的信号的序列。
图3B表示用于写入图2中的高密度MRAM装置的存储单元的信号的序列。
图4A表示根据本发明第一实施例的MRAM装置。
图4B表示图4A中所示的MRAM装置的存储器单元的剖面图。
图4C是说明图4A中所示的MRAM装置的存储器单元中的磁矩的平面图。
图5表示用于读取图4A中所示的MRAM装置的存储单元的信号的序列。
图6表示根据本发明第二实施例用于写入图4A中所示的MRAM装置的存储单元的信号的序列。
图7(A)-7(E)说明图6中所示的信号的序列写入图4A中所示的MRAM装置的存储器单元的过程。
图8表示用于写入图4A中所示的MRAM装置的存储单元的多个存储器单元的信号的序列。
图9表示用于写入图4A中所示的MRAM装置的存储器单元的信号的序列。
图10(A)-10(E)说明针对图9中所示的信号的序列的存储器单元的状态。
图11说明对于用于写入图4A中所示的MRAM装置的存储器单元的磁场的偏置磁场效应。
图12表示根据本发明第三实施例当MRAM装置处于偏置磁场下时，用于写入图4A中所示的MRAM装置的存储单元的信号的序列。
图13(A)-13(G)说明图12中所示的信号的序列写入图4A中所示的MRAM装置的存储器单元的过程。
图14表示用于写入图4A中所示的MRAM装置的多个存储器单元的信号的序列。
图15表示同样根据本发明第三实施例用于写入图4A中所示的MRAM装置的存储器单元的信号的序列。
图16(A)-16(E)说明针对图15中所示的信号的序列的存储器单元的状态。
图17表示图4A中所示的MRAM装置的示范性I/O电路的一部分。
图18说明由图17中所示的I/O电路的所述部分执行的过程的两个示范性时钟信号。
图19表示根据本发明第四实施例的MRAM装置。
图20表示图19中所示的MRAM装置的示范性I/O电路的一部分。
图21说明由图20中所示的I/O电路的所述部分执行的过程的两个示范性时钟信号。
主要元件符号说明
100、200：MRAM装置
102、202、2021、2022、2022、2023、2024：存储单元
104：写入位线
106：多个写入字线
108：固定磁区
110：自由磁区
112：隧道阻挡层
114、116、120、122：铁磁层
118、124：反铁磁耦合间隔层
126：反铁磁固定层
128：缓冲层
130：底部电极
132：介电层
134：顶部电极
136：介电层
138：晶体管
ID：数字电流
IW：字电流
HD、HW：磁场
BL：位线
RWL：读取字线
WWL：写入字线
1021、1022：存储器单元
WWL1、WWL3：第一写入字线
WWL2、WWL4：第二写入字线
RWL1：第一读取字线
RWL2：第二读取字线
BL1：第一位线
BL2：第二位线
Ref1～Ref7：参考电流
D0～D2：数据位
CLK、CL、CLK1、CLK2：时钟信号
400、500：MRAM装置
402、4021、4022、4023、4024、502、5021、5022、5023、5024：存储单元
404、4041、4042、504、5041、5042和5043：存储器单元
406、506：晶体管
408、458、508：读出放大器
410、510：选择晶体管
RBL：读取位线
RBL0：第一读取位线
RBL1：第二读取位线
WBL：写入位线
WBL1：第二写入位线
WBL2：第三写入位线
WBL3：第四写入位线
RWL0：第一读取字线
WWL0：第一写入字线
EP：磁性易磁化轴
E+：正磁性易磁化轴
E-：负磁性易磁化轴
420：固定磁区
422：自由磁区
424：隧道阻挡层
426、428、432、434：铁磁层
430、436：反铁磁耦合间隔层
438：反铁磁固定层
440：缓冲层
442：底部电极
444、448：介电层
446：顶部电极
t0～t8：时间
C、D：磁矩向量
ID0、ID1、ID2：数字电流
HBIAS：偏置磁场
H’W、H’D：磁场
IW1、IW2：字电流
HW1、HW2：字磁场
HD1：数字磁场
450、550：输出部分
452、454、552、554、556：移位寄存器
456、558：多工器
Q0、Q1、DOUT：输出
Figure A20071000178500211
反相时钟信号
SL1、SL2：选择信号
具体实施方式
现将详细参看本发明的当前实施例，其实例在附图中说明。在任何可能的情况下，所有附图中将使用相同参考标号表示相同或相似部分。
根据本发明实施例，提供不仅具有高读取带宽而且具有高写入带宽的高带宽MRAM装置，和操作高带宽MRAM装置的方法。
图4A表示根据本发明第一实施例的MRAM装置400。MRAM装置400包含存储单元402的阵列，表示了其中四个4021、4022、4023、4024。每一存储单元402对应于读取位线RBL、读取字线RWL、写入字线WWL，和若干写入位线WBL(图4A中特定地为两者)。每一存储单元402包含并联连接在晶体管406与相对应的读取位线RBL之间的两个存储器单元404作为存储器单元4041和4042，其中晶体管406的栅极连接到相对应的读取字线RWL。每一存储器单元404对应于写入位线WBL的一个。如图4A所示，存储单元4021和4022对应于第一读取位线RBL0；存储单元4021和4022的存储器单元4041对应于第一写入位线WBL0；且存储单元4021和4022的存储器单元4042对应于第二写入位线WBL1。存储单元4023和4024对应于第二读取位线RBL1；存储单元4023和4024的存储器单元4041对应于第三写入位线WBL2；且存储单元4023和4024的存储器单元4042对应于第四写入位线WBL3。存储单元4021和4023对应于第一读取字线RWL0和第一写入字线WWL0；且存储单元4022和4024对应于第二读取字线RWL1和第二写入字线WWL1。读出放大器408通过选择晶体管410耦合到每一读取位线RBL以检测通过选定的存储单元402的电流。
图4B表示一个存储器单元404的剖面图。存储器单元404形成在相对应的写入字线WWL与相对应的写入位线WBL之间。假定写入位线WBL在存储器单元404上方，写入字线WWL在存储器单元404下方，且写入位线WBL与写入字线WWL彼此近似垂直。然而，应了解，用词“上方”和“下方”是取决于某人观看存储器单元404时所处的角度的关系用词。存储器单元404包含固定磁区420、自由磁区422和夹在固定磁区420与自由磁区422之间的隧道阻挡层424。隧道阻挡层424可包括(例如)氧化铝(AlOx)或氧化镁(MgO)。
固定磁区420可包括固定铁磁或合成反铁磁(SAF)结构。图4B表示固定磁区420包括三层SAF结构，三层SAF结构包含夹着反铁磁耦合间隔层430的两个铁磁层426和428。铁磁层426和428可包括(例如)钴-铁(CoFe)、镍-铁(NiFe)或钴-铁-硼(CoFeB)。反铁磁耦合间隔层430可包括(例如)钌(Ru)或铜(Cu)。反铁磁耦合间隔层430的厚度经选择使得铁磁层426与428彼此反铁磁耦合。
自由磁区422可包括SAF，SAF包含夹着反铁磁耦合间隔层436的两个铁磁层432和434。铁磁层432和434可包括(例如)钴-铁(CoFe)、钴-铁-硼(CoFeB)或镍-铁(NiFe)。反铁磁耦合间隔层436可包括(例如)钌(Ru)或铜(Cu)。反铁磁耦合间隔层436的厚度经选择使得铁磁层432与434彼此反铁磁耦合。尽管图4B仅表示自由磁区422包含三个层，但也可使用单个自由磁层或具有三个以上层的多层SAF结构。举例来说，自由磁区422可包括由耦合间隔层分离的三个或三个以上铁磁层。
在固定磁区420与写入字线WWL之间依次提供反铁磁固定层438、缓冲层440、底部电极442和介电层444。反铁磁固定层438可包括(例如)铂-锰(PtMn)或锰-铱(MnIr)。缓冲层440可包括(例如)镍-铁(NiFe)、镍-铁-铬(NiFeCr)或镍-铁-钴(NiFeCo)。顶部电极446提供在自由磁区422上，且介电层448提供在顶部电极446与相对应的写入位线WBL之间。
反铁磁固定层438固定上述固定磁区420的磁矩，使得当施加适度磁场时固定磁区420的磁矩不会旋转。相反，自由磁区422的磁矩在外部磁场下自由旋转。
根据本发明第一实施例，固定磁区420具有磁性易磁化轴EP，且自由磁区422具有正磁性易磁化轴E+和负磁性易磁化轴E-，其中EP、E+和E-全部处于与相对应的写入字线和写入位线成约45的角度处，且E+与E-彼此反平行。图4C是说明当从顶部观看存储器单元404时，相对于相对应的写入位线WBL和写入字线WWL的方向的存储器单元404中的磁矩的平面图。图4C中，x轴沿着相对应的写入位线WBL的方向，且y轴沿着相对应的写入字线WWL的方向。正x轴在沿着图4B所示的写入位线WBL从左向右的方向上，且正y轴在沿着图4B所示的写入字线WWL从纸张外部进入纸张平面中的方向上。在没有外部磁场的情况下，铁磁层426、428、432和434的磁矩向量与磁性易磁化轴的一个方向对准。图4C中，铁磁层428的磁矩向量A与磁性易磁化轴EP对准，铁磁层426的磁矩向量B与磁矩向量A反平行，铁磁层432的磁矩向量C与负磁性易磁化轴E-对准，且铁磁层434的磁矩向量D与正磁性易磁化轴E+对准。图4B和4C中以及本文其他图中标记为磁矩向量A-D的箭头线仅指示这些磁矩向量的近似方向，且不指示其相对强度。
隧道阻挡层424的电子隧道阻挡层和因此的存储器单元404的电阻随着磁场而变化。举例来说，当铁磁层428的磁矩向量A与铁磁层432的磁矩向量C彼此平行时，隧道阻挡层424具有低电子隧道阻挡层，且存储器单元404具有低电阻。当铁磁层428的磁矩向量A与铁磁层432的磁矩向量C彼此反平行时，隧道阻挡层424具有高电子隧道阻挡层，且存储器单元404具有高电阻。因此，存储器单元404可存储由其电阻值界定的一个位“1”或“0”。举例来说，存储器单元404的高电阻可表示位“1”，且存储器单元404的低电阻可表示位“0”，或相反。
根据本发明第一实施例，MRAM装置400经制造使得每一个存储单元402的电阻具有对应于相对应的存储单元402的不同状态的不同值。举例来说，存储单元4021具有四个可能状态：1)“00”，当存储器单元4041中已存储有位“ 0”，且存储器单元4042中已存储有位“0”时；2)“01”，当存储器单元4041中已存储有位“0”，且存储器单元4042中已存储有位“1”时；3)“10”，当存储器单元4041中已存储有位“1”，且存储器单元4042中已存储有位“0”时；和4)“11”，当存储器单元4041中已存储有位“1”，且存储器单元4042中已存储有位“1”时。存储单元4021还具有分别对应于其四个可能状态的四个可能电阻值。也就是说，R1max//R2max、R1max//R2min、R1min//R2max、R1min//R2min都具有不同的值，其中R1max是每一存储器单元4041的高电阻，R1min是每一存储器单元4041的低电阻，R2max是每一存储器单元4042的高电阻，R2min是每一存储器单元4042的低电阻。因此，通过确定选定的存储单元402的电阻，可在一个时钟信号内从选定的存储单元402读取两个数据位。以存储单元4021作为实例。图5表示用于读取存储单元4021的读取字线RWL0和读取位线RBL0上的信号的序列。在时钟信号CLK的上升边沿，将启用信号(例如，正电压)提供在读取字线RWL0上，藉此导通耦合到读取字线RWL0的晶体管406，且提供启用信号(未图示)以导通耦合到读取位线RBL0的选择晶体管410以便启动读取位线RBL0。因此跨过存储单元4021的存储器单元4041和4042施加读取位线RBL0与晶体管406之间的电压降，且读出放大器408检测通过读取位线RBL0的电流(即，通过存储单元4021的存储器单元4041和4042的电流)。读出放大器408将检测到的电流与对应于R1max//R2max、R1max//R2min、R1min//R2max、R1min//R2min之间的参考电阻值的三个中间参考电流值Ref1、Ref2、Ref3进行比较。假定(例如)R1max//R2max＞R1＞R1max//R2min＞R2＞R1min//R2max＞R3＞R1min//R2min。因此，如果检测到的电流在Ref1与Ref2之间，那么存储单元4021的电阻为R1max//R2min。因此，存储单元4021的存储器单元4041中存储位“1”，且存储单元4021的存储器单元4042中存储位“0”。因此，在一个时钟信号期间每一存储单元402可读出两个数据位。在图5和表示信号序列的随后的附图中，阴影区域指示数据传输期间的时间周期，透明区域指示没有数据传输或先前数据被锁存期间的时间周期，且不同类型的阴影指示可能或可能不彼此不同数据的单独位。
根据本发明第一实施例的MRAM装置400还具有高写入带宽。明确地说，可在一个时钟信号期间将两个数据位写入到选定的存储单元402中。根据本发明第二实施例，应用所谓的轮换写入(toggle writing)方法将两个数据位写入到MRAM装置400的选定的存储单元402中。根据轮换写入方法，首先将要写入到存储器单元中的数据位与存储在存储器单元中的数据进行比较。如果将要写入的数据与存储在存储器单元中的数据相同，那么不执行写入操作。否则，利用“轮换”触发改变存储器单元的状态。如果必要的话，可同时轮换写入的存储单元402的存储器单元4041和4042两者。参看图6和7(A)-7(E)描述第二实施例。假定选择存储单元4021用于进行写入操作。
为了轮换写入存储器单元404的一个，向相对应的写入字线WWL和写入位线WBL提供写入电流以传感外部磁场，藉此改变其铁磁层432的磁矩。图4B和4C表示提供到写入位线WBL和写入字线WWL的电流与藉此传感的外部磁场之间的关系。通过写入字线WWL的字电流IW传感环形字磁场HW，且通过写入位线WBL的数字电流ID传感环形数字磁场HD。磁场HW和HD的强度分别与字电流IW和数字电流ID成比例。同样，如图4B所示，当字电流IW为正(即，处于正y轴方向上)时，HW在存储器单元404的平面中正x轴方向上；当数字电流ID为正(即，处于正x轴方向上)时，HD在存储器单元404的平面中正y轴方向上。
图6表示用于将数据写入到存储单元4021中的由周边电路(未图示)(下文称为写入电路)提供的写入字线WWL0、写入位线WBL0和写入位线WBL1上的信号的序列。如图6表示，时钟信号CLK在时间t0处上升。在时间t0与时间t1之间，逻辑电路(未图示)读取存储单元4021，将存储单元4021中的数据与将要写入到存储单元4021中的数据进行比较，并确定是否应切换存储器单元4041和4042的数据状态。假定存储器单元4041中已存储有与将要写入到其中的数据位相同的数据位，且存储器单元4042中已存储有与将要写入到其中的数据位不同的数据位。因此，应切换存储器单元4042，而不应切换存储器单元4041。
接着，写入电路依次提供数字电流和字电流以轮换写入存储器单元4042。明确地说，在时间t2处，提供正数字电流ID通过写入位线WBL1；在时间t3处，提供正字电流IW通过写入字线WWL0；在时间t4处，切断ID；且在时间t5处，切断IW。在时间t6处，时钟信号CLK下降。从t0到t6的时间周期内，不提供电流通过写入位线WBL0。
由于如图6所示而提供的字电流和位电流，所以轮换写入了存储器单元4042，且存储器单元4041的状态保持不变。图7(A)-7(E)说明图6中所示的ID和IW轮换写入存储器单元4042的过程。图7(A)-7(E)的以下描述中的磁矩向量C和D是指存储器单元4042的磁矩向量C和D。
图7(A)表示当不提供字电流或数字电流时，在时间t0和t1处铁磁层432的磁矩向量C和铁磁层434的磁矩向量D。磁矩向量C在自由磁区422的负磁性易磁化轴E-的方向上，且磁矩向量D在自由磁区422的正磁性易磁化轴E+的方向上。
图7(B)表示当提供ID从而在正y轴方向上传感数字磁场HD时，在时间t2处的磁矩向量C和D。在数字磁场HD下，磁矩向量C和D顺时针旋转。磁矩向量C在负x轴与正y轴之间的方向上。磁矩向量D在正x轴与自由磁区422的正磁性易磁化轴E+之间的方向上。
图7(C)表示当提供IW从而在正x轴方向上传感字磁场HW时，在时间t3处的磁矩向量C和D。因此，磁矩向量C和D进一步顺时针旋转。磁矩向量C接近正y轴，且磁矩向量D可通过正x轴。
图7(D)表示当ID切断时，在时间t4处的磁矩向量C和D。因此，磁矩向量C和D进一步顺时针旋转。磁矩向量C可通过正y轴并接近自由磁区422的正磁性易磁化轴E+。磁矩向量D接近负x轴。
图7(E)表示当IW也切断时，在时间t5处的磁矩向量C和D。因为磁矩向量C与自由磁区422的负磁性易磁化轴E-相比较靠近正磁性易磁化轴E+，所以磁矩向量C进一步顺时针旋转并与自由磁区422的正磁性易磁化轴E+对准。因为磁矩向量D与自由磁区422的正磁性易磁化轴E+相比较靠近负磁性易磁化轴E-，所以磁矩向量D进一步顺时针旋转并与自由磁区422的负磁性易磁化轴E-对准。
因此，在图6所示的ID和IW的序列之后，铁磁层432的磁矩向量C和铁磁层434的磁矩向量D已变换位置。明确地说，铁磁层432的磁矩向量C已旋转180。因此，如果存储器单元4042中先前已存储位“0”，那么图6所示的ID和IW的序列已将位“1”写入到存储器单元4042中；如果存储器单元4042中先前已存储位“1”，那么图6所示的ID和IW的序列已将位“0”写入到存储器单元4042中。
类似地，当需要轮换写入存储器单元4041和4042两者时，同时提供数字电流通过存储器单元4041和4042两者的写入位线WBL以同时写入存储器单元4041和4042。图8表示用于轮换写入存储器单元4041和存储器单元4042两者的写入字线WWL0、写入位线WBL0和写入位线WBL1上的信号的序列。现在，所属领域的技术人员应了解轮换写入存储器单元4041和4042两者的过程，且因此本文不作详细描述。
因此，根据本发明实施例，可在一个时钟信号内从MRAM装置400的选定的存储单元402读取两个数据位或将两个数据位写入到其中。也就是说，MRAM装置400不仅具有高读取带宽而且具有高写入带宽。
图6中，仅向将要轮换写入的存储器单元4042提供数字电流ID。然而，根据本发明第二实施例，也可向将不会轮换写入的存储器单元404提供数字电流。图9表示用于仅轮换写入存储器单元4042的写入字线WWL0、写入位线WBL0和写入位线WBL1上的信号的序列。明确地说，在时间t2处，分别提供正数字电流ID0和正数字电流ID1通过写入位线WBL0和WBL1；在时间t3处，提供正字电流IW通过写入字线WWL0；在时间t4处，切断ID1；在时间t5处，切断IW；且在时间t6处，也切断ID0。在时间t7处，时钟信号CLK下降。
与图6所示的信号序列相比，当应用图9所示的信号序列时，存储器单元4042受制于相同信号且将被轮换。然而，存储器单元4041受制于不同信号序列且将不轮换。图10(A)-10(E)说明通过图9中所示的信号序列的存储器单元4041的状态。图10(A)-10(E)的以下描述中的磁矩向量C和D是指存储器单元4041的磁矩向量C和D。
图10(A)表示当不提供字电流或数字电流时，在时间t0和t1处铁磁层432的磁矩向量C和铁磁层434的磁矩向量D。磁矩向量C在自由磁区422的负磁性易磁化轴E-的方向上，且磁矩向量D在自由磁区422的正磁性易磁化轴E+的方向上。
图10(B)表示当提供ID0从而在正y轴方向上传感数字磁场HD0时，在时间t2处的磁矩向量C和D。在数字磁场HD0下，磁矩向量C和D顺时针旋转。磁矩向量C在负x轴与正y轴之间的方向上。磁矩向量D在正x轴与自由磁区422的正磁性易磁化轴E+之间的方向上。
图10(C)表示当提供IW从而在正x轴方向上传感字磁场HW时，在时间t3处的磁矩向量C和D。因此，磁矩向量C和D进一步顺时针旋转。磁矩向量C接近正y轴，且磁矩向量D可通过正x轴。
图10(D)表示当IW切断时，在时间t4处的磁矩向量C和D。因此，磁矩向量C和D逆时针旋转并返回如图10(B)所示的相同位置。
图10(E)表示当ID0也切断时，在时间t5处的磁矩向量C和D。磁矩向量C和D进一步逆时针旋转并返回如图10(A)所示的相同位置。
因此，在图9所示的ID0和IW的序列之后，存储器单元4041的铁磁层432的磁矩向量C和铁磁层434的磁矩向量D保持在相同位置，且存储器单元4041的状态未改变。
根据本发明实施例，可调节铁磁层428的磁矩向量A和铁磁层426的磁矩向量B以产生边沿(或杂散)磁场作为自由磁区422中的偏置磁场HBIAS，使得仅需要弱磁场HW和HD来轮换写入存储器单元404。图11表示在自由磁区422的正磁性易磁化轴E+的方向上，当不存在偏置磁场HBIAS时轮换写入存储器单元404所必需的磁场HW和HD，以及当存在偏置磁场HBIAS时轮换写入存储器单元404所必需的磁场H’W和H’D。当需要弱磁场HW和HD来写入存储器单元404时，可施加较低的字电流IW和较低的数字电流ID。因此，偏置磁场HBIAS导致功率消耗减少。
根据本发明第三实施例，提供一种当MRAM装置400的存储器单元404承受偏置磁场时操作MRAM装置400的方法。可应用与图5所说明相同的信号序列来读取MRAM装置400。然而，为了写入MRAM装置400，当存储单元402处于偏置磁场下时，应用具有两个双向电流脉冲(即，具有负部分和正部分两者的电流脉冲)的写入电流的序列来轮换写入存储单元402。举例来说，图12表示当存储单元4021的存储器单元4041和4042处于自由磁区422的正磁性易磁化轴E+的方向上偏置磁场HBIAS下时，用于将数据写入到存储单元4021中的写入字线WWL0、写入位线WBL0和写入位线WBL1上的信号的序列。如图12表示，时钟信号CLK在时间t0处上升。在时间t0与时间t1之间，逻辑电路(未图示)读取存储单元4021，将存储单元4021中的数据与将要写入到存储单元4021中的数据进行比较，并确定是否应轮换存储器单元4041和4042的一个或两个。假定将要写入到存储器单元4041中的数据位与存储在存储器单元4041中的数据位相同，且将要写入到存储器单元4042中的数据位与存储在存储器单元4042中的数据位不同。因此，轮换存储器单元4042，而不轮换存储器单元4041。
接着，在时间t2处，提供负字电流IW1通过写入字线WWL0；在时间t3处，提供正数字电流ID1通过写入位线WBL1；在时间t4处，切断IW1，且提供正字电流IW2通过写入字线WWL0；且在时间t5处，切断ID1，且提供负数字电流ID2通过写入位线WBL1；在时间t6处，切断IW2；且在时间t7处，也切断ID2。在时间t8处，时钟信号CLK下降。从t0到t8的时间周期内，不提供电流通过写入位线WBL0。
图13(A)-13(G)说明图12中所示的IW1、ID1、IW2和ID2轮换写入存储器单元4042的过程。图13(A)-13(G)的以下描述中的磁矩向量C和D是指存储器单元4042的磁矩向量C和D。
图13(A)表示当不提供字电流或数字电流时，在时间t0和t1处铁磁层432的磁矩向量C和铁磁层434的磁矩向量D。由于HBIAS，所以磁矩向量C和D可逆时针旋转并分别接近或通过负和正y轴。
如图13(B)表示，在时间t2处，提供负字电流IW1从而在负x轴方向上(即，在与HBIAS成135角度处)产生字磁场HW1。也就是说，HW1部分地偏移HBIAS。因此，磁矩向量C和D分别接近磁性易磁化轴E-和E+。
图13(C)表示当提供ID1从而在正y轴方向上传感数字磁场HD1时，在时间t3处的磁矩向量C和D。因此，磁矩向量C和D顺时针旋转。磁矩向量C可通过负x轴，且磁矩向量D接近正x轴。
图13(D)表示当IW1切断且IW2导通从而在正x轴方向上传感字磁场HW2时，在时间t4处的磁矩向量C和D。因此，磁矩向量C和D进一步顺时针旋转。磁矩向量C接近正y轴，且磁矩向量D可通过正x轴。
图13(E)表示当ID1切断且ID2导通从而在负y轴上传感数字磁场HD2时，在时间t5处的磁矩向量C和D。磁矩向量C进一步顺时针旋转。磁矩向量C可通过正y轴，且磁矩向量D接近负y轴。
图13(F)表示当IW2切断时，在时间t6处的磁矩向量C和D。磁矩向量C进一步顺时针旋转。现在磁矩向量C接近正磁性易磁化轴E+，且磁矩向量D可通过负y轴并接近负磁性易磁化轴E-。
图13(G)表示当ID2切断时，在时间t7处的磁矩向量C和D。因为在时间t7之前，磁矩向量C较靠近正磁性易磁化轴E+方向且磁矩向量D较靠近负磁性易磁化轴E-方向，所以磁矩向量C停留在靠近正磁性易磁化轴E+方向的位置且磁矩向量D停留在靠近负磁性易磁化轴E-方向的位置。
因此，在图12所示的字电流和数字电流的序列之后，铁磁层432的磁矩向量C和铁磁层434的磁矩向量D已改变位置。明确地说，铁磁层432的磁矩向量C已从靠近负磁性易磁化轴E-的位置旋转到靠近正磁性易磁化轴E+的位置。因此，如果存储器单元4042中先前已存储位“0”，那么图12所示的字电流和数字电流的序列已将位“1”写入到存储器单元4042中；如果存储器单元4042中先前已存储位“1”，那么图12所示的字电流和数字电流的序列已将位“0”写入到存储器单元4042中。
类似地，当需要轮换写入存储器单元4041和4042两者时，同时提供数字电流通过存储器单元4041和4042两者的写入位线WBL以同时写入存储器单元4041和4042。图14表示用于轮换写入存储器单元4041和存储器单元4042两者的写入字线WWL0、写入位线WBL0和写入位线WBL1上的信号的序列。现在，所属领域的技术人员应了解轮换写入存储器单元4041和4042两者的过程，且因此本文不作详细描述。
图12中，仅向将要轮换写入的存储器单元4042提供数字电流ID1和ID2。然而，根据本发明第三实施例，也可向将不会轮换写入的存储器单元404提供数字电流。图15表示用于仅轮换写入存储器单元4042的写入字线WWL0、写入位线WBL0和写入位线WBL1上的信号的序列。明确地说，在时间t2处，提供负字电流IW1通过写入字线WWL0；在时间t3处，分别提供正数字电流ID0和正数字电流ID1通过写入位线WBL0和写入位线WBL1；在时间t4处，IW1切断，且提供正字电流IW2通过写入字线WWL0；在时间t5处，ID1切断，且提供负数字电流ID2通过写入位线WBL1；在时间t6处，IW2切断；且在时间t7处，ID0和ID2两者也切断。在时间t8处，时钟信号CLK下降。
与图13所示的信号序列相比，当应用图15所示的信号序列时，存储器单元4042受制于相同信号且将轮换。然而，存储器单元4041受制于不同信号序列且将不轮换。图16(A)-16(E)说明通过图15中所示的信号序列的存储器单元4041的状态。图16(A)-16(E)的以下描述中的磁矩向量C和D是指存储器单元4041的磁矩向量C和D。
图16(A)表示当不提供字电流或数字电流时，在时间t0和t1处的铁磁层432的磁矩向量C和铁磁层434的磁矩向量D。由于HBIAS，所以磁矩向量C和D可逆时针旋转并分别接近或通过负和正x轴。
如图16(B)表示，在时间t2处，提供负字电流IW1从而在负x轴方向上(即，在与HBIAS成135角度处)产生字磁场HW1。也就是说，HW1部分地偏移HBIAS。因此，磁矩向量C和D顺时针旋转并分别接近或通过磁性易磁化轴E-和E+。
图16(C)表示当提供ID0从而在正y轴方向上传感数字磁场HD0时，在时间t3处的磁矩向量C和D。因此，磁矩向量C和D顺时针旋转。磁矩向量C可通过负x轴，且磁矩向量D接近正x轴。
图16(D)表示当IW1切断且IW2导通从而在正x轴方向上传感字磁场HW2时，在时间t4处的磁矩向量C和D。因此，磁矩向量C和D进一步顺时针旋转。磁矩向量C接近正y轴，且磁矩向量D可通过正x轴。
图16(E)表示当IW2切断时，在时间t6处的磁矩向量C和D。磁矩向量C和D逆时针旋转。磁矩向量C朝着负x轴向后旋转，且磁矩向量D朝着正x轴向后旋转且可通过正x轴。因此，磁矩向量C较靠近负磁性易磁化轴E-，且磁矩向量D较靠近正磁性易磁化轴E+。
在时间t7处，ID0切断。因为在时间t7之前，磁矩向量C较靠近负磁性易磁化轴E方向且磁矩向量D较靠近正磁性易磁化轴E+方向，所以磁矩向量C和D返回如图16(A)所示的其各自原始位置。
因此，在图15所示的IW1、ID0和IW2的序列之后，存储器单元4041的铁磁层432的磁矩向量C和铁磁层434的磁矩向量D保持在相同位置，且存储器单元4041未改变状态。
根据本发明实施例，可同时选择存储单元402中的一个以上存储单元。举例来说，可通过启动一个读取字线RWL和多个读取位线RBL来读取存储单元402中的一个以上存储单元；可通过启动一个写入字线WWL和多个写入位线WBL来写入存储单元402中的一个以上存储单元。为了读取选定的存储单元402，将如图5所示的那些信号的适当信号同时施加到所有选定的存储单元402。为了写入选定的存储单元402，将如图6、8、9、12、14或15所示的那些信号的适当信号同时施加到所有选定的存储单元402。因为可在一个时钟信号内从每一存储单元402读取两个数据位或将两个数据位写入到每一存储单元402中，所以在一个时钟信号内的从MRAM装置400的存储单元402读取或写入到存储单元402中的数据位的数目是同时选定的存储单元402的数目的两倍。因此，根据本发明实施例的操作MRAM装置400的方法不仅提供MRAM 400的高读取带宽而且提供MRAM 400的高写入带宽。
根据本发明实施例，MRAM 400还包含使存取MRAM 400的外部装置可获得高读取和写入带宽的适当接口。
存储器装置通过包含许多数据线和控制信号线的数据总线与外部装置通信。数据总线中数据线的数目等于存储器装置可同时提供或接收的数据位的数目(其也称为字尺寸)。因为公知存储器装置的每一存储单元仅存储一个数据位，所以公知存储器装置的字尺寸等于可同时选择的存储单元的数目。举例来说，如果存储器装置具有同时选择的8个存储单元，那么存储器装置连接到包含用于并行地发送并接收8个数据位的8条数据线的数据总线。
然而，如上所述，根据本发明实施例的MRAM装置400具有高读取带宽和高写入带宽。一方面，MRAM装置400可连接到包含数目为当正存取MRAM 400时同时选择的存储单元402的数目的两倍的数据线的数据总线。举例来说，如果同时选择了8个存储单元402，那么包含16条数据线的数据总线连接到MRAM装置400以便同时传递16位的数据。因此，MRAM装置400的字尺寸是具有同时选择的8个存储单元的公知MRAM装置的字尺寸的两倍。
另一方面，MRAM装置400可连接到包含数目与当正存取MRAM 400时同时选择的存储单元402的数目一样多的数据线的数据总线。举例来说，如果同时选择了8个存储单元402，那么数据总线仅包含8个线。然而，MRAM装置400包含I/O电路以便通过每一条数据线来每时钟信号传递两个数据位。明确地说，I/O电路具有输入部分和输出部分。输入部分通过数据线中的一条连续接收将要写入到选定的存储单元402中的两个数据位，并使两个位并行以便同时传递到写入电路，写入电路接着将两个位同时写入到选定的存储单元402中。输出部分并行地从读出放大器408接收两个数据位，并对两个位进行排队以便在一个时钟信号内连续传递到数据线中的一条上。举例来说，可在第一半个的时钟信号期间传递一个位，且可在第二半个的时钟信号期间传递另一位。因此，尽管MRAM 400的字尺寸与具有同时选择的8个存储单元的公知MRAM装置的字尺寸相同，但在相同时间周期内通过每一数据线传递的位的数目(即，每线数据传递速率)加倍。
I/O电路可包括任何合适的逻辑电路。图17表示根据本发明实施例MRAM装置400中I/O电路的用于对数据进行排队的输出部分450的实例。输出部分450包含两个移位寄存器452和454，以及一多工器456。移位寄存器452和454分别从读出放大器408接收数据输出D0和D1，并分别在时钟信号(CL)的上升边沿输出相同数据。明确地说，参看图17，当移位寄存器452的CL信号从“0”上升到“1”时，移位寄存器452的输出Q0设定为D0；当移位寄存器454的CL信号从“0”上升到“1”时，移位寄存器454的输出Q1设定为D1。时钟信号CLK提供到移位寄存器452作为其CL信号。作为由反相器458反相的时钟信号CLK的反相时钟信号
Figure A20071000178500331
提供到移位寄存器454作为其CL信号。多工器456接收Q0和Q1作为输入，并根据选择(SL)信号输出Q0和Q1中的一个。举例来说，当SL为“1”时，多工器456的输出DOUT为Q0；当SL为“0”时，输出Q1作为DOUT。时钟信号CLK提供到多工器456作为其SL信号。
图18说明图17中所示的I/O电路的输出部分450对两个数据位进行排队的过程的两个示范性时钟信号，第一周期和第二周期。以第一周期作为实例。当时钟信号CLK在第一周期开始时上升时，移位寄存器452移出D0作为输出Q0。因此，贯穿于第一周期，Q0与D0相同。当反相时钟信号CLK在第一周期中点处上升时，移位寄存器454移出D1作为输出Q1。因此，在第一周期的第二半个期间，Q1与D1相同。因为作为多工器456的SL信号的时钟信号CLK在第一周期的第一半个期间为“1”且在第一周期的第二半个期间为“0”，所以在第一周期的第一半个期间输出Q0作为DOUT，且在第一周期的第二半个期间输出Q1作为DOUT。因此，在一个时钟信号内连续输出两个数据位，D0和D1。在第二周期和随后的时钟信号内重复相同过程。
所属领域的技术人员现将了解，可类似地构成MRAM 400的I/O电路的输入部分，以便在一个时钟信号内使连续传递的两个数据位能够并行。因此，此构造不在附图中表示或在本文中进行描述。
通过对两个数据位进行排队以便在一个时钟信号内连续传输并重新配置在一个时钟信号内接收到的两个数据位以供进行平行传输，根据本发明实施例的MRAM装置400的I/O电路使得每线数据传递速率能够为公知MRAM装置的每线数据速率的两倍。
通过增大字尺寸或增大每线数据传递速率，可充分利用根据本发明实施例的MRAM装置400的高读取和写入带宽。
图4A表示MRAM装置400的每一存储单元402包含两个存储器单元404。然而，根据本发明实施例，MRAM装置的每一存储单元可包含两个以上存储器单元。图19表示根据本发明第四实施例的MRAM装置500。MRAM装置500包含存储单元502的阵列，表示了其中四个5021、5022、5023、5024。每一存储单元502对应于读取位线RBL、读取字线RWL、写入字线WWL，和三个写入位线WBL。图19表示每一存储单元502包含并联连接在晶体管506与相对应的读取位线RBL之间的三个存储器单元504(即，存储器单元5041、5042和5043)，其中晶体管506的栅极连接到相对应的读取字线RWL。每一存储器单元504对应于三个写入位线WBL的一个。如图19所示，存储单元5021和5022对应于第一读取位线RBL0、第一写入位线WBL0、第二写入位线WBL1和第三写入位线WBL2；存储单元5023和5024对应于第二读取位线RBL1、第四写入位线WBL3、第五写入位线WBL4和第六写入位线WBL5；存储单元5021和5023对应于第一读取字线RWL0和第一写入字线WWL0；且存储单元5022和5024对应于第二读取字线RWL1和第二写入字线WWL1。读出放大器508通过选择晶体管510耦合到每一读取位线RBL以检测通过存储单元502中的选定的一个存储单元的电流。
根据本发明第四实施例，MRAM装置500的每一存储单元502中的存储器单元5041、5042和5043经制造使得每一个存储单元502的电阻具有对应于相对应的存储单元502的不同状态的不同的值。也就是说，八个并联电阻，R1max//R2max//R3max、R1max//R2max//R3min、R1max//R2min//R3max、R1max//R2min//R3min、R1min//R2max//R3max、R1min//R2max//R3min、R1min//R2min//R3max、R1min//R2min//R3min都具有不同的值，其中R1max是存储器单元5041的高电阻，R1min是存储器单元5041的低电阻，R2max是存储器单元5042的高电阻，R2min是存储器单元5042的低电阻，R3max是存储器单元5043的高电阻，且R3min是存储器单元5043的低电阻。因此，三个数据位可存储在每一存储单元502中且可同时被读出。明确地说，读出放大器508将通过选定的存储单元502的检测到的电流与对应于八个并联电阻之间的参考电阻值的七个中间参考电流值Ref1-Ref7进行比较，并找出八个并联电阻中最接近选定的存储单元502的电阻的一个电阻。一旦发现相对应的并联电阻，确定选定的存储单元502的存储器单元504的状态，且同时输出三个数据位D0、D1和D2。
为了写入选定的存储单元502，逻辑电路(未图示)首先读取存储在选定的存储单元502的存储器单元504中的数据，并将其与将要写入到存储器单元504中的数据进行比较。如果存储器单元504中已存储有与将要写入其中的数据相同的数据位，那么不执行写入操作。否则，利用“轮换(toggled)”触发改变存储器单元的状态。如果需要轮换选定的存储单元502的存储器单元504中的一个以上，那么可将写入电流同时提供到相对应的写入字线和对应于将要轮换的存储器单元的写入位线。
现在，所属领域的技术人员应了解读取和写入选定的存储单元502的过程，且本文不作详细描述。
MRAM装置500可连接到包含数目为当正存取MRAM 500时同时选择的存储单元502的数目的三倍的数据线的数据总线。举例来说，如果同时选择了8个存储单元502，那么包含24条数据线的数据总线可连接到MRAM装置500以便并行地接收和发送24位的数据。因此，MRAM装置500的字尺寸是具有同时选择的8个存储单元的公知MRAM装置的字尺寸的三倍。
或者，MRAM装置500可连接到包含数目等于当正存取MRAM 500时同时选择的存储单元502的数目的数据线的数据总线。举例来说，如果同时选择了8个存储单元502，那么数据总线仅包含8条数据线。然而，MRAM装置500进一步包含I/O电路以便通过每一条数据线每时钟信号传递三个数据位。举例来说，I/O电路可具有输出部分，其用于对从选定的存储单元502读取的三个数据位进行排队，使得在第一四分之一的时钟信号内传递第一位，在第二四分之一的时钟信号内传递第二位，且在第三四分之一的时钟信号内传递第三位。I/O电路还可包含输入部分，其用于使将要写入到选定的存储单元502中的三个数据位并行，使得三个数据位并行地传递到写入电路以便同时写入到选定的存储单元502的存储器单元504中。因此，尽管MRAM 500的字尺寸不变，但每线数据传递速率变为三倍。
根据本发明第四实施例的I/O电路可包括用于所述目的的任何合适的逻辑电路。举例来说，图20表示根据本发明第四实施例MRAM装置500的I/O电路的示范性输出部分550。如图20表示，输出部分550包含三个移位寄存器552、554和556，以及一多工器558。移位寄存器552、554和556分别从读出放大器508接收数据输出D0、D1和D2，并分别在时钟信号(CL)的上升边沿输出相同数据为Q0、Q1和Q2。提供两个外部时钟信号CLK1和CLK2来产生用于移位寄存器552、554和556的时钟信号，其中CLK2的频率是CLK1的频率的两倍。明确地说，移位寄存器552的时钟信号为AND(CLK1，CLK2)，移位寄存器554的时钟信号为AND(CLK1，
Figure A20071000178500361
)，且移位寄存器556的时钟信号为AND(
Figure A20071000178500362
CLK2)，其中
Figure A20071000178500363
和
Figure A20071000178500364
是分别由反相器560和562反相的CLK1和CLK2。因此，当AND(CLK1，CLK2)上升时，移位寄存器552移出D0作为Q0；当AND(CLK1，
Figure A20071000178500365
)上升时，移位寄存器554移出D1作为Q1；且当AND(
Figure A20071000178500366
CLK2)上升时，移位寄存器556移出D2作为Q2。
多工器558接收Q0、Q1和Q2作为输入，并根据两个选择信号SL1和SL2输出Q0、Q1和Q2中的一个。明确地说，当SL1和SL2两者均为“1”时，输出Q0作为DOUT；当SL1为“1”且SL2为“0”时，输出Q1作为DOUT；且当SL1为“0”且SL2为“1”时，输出Q2作为DOUT。当SL1和SL2两者均为“0”时，多工器558可将输出DOUT设定为浮动的。
图21说明输出部分550对D0、D1、D2进行排队的过程的两个时钟信号，第一周期和第二周期。所属领域的技术人员现应了解对三个数据位进行排队的过程，且因此本文不作详细描述。
可类似地构成MRAM 500的I/O电路的输入部分，且也不在附图中表示或在本文中进行描述。
因此，根据本发明第四实施例，在其每一存储单元中具有三个存储器单元的MRAM装置能够以变为三倍的字尺寸或以变为三倍的每线数据传递速率，每时钟信号传递数目为可同时选择的存储单元的数目的三倍的数据位。
类似地，根据本发明实施例，MRAM装置在其每一存储单元中可具有四个或四个以上存储器单元以便增大其带宽，且可以增大的字尺寸或增大的每线数据传递速率通过数据总线与外部装置通信。
本发明实施例的以上描述为了方便假定以磁矩向量C和D在某一方向上旋转的方式提供字电流或数字电流。然而，应了解，磁矩向量C和D可在顺时针和逆时针方向两者上旋转。举例来说，与图6所示的信号序列对比，并同样根据本发明第二实施例，为了轮换写入存储单元4021的存储器单元4042，可在时间t2与时间t4之间提供正字电流IW通过写入字线WWL0，且可在时间t3与时间t5之间提供正数字电流ID通过写入位线WBL1。因此，与图7(a)-7(e)所示的顺时针旋转对比，磁矩向量C和D将逆时针旋转。举另一实例来说，与图12所示的信号序列对比，并同样根据本发明第三实施例，为了写入存储单元4021的存储器单元4042，可在时间t2与时间t4之间提供负数字电流，可在时间t4与时间t6之间提供正数字电流；可在时间t3与时间t5之间提供正字电流，且可在时间t5与时间t7之间提供负字电流。因此，与图13(a)-13(g)所示的顺时针旋转对比，磁矩向量C和D将逆时针旋转。
在以上描述中，假定磁性易磁化轴E+和E-在与x轴和y轴成约45角度处。然而，应了解，磁性易磁化轴不必在与x轴和y轴成特定角度处，而是可在与x轴或y轴成任何角度处。可相对应地修改写入存储器单元404或504的方法。举例来说，根据本发明第二实施例，当自由磁区的磁性易磁化轴在与读取字线和数字线成任意角度处时，可提供两个连续的电流脉冲来写入存储器单元404，其中两个脉冲的每一个是字电流与数字电流两者的组合，而不是单独为字电流或数字电流。举另一实例，根据本发明第三实施例，当自由磁区的磁性易磁化轴在与读取字线和数字线成任意角度处时，可提供四个连续的电流脉冲来写入存储器单元，其中四个脉冲的每一个是字电流与数字电流两者的组合。
综上所述，虽然本发明已以较佳实施例公开如上，然其并非用以限定本发明。任何所属技术领域中的普通技术人员，在不脱离本发明的精神和范围的情况下，可进行各种更动与修改。因此，本发明的保护范围以所提出的权利要求的范围为准。

Claims (43)

1.一种存取磁阻随机存取存储器(MRAM)装置的存储单元的方法，所述存储单元包括多个存储器单元，每一存储器单元用于存储数据位，所述方法包括：
写入所述存储单元，其包括：
识别所述存储器单元中的多个存储器单元，所述存储器单元中的每一个所述多个存储器单元中已存储有与将要写入到其中的数据不同的数据；以及
同时写入所述存储器单元中的所述多个存储器单元的全部。
2.如权利要求1所述的存取方法，其中识别所述存储器单元中的所述多个存储器单元包括：
读取存储在每一个所述存储器单元中的数据；以及
将存储在每一个所述存储器单元中的所述数据与将要写入到其中的数据进行比较。
3.如权利要求2所述的存取方法，其中所述MRAM装置可由时钟信号操作，且其中读取存储在每一个所述存储器单元中的所述数据、将存储在每一个所述存储器单元中的所述数据与将要写入到其中的数据进行比较，以及写入所述存储单元全部在所述时钟信号的一个周期内执行。
4.如权利要求1所述的存取方法，其中同时写入所述存储器单元中的所述多个存储器单元的全部包括：
使所述存储器单元中的所述多个存储器单元在第一时间点与第二时间点之间在第一方向上承受第一磁场；以及
使所述存储器单元中的所述多个存储器单元在第三时间点与第四时间点之间在第二方向上承受第二磁场，所述第二方向垂直于所述第一方向。
5.如权利要求4所述的存取方法，其中所述存储单元对应于写入字线，且每一个所述存储器单元对应于多个写入位线中的一条，其中，
使所述存储器单元中的所述多个存储器单元承受所述第一磁场包括提供第一电流通过所述写入字线；以及
使所述存储器单元中的所述多个存储器单元承受所述第二磁场包括对于所述存储器单元中的每一个所述多个存储器单元来说，均提供第二电流通过相对应的写入位线。
6.如权利要求4所述的存取方法，其中所述存储单元对应于写入字线，且每一个所述存储器单元对应于多个写入位线中的一条，其中，
使所述存储器单元中的所述多个存储器单元承受所述第一磁场包括对于所述存储器单元中的每一个所述多个存储器单元来说，均提供电流的第一组合通过所述写入字线和所述相对应的写入位线；以及
使所述存储器单元中的所述多个存储器单元承受所述第二磁场包括对于所述存储器单元中的每一个所述多个存储器单元来说，均提供电流的第二组合通过所述写入字线和所述相对应的写入位线。
7.如权利要求4所述的存取方法，其中所述第三时间点先于所述第一时间点，所述第一时间点先于所述第四时间点，且所述第四时间点先于所述第二时间点。
8.如权利要求4所述的存取方法，其中所述第一时间点先于所述第三时间点，所述第三时间点先于所述第二时间点，且所述第二时间点先于所述第四时间点。
9.如权利要求1所述的存取方法，其中同时写入所述存储器单元中的所述多个存储器单元包括：
使所述存储器单元中的所述多个存储器单元在第一时间点与第二时间点之间在第一方向上承受第一磁场；
使所述存储器单元中的所述多个存储器单元在所述第二时间点与第三时间点之间在第二方向上承受第二磁场，所述第二方向与所述第一方向相反；
使所述存储器单元中的所述多个存储器单元在第四时间点与第五时间点之间在第三方向上承受第三磁场，所述第三方向垂直于所述第一方向；以及
使所述存储器单元中的所述多个存储器单元在所述第五时间点与第六时间点之间在第四方向上承受第四磁场，所述第四方向与所述第一方向相反。
10.如权利要求9所述的存取方法，其中所述存储单元对应于写入字线，且每一个所述存储器单元对应于多个写入位线中的一条，其中，
使所述存储器单元中的所述多个存储器单元承受所述第一磁场包括提供第一电流通过所述写入字线；
使所述存储器单元中的所述多个存储器单元承受所述第二磁场包括提供第二电流通过所述写入字线；
使所述存储器单元中的所述多个存储器单元承受所述第三磁场包括对于所述存储器单元中的每一个所述多个存储器单元来说，均提供第三电流通过所述相对应的写入位线；以及
使所述存储器单元中的所述多个存储器单元承受所述第四磁场包括对于所述存储器单元中的每一个所述多个存储器单元来说，均提供第四电流通过所述相对应的写入位线。
11.如权利要求9所述的存取方法，其中所述存储单元对应于写入字线，且每一个所述存储器单元对应于多个写入位线中的一条，其中，
使所述存储器单元中的所述多个存储器单元承受所述第一磁场、所述第二磁场、所述第三磁场和所述第四磁场包括对于所述存储器单元中的每一个所述多个存储器单元来说，均提供电流的个别组合通过所述写入字线和所述相对应的写入位线。
12.如权利要求9所述的存取方法，其中所述第一时间点先于所述第四时间点，所述第四时间点先于所述第二时间点，所述第二时间点先于所述第五时间点，所述第五时间点先于所述第三时间点，且所述第三时间点先于所述第六时间点。
13.如权利要求9所述的存取方法，其中所述第四时间点先于所述第一时间点，所述第一时间点先于所述第五时间点，所述第五时间点先于所述第二时间点，所述第二时间点先于所述第六时间点，且所述第六时间点先于所述第三时间点。
14.如权利要求9所述的存取方法，所述方法进一步包括使所述存储器单元承受一偏置磁场，其中，
使所述存储器单元中的所述多个存储器单元承受所述第一磁场包括使所述存储器单元中的所述多个存储器单元承受处于与所述偏置磁场的方向成大于90°的角度处的磁场；以及
使所述存储器单元中的所述多个存储器单元承受所述第三磁场包括使所述存储器单元中的所述多个存储器单元承受处于与所述偏置磁场的方向成小于90°的角度处的磁场。
15.如权利要求1所述的存取方法，其中每一存储器单元包括具有彼此反平行的两个磁性易磁化轴的自由磁区，所述方法进一步包括使所述存储器单元在所述两个磁性易磁化轴的一个的方向上承受偏置磁场。
16.如权利要求15所述的存取方法，其中所述存储单元对应于写入字线，且每一个所述存储器单元对应于写入位线，且其中所述两个磁性易磁化轴在不与每一个所述存储器单元的所述写入字线或所述写入位线平行的方向上。
17.如权利要求15所述的存取方法，其中所述存储单元对应于写入字线，且每一个所述存储器单元对应于写入位线，对应于每一个所述存储器单元的写入位线垂直于所述写入字线，且其中所述两个磁性易磁化轴处于与每一个所述存储器单元的所述写入字线和所述写入位线成45°的角度处。
18.如权利要求1所述的存取方法，其进一步包括读取所述存储单元，其中读取所述存储单元包括：
施加跨过所述存储单元的电压降；
检测通过所述存储单元的电流；以及
将所述检测到的电流与多个参考电流值进行比较以确定存储在每一个存储器单元中的所述数据位。
19.一种存取磁阻随机存取存储器装置的存储单元的方法，所述存储单元包括多个存储器单元，每一存储器单元用于存储数据位，所述方法包括：
写入所述存储单元，其包括：
读取存储在所述存储器单元中的数据；
识别所述存储器单元中的多个第一存储器单元和所述存储器单元中的多个第二存储器单元，其中所述存储器单元中的每一个所述多个第一存储器单元中已存储有与将要写入到其中的数据不同的数据，且所述存储器单元中的每一个所述多个第二存储器单元中已存储有与将要写入到其中的数据相同的数据；
使所述存储器单元中的所述多个第一和第二存储器单元在第一时间点与第二时间点之间在第一方向上承受第一磁场；
使所述存储器单元中的所述多个第一存储器单元在第三时间点与第四时间点之间在第二方向上承受第二磁场，所述第一与第二方向彼此垂直；以及
使所述存储器单元中的所述多个第二存储器单元在所述第三时间点与第五时间点之间在所述第二方向上承受第三磁场，
其中所述第一和第二磁场改变所述存储器单元中的每一个所述多个第一存储器单元的状态，且所述第一和第三磁场维持所述存储器单元中的每一个所述多个第二存储器单元的状态。
20.如权利要求19所述的存取方法，其中所述第三时间点先于所述第一时间点，所述第一时间点先于所述第四时间点，所述第四时间点先于所述第二时间点，且所述第二时间点先于所述第五时间点。
21.如权利要求19所述的存取方法，其进一步包括：
使所述存储器单元中的所述多个第一和第二存储器单元在所述第二时间点与第六时间点之间在第三方向上承受第四磁场，所述第三方向与所述第一方向彼此相反；以及
使所述存储器单元中的所述多个第一存储器单元在所述第四时间点与所述第五时间点之间在第四方向上承受第五磁场，所述第四方向与所述第二方向相反，
其中所述第一时间点先于所述第三时间点，所述第三时间点先于所述第二时间点，所述第二时间点先于所述第四时间点，所述第四时间点先于所述第六时间点，且所述第六时间点先于所述第五时间点。
22.如权利要求21所述的存取方法，其中所述存储单元对应于写入字线，且每一个所述存储器单元对应于多个写入位线中的一条，其中，
使所述存储器单元中的所述多个第一和第二存储器单元承受所述第一磁场包括提供第一电流通过所述写入字线；
使所述存储器单元中的所述多个第一存储器单元承受所述第二磁场包括提供第二电流通过所述存储器单元中的所述第一存储器单元的所述写入位线；
使所述存储器单元中的所述多个第二存储器单元承受所述第三磁场包括提供第三电流通过所述存储器单元中的所述多个第二存储器单元的所述写入位线；
使所述存储器单元中的所述多个第一和第二存储器单元承受所述第四磁场包括提供第四电流通过所述写入字线；以及
使所述存储器单元中的所述多个第一存储器单元承受所述第五磁场包括提供第五电流通过所述存储器单元中的所述多个第一存储器单元的所述写入位线。
23.如权利要求19所述的存取方法，其中每一存储器单元包括具有彼此反平行的两个磁性易磁化轴的自由磁区，所述方法进一步包括使所述存储器单元在所述两个磁性易磁化轴的一个的方向上承受偏置磁场，其中，
使所述存储器单元中的所述多个第一和第二存储器单元承受所述第一磁场包括使所述存储器单元承受处于与所述偏置磁场的方向成大于90°的角度处的磁场，
使所述存储器单元中的所述多个第一存储器单元承受所述第二磁场包括使所述存储器单元中的所述多个第一存储器单元承受处于与所述偏置磁场的方向成小于90°的角度处的磁场，以及
使所述存储器单元中的所述多个第二存储器单元承受所述第三磁场包括使所述存储器单元中的所述多个第二存储器单元承受处于与所述偏置磁场的方向成小于90°的角度处的磁场。
24.如权利要求19所述的存取方法，其中所述存储单元对应于写入字线，且每一个所述存储器单元对应于写入位线，且其中所述两个磁性易磁化轴在不与每一个所述存储器单元的所述写入字线或所述写入位线平行的方向上。
25.如权利要求19所述的存取方法，其进一步包括读取所述存储单元。
26.一种操作磁阻随机存取存储器(MRAM)装置的方法，所述MRAM装置包含多个存储单元，每一存储单元包括多个存储器单元，每一存储器单元用于存储数据位，所述方法包括：
选择所述存储单元中的多个第一存储单元；以及
写入所述存储单元中的所述多个第一存储单元，其包括：
读取存储在所述存储单元中的所述多个第一存储单元的所述存储器单元中的数据，
识别所述存储单元中的所述多个第一存储单元的所述存储器单元中的多个第一存储器单元和所述存储单元中的所述多个第一存储单元的所述存储器单元中的多个第二存储器单元，其中所述存储器单元中的每一个所述多个第一存储器单元中已存储有与将要写入到其中的数据不同的数据，且所述存储器单元中的每一个所述多个第二存储器单元中已存储有与将要写入到其中的数据相同的数据，以及
同时写入所述存储器单元中的所述多个第一存储器单元。
27.如权利要求26所述的操作方法，其中同时写入所述存储器单元中的所述多个第一存储器单元包括：
使所述存储器单元中的所述多个第一存储器单元在第一时间点与第二时间点之间在第一方向上承受第一磁场；以及
使所述存储器单元中的所述多个第一存储器单元在第三时间点与第四时间点之间在第二方向上承受第二磁场，所述第二方向垂直于所述第一方向，
其中所述第三时间点先于所述第一时间点，所述第一时间点先于所述第四时间点，且所述第四时间点先于所述第二时间点。
28.如权利要求26所述的操作方法，其中同时写入所述存储器单元中的所述多个存储器单元包括：
使所述存储器单元中的所述多个第一存储器单元在第一时间点与第二时间点之间在第一方向上承受第一磁场；
使所述存储器单元中的所述多个第一存储器单元在所述第二时间点与第三时间点之间在第二方向上承受第二磁场，所述第二方向与所述第一方向相反；
使所述存储器单元中的所述多个第一存储器单元在第四时间点与第五时间点之间在第三方向上承受第三磁场，所述第三方向垂直于所述第一方向；以及
使所述存储器单元中的所述多个第一存储器单元在所述第五时间点与第六时间点之间在第四方向上承受第四磁场，所述第四方向与所述第一方向相反，
其中所述第一时间点先于所述第四时间点，所述第四时间点先于所述第二时间点，所述第二时间点先于所述第五时间点，所述第五时间点先于所述第三时间点，且所述第三时间点先于所述第六时间点。
29.如权利要求28所述的操作方法，
其中写入所述存储单元中的所述多个第一存储单元进一步包括使所述存储单元中的所述多个第一存储单元的所述存储器单元承受偏置磁场，
其中使所述存储器单元中的所述多个第一存储器单元承受所述第一磁场包括使所述存储器单元中的所述多个第一存储器单元承受处于与所述偏置磁场的方向成大于90°的角度处的磁场，以及
其中使所述存储器单元中的所述多个第一存储器单元承受所述第三磁场包括使所述存储器单元中的所述多个第一存储器单元承受处于与所述偏置磁场的方向成小于90°的角度处的磁场。
30.如权利要求26所述的操作方法，其中同时写入所述存储器单元中的所述多个第一存储器单元包括：
使所述存储器单元中的所述多个第一和第二存储器单元在第一时间点与第二时间点之间在第一方向上承受第一磁场；
使所述存储器单元中的所述多个第一存储器单元在第三时间点与第四时间点之间在第二方向上承受第二磁场，所述第一与第二方向彼此垂直；以及
使所述存储器单元中的所述多个第二存储器单元在所述第三时间点与第五时间点之间在所述第二方向上承受第三磁场，
其中所述第一和第二磁场改变所述存储器单元中的每一个所述多个第一存储器单元的状态，且所述第一和第三磁场维持所述存储器单元中的每一个所述多个第二存储器单元的状态，以及
其中所述第三时间点先于所述第一时间点，所述第一时间点先于所述第四时间点，所述第四时间点先于所述第二时间点，且所述第二时间点先于所述第五时间点。
31.如权利要求26所述的操作方法，
其中写入所述存储单元中的所述多个第一存储单元进一步包括使所述存储单元中的所述多个第一存储单元的所述存储器单元承受偏置磁场，以及
其中同时写入所述存储器单元中的所述多个第一存储器单元包括：
使所述存储器单元中的所述多个第一和第二存储器单元在第一时间点与第二时间点之间在第一方向上承受第一磁场，所述第一方向处于与所述偏置磁场的方向成大于90°的角度处，
使所述存储器单元中的所述多个第一和第二存储器单元在所述第二时间点与第三时间点之间在第二方向上承受第二磁场，所述第二方向与所述第一方向相反，
使所述存储器单元中的所述多个第一存储器单元在所述第四时间点与第五时间点之间在第三方向上承受第三磁场，所述第一与第三方向彼此垂直，且所述第三方向处于与所述偏置磁场的方向成小于90°的角度处，
使所述存储器单元中的所述多个第一存储器单元在所述第五时间点与第六时间点之间在第四方向上承受第四磁场，所述第四方向与所述第三方向相反，以及
使所述存储器单元中的所述多个第二存储器单元在所述第四时间点与所述第六时间点之间在所述第三方向上承受第五磁场，
其中所述第一时间点先于所述第四时间点，所述第四时间点先于所述第二时间点，所述第二时间点先于所述第五时间点，所述第五时间点先于所述第三时间点，且所述第三时间点先于所述第六时间点。
32.如权利要求26所述的操作方法，其中每一个所述存储单元对应于多个写入字线中的一条，且每一个所述存储器单元对应于多个写入位线中的一条，其中每一存储器单元包括具有彼此反平行的两个磁性易磁化轴的自由磁区，其中所述两个磁性易磁化轴在与相对应的写入字线或相对应的写入位线不平行的方向上，且其中写入所述存储单元中的所述多个第一存储单元进一步包括使所述存储单元中的所述多个第一存储单元的所述存储器单元在所述两个磁性易磁化轴的一个的方向上承受偏置磁场。
33.如权利要求32所述的操作方法，其中所述存储单元中的所述多个第一存储单元对应于同一个所述写入字线，且其中写入所述存储单元中的所述多个第一存储单元包括向所述存储单元中的所述多个第一存储单元的所述存储器单元的所述相对应的写入字线和所述相对应的写入位线提供电流。
34.如权利要求26所述的操作方法，其中所述MRAM装置可连接到包含若干数据线的数据总线，其中所述MRAM装置可由至少一个时钟信号操作，且其中操作所述MRAM装置的所述方法进一步包括在所述时钟信号的每一周期内通过每一个所述数据线接收或输出多个数据位。
35.如权利要求26所述的操作方法，其进一步包括：
选择所述存储单元的多个第二存储单元；以及
读取所述存储单元的所述多个第二存储单元。
36.如权利要求35所述的操作方法，其进一步包括同时接收或输出若干数据位，其中同时接收或输出的所述数据位的所述数目是所述存储单元中的所述多个第一存储单元的数目或所述存储单元的所述多个第二存储单元的数目的多倍。
37.一种磁阻随机存取存储器(MRAM)装置，其包括：
多个读取位线；
多个写入位线；
多个读取字线；
垂直于所述写入位线的多个写入字线；以及
多个存储单元，每一存储单元对应于所述读取位线中的一条、所述读取字线中的一条、所述写入字线中的一条，以及所述写入位线的若干者，每一存储单元包括多个存储器单元，每一存储器单元对应于相对应的若干写入位线中的一条，每一存储器单元包括：
自由磁区，其具有不垂直于所述写入位线且不垂直于所述写入字线中的一条或一个以上磁性易磁化轴，
固定磁区，以及
所述自由磁区与所述固定磁区之间的隧道阻挡层。
38.如权利要求37所述的MRAM装置，其中当正存取所述MRAM时可同时选择若干所述存储单元，且其中所述MRAM装置可连接到数据总线以便同时接收或输出若干数据位，其中同时接收或输出的数据位的所述数目是所述同时选择的存储单元的所述数目的多倍。
39.如权利要求37所述的MRAM装置，其中所述MRAM装置可由至少一个时钟信号操作，且其中所述MRAM装置可连接到包含若干数据线的数据总线以便在所述至少一个时钟信号的每一周期内通过每一个所述数据线接收或输出多个数据位。
40.如权利要求37所述的MRAM装置，其中当正存取所述MRAM时可同时选择若干所述存储单元，所述MRAM装置进一步包括输入/输出(I/O)电路以便同时接收或输出若干数据位，其中同时接收或输出的数据位的所述数目是所述同时选定的存储单元的所述数目的多倍。
41.如权利要求37所述的MRAM装置，其中所述MRAM装置可由至少一个时钟信号操作且可连接到包含多条数据线的数据总线，所述MRAM装置进一步包括输入/输出(I/O)电路以便在所述至少一个时钟信号的周期内通过每一个所述数据线接收或输出多个数据位。
42.如权利要求37所述的MRAM装置，其中所述隧道阻挡层包括氧化铝或氧化镁。
43.如权利要求37所述的MRAM装置，其中每一存储单元具有多个可能的状态，且其中每一存储单元的电阻具有对应于所述多个可能的状态的一个不同状态的不同的值。
CN2007100017854A 2006-01-20 2007-01-16 高带宽磁阻随机存取存储器装置及其操作方法 Expired - Fee Related CN101004946B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US76037306P 2006-01-20 2006-01-20
US60/760,373 2006-01-20
US11/581,466 US7577017B2 (en) 2006-01-20 2006-10-17 High-bandwidth magnetoresistive random access memory devices and methods of operation thereof
US11/581,466 2006-10-17

Publications (2)

Publication Number Publication Date
CN101004946A true CN101004946A (zh) 2007-07-25
CN101004946B CN101004946B (zh) 2010-05-19

Family

ID=46206064

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007100017854A Expired - Fee Related CN101004946B (zh) 2006-01-20 2007-01-16 高带宽磁阻随机存取存储器装置及其操作方法

Country Status (4)

Country Link
US (1) US7577017B2 (zh)
JP (1) JP4616242B2 (zh)
CN (1) CN101004946B (zh)
TW (1) TWI313457B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104681078A (zh) * 2013-11-26 2015-06-03 瑞昱半导体股份有限公司 穿隧式磁阻的感测装置及其感测方法
CN106504784A (zh) * 2015-08-25 2017-03-15 Hgst荷兰公司 增强的磁性存储器元及其实施方法
CN106605268A (zh) * 2014-09-26 2017-04-26 英特尔公司 磁场辅助的存储器操作
CN112102864A (zh) * 2019-06-18 2020-12-18 Gsi技术有限公司 使用互补异或存储单元的处理阵列装置和计算存储单元

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7420837B2 (en) * 2005-08-03 2008-09-02 Industrial Technology Research Institute Method for switching magnetic moment in magnetoresistive random access memory with low current
JP5067650B2 (ja) * 2006-01-06 2012-11-07 日本電気株式会社 半導体記憶装置
US7885095B2 (en) 2006-06-08 2011-02-08 Nec Corporation Magnetic random access memory and operation method of the same
US8693238B2 (en) * 2006-08-07 2014-04-08 Nec Corporation MRAM having variable word line drive potential
TWI333207B (en) * 2007-05-30 2010-11-11 Ind Tech Res Inst Magnetic memory cell with multiple-bit in stacked structure and magnetic memory device
WO2014205335A1 (en) * 2013-06-21 2014-12-24 Lawrence Pileggi Bitcell wth magnetic switching elements
US9613675B2 (en) * 2013-12-14 2017-04-04 Qualcomm Incorporated System and method to perform low power memory operations
US9520192B2 (en) * 2014-06-30 2016-12-13 Intel Corporation Resistive memory write operation with merged reset
JP2021144969A (ja) * 2020-03-10 2021-09-24 キオクシア株式会社 磁気記憶装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002230965A (ja) * 2001-01-24 2002-08-16 Internatl Business Mach Corp <Ibm> 不揮発性メモリ装置
US6545906B1 (en) * 2001-10-16 2003-04-08 Motorola, Inc. Method of writing to scalable magnetoresistance random access memory element
US6693824B2 (en) * 2002-06-28 2004-02-17 Motorola, Inc. Circuit and method of writing a toggle memory
US20050195673A1 (en) * 2002-07-15 2005-09-08 Yoshiaki Asao Magnetic random access memory having memory cells configured by use of tunneling magnetoresistive elements
TW578149B (en) * 2002-09-09 2004-03-01 Ind Tech Res Inst High density magnetic random access memory
US6909631B2 (en) * 2003-10-02 2005-06-21 Freescale Semiconductor, Inc. MRAM and methods for reading the MRAM
TWI223259B (en) * 2003-01-07 2004-11-01 Ind Tech Res Inst A reference mid-point current generator for a magnetic random access memory
JP4290494B2 (ja) * 2003-07-08 2009-07-08 株式会社ルネサステクノロジ 半導体記憶装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104681078A (zh) * 2013-11-26 2015-06-03 瑞昱半导体股份有限公司 穿隧式磁阻的感测装置及其感测方法
CN104681078B (zh) * 2013-11-26 2017-09-19 瑞昱半导体股份有限公司 穿隧式磁阻的感测装置及其感测方法
CN106605268A (zh) * 2014-09-26 2017-04-26 英特尔公司 磁场辅助的存储器操作
CN106605268B (zh) * 2014-09-26 2020-09-11 英特尔公司 磁场辅助的存储器操作
CN106504784A (zh) * 2015-08-25 2017-03-15 Hgst荷兰公司 增强的磁性存储器元及其实施方法
CN106504784B (zh) * 2015-08-25 2019-06-18 Hgst荷兰公司 增强的磁性存储器元及其实施方法
CN112102864A (zh) * 2019-06-18 2020-12-18 Gsi技术有限公司 使用互补异或存储单元的处理阵列装置和计算存储单元

Also Published As

Publication number Publication date
JP2007193931A (ja) 2007-08-02
CN101004946B (zh) 2010-05-19
US7577017B2 (en) 2009-08-18
TW200737182A (en) 2007-10-01
US20070171704A1 (en) 2007-07-26
JP4616242B2 (ja) 2011-01-19
TWI313457B (en) 2009-08-11

Similar Documents

Publication Publication Date Title
CN101004946B (zh) 高带宽磁阻随机存取存储器装置及其操作方法
US7286429B1 (en) High speed sensing amplifier for an MRAM cell
US6757189B2 (en) Magnetic random access memory with memory cells of different resistances connected in series and parallel
US7539047B2 (en) MRAM cell with multiple storage elements
US6909631B2 (en) MRAM and methods for reading the MRAM
US7577020B2 (en) System and method for reading multiple magnetic tunnel junctions with a single select transistor
US8988934B2 (en) Multibit cell of magnetic random access memory with perpendicular magnetization
US20180151210A1 (en) Shared source line architectures of perpendicular hybrid spin-torque transfer (stt) and spin-orbit torque (sot) magnetic random access memory
JP4660529B2 (ja) 二重接合磁気メモリデバイスの読み出し方法および二重接合磁気メモリデバイスへの書き込み方法
EP1609153B1 (en) Simultaneous reading from and writing to different memory cells
CN103489474A (zh) 包括源极线电压产生器的磁阻存储器设备
KR20140011162A (ko) 저항성 메모리 셀을 갖는 반도체 메모리 장치 및 그 테스트 방법
US9502106B2 (en) Semiconductor memory device and method of controlling semiconductor memory device
US20170372761A1 (en) Systems for Source Line Sensing of Magnetoelectric Junctions
CN101097776B (zh) 非易失性存储单元以及存储器系统
US6711053B1 (en) Scaleable high performance magnetic random access memory cell and array
KR20040023764A (ko) 자기 랜덤 액세스 메모리
US7800937B2 (en) Method for switching magnetic moment in magnetoresistive random access memory with low current
US11756617B2 (en) Variable resistance memory device
US7463510B2 (en) High-bandwidth magnetoresistive random access memory devices
JP2009135412A (ja) 抵抗特性調整を有するｍｒａｍ
CN100476995C (zh) 基于闭合状磁性多层膜的磁性随机存取存储器及控制方法
KR20070017043A (ko) 저전류로 자기저항 랜덤 액세스 메모리의 자기 모멘트를전환하는 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100519

Termination date: 20200116

CF01 Termination of patent right due to non-payment of annual fee