CN115373919A - 一种soc调试方法、系统、电子设备及存储介质 - Google Patents

一种soc调试方法、系统、电子设备及存储介质 Download PDF

Info

Publication number
CN115373919A
CN115373919A CN202211025370.1A CN202211025370A CN115373919A CN 115373919 A CN115373919 A CN 115373919A CN 202211025370 A CN202211025370 A CN 202211025370A CN 115373919 A CN115373919 A CN 115373919A
Authority
CN
China
Prior art keywords
debugging
controller
read
uart
write command
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211025370.1A
Other languages
English (en)
Inventor
刘刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd
Original Assignee
Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd filed Critical Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd
Priority to CN202211025370.1A priority Critical patent/CN115373919A/zh
Publication of CN115373919A publication Critical patent/CN115373919A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2273—Test methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2247—Verification or detection of system hardware configuration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Debugging And Monitoring (AREA)

Abstract

本发明涉及soc调试技术领域，具体涉及soc调试方法、系统、电子设备及存储介质。该方法获取uart数据，判断是否启动调试控制器；若是，则启用所述调试控制器，所述调试控制器接收uart发送的调试读写命令；调试控制器在启动后，接收uart发送的调试读写命令，发送到系统总线，系统总线收到读写响应后，将响应发送调试控制器，调试控制器将响应发送到uart，完成一次调试命令处理；接收终止所述调试控制器命令，终止调试控制器工作。本发明增加调试控制器，用于接收处理外部调试读写命令，完成对子模块读写控制器，简化系统子模块调试，降低调试成本。

Description

一种soc调试方法、系统、电子设备及存储介质
技术领域
本发明涉及soc调试技术领域，尤其涉及soc调试方法、系统、电子设备及存储介质。
背景技术
SoC的定义多种多样，由于其内涵丰富、应用范围广，很难给出准确定义。一般说来，SoC称为系统级芯片，也有称片上系统，意指它是一个产品，是一个有专用目标的集成电路，其中包含完整系统并有嵌入软件的全部内容。同时它又是一种技术，用以实现从确定系统功能开始，到软/硬件划分，并完成设计的整个过程。
SOC(Signal Operation Control)中文名为信号操作控制器，它不是创造概念的发明，而是针对工业自动化现状提出的一种融合性产品。它采用的技术是正在工业现场大量使用的成熟技术，但又不是对现有技术的简单堆砌，是对众多实用技术进行封装、接口、集成，形成全新的一体化的控制器，可由一个控制器就可以完成作业，称为SOC。
在现有soc系统中，通过jtag mater控制处理器，然后处理器再读取系统各个子模块完成系统调试，现有技术的缺点为通过jtag mater访问cpu，如果cpu发生死机，则访问子模块受到影响，同时需要专用的硬件及软件控制处理器，调试成本高。
发明内容
为了解决上述现有技术中存在的技术问题，本发明提供了一种soc调试方法、系统、电子设备及存储介质，增加调试控制器，用于接收处理外部调试读写命令，完成对子模块读写控制器，简化系统子模块调试，降低调试成本。
为实现上述目的，本发明实施例提供了如下的技术方案：
第一方面，在本发明提供的一个实施例中，提供了soc调试方法，应用于soc调试系统，该系统包括uart、调试控制器、系统总线和执行模块，该方法包括以下步骤：
获取uart数据，判断是否启动调试控制器；
若是，则启用所述调试控制器，所述调试控制器接收uart发送的调试读写命令；
接收终止所述调试控制器命令，终止调试控制器工作。
作为本发明的进一步方案，所述判断是否启动调试控制器包括，接收uart数据，通过启用信号确定是否启动调试控制器；如果是启用信号，则接收后续数据，否则继续监测启用信号。
作为本发明的进一步方案，所述调试控制器接收uart发送的调试读写命令，包括：
调试控制器在启动后，接收uart发送的调试读写命令，发送到系统总线，系统总线收到读写响应后，将响应发送调试控制器，调试控制器将响应发送到uart，完成一次调试命令处理。
作为本发明的进一步方案，所述系统总线接收到调试读写命令后，将调试读写命令传递给执行模块，执行模块完成调试后，向系统总线发送读写响应。
作为本发明的进一步方案，所述接收终止所述调试控制器命令，终止调试控制器工作，包括：
所述调试控制器在处理调试读写命令时，需要判断是否含有用于终止调试控制器终止信号，如果是，则终止调试控制器工作。
本发明增加调试控制器，用于接收处理外部调试读写命令，完成对子模块读写控制器，简化系统子模块调试，降低调试成本。
第二方面，在本发明提供的又一个实施例中，提供了soc调试系统，该系统包括：
uart、调试控制器和系统总线，所述uart和系统总线均与调试控制器通信连接；
所述uart，用于发出调用数据、终止信号和调试读写命令
所述调试控制器，用于监测uart发出的数据是否含有启用信号，若有，启用所述调试控制器，然后接收uart发送的调试读写命令，并将接收的调试读写命令传递给系统总线，当接收的数据中含有终止信号，则调试控制器终止工作；
所述系统总线，用于接收调试控制器输出的调试读写命令，并将调试读写命令传递。
作为本发明的进一步方案，所述调试控制器可以包括判断单元和数据转移单元；
所述判断单元用于监测uart发出的数据是否含有启用信号和终止信号；
所述数据转移单元，用于接收uart发送的调试读写命令，并将接收的调试读写命令传递给系统总线。
作为本发明的进一步方案，还包括执行模块，所述执行模块用于接收系统总线传递的调试读写命令，进行调试。
第三方面，在本发明提供的又一个实施例中，提供了一种电子设备，包括存储器和处理器，所述存储器存储有计算机程序，所述处理器加载并执行所述计算机程序时实现soc调试方法的步骤。
第四方面，在本发明提供的再一个实施例中，提供了一种存储介质，存储有计算机程序，所述计算机程序被处理器加载并执行时实现所述soc调试方法的步骤。
本发明提供的技术方案，具有如下有益效果：
本发明提供的soc调试方法、系统、电子设备及存储介质，本发明获取uart数据，判断是否启动调试控制器；启用所述调试控制器，所述调试控制器接收uart发送的调试读写命令；接收终止所述调试控制器命令，终止调试控制器工作；增加调试控制器，用于接收处理外部调试读写命令，完成对子模块读写控制器，简化系统子模块调试，降低调试成本。
本发明的这些方面或其他方面在以下实施例的描述中会更加简明易懂。应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本发明。
本发明的这些方面或其他方面在以下实施例的描述中会更加简明易懂。应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本发明。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。
图1为本发明一个实施例的soc调试方法的流程图；
图2为本发明一个实施例的soc调试系统中结构框图一；
图3为本发明一个实施例的soc调试系统中调试控制器的结构框图；
图4为本发明一个实施例的soc调试系统中结构框图二。
图中：uart-100、调试控制器-200、判断单元-201、数据转移单元-202、系统总线-300、执行模块-400。
具体实施方式
以下参照附图说明各种实施例及/或各形态。在以下说明中，以说明为目的公开了多个具体细节以整体上理解一个以上的形态。但是，本领域的技术人员可以理解在没有具体细节的情况下也可以实施这些形态。在以下的记载及附图中将详细说明一个以上的形态的特定例示。但是，这些形态是例示而已，可以利用各种形态的原理中各种方法中的一部分，所阐述的说明旨在包括所有形态及其等同物。具体地，在本说明书中使用的术语“实施例”、“例”、“形态”、“例示”等可以被解释为所描述的任意形态或设计可以比其他形态或设计更好或具有优点。
另外，各种形态及特征可通过包括一个以上的装置、终端、服务器、设备、组件及/或模块等的系统体现。应理解并认识各种系统可包括额外的多个装置、终端、服务器、设备、组件及/或模块，并且/或也可以不包括图中所示的多个装置、终端、服务器、设备、组件、模块等的全部。
在本说明书中使用的术语“计算机程序”、“组件”、“模块”、“系统”等可以互换使用，并且计算机-相关实体、硬件、固件、软件、软件及硬件的组合或指软件的执行。例如，组件可以是在处理器上执行的处理过程、处理器、客体、执行线程、程序及/或计算机，但不限定于此。例如，可以是在计算机装置执行的应用程序及/或计算装置所有组件。一个以上的组件可以安装在处理器及/或执行线程内。一个组件可以在一个计算机中本地化。一个组件也可以在两个以上的计算机之间分配。
并且，这些组件可由在内部存储各种数据构造的各种计算机可读介质执行。这些组件，例如可根据具有一个以上的数据包的信号(例如，在本地系统、分散系统上通过与其他组件相互作用的一个组件发出的数据及信号与其他系统通过互联网等网络传输的数据)通过本地及/或远程处理通信。
以下，与图面符号无关，对相同或类似的构成要素赋予相同的符号，并省略对此的重复说明。并且，在说明本说明书中公开的实施例时，若判断对公知技术的具体说明会使本发明的要旨不明确，则省略对其的详细说明。并且，附图仅为了更容易理解在本说明书中公开的实施例，本说明书中公开的技术思想并不限定于附图。
在本说明书中使用的术语是为了说明这些实施例的，而不是限制本发明。在没有特别提及的情况下，本说明书中的单数表现包括复数表现。在说明书中使用的“包含(comprises)”及/或“包含的(comprising)”被提及的构成要素以外不排除一个以上的其他构成要素的存在或附加。
第一、第二等术语可用于说明多种元件或构成要素，但所述元件或构成要素并不局限于所述术语。所述术语以从其他元件或构成要素区分一个元件或构成要素而使用。因此，在以下提及的第一元件或构成要素当然也可以是本发明的技术思想内的第2元件或构成要素。
若没有其他定义，在本说明书中使用的所有术语(包括技术及科学术语)可以用于本发明所属领域的领域技术人员共通理解的含义。另外，在一般使用的词典上被定义的术语，若没有特别明确定义，则不应以理想性或过度解释。
另外，术语“或”的意思不是排他的“或”而是包含的“或”。即，除非有其他特定或文脉上不明确时“X利用A或B”意味着自然内涵的替换之一。即，X利用A或；X利用B或X利用A及B时，“X利用A或B”可以上面的任何情况。并且，应理解在本说明书中使用的“及/或”的术语指代包括在例举的相关项目中的一个以上项目可能的所有组合。
另外，在本说明书中使用的术语“信息”及“数据”通常可互换使用。
在以下说明中使用的对构成要素的后缀“模块”及“部”，只是为了方便撰写说明书而赋予或混用的，其本身并没有相互区别的含义或作用。
目前在BMC芯片的FPGA原型验证中，用到的仅仅是检查link的手段，以及进行一些基本的tftp文件操作，而没有成型的测试用例，因此利用python能够实现一个较完整的以太网测试显得比较重要。
本发明在BMC原型验证阶段，对网口进行不同格式，不同包长的以太网报文发送，进行压力测试，能够提高验证场景的覆盖率，大大减少后期网口的故障率。同时完备的测试用例，也可以帮助后期芯片测试人员实现芯片测试。
在现有soc系统中，通过jtag mater控制处理器，然后处理器再读取系统各个子模块完成系统调试，现有技术的缺点为通过jtag mater访问cpu，如果cpu发生死机，则访问子模块受到影响，同时需要专用的硬件及软件控制处理器，调试成本高。
本发明增加调试控制器，用于接收处理外部调试读写命令，完成对子模块读写控制器，简化系统子模块调试，降低调试成本。
具体地，下面结合附图，对本发明实施例作进一步阐述。
请参阅图1，图1是本发明实施例提供的一种soc调试方法的流程图，如图1所示，该soc调试方法包括步骤S10至步骤S30。
S10、获取uart数据，判断是否启动调试控制器。
在本发明的实施例中，所述S10、判断是否启动调试控制器包括，接收uart数据，通过启用信号确定是否启动调试控制器；如果是启用信号，则接收后续数据，否则继续监测启用信号。
其中，所述启用信号为启动字符。
在本发明的实施例中，所述启动字符为根据实际需要进行设置。
S20、若是，则启用所述调试控制器，所述调试控制器接收uart发送的调试读写命令。
其中，所述S20、启用所述调试控制器，所述调试控制器接收uart发送的调试读写命令，包括：
调试控制器在启动后，接收uart发送的调试读写命令，经过内部处理后发送到系统总线，系统总线收到读写响应后，将响应发送调试控制器，调试控制器将响应发送到uart，完成一次调试命令处理。
具体的，调试控制器在启动后，接收uart发送的调试读写命令，经过内部处理后发送到系统总线，系统总线将调试读写命令传递给执行模块，执行模块完成调试后，向系统总线发送读写响应，系统总线收到读写响应后，将响应发送调试控制器，调试控制器将响应发送到uart，完成一次调试命令处理。
S30、接收终止所述调试控制器命令，终止调试控制器工作。完成调试。
在本发明的实施例中，S30、接收终止所述调试控制器命令，终止调试控制器工作，包括：
所述调试控制器在处理调试读写命令时，需要判断是否含有用于终止调试控制器终止信号，如果是，则终止调试控制器工作。
所述终止信号为终止字符。所述终止字符为根据实际需要进行设置。
本发明增加调试控制器，用于接收处理外部调试读写命令，完成对子模块读写控制器，简化系统子模块调试，降低调试成本。
应该理解的是，上述虽然是按照某一顺序描述的，但是这些步骤并不是必然按照上述顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，本实施例的一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。
在一个实施例中，参见图2所示，在本发明的实施例中还提供了soc调试系统，该系统包括uart100、调试控制器200和系统总线300，所述uart100和系统总线300均与调试控制器200通信连接。
所述uart100，用于发出调用数据、终止信号和调试读写命令。
在本发明的实施例中，所述调用数据为启动调试控制器200的指令数据，所述调用数据可以为启动字符。
在本发明的实施例中，所述终止信号为终止调试控制器200动作的指令数据，所述终止信号可以为终止字符。
所述调试控制器200，用于监测uart100发出的数据是否含有启用信号，若有，启用所述调试控制器，然后接收uart发送的调试读写命令，并将接收的调试读写命令传递给系统总线300，当接收的数据中含有终止信号，则调试控制器200终止工作。
参见图3所示，在本发明的实施例中还提供了调试控制器200的结构示意图，所述调试控制器200可以包括判断单元201和数据转移单元202。
在本发明的实施例中，所述判断单元201用于监测uart100发出的数据是否含有启用信号和终止信号。便于能够准确的对调试控制器200进行启用。
在本发明的实施例中，所述数据转移单元202，用于接收uart发送的调试读写命令，并将接收的调试读写命令传递给系统总线300。
所述系统总线300，用于接收调试控制器200输出的调试读写命令，并将调试读写命令传递。
参见图4所示，在本发明的实施例中还提供了soc调试系统的另一个结构示意图，在本发明的实施例中，所述soc调试系统还包括执行模块400，用于接收系统总线300传递的调试读写命令，进行调试。执行模块400具体的用于执行对soc进行调试。
本发明增加调试控制器，用于接收处理外部调试读写命令，完成对子模块读写控制器，简化系统子模块调试，降低调试成本。
在一个实施例中，在本发明的实施例中还提供了一种电子设备，包括至少一个处理器，以及与所述至少一个处理器通信连接的存储器，所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器执行所述的soc调试方法，该处理器执行指令时实现上述方法实施例中的步骤：
S10、获取uart数据，判断是否启动调试控制器。
在本发明的实施例中，所述S10、判断是否启动调试控制器包括，接收uart数据，通过启用信号确定是否启动调试控制器；如果是启用信号，则接收后续数据，否则继续监测启用信号。
所述启用信号为启动字符。
在本发明的实施例中，所述启动字符为根据实际需要进行设置。
S20、若是，则启用所述调试控制器，所述调试控制器接收uart发送的调试读写命令。
其中，所述S20、启用所述调试控制器，所述调试控制器接收uart发送的调试读写命令，包括：
调试控制器在启动后，接收uart发送的调试读写命令，经过内部处理后发送到系统总线，系统总线收到读写响应后，将响应发送调试控制器，调试控制器将响应发送到uart，完成一次调试命令处理。
具体的，调试控制器在启动后，接收uart发送的调试读写命令，经过内部处理后发送到系统总线，系统总线将调试读写命令传递给执行模块，执行模块完成调试后，向系统总线发送读写响应，系统总线收到读写响应后，将响应发送调试控制器，调试控制器将响应发送到uart，完成一次调试命令处理。
S30、接收终止所述调试控制器命令，终止调试控制器工作。完成调试。
在本发明的实施例中，S30、接收终止所述调试控制器命令，终止调试控制器工作，包括：
所述调试控制器在处理调试读写命令时，需要判断是否含有用于终止调试控制器终止信号，如果是，则终止调试控制器工作。
所述终止信号为终止字符。所述终止字符为根据实际需要进行设置。
本发明增加调试控制器，用于接收处理外部调试读写命令，完成对子模块读写控制器，简化系统子模块调试，降低调试成本。
所述电子设备包括用户设备与网络设备。其中，所述用户设备包括但不限于电脑、智能手机、PDA等；所述网络设备包括但不限于单个网络服务器、多个网络服务器组成的服务器组或基于云计算(Cloud Computing)的由大量计算机或网络服务器构成的云，其中，云计算是分布式计算的一种，由一群松散耦合的计算机集组成的一个超级虚拟计算机。其中，所述电子设备可单独运行来实现本发明，也可接入网络并通过与网络中的其他电子设备的交互操作来实现本发明。其中，所述电子设备所处的网络包括但不限于互联网、广域网、城域网、局域网、VPN网络等。
还应当进理解，在本发明说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。
在本发明的一个实施例中还提供了一种存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现上述方法实施例中的步骤：
S10、获取uart数据，判断是否启动调试控制器。
在本发明的实施例中，所述S10、判断是否启动调试控制器包括，接收uart数据，通过启用信号确定是否启动调试控制器；如果是启用信号，则接收后续数据，否则继续监测启用信号。
所述启用信号为启动字符。
在本发明的实施例中，所述启动字符为根据实际需要进行设置。
S20、若是，则启用所述调试控制器，所述调试控制器接收uart发送的调试读写命令。
其中，所述S20、启用所述调试控制器，所述调试控制器接收uart发送的调试读写命令，包括：
调试控制器在启动后，接收uart发送的调试读写命令，经过内部处理后发送到系统总线，系统总线收到读写响应后，将响应发送调试控制器，调试控制器将响应发送到uart，完成一次调试命令处理。
具体的，调试控制器在启动后，接收uart发送的调试读写命令，经过内部处理后发送到系统总线，系统总线将调试读写命令传递给执行模块，执行模块完成调试后，向系统总线发送读写响应，系统总线收到读写响应后，将响应发送调试控制器，调试控制器将响应发送到uart，完成一次调试命令处理。
S30、接收终止所述调试控制器命令，终止调试控制器工作。完成调试。
在本发明的实施例中，S30、接收终止所述调试控制器命令，终止调试控制器工作，包括：
所述调试控制器在处理调试读写命令时，需要判断是否含有用于终止调试控制器终止信号，如果是，则终止调试控制器工作。
所述终止信号为终止字符。所述终止字符为根据实际需要进行设置。
本发明增加调试控制器，用于接收处理外部调试读写命令，完成对子模块读写控制器，简化系统子模块调试，降低调试成本。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述方法的实施例的流程。其中，本发明所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和易失性存储器中的至少一种。
最后需要说明的是，本文的计算机可读存储介质(例如，存储器)可以是易失性存储器或非易失性存储器，或者可以包括易失性存储器和非易失性存储器两者。作为例子而非限制性的，非易失性存储器可以包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦写可编程ROM(EEPROM)或快闪存储器。易失性存储器可以包括随机存取存储器(RAM)，该RAM可以充当外部高速缓存存储器。作为例子而非限制性的，RAM可以以多种形式获得，比如同步RAM(DRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据速率SDRAM(DDRSDRAM)、增强SDRAM(ESDRAM)、同步链路DRAM(SLDRAM)、以及直接Rambus RAM(DRRAM)。所公开的方面的存储设备意在包括但不限于这些和其它合适类型的存储器。
结合这里的公开所描述的各种示例性逻辑块、模块和电路可以利用被设计成用于执行这里功能的下列部件来实现或执行：通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑器件、分立门或晶体管逻辑、分立的硬件组件或者这些部件的任何组合。通用处理器可以是微处理器，但是可替换地，处理器可以是任何传统处理器、控制器、微控制器或状态机。处理器也可以被实现为计算设备的组合，例如，DSP和微处理器的组合、多个微处理器、一个或多个微处理器结合DSP和/或任何其它这种配置。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
以上是本发明公开的示例性实施例，但是应当注意，在不背离权利要求限定的本发明实施例公开的范围的前提下，可以进行多种改变和修改。根据这里描述的公开实施例的方法权利要求的功能、步骤和/或动作不需以任何特定顺序执行。此外，尽管本发明实施例公开的元素可以以个体形式描述或要求，但除非明确限制为单数，也可以理解为多个。
应当理解的是，在本文中使用的，除非上下文清楚地支持例外情况，单数形式“一个”旨在也包括复数形式。还应当理解的是，在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可能组合。上述本发明实施例公开实施例序号仅仅为了描述，不代表实施例的优劣。
所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本发明实施例公开的范围(包括权利要求)被限于这些例子；在本发明实施例的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，并存在如上的本发明实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。因此，凡在本发明实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本发明实施例的保护范围之内。

Claims (10)

1.一种soc调试方法，应用于soc调试系统，该系统包括uart、调试控制器、系统总线和执行模块，其特征在于，该方法包括：
获取uart数据，判断是否启动调试控制器；
若是，则启用所述调试控制器，所述调试控制器接收uart发送的调试读写命令；
接收终止所述调试控制器命令，终止调试控制器工作。
2.如权利要求1所述的soc调试方法，其特征在于，所述判断是否启动调试控制器包括，接收uart数据，通过启用信号确定是否启动调试控制器；如果是启用信号，则接收后续数据，否则继续监测启用信号。
3.如权利要求2所述的soc调试方法，其特征在于，所述若是，则启用所述调试控制器，所述调试控制器接收uart发送的调试读写命令，包括：
调试控制器在启动后，接收uart发送的调试读写命令，发送到系统总线，系统总线收到读写响应后，将所述响应发送调试控制器，调试控制器将所述响应发送到uart，完成一次调试命令处理。
4.如权利要求3所述的soc调试方法，其特征在于，所述系统总线接收到调试读写命令后，将所述调试读写命令传递给执行模块，所述执行模块完成调试后，向系统总线发送读写响应。
5.如权利要求1-4任一所述的soc调试方法，其特征在于，所述接收终止所述调试控制器命令，终止调试控制器工作，包括：
所述调试控制器在处理调试读写命令时，需要判断是否含有用于终止调试控制器终止信号，如果是，则终止调试控制器工作。
6.一种soc调试系统，其特征在于，该系统包括：uart、调试控制器和系统总线，所述uart和系统总线均与调试控制器通信连接；
所述uart，用于发出调用数据、终止信号和调试读写命令；
所述调试控制器，用于监测uart发出的数据是否含有启用信号，若有，启用所述调试控制器，然后接收uart发送的调试读写命令，并将接收的调试读写命令传递给系统总线，当接收的数据中含有终止信号，则调试控制器终止工作；
所述系统总线，用于接收调试控制器输出的调试读写命令，并将调试读写命令传递。
7.如权利要求6所述的soc调试系统，其特征在于，所述调试控制器可以包括判断单元和数据转移单元；
所述判断单元，用于监测uart发出的数据是否含有启用信号和终止信号；
所述数据转移单元，用于接收uart发送的调试读写命令，并将接收的调试读写命令传递给系统总线。
8.如权利要求6所述的soc调试系统，其特征在于，还包括执行模块，所述执行模块用于接收系统总线传递的调试读写命令，进行调试。
9.一种电子设备，包括存储器和处理器，所述存储器存储有计算机程序，所述处理器加载并执行所述计算机程序时实现如权利要求1-5任一项所述的soc调试方法的步骤。
10.一种存储介质，存储有计算机程序，所述计算机程序被处理器加载并执行时实现如权利要求1-5任一项所述的soc调试方法的步骤。
CN202211025370.1A 2022-08-25 2022-08-25 一种soc调试方法、系统、电子设备及存储介质 Pending CN115373919A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211025370.1A CN115373919A (zh) 2022-08-25 2022-08-25 一种soc调试方法、系统、电子设备及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211025370.1A CN115373919A (zh) 2022-08-25 2022-08-25 一种soc调试方法、系统、电子设备及存储介质

Publications (1)

Publication Number Publication Date
CN115373919A true CN115373919A (zh) 2022-11-22

Family

ID=84068436

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211025370.1A Pending CN115373919A (zh) 2022-08-25 2022-08-25 一种soc调试方法、系统、电子设备及存储介质

Country Status (1)

Country Link
CN (1) CN115373919A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116820867A (zh) * 2023-08-29 2023-09-29 腾讯科技（深圳）有限公司 一种芯片调试方法、装置及芯片

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116820867A (zh) * 2023-08-29 2023-09-29 腾讯科技（深圳）有限公司 一种芯片调试方法、装置及芯片
CN116820867B (zh) * 2023-08-29 2023-12-15 腾讯科技（深圳）有限公司 一种芯片调试方法、装置及芯片

Similar Documents

Publication Publication Date Title
US10576990B2 (en) Method and device for handling safety critical errors
CN102200923B (zh) 从mmc/sd设备引导主机设备的方法及相关设备
US20130238933A1 (en) Multi-core soc having debugging function
CN1993679B (zh) 执行计算机程序的方法、操作系统和计算设备
CN107885517B (zh) 嵌入式系统处理器程序加载电路
CN105404538A (zh) 一种fpga的加载和升级目标代码的装置及方法
CN102169463B (zh) 一种基于iic总线的制造信息的获取方法和设备
CN102955474A (zh) 一种汽车ecu的测控方法及其系统
CN115373919A (zh) 一种soc调试方法、系统、电子设备及存储介质
EP3895939A1 (en) Electronic control device and security verification method for electronic control device
CN106326130A (zh) 寄存器地址空间的控制方法、控制器及片上系统
CN114625584A (zh) 固态硬盘数据传输速率动态转换的测试验证方法和装置
CN112131174A (zh) 支持在多个芯片之间通信的方法、装置、电子设备和计算机存储介质
CN103389923B (zh) 随机存储器访问总线ecc校验装置
CN117093427A (zh) 一种pcie设备状态检测方法、系统、电子设备及介质
CN104240752A (zh) 半导体器件、半导体系统以及半导体器件的控制方法
CN103389924B (zh) 应用于随机存储器的ecc存储系统
CN103294837A (zh) 一种集成电路的验证调试方法及系统
CN103077104B (zh) 一种片上系统的验证方法、装置和系统
CN111505977B (zh) 功能辅助调试方法、功能调试方法、装置、系统及介质
CN109491648B (zh) 嵌入式软件中库函数独立分区的实现方法和系统以及设备
CN109218042A (zh) 基于web服务器的故障诊断方法、装置及计算机可存储介质
US8090991B2 (en) Information processing apparatus, method, and computer program product for self-diagnosis for utilizing multiple diagnostic devices, each having exclusive access to a resource
CN111142945A (zh) 一种双余度计算机的主、从通道动态切换方法
CN111163001A (zh) 一种共享Flash存储器的方法及融合网关

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination