CN106326130A - 寄存器地址空间的控制方法、控制器及片上系统 - Google Patents
寄存器地址空间的控制方法、控制器及片上系统 Download PDFInfo
- Publication number
- CN106326130A CN106326130A CN201510334885.3A CN201510334885A CN106326130A CN 106326130 A CN106326130 A CN 106326130A CN 201510334885 A CN201510334885 A CN 201510334885A CN 106326130 A CN106326130 A CN 106326130A
- Authority
- CN
- China
- Prior art keywords
- address space
- register address
- register
- configuration item
- main equipment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 23
- 244000045947 parasite Species 0.000 claims description 5
- 238000005516 engineering process Methods 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 3
- 238000000429 assembly Methods 0.000 description 3
- 230000000712 assembly Effects 0.000 description 3
- 235000013399 edible fruits Nutrition 0.000 description 2
- 230000000155 isotopic effect Effects 0.000 description 2
- 230000004899 motility Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Storage Device Security (AREA)
Abstract
本发明涉及一种寄存器地址空间的控制方法、控制器及片上系统。包含以下步骤：预先为总线上的各硬件资源设置至少一个配置项，每个配置项用于指定一个寄存器地址空间、和指示该寄存器地址空间是否受到读保护或写保护；如果非安全世界的主设备访问的寄存器地址在设置的第i个配置项指定的地址空间内，则根据第i个配置项所指示的是否受到读保护或写保护，判断是否允许主设备访问；其中，i大于或等于0，并且小于或等于设置的配置项的个数。使得软件开发人员仅通过设置该控制器就可以灵活的指定任意寄存器地址空间受到保护，而不需要关心SoC中的总线连接情况和总线中的地址区域控制寄存器。
Description
技术领域
本发明涉及集成电路和信息安全领域，特别涉及寄存器地址空间的控制方法、控制器及片上系统。
背景技术
使用ARM TrustZone技术的SoC(片上系统)将所有的硬件资源和访问这些硬件资源的主设备master(包括中央处理器CPU，图形处理器GPU和其它可进行直接内存存取(DMA)的硬件组件)划分为2个世界---安全世界和非安全世界(也称正常世界)。其中，硬件资源是指总线上组建内的被访问的存储设备，包括RAM和寄存器等。安全世界的资源是受到保护的，只能被安全世界的master访问，而不能被非安全世界的master访问。从灵活性出发，对安全世界和非安全世界的划分，只有少量的硬件资源和master是固定的(运行在上面的软件不可配置的)，大部分是在软件启动过程中进行配置的。
在划分和保护寄存器方面，现有的方法是使用ARM总线，该总线有地址区域控制寄存器用于配置总线上各硬件组件的寄存器是否受到保护的。如图1所示，总线上有SDIO控制器(安全数字输入/输出接口控制器)、USB控制器(通用串行总线控制器)和ISP(图像信号处理器)等3个组件。软件通过设置总线中的地址区域控制寄存器可以指定这3个组件中的寄存器是否受到保护。
这种方式存在以下2个缺点：
1、不灵活，只能配置某个组件中的寄存器地址空间全部受到保护，或全部不受到保护。不能指定组件中的一部分寄存器受到保护，而其它部分不受到保护。
2、提供给软件开发人员的接口不友好，因为在一个SoC中通常有多个总线分别连接不同的组件，各个总线中的地址区域控制寄存器地址空间也不是连续的。软件开发人员需要知道SoC中的总线连接情况和各个总线中的地址区域控制寄存器。
发明内容
本发明的目的在于提供一种寄存器地址空间的控制方法、寄存器地址空间控制器及片上系统。使得终端设备可以通过寄存器组标识地址空间和访问是否受保护，进而使软件开发人员仅通过设置该控制器就可以灵活的指定任意寄存器地址空间受到保护，而不需要关心SoC中的总线连接情况和总线中的地址区域控制寄存器。
为解决上述技术问题，本发明的实施方式提供了一种寄存器地址空间的控制方法，包含以下步骤：预先为总线上的各硬件资源设置至少一个配置项，每个配置项用于指定一个寄存器地址空间、和指示该寄存器地址空间是否受到读保护或写保护；如果非安全世界的主设备访问的地址在所述配置的第i组寄存器指定的地址空间内，则根据第i个配置项所指示地址的是否受到读保护或写保护，判断是否允许主设备访问；其中，i大于或等于0，并且小于或等于配置的寄存器组的个数。
本发明的实施方式还提供了一种寄存器地址空间控制器，包含：配置单元，用于为总线上的各硬件资源配置至少一个配置项，每个配置项用于指定一个寄存器地址空间、和指示该寄存器地址空间是否受到读保护或写保护；逻辑单元，与配置单元相连，用于在接收到非安全世界的主设备的访问时，判断非安全世界的主设备访问的寄存器地址是否在所述设置的第i个配置项指定的地址空间内，如果主设备访问的寄存器地址在设置的第i个配置项指定的地址空间内，则根据第i个配置项所指示的是否受到读保护或写保护，判断是否允许主设备访问；其中，所述i大于或等于0，并且小于或等于配置的寄存器组的个数。
本发明的实施方式还提供了一种片上系统，包含：总线、硬件资源、主设备和上述寄存器地址空间控制器；其中，硬件资源、主设备和上述寄存器地址空间控制器均与总线相连。
本发明实施方式相对于现有技术而言，控制器通过设置的配置项自动判断被访问的寄存器地址空间是否受保护，使得软件开发人员仅通过配置该控制器就可以灵活的指定任意寄存器地址空间受到保护，而不需要关心SoC中的总线连接情况和总线中的地址区域控制寄存器。
另外，硬件资源包含寄存器和/或随机存取存储器RAM；在预先为总线上的各硬件资源配置至少一个配置项的步骤中，为每一个需要保护的寄存器地址空间配置一个配置项。总线上的一个组件中一般包含多个寄存器，通过设置配置项，可以实现对任意寄存器空间的访问权限的设置，将保护细化到一个寄存器，解决现有技术只能将一个硬件组件中的所有寄存器作为一个整体来配置的问题。
另外，根据以下等式，判断非安全世界的主设备访问的寄存器地址是否在配置的第i个配置项指定的寄存器地址空间内：addr&config[i].addr_mask＝config[i].addr_base&config[i].addr_mask其中，addr表示所述主设备访问的地址，config[i].addr_mask表示第i个配置项中的掩码寄存器中存储的数据，config[i].addr_base表示基址寄存器中存储的数据，&表示位于操作；如果主设备访问的地址满足以上等式，则判定主设备访问的地址在所述配置的第i个配置项指定的地址空间内。只有当主设备访问的地址在配置的第i个配置项指定的地址空间内，才可以根据配置的第i个配置项所指示地址的是否受到读保护或写保护，以此来判断是否允许主设备访问。
另外，在判断所述访问的地址是否在设置的第i个配置项指定的地址空间内的步骤之前，还包含：根据总线信号判断请求访问的设备是否为非安全世界的主设备，如果为非安全世界的主设备，则再进入判断所述访问的寄存器地址是否在所述配置的第i个配置项指定的寄存器地址空间内的步骤。如果是安全世界的主设备，则访问正常发出。因为安全世界的资源是受到保护的，只能被安全世界的主设备访问，而不能被非安全世界的主设备访问。所以只有当主设备为非安全世界的主设备，才需要判断主设备访问的地址是否在配置的第i个配置项指定的地址空间内，进而判断配置的第i个配置项所指示地址的是否受到读保护或写保护。
另外，每个配置项中基址寄存器和掩码寄存器的位数与系统寄存器地址空间的位数相同。可以根据不同位数的系统进行相关配置，实现了不同位数系统的兼容性。
附图说明
图1是根据现有技术中的总线上各组件的访问示意图；
图2是根据本发明第一实施方式的寄存器地址空间的控制方法的流程图；
图3是根据本发明第二实施方式的寄存器地址空间控制器的原理示意图；
图4是根据本发明第三实施方式的片上系统的原理示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的各实施方式进行详细的阐述。然而，本领域的普通技术人员可以理解，在本发明各实施方式中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本申请各权利要求所要求保护的技术方案。
首先值得声明的是，本申请文件中主设备可以是中央处理器CPU，图形处理器GPU和其它可进行直接内存存取(DMA)的硬件组件。
本发明的第一实施方式涉及一种寄存器地址空间的控制方法。如图2所示。
流程图中，n表示软件已经设置的配置项的个数；i为这n个配置项的索引，取值范围从0到n-1。
在进入步骤101之前，通过软件预先为总线上的各硬件资源配置至少一个配置项。
具体地说，预先为总线上的各硬件资源配置至少一个配置项，每个配置项用于指定一个寄存器地址空间、和指示该寄存器地址空间是否受到读保护或写保护。
其中，硬件资源包含寄存器和/或随机存取存储器RAM；在预先为总线上的各硬件资源配置至少一个配置项的步骤中，为每一个需要保护的寄存器地址空间设置一个配置项。
具体地说，配置项最多可以为16个或32个。用于分别指定多个寄存器地址空间受到保护。每一个配置项包含有4个寄存器：addr_base(用于保存寄存器空间基址的基址寄存器)、addr_mask(用于保存寄存器掩码的掩码寄存器)、sec_rd(用于表示是否受到读访问保护的读访问保护寄存器)、sec_wr(用于表示是否受到写访问保护的写访问保护寄存器)，其中，基址寄存器和掩码寄存器中的数据进行位与操作后得到本组寄存器指定的地址空间。基址寄存器和掩码寄存器的位数与系统寄存器地址空间的位数相同，sec_rd和sec_wr只使用最低的一位。
在步骤101中，主设备通过总线请求信号，请求访问寄存器。
在本实施方式中，对寄存器的访问要经过寄存器地址空间控制器。在SoC中所有的主设备对寄存器进行访问都先经过寄存器地址空间控制器，该控制器统一检查所有主设备对任意寄存器空间的访问权限。
接着，进入步骤102，根据总线信号判断请求访问的主设备是否为非安全世界的主设备。如果请求访问的主设备为安全世界的主设备，则进入步骤108；如果请求访问的主设备为非安全世界的主设备，则进入步骤103。
具体地说，根据总线协议，如果安全世界的主设备读访问，则arprot[1]＝0；如果非安全世界的主设备读访问，则arprot[1]＝1；如果安全世界的主设备写访问，则awprot[1]＝0；如果非安全世界的主设备写访问，则awprot[1]＝1。所以只需根据arprot[1]和awprot[1]的值，即可判断请求访问的主设备是否为非安全世界的主设备，如果arprot[1]＝0并且awprot[1]＝0，则判定请求访问的主设备为安全世界的主设备；否则，请求访问的主设备为非安全世界的主设备。
在步骤103中，设置i＝0。
接着，进入步骤104，判断i是否小于n。如果i小于n，进入步骤106；否则进入步骤108，这是因为如果访问的寄存器地址在n个配置项中都没指定，则访问正常发出。
其中，n表示软件已经设置的配置项的组数；i为这n配置项的索引，取值范围为从0到n-1的整数。比如，n取5，则代表已经设置的配置项个数为5。此时当i的取值为0、1、2、3或者4的时候进入步骤106。
在步骤106中，判断访问的地址是否在设置的第i个配置项指定的地址空间内。如果访问的地址在设置的第i个配置项指定的地址空间内，则进入步骤107，否则进入步骤105。
具体地说，如果某一非安全世界主设备访问的地址addr，满足以下等式，则表示该地址在寄存器地址空间控制器的第i个配置项指定的地址空间内。addr&config[i].addr_mask＝config[i].addr_base&config[i].addr_mask
其中，config[i].addr_base表示第i个配置项的基址寄存器中存储的数据，config[i].addr_mask表示第i个配置项的掩码寄存器中存储的数据，“&”表示位与操作。
以一个32位系统举例来说，若config[i].addr_base＝0xf7f80000,config[i].addr_mask＝0xffff0000,则地址空间0xf7f80000---0xf7f8ffff在其指定的地址空间内。若config[i].addr_base＝0xf7f80000,config[i].addr_mask＝0xfff70000,则地址空间0xf7f80000---0xf7f8ffff和0xf7f00000---0xf7f0ffff两个区域都在其指定的地址空间内。
在步骤105中，i增加1。
接着，进入步骤104，继续判断i是否小于n。
在步骤107中，第i组寄存器所指示的地址是否受到读保护或写保护。如果第i组寄存器所指示的地址受到保护，则进入步骤109；否则进入步骤108。
具体地说，如果是读访问，则arprot[1]＝1。当arprot[1]＝1且config[i].sec_rd＝1时，则禁止该读访问，设置addr_out为异常访问地址；如果是写访问，则awprot[1]＝1。当awprot[1]＝1且config[i].sec_wr＝1时，则禁止该写访问，设置addr_out为异常访问地址。
在步骤108中，访问正常发出。
设置addr_out为addr，发出正常访问的信号，逻辑处理结束。其中，addr表示主设备访问的地址。
在步骤109中，访问产生异常。
发出访问产生异常的信号，逻辑处理结束。
本实施方式中，软件开发人员仅通过配置地址空间控制器就可以灵活的指定任意配置的寄存器地址空间受到保护，而不需要关心SoC(片上系统)中的总线连接情况和总线中的地址区域控制寄存器。
本发明第二实施方式涉及一种寄存器地址空间控制器，如图3所示。
包含：配置单元，用于为总线上的各硬件资源配置至少一个配置项，每个配置项用于指定一个寄存器地址空间、和指示该寄存器地址空间是否受到读保护或写保护；逻辑单元，与配置单元相连，用于在接收到非安全世界的主设备的访问时，判断非安全世界的主设备访问的地址是否在设置的第i个配置项指定的寄存器地址空间内，如果主设备访问的地址在设置的第i个配置项指定的寄存器地址空间内，则根据第i个配置项所指示的是否受到读保护或写保护，判断是否允许主设备访问；其中，i大于或等于0，并且小于或等于设置的配置项的个数。
进一步地，硬件资源包含寄存器和/或随机存取存储器RAM；所述配置项包含4个寄存器：用于保存寄存器地址空间基址的基址寄存器、用于保存寄存器地址空间掩码的掩码寄存器、用于表示是否受到读访问保护的读访问保护寄存器和用于表示是否受到写访问保护的写访问保护寄存器。这些寄存器不能被非安全世界的主设备访问。
本实施方式中，控制器通过设置的配置项自动判断被访问的寄存器地址空间是否受保护，使得软件开发人员仅通过设置该控制器就可以灵活的指定任意寄存器地址空间受到保护，而不需要关心SoC中的总线连接情况和总线中的地址区域控制寄存器，灵活性高。
不难发现，本实施方式为与第一实施方式相对应的设备实施例，本实施方式可与第一实施方式互相配合实施。第一实施方式中提到的相关技术细节在本实施方式中依然有效，为了减少重复，这里不再赘述。相应地，本实施方式中提到的相关技术细节也可应用在第一实施方式中。
值得一提的是，本实施方式中所涉及到的各模块均为逻辑模块，在实际应用中，一个逻辑单元可以是一个物理单元，也可以是一个物理单元的一部分，还可以以多个物理单元的组合实现。此外，为了突出本发明的创新部分，本实施方式中并没有将与解决本发明所提出的技术问题关系不太密切的单元引入，但这并不表明本实施方式中不存在其它的单元。
本发明第三实施方式涉及一种片上系统。第三实施方式包含第二实施方式中的寄存器地址空间控制器。
本实施方式的片上系统，包含：总线、硬件资源、主设备和第二实施方式的寄存器地址空间控制器；其中，硬件资源、主设备和寄存器地址空间控制器均与总线相连。
如图4所示，图中，可以发起寄存器访问的主设备有：CPU(中央处理器)，SDIO(安全数字输入/输出接口)控制器，NAND(闪存设备)控制器，USB(通用串行总线)控制器，ISP(图像信号处理器)。其寄存器空间受到寄存器地址空间控制器控制的硬件组件有：SDIO(安全数字输入/输出接口)控制器，NAND(闪存设备)控制器，USB(通用串行总线)控制器，ISP(图像信号处理器)，DDR(双倍速率同步动态随机存储器)控制器，VIDEO(视频)处理器，GPU(图形处理器)，PWM(脉冲宽度调制)模块，I2C(两线式串行总线)控制器；SPI(串行外设接口)控制器，Timer(定时器)，WDT(看门狗)模块，GPIO(通用输入/输出)控制器。
在本实施方式中，软件开发人员通过配置寄存器地址空间控制器就可以灵活的指定配置的任意寄存器地址空间受到保护，甚至可以细化到每一个寄存器。提供给软件开发人员的接口友好，全部接口都在寄存器地址空间控制器中。软件开发人员只需要设置该控制器的几个寄存器，就可以指定任意寄存器地址空间受到保护。而不需要关心SoC中的总线连接情况和各个总线中的地址区域控制寄存器。
本领域的普通技术人员可以理解，上述各实施方式是实现本发明的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。
Claims (10)
1.一种寄存器地址空间的控制方法，其特征在于，包含以下步骤：
预先为总线上的各硬件资源设置至少一个配置项，每个配置项用于指定一个寄存器地址空间、和指示该寄存器地址空间是否受到读保护或写保护；
如果非安全世界的主设备访问的寄存器地址在所述设置的第i个配置项指定的地址空间内，则根据第i个配置项所指示的地址是否受到读保护或写保护，判断是否允许所述主设备访问；其中，所述i大于或等于0，并且小于配置的寄存器组的个数。
2.根据权利要求1所述的寄存器地址空间的控制方法，其特征在于，
所述硬件资源包含寄存器和/或随机存取存储器RAM；
在所述预先为总线上的各硬件资源配置至少一个配置项的步骤中，为每一个需要保护的寄存器地址空间配置一个配置项。
3.根据权利要求1所述的寄存器地址空间的控制方法，其特征在于，
所述各配置项包含：用于保存寄存器地址空间基址的基址寄存器、用于保存寄存器地址空间掩码的掩码寄存器、用于表示是否受到读访问保护的读访问保护寄存器和用于表示是否受到写访问保护的写访问保护寄存器；其中，所述基址寄存器和掩码寄存器中的数据进行位与操作后得到本组寄存器指定的寄存器地址空间。
4.根据权利要求3所述的寄存器地址空间的控制方法，其特征在于，根据以下等式，判断所述非安全世界的主设备访问的寄存器地址是否在所述配置的第i个配置项指定的寄存器地址空间内：
addr&config[i].addr_mask＝config[i].addr_base&config[i].addr_mask
其中，所述addr表示所述主设备访问的寄存器地址，所述config[i].addr_mask表示第i个配置项中的掩码寄存器中存储的数据，所述config[i].addr_base表示基址寄存器中存储的数据，&表示位与操作；
如果所述主设备访问的寄存器地址满足所述等式，则判定所述主设备访问的寄存器地址在所述配置的第i个配置项指定的寄存器地址空间内。
5.根据权利要求4所述的寄存器地址空间的控制方法，其特征在于，在判断所述访问的寄存器地址是否在所述配置的第i个配置项指定的寄存器地址空间内的步骤之前，还包含：
根据总线信号判断请求访问的设备是否为非安全世界的主设备，如果为非安全世界的主设备，则再进入判断所述访问的地址是否在所述配置的第i个配置项指定的寄存器地址空间内的步骤。
6.根据权利要求3所述的寄存器地址空间的控制方法，其特征在于，所述每个配置项中基址寄存器和掩码寄存器的位数与系统寄存器地址空间的位数相同。
7.根据权利要求1至6中任一项所述的寄存器地址空间的控制方法，其特征在于，所述主设备为能够访问寄存器的任意类型的主设备。
8.一种寄存器地址空间控制器，其特征在于，包含：
配置单元，用于为总线上的各硬件资源设置至少一个配置项，每个配置项用于指定一个寄存器地址空间、和指示该寄存器地址空间是否受到读保护或写保护；
逻辑单元，与所述配置单元相连，用于在接收到非安全世界的主设备的访问时，判断非安全世界的主设备访问的寄存器地址是否在所述配置的第i个配置项指定的地址空间内，如果所述主设备访问的寄存器地址在所述设置的第i个配置项指定的地址空间内，则根据第i个配置项所指示的是否受到读保护或写保护，判断是否允许所述主设备访问；其中，所述i大于或等于0，并且小于或等于配置的寄存器组的个数。
9.根据权利要求8所述的寄存器地址空间控制器，其特征在于，
所述硬件资源包含寄存器和/或随机存取存储器RAM；
所述配置项包含4个寄存器：用于保存寄存器地址空间基址的基址寄存器、用于保存寄存器地址空间掩码的掩码寄存器、用于表示是否受到读访问保护的读访问保护寄存器和用于表示是否受到写访问保护的写访问保护寄存器。
10.一种片上系统，其特征在于，包含：总线、硬件资源、主设备和权利要求8或9所述的寄存器地址空间控制器；
其中，所述硬件资源、主设备和寄存器地址空间控制器均与所述总线相连。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510334885.3A CN106326130B (zh) | 2015-06-16 | 2015-06-16 | 寄存器地址空间的控制方法、控制器及片上系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510334885.3A CN106326130B (zh) | 2015-06-16 | 2015-06-16 | 寄存器地址空间的控制方法、控制器及片上系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106326130A true CN106326130A (zh) | 2017-01-11 |
| CN106326130B CN106326130B (zh) | 2019-03-15 |
Family
ID=57732908
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510334885.3A Active CN106326130B (zh) | 2015-06-16 | 2015-06-16 | 寄存器地址空间的控制方法、控制器及片上系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106326130B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108197503A (zh) * | 2017-12-15 | 2018-06-22 | 杭州中天微系统有限公司 | 一种为间接访问存储控制器增加保护功能的装置 |
| CN108958649A (zh) * | 2018-05-17 | 2018-12-07 | 天津飞腾信息技术有限公司 | 一种用于存储系统的安全隔离方法及装置 |
| WO2019114820A1 (en) * | 2017-12-15 | 2019-06-20 | C-Sky Microsystems Co., Ltd. | Memory protective apparatus for indirect access memory controller |
| CN111949995A (zh) * | 2020-08-25 | 2020-11-17 | 海光信息技术有限公司 | 安全管理硬件资源的主机cpu架构系统和方法 |
| CN117724985A (zh) * | 2024-02-08 | 2024-03-19 | 此芯科技(武汉)有限公司 | 一种内存访问行为监控方法、装置、存储介质及电子设备 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1228177A (zh) * | 1996-06-21 | 1999-09-08 | 英特尔公司 | 计算机系统中控制对映射到i/o地址空间的寄存器的访问的系统 |
| TW490611B (en) * | 2000-03-31 | 2002-06-11 | Jian-Tsz Hou | Encryption and decryption memory and access control method |
| CN1623143A (zh) * | 2002-03-27 | 2005-06-01 | 先进微装置公司 | 用于划分安全保护的输入/输出许可位图 |
| CN101582058A (zh) * | 2009-06-10 | 2009-11-18 | 华为技术有限公司 | 一种访问寄存器的方法和装置 |
| CN104536912A (zh) * | 2014-12-22 | 2015-04-22 | 昆腾微电子股份有限公司 | 在小型操作系统中实现内存保护模式的装置和方法 |
-
2015
- 2015-06-16 CN CN201510334885.3A patent/CN106326130B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1228177A (zh) * | 1996-06-21 | 1999-09-08 | 英特尔公司 | 计算机系统中控制对映射到i/o地址空间的寄存器的访问的系统 |
| TW490611B (en) * | 2000-03-31 | 2002-06-11 | Jian-Tsz Hou | Encryption and decryption memory and access control method |
| CN1623143A (zh) * | 2002-03-27 | 2005-06-01 | 先进微装置公司 | 用于划分安全保护的输入/输出许可位图 |
| CN101582058A (zh) * | 2009-06-10 | 2009-11-18 | 华为技术有限公司 | 一种访问寄存器的方法和装置 |
| CN104536912A (zh) * | 2014-12-22 | 2015-04-22 | 昆腾微电子股份有限公司 | 在小型操作系统中实现内存保护模式的装置和方法 |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108197503A (zh) * | 2017-12-15 | 2018-06-22 | 杭州中天微系统有限公司 | 一种为间接访问存储控制器增加保护功能的装置 |
| WO2019114820A1 (en) * | 2017-12-15 | 2019-06-20 | C-Sky Microsystems Co., Ltd. | Memory protective apparatus for indirect access memory controller |
| CN108197503B (zh) * | 2017-12-15 | 2020-09-15 | 杭州中天微系统有限公司 | 一种为间接访问存储控制器增加保护功能的装置 |
| US11216192B2 (en) | 2017-12-15 | 2022-01-04 | C-Sky Microsystems Co., Ltd. | Memory protective apparatus for indirect access memory controller |
| US11256830B2 (en) | 2017-12-15 | 2022-02-22 | C-Sky Microsystems Co., Ltd. | Apparatus for adding protection function for indirect access memory controller |
| US11726675B2 (en) | 2017-12-15 | 2023-08-15 | C-Sky Microsystems Co., Ltd. | Memory protective apparatus for indirect access memory controller |
| CN108958649A (zh) * | 2018-05-17 | 2018-12-07 | 天津飞腾信息技术有限公司 | 一种用于存储系统的安全隔离方法及装置 |
| CN108958649B (zh) * | 2018-05-17 | 2021-03-23 | 天津飞腾信息技术有限公司 | 一种用于存储系统的安全隔离方法及装置 |
| CN111949995A (zh) * | 2020-08-25 | 2020-11-17 | 海光信息技术有限公司 | 安全管理硬件资源的主机cpu架构系统和方法 |
| CN111949995B (zh) * | 2020-08-25 | 2021-07-16 | 海光信息技术股份有限公司 | 安全管理硬件资源的主机cpu架构系统和方法 |
| CN117724985A (zh) * | 2024-02-08 | 2024-03-19 | 此芯科技(武汉)有限公司 | 一种内存访问行为监控方法、装置、存储介质及电子设备 |
| CN117724985B (zh) * | 2024-02-08 | 2024-04-30 | 此芯科技(武汉)有限公司 | 一种内存访问行为监控方法、装置、存储介质及电子设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106326130B (zh) | 2019-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106326130A (zh) | 寄存器地址空间的控制方法、控制器及片上系统 | |
| CN102567109B (zh) | 中断分配方案 | |
| CN100524154C (zh) | 包含用于连接安全服务处理器的总线桥的计算机系统 | |
| EP3242214B1 (en) | Method and device for protecting information of mcu chip | |
| EP3242199B1 (en) | Flash memory controller and control method for flash memory controller | |
| WO2014131618A1 (de) | Verfahren und schaltungsanordnung für kontrollierte zugriffe auf slave-einheiten in einem ein-chip-system | |
| JP5975629B2 (ja) | メモリ保護ユニットおよび記憶素子へのアクセスコントロール方法 | |
| US9798686B2 (en) | Slave side bus arbitration | |
| EP3357761B1 (en) | In-vehicle control device | |
| CN103345407B (zh) | 控制电路、连通控制器、连通控制方法及主板 | |
| US10078568B1 (en) | Debugging a computing device | |
| CN103246623B (zh) | Soc计算设备扩展系统 | |
| US20060218348A1 (en) | System and method for multiple cache-line size communications | |
| CN110990318B (zh) | 一种PCIe总线地址扩展方法、装置、设备和介质 | |
| EP3242237B1 (en) | Sub-area-based method and device for protecting information of mcu chip | |
| US8473920B2 (en) | Application initiated tracing of its operation beginning with reset | |
| CN115373919A (zh) | 一种soc调试方法、系统、电子设备及存储介质 | |
| CN101739367A (zh) | 多类总线存储控制的方法与装置 | |
| US6484243B1 (en) | Shared memory tracing apparatus | |
| US8462561B2 (en) | System and method for interfacing burst mode devices and page mode devices | |
| CN201063164Y (zh) | 一种lpc接口的端口控制译码电路 | |
| CN111427837B (zh) | 一种总线设备连接调整的异构多核处理器 | |
| US10318458B2 (en) | Method and circuit arrangement for temporally limiting and separately accessing a system on a chip | |
| KR100441996B1 (ko) | 직접 메모리 액세스 제어기 및 제어 방법 | |
| CN114281726B (zh) | 用于soc芯片的系统架构及外设通信方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| EE01 | Entry into force of recordation of patent licensing contract | ||
| EE01 | Entry into force of recordation of patent licensing contract |
Application publication date: 20170111 Assignee: Shanghai Li Ke Semiconductor Technology Co.,Ltd. Assignor: LEADCORE TECHNOLOGY Co.,Ltd. Contract record no.: 2018990000159 Denomination of invention: Register address space control method and controller, and system on chip License type: Common License Record date: 20180615 |
|
| TA01 | Transfer of patent application right |
Effective date of registration: 20180814 Address after: 201206 Pudong New Area, Shanghai Mingyue Road, 1258, Mingyue road 1258, 3, fourth story A406 room. Applicant after: Chen core technology Co.,Ltd. Applicant after: DATANG SEMICONDUCTOR DESIGN Co.,Ltd. Address before: 200233 4 building, No. 333, No. 41, Qinjiang Road, Shanghai, Xuhui District Applicant before: LEADCORE TECHNOLOGY Co.,Ltd. Applicant before: DATANG SEMICONDUCTOR DESIGN Co.,Ltd. |
|
| TA01 | Transfer of patent application right | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20221103 Address after: 201206 Pudong New Area, Shanghai, China (Shanghai) free trade pilot area, 1258 A406 3 fourth story room. Patentee after: Chen core technology Co.,Ltd. Patentee after: Chenxin Technology Co.,Ltd. Address before: 201206 Pudong New Area, Shanghai Mingyue Road, 1258, Mingyue road 1258, 3, fourth story A406 room. Patentee before: Chen core technology Co.,Ltd. Patentee before: DATANG SEMICONDUCTOR DESIGN Co.,Ltd. |
|
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 201206 Pudong New Area, Shanghai, China (Shanghai) free trade pilot area, 1258 A406 3 fourth story room. Patentee after: Chen core technology Co.,Ltd. Patentee after: Chenxin Technology Co.,Ltd. Address before: 201206 Pudong New Area, Shanghai, China (Shanghai) free trade pilot area, 1258 A406 3 fourth story room. Patentee before: Chen core technology Co.,Ltd. Patentee before: Chenxin Technology Co.,Ltd. |