CN101582058A - 一种访问寄存器的方法和装置 - Google Patents
一种访问寄存器的方法和装置 Download PDFInfo
- Publication number
- CN101582058A CN101582058A CNA2009100871660A CN200910087166A CN101582058A CN 101582058 A CN101582058 A CN 101582058A CN A2009100871660 A CNA2009100871660 A CN A2009100871660A CN 200910087166 A CN200910087166 A CN 200910087166A CN 101582058 A CN101582058 A CN 101582058A
- Authority
- CN
- China
- Prior art keywords
- address
- register
- operation request
- request package
- carrying
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
本发明公开了一种访问寄存器的方法和装置,属于通信领域。所述方法包括:访问接口接收处理器发送的访问操作请求包,所述访问操作请求包中携带至少两个待访问的寄存器的地址;根据所述访问操作请求包中携带的地址,对所述地址对应的寄存器进行访问。一种访问寄存器的装置包括:接收模块和访问模块。本发明在DSP处理器访问ASIC芯片时,通过设置的访问接口,实现了对寄存器的集中访问,提高了单次访问操作中有效数据载荷的大小,从而有效地提高SRIO接口的效率及传输带宽的利用率。
Description
技术领域
本发明涉及通信领域,特别涉及一种访问寄存器的方法和装置。
背景技术
SRIO(Serial Rapid Input Output,串行高速输入输出)是一种基于包交换技术的开放互联协议,主要定位于解决超高性能系统中芯片之间和模块之间的互联需求,因其具有高速率、引脚少、可靠性高、传输距离长、独立于处理器工作等优点,已经被广泛支持和应用。
目前,在WCDMA(Wideband Code Division Multiple Access,宽带码分多址接入)系统中,参见图1,基站NodeB的基带数据处理就是基于SRIO接口,由DSP(Digital Signal Processing,数字信号处理)处理器配合基带处理ASIC(Application Specific Integrated Circuit,专用集成电路)芯片来完成的,其中,DSP处理器通过SRIO接口对ASIC芯片进行访问操作,其中,访问操作包括读操作和写操作两类,以读操作为例,其操作流程如下:
首先,DSP处理器发起读操作请求,该读操作请求中携带操作地址(即ASIC芯片中的待进行读操作的寄存器地址),DSP处理器侧的SRIO接口将读操作请求进行封装打包得到读操作请求包,发送出去(在基于SRIO传输的过程中,如果存在交换器Switch,由交换器Switch将该读操作请求包进行中转);
然后,ASIC芯片侧收到基于SRIO传输过来的读操作请求包后,将该读操作请求包进行反向解析,执行相应的请求操作,将目的操作地址中保存的待读取的内容封装打包得到读操作回复包,发送出去;
最后,DSP处理器收到ASIC芯片基于SRIO发送的读操作回复包,至此,整个读操作的交互过程才算完成。写操作过程与此类似,不再赘述。
当访问操作的目的地址是连续的存储空间(即待访问的ASIC寄存器的地址连续),则由DSP处理器发送的操作请求包中通过携带本次操作的首地址和地址长度,就可以实现对连续的寄存器的访问操作。当访问操作的目的地址是离散的存储空间(即待访问的ASIC寄存器的地址是离散),则DSP处理器需要针对每个离散的寄存器发送操作请求包。
发明人在实现本发明的过程中发现:由于SRIO接口协议自身的特点,通过SRIO进行数据交换时,其自身的开销为最大20byte/数据包,每个数据包中能够携带的数据载荷paylaod,最大为256bytes,并且SRIO数据包所承载的数据载荷越多,SRIO效率越高,例如,针对读操作,数据载荷payload为1word时,SRIO传输速率为2123ns/SRIO接口,当数据载荷payload为32word时,SRIO传输速率为4193ns......。对于上述访问操作的目的地址是离散地址的情况,需要针对每个离散的地址分别单独发送一个操作请求包(同理ASIC也每次单独返回一个操作回复包),导致SRIO接口访问操作的数据包所承载的数据载荷小,因此,直接制约了SRIO接口的效率、并且严重影响了传输带宽的利用率,特别是随着eNodeB通信要求的提高,DSP处理器需要基于SRIO接口对ASIC芯片寄存器进行频繁的读写操作,此时,如果读写的目的地址是离散的寄存器地址,则上述对接口的效率以及传输带宽的利用率的制约影响将更加明显。
发明内容
为了提高对ASIC芯片的寄存器的访问效率、提高传输和带宽的利用率,本发明实施例提供了一种访问寄存器的方法和装置。所述技术方案如下:
一方面,提供了一种访问寄存器的方法,所述方法包括:
访问接口接收处理器发送的访问操作请求包,所述访问操作请求包中携带至少两个寄存器的地址;
根据所述访问操作请求包中携带的地址,对所述地址对应的寄存器进行访问。
另一方面,提供了一种访问寄存器的装置,所述装置包括:
接收模块,用于接收处理器发送的访问操作请求包,所述访问操作请求包中携带至少两个寄存器的地址;
访问模块,用于根据所述访问操作请求包中携带的地址,对所述地址对应的寄存器进行访问。
本发明实施例提供的技术方案的有益效果是:
在DSP处理器访问ASIC芯片时,通过设置的访问接口,实现了对寄存器的集中访问,提高了单次访问操作中有效数据载荷的大小,从而有效地提高SRIO接口的效率及传输带宽的利用率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是现有技术提供的eNodeB中的DSP处理器和ASIC芯片基于SRIO传输示意图;
图2是本发明实施例提供的访问寄存器的方法流程图;
图3是本发明实施例1提供的访问寄存器的场景示意图;
图4是本发明实施例1提供的访问寄存器的方法流程图;
图5是本发明实施例2提供的访问寄存器的场景示意图;
图6是本发明实施例2提供的访问寄存器的场景示意图;
图7是本发明实施例3提供的访问寄存器的装置的示意图;
图8是本发明实施例4提供的处理装置的示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明实施方式作进一步地详细描述。
为了对上述本发明实施例提供的方法进行详细说明,请参见如下实施例:
为了在DSP处理器访问ASIC芯片时,提高单次访问操作中有效数据载荷的大小,从而有效地提高SRIO接口的效率及传输带宽的利用率,本发明实施例提供了一种访问寄存器的方法,参见图2,该方法内容如下:
S1:访问接口接收处理器发送的访问操作请求包,访问操作请求包中携带至少两个待访问的寄存器的地址;
S2:根据访问操作请求包中携带的地址,对地址对应的寄存器进行访问。
下面,根据访问操作的类型不同,对本发明实施例提供的方法进行说明:
一、当访问操作为读操作时,方法包括:访问接口接收处理器发送的读操作请求包,读操作请求包中携带至少两个待进行数据读取的寄存器的地址;根据读操作请求包中携带的地址,对地址对应的寄存器进行读操作,获取寄存器值;根据串行高速输入输出SRIO数据包的数据载荷,对寄存器值进行组包,得到读操作回复包,读操作回复包中携带至少两个寄存器值;向处理器返回读操作回复包。
并且,在访问接口接收处理器发送的读操作请求包之前,方法还包括:
处理器获取至少两个待进行数据读取的寄存器的地址;
根据串行高速输入输出SRIO数据包的数据载荷,对至少两个寄存器的地址进行组包,得到并发送读操作请求包,读操作请求包中携带至少两个待进行数据读取的寄存器的地址。
二、当访问操作为写操作时,方法包括:
访问接口接收处理器发送的写操作请求包,写操作请求包中携带至少两个待进行数据写入的寄存器的地址和待写入的数据;
根据访问操作请求包中携带的地址,对地址对应的寄存器进行写操作,将待写入的数据分发到对应的寄存器。
并且,在访问接口接收处理器发送的写操作请求包之前,方法还包括:
处理器获取至少两个待进行数据写入的寄存器的地址和待写入的数据;
根据串行高速输入输出SRIO数据包的数据载荷,对获取的地址和数据进行组包,得到并发送写操作请求包,写操作请求包中携带至少两个待进行数据写入的地址和待写入的数据。
其中,访问接口和寄存器位于专用集成电路ASIC芯片中。
综上本发明实施例提供的方法,在DSP处理器访问ASIC芯片时,通过设置的访问接口,实现了对寄存器的集中访问,提高了单次访问操作中有效数据载荷的大小,从而有效地提高SRIO接口的效率及传输带宽的利用率。
进一步地,上述访问操作请求包中携带至少两个待访问的寄存器的地址,且携带的待访问的寄存器的地址为离散地址。从而利用本发明实施例提供的方法,通过在ASIC芯片中配置增加访问接口,将离散地址的寄存器集中起来,实现了一次对多个寄存器(离散)的访问操作,进而提高通过SRIO接口访问ASIC芯片离散地址寄存器的效率,并提高了传输带宽的利用率。其中,上述访问包括DSP处理器对ASIC芯片的写操作、读操作,下面分别以两个实施例分别进行说明。
实施例1
在DSP处理器对ASIC芯片进行写操作时,为了提高单次操作中有效数据载荷的大小,从而有效地提高SRIO接口的效率及传输带宽的利用率,本发明实施例提供了一种访问寄存器的方法,参见图3,为本发明实施例提供的访问寄存器的场景示意图,其中,ASIC芯片包括设置的访问接口、ASIC芯片中的各实际寄存器0、寄存器1、寄存器2......寄存器m,本实施例假设DSP处理器需要对ASIC芯片中的多个离散地址的寄存器(例如寄存器1、寄存器3、寄存器5)进行写操作为例进行说明,参见图4,该方法内容如下:
步骤101:DSP处理器获取待进行写操作的寄存器的地址以及各寄存器的操作数据。
其中,由于本实施例假设DSP处理器需要对寄存器1、寄存器3、寄存器5进行写操作,参见表1,为本发明实施例提供的寄存器地址和操作数据的对应关系示意表。
表1
寄存器 | 寄存器地址 | 操作数据(即待写入对应寄存器的数据) |
寄存器1 | 1000 | AAAA |
寄存器3 | 3000 | BBBB |
寄存器5 | 5000 | CCCC |
步骤102:DSP处理器根据SRIO数据包的数据载荷,将获取寄存器地址和各自对应的操作数据进行处理,得到SRIO写操作请求包,该SRIO写操作请求包中包括多个离散地址的寄存器的地址和各自的操作数据。
其中,如前文所述,SRIO数据包的数据载荷为256个bytes,则DSP处理器将上述寄存器地址和操作数据,即(1000、AAAA)、(3000、BBBB)、(5000、CCCC)按照预设格式进行组包,得到一个写操作请求包,该写操作请求包中携带(1000、AAAA)、(3000、BBBB)、(5000、CCCC)。
进一步地,当上述待处理数据:((1000、AAAA)、(3000、BBBB)、(5000、CCCC))的大小超过了SRIO数据包的数据载荷,则DSP处理器按照预设的拆分规则进行自动拆包,得到多个SRIO写操作请求包,且至少一个SRIO写操作请求包中携带多个离散地址的寄存器的地址和各自的操作数据。例如,假设当上述(1000、AAAA)、(3000、BBBB)的数据大小已经达到256个bytes,则DSP处理器,将上述((1000、AAAA)、(3000、BBBB))进行组包,得到一个写操作请求包,再将上述(5000、CCCC)单独进行组包,得到一个写操作请求包;或者,还可以将上述((1000、AAAA)、(5000、CCCC))进行组包,得到一个写操作请求包,再将上述(3000、BBBB)单独进行组包,本实施例对此不做任何限制。
本实施例为了便于说明,以上述得到的写操作请求包中携带(1000、AAAA)、(3000、BBBB)、(5000、CCCC)为例进行说明。
步骤103:DSP处理器将上述得到的写操作请求包通过SRIO传输到ASIC芯片中。
步骤104:ASIC芯片中的访问接口接收并保存通过SRIO传输的写操作请求包。
其中,参见图3,ASIC芯片中的访问接口接收到通过SRIO传输的写操作请求包,其中,可选地,还可以为该访问接口配置操作类型标示,该操作类型标示用于标识本次操作的类型(写操作或读操作)、对该写操作请求包进行保存时,可以采用地址和内容分别对应的格式进行保存,例如以寄存器地址1、寄存器内容1;寄存器地址2、寄存器内容2;......;寄存器地址n......寄存器内容n的格式,于是,上述(1000、AAAA)、(3000、BBBB)、(5000、CCCC),则相应地,(1000、AAAA)保存在寄存器地址1、寄存器内容1中;(3000、BBBB)保存在寄存器地址3、寄存器内容3中;(5000、CCCC)保存在寄存器地址5、寄存器内容5中。另外,还可以采用先地址后内容的格式进行保存,例如,寄存器地址1、寄存器地址2、......寄存器地址n;寄存器内容1寄存器内容2......寄存器内容n的格式,本实施例对此不做任何限制。
步骤105:ASIC芯片中的访问接口根据写操作请求包中携带的寄存器地址,获取各写操作请求包携带的地址对应的寄存器,将上述保存的各地址对应的数据,分发到各地址对应的寄存器中。
至此,DSP处理器按照约定格式对离散地址寄存器的地址和待写入的数据进行组包,然后通过SRIO接口将组好的包写入至ASIC芯片中的访问接口,再由该访问接口进行分发,将对应地址的数据写入到ASIC芯片的对应寄存器中,从而DSP处理器通过该访问接口,可以实现一次性对多个离散地址的寄存器的数据的写入。进一步地,本发明实施例提供的方法,还适用于对连续地址的访问,方法类似,不再赘述。
综上所述,本发明实施例提供的访问寄存器的方法,实现一次性对多个离散地址的寄存器的数据的写入,提高了通过SRIO接口访问ASIC芯片离散地址寄存器的效率,并提高了传输带宽的利用率。
实施例2
为了在DSP处理器对ASIC芯片进行读操作时,提高单次操作中有效数据载荷的大小,从而有效地提高SRIO接口的效率及传输带宽的利用率,本发明实施例提供了一种访问寄存器的方法,参见图5,为本发明实施例提供的访问寄存器的场景示意图,其中,ASIC芯片包括设置访问接口、ASIC芯片中的各实际寄存器0、寄存器1、寄存器2......寄存器m,本实施例假设DSP处理器需要对ASIC芯片中的多个离散地址的寄存器(例如寄存器1、寄存器3、寄存器5)进行读操作为例进行说明,与实施例1不同,在本实施例提供的ASIC芯片中所设置的访问接口中配置的格式为先地址后内容的形式,参见图6,该方法内容如下:
步骤201:DSP处理器获取待进行读操作的寄存器的地址。
其中,本实施例以DSP处理器希望读取ASIC芯片中的寄存器的地址分别为寄存器1、寄存器3、寄存器5,相应地,上述寄存器的地址分别为1000、3000、5000。
步骤202:DSP处理器根据SRIO数据包的数据载荷,将获取的寄存器地址进行处理,得到SRIO读操作请求包,该SRIO读操作请求包中包括多个离散地址的寄存器的地址。
与实施例1类似,DSP处理器会根据SRIO数据包的数据载荷对获取的地址进行处理,尽可能多的实现一个读操作请求包中携带尽可能多的离散地址。当携带的数据(即欲读取的离散地址的数量)的大小超过SRIO数据包的数据载荷,则自动进行拆包处理,与上述实施例1类似,不再赘述。
本实施例为了便于说明,以上述得到的读操作请求包中携带了寄存器地址1000、3000、5000为例进行说明。
步骤203:DSP处理器将上述得到的读操作请求包通过SRIO传输到ASIC芯片中。
步骤204:ASIC芯片中的访问接口接收并保存读操作请求包。
其中,与实施例1不同在于,本实施例提供的访问接口配置的保存格式为先地址后内容的格式,于是相应地,将上述读操作请求包中携带的1000、3000、5000分别保存到地址域对应的存储空间中,例如,在寄存器地址1中保存1000、寄存器地址3中保存3000、在寄存器地址5中保存5000。
步骤205:ASIC芯片中的访问接口根据读操作请求包中携带的寄存器地址,查找写操作请求包携带的地址对应的寄存器,获取各寄存器值。
其中,所谓寄存器值,即该寄存器保存的数据;相应地,寄存器的地址1000、3000、5000中保存的数据,即为DSP处理器待读取的数据。
步骤206:ASIC芯片中的访问接口将获取的各寄存器值,进行保存。
步骤207:ASIC芯片中的访问接口将寄存器的地址和该地址对应的寄存器值,按照SRIO数据包的数据载荷,将寄存器地址和寄存器值行处理,得到SRIO读操作回复包,该SRIO读操作回复包中包括多个离散地址的寄存器的地址和对应的值。
其中,在形成读操作回复包时,需要根据按照SRIO数据包的数据载荷进行处理,当携带的数据大于数据载荷时,自动进行拆包,得到多个读操作回复包,将寄存器的值回复给DSP处理器。
至此,DSP处理器按照约定的格式对要读取的离散地址进行组包,然后通过SRIO接口将组好的包写入至ASIC芯片中的访问接口,该访问接口会读取对应地址的寄存器值,写入到相应的存储空间中,DSP处理器再从对应的空间中一次性将各离散地址对应的寄存器值读出。从而实现了DSP处理器通过该访问接口,可以一次性读取多个离散地址的寄存器值的目的,进一步地,本发明实施例提供的方法,还适用于对连续地址的访问,方法类似,不再赘述。
综上本发明实施例提供的方法,在DSP处理器访问ASIC芯片时,通过设置的访问接口,实现了对寄存器的集中访问,提高了单次访问操作中有效数据载荷的大小,从而有效地提高SRIO接口的效率及传输带宽的利用率。特别是针对离散址的情况,实现DSP处理器再从对应的空间中一次性将各离散地址对应的寄存器值读出,提高了通过SRIO接口访问ASIC芯片离散地址寄存器的效率,并提高了传输带宽的利用率。
实施例3
参见图7,本发明实施例提供了一种访问寄存器的装置,装置包括:
接收模块701,用于接收处理器发送的访问操作请求包,访问操作请求包中携带至少两个待访问的寄存器的地址;
访问模块702,用于根据访问操作请求包中携带的地址,对地址对应的寄存器进行访问。
一、当访问操作为读操作时,
接收模块701具体用于接收处理器发送的读操作请求包,读操作请求包中携带至少两个待进行数据读取的寄存器的地址;
访问模块702具体用于根据读操作请求包中携带的地址,对地址对应的寄存器进行读操作,获取寄存器值;
并且,进一步地,本发明实施例提供的装置还包括:
组包模块,用于根据串行高速输入输出SRIO数据包的数据载荷,对寄存器值进行组包,得到读操作回复包,读操作回复包中携带至少两个寄存器值;
发送模块,用于向处理器返回读操作回复包。
二、访问操作为写操作时,
接收模块701具体用于接收处理器发送的写操作请求包,写操作请求包中携带至少两个待进行数据写入的寄存器的地址和待写入的数据;
访问模块702具体用于根据访问操作请求包中携带的地址,对地址对应的寄存器进行写操作,将待写入的数据分发到对应的寄存器。
其中,装置和寄存器位于专用集成电路ASIC芯片中。
其中,上述两个寄存器的地址为离散地址。
综上所述,本发明实施例提供的访问寄存器的装置,在DSP处理器访问ASIC芯片时,通过设置的访问接口,实现了对寄存器的集中访问,提高了单次访问操作中有效数据载荷的大小,从而有效地提高SRIO接口的效率及传输带宽的利用率。特别是针对离散地址的情况,将离散地址的寄存器集中起来,实现了一次对多个寄存器(离散)的访问操作,进而提高通过SRIO接口访问ASIC芯片离散地址寄存器的效率,并提高了传输带宽的利用率。
实施例4
参见图8,本发明实施例提供了一种处理装置,所述处理装置包括:
获取模块801,用于获取至少两个待访问的寄存器的地址;
组包模块802,用于根据串行高速输入输出SRIO数据包的数据载荷,对至少两个寄存器的地址进行组包,得到访问操作请求包,访问操作请求包中携带至少两个待访问数据的寄存器的地址;
发送模块803,用于发送访问操作请求包。
一、当待访问的操作为读操作,装置还包括:
接收模块,用于接收读操作回复包,读操作回复包中携带至少两个寄存器值。
二、当待访问的操作为写操作;
获取模块801,还用于获取待写入的数据;
组包模块802,具体用于根据串行高速输入输出SRIO数据包的数据载荷,对获取的地址和数据进行组包,得到写操作请求包,写操作请求包中携带至少两个待进行数据写入的地址和待写入的数据。
其中,上述两个寄存器的地址为离散地址。
综上所述,本发明实施例提供的处理装置,通过按照数据载荷进行组包处理后发送,对端的访问寄存器接收到组包后的数据包后,实现了一次对多个寄存器的访问操作,特别是针对离散地址的寄存器的访问操作,进而提高通过SRIO接口访问ASIC芯片离散地址寄存器的效率,并提高了传输带宽的利用率。
综上,本发明实施例提供的技术方案,通过在ASIC芯片中配置访问接口,从而实现片外DSP处理器通过该接口,集中访问(包括读写操作)芯片内部离散地址寄存器,例如:在进行写操作时,该访问接口通过分发的方式,将片外DSP处理器按照固定格式集中配置的离散地址寄存器,分别写入到对应的寄存器中去;在进行读操作时,该访问接口将片外处理器按照固定格式集中读取的寄存器,分别读取后,填入相应位置,等待片外DSP处理器来读取。将原本只能离散访问的离散地址寄存器,集中起来访问,提高片外DSP处理器通过SRIO接口访问芯片寄存器的效率以及提高了传输带宽的利用率。
本发明实施例中的“接收”一词可以理解为主动从其他模块获取也可以是接收其他模块发送来的信息。
本领域技术人员可以理解附图只是一个优选实施例的示意图,附图中的模块或流程并不一定是实施本发明所必须的。
本领域技术人员可以理解实施例中的装置中的模块可以按照实施例描述分布于实施例的装置中,也可以进行相应变化位于不同于本实施例的一个或多个装置中。上述实施例的模块可以合并为一个模块,也可以进一步拆分成多个子模块。
上述本发明实施例序号仅仅为了描述,不代表实施例的优劣。
本发明实施例中的部分步骤,可以利用软件实现,相应的软件程序可以存储在可读取的存储介质中,如光盘或硬盘等。
以上所述仅为本发明的较佳实施例,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (10)
1、一种访问寄存器的方法,其特征在于,所述方法包括:
访问接口接收处理器发送的访问操作请求包,所述访问操作请求包中携带至少两个寄存器的地址;
根据所述访问操作请求包中携带的地址,对所述地址对应的寄存器进行访问。
2、如权利要求1所述的方法,其特征在于,当所述访问操作为读操作时,所述访问接口接收处理器发送的访问操作请求包,所述访问操作请求包中携带至少两个寄存器的地址,包括:
访问接口接收处理器发送的读操作请求包,所述读操作请求包中携带至少两个待进行数据读取的寄存器的地址;
所述根据所述访问操作请求包中携带的地址,对所述地址对应的寄存器进行访问,包括:
根据所述读操作请求包中携带的地址,对所述地址对应的寄存器进行读操作,获取寄存器值。
3、如权利要求2所述的方法,其特在于,所述根据所述访问操作请求包中携带的地址,对所述地址对应的寄存器进行访问之后,还包括:
根据串行高速输入输出SRIO数据包的数据载荷,对所述寄存器值进行组包得到读操作回复包,所述读操作回复包中携带至少两个寄存器值;向所述处理器返回所述读操作回复包。
4、如权利要求1所述的方法,其特征在于,当所述访问操作为写操作时,所述访问接口接收处理器发送的访问操作请求包,所述访问操作请求包中携带至少两个寄存器的地址,包括:
访问接口接收处理器发送的写操作请求包,所述写操作请求包中携带至少两个待进行数据写入的寄存器的地址和待写入的数据;
所述根据所述访问操作请求包中携带的地址,对所述地址对应的寄存器进行访问,包括:
根据所述访问操作请求包中携带的地址,对所述地址对应的寄存器进行写操作,将所述待写入的数据分发到对应的寄存器。
5、如权利要求1-4任一权利要求所述的方法,其特征在于,所述访问操作请求包中携带至少两个寄存器的地址,且所述两个寄存器的地址为离散地址。
6、如权利要求1-4任一权利要求所述的方法,其特征在于,所述访问接口和所述寄存器位于专用集成电路ASIC芯片中。
7、一种访问寄存器的装置,其特征在于,所述装置包括:
接收模块,用于接收处理器发送的访问操作请求包,所述访问操作请求包中携带至少两个寄存器的地址;
访问模块,用于根据所述访问操作请求包中携带的地址,对所述地址对应的寄存器进行访问。
8、如权利要求7所述的装置,其特征在于,所述当所述访问操作为读操作时,所述接收模块具体用于接收处理器发送的读操作请求包,所述读操作请求包中携带至少两个待进行数据读取的寄存器的地址;
所述访问模块具体用于根据所述读操作请求包中携带的地址,对所述地址对应的寄存器进行读操作,获取寄存器值。
9、如权利要求7-8任一权利要求所述的装置,其特征在于,所述装置和所述寄存器位于专用集成电路ASIC芯片中。
10、如权利要求7-8任一权利要求所述的装置,其特征在于,所述两个寄存器的地址为离散地址。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA2009100871660A CN101582058A (zh) | 2009-06-10 | 2009-06-10 | 一种访问寄存器的方法和装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA2009100871660A CN101582058A (zh) | 2009-06-10 | 2009-06-10 | 一种访问寄存器的方法和装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101582058A true CN101582058A (zh) | 2009-11-18 |
Family
ID=41364208
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2009100871660A Pending CN101582058A (zh) | 2009-06-10 | 2009-06-10 | 一种访问寄存器的方法和装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101582058A (zh) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103401775A (zh) * | 2013-07-18 | 2013-11-20 | 杭州华为数字技术有限公司 | 源报文转换装置及其报文转换方法、目标报文转换装置及其报文转换方法 |
CN103929415A (zh) * | 2014-03-21 | 2014-07-16 | 华为技术有限公司 | Rdma下数据读写的方法、装置和网络系统 |
CN103092798B (zh) * | 2012-12-28 | 2016-05-25 | 华为技术有限公司 | 片上系统及总线下的访问设备的方法 |
CN106326130A (zh) * | 2015-06-16 | 2017-01-11 | 联芯科技有限公司 | 寄存器地址空间的控制方法、控制器及片上系统 |
CN109426518A (zh) * | 2017-08-29 | 2019-03-05 | 杭州旗捷科技有限公司 | 单核处理器设备的并行写码方法、电子设备、存储介质 |
CN110716754A (zh) * | 2019-09-11 | 2020-01-21 | 无锡江南计算技术研究所 | 一种高效的处理器数据加载装置及方法 |
CN114115996A (zh) * | 2020-08-28 | 2022-03-01 | 瞻博网络公司 | 通过微控制器的映射的寄存器访问 |
CN114647602A (zh) * | 2022-05-24 | 2022-06-21 | 沐曦集成电路(上海)有限公司 | 一种跨芯片访问控制的方法、装置、设备及介质 |
-
2009
- 2009-06-10 CN CNA2009100871660A patent/CN101582058A/zh active Pending
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103092798B (zh) * | 2012-12-28 | 2016-05-25 | 华为技术有限公司 | 片上系统及总线下的访问设备的方法 |
US9489328B2 (en) | 2012-12-28 | 2016-11-08 | Huawei Technologies Co., Ltd. | System on chip and method for accessing device on bus |
CN103401775B (zh) * | 2013-07-18 | 2017-07-21 | 杭州华为数字技术有限公司 | 源报文转换装置及其报文转换方法、目标报文转换装置及其报文转换方法 |
CN103401775A (zh) * | 2013-07-18 | 2013-11-20 | 杭州华为数字技术有限公司 | 源报文转换装置及其报文转换方法、目标报文转换装置及其报文转换方法 |
CN103929415B (zh) * | 2014-03-21 | 2018-03-06 | 华为技术有限公司 | Rdma下数据读写的方法、装置和网络系统 |
CN103929415A (zh) * | 2014-03-21 | 2014-07-16 | 华为技术有限公司 | Rdma下数据读写的方法、装置和网络系统 |
CN106326130A (zh) * | 2015-06-16 | 2017-01-11 | 联芯科技有限公司 | 寄存器地址空间的控制方法、控制器及片上系统 |
CN106326130B (zh) * | 2015-06-16 | 2019-03-15 | 辰芯科技有限公司 | 寄存器地址空间的控制方法、控制器及片上系统 |
CN109426518A (zh) * | 2017-08-29 | 2019-03-05 | 杭州旗捷科技有限公司 | 单核处理器设备的并行写码方法、电子设备、存储介质 |
CN110716754A (zh) * | 2019-09-11 | 2020-01-21 | 无锡江南计算技术研究所 | 一种高效的处理器数据加载装置及方法 |
CN114115996A (zh) * | 2020-08-28 | 2022-03-01 | 瞻博网络公司 | 通过微控制器的映射的寄存器访问 |
CN114115996B (zh) * | 2020-08-28 | 2024-03-08 | 无盖灯光电公司 | 通过微控制器的映射的寄存器访问 |
CN114647602A (zh) * | 2022-05-24 | 2022-06-21 | 沐曦集成电路(上海)有限公司 | 一种跨芯片访问控制的方法、装置、设备及介质 |
CN114647602B (zh) * | 2022-05-24 | 2022-08-19 | 沐曦集成电路(上海)有限公司 | 一种跨芯片访问控制的方法、装置、设备及介质 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101582058A (zh) | 一种访问寄存器的方法和装置 | |
US6343072B1 (en) | Single-chip architecture for shared-memory router | |
EP1546843B1 (en) | High data rate stateful protocol processing | |
EP1591906A1 (en) | Efficient data transfer from an ASIC to a host using DMA | |
EP0357618B1 (en) | Switching system | |
EP1297662A2 (en) | Address conversion method and device in a fibre channel switch | |
CN101178694A (zh) | Intel e1000零拷贝的方法 | |
CN109992405A (zh) | 一种处理数据报文的方法和网卡 | |
CN105207794B (zh) | 统计计数设备及其实现方法、具有统计计数设备的系统 | |
CN101741664A (zh) | 以太网接口系统实现方法及实现装置 | |
CN1802836A (zh) | 网络协议卸载引擎存储器管理 | |
CN101110779B (zh) | 一种经快速输入输出端口到以太网端口数据传输的方法 | |
CN108650178B (zh) | 一种业务报文处理方法、装置及系统 | |
US6968391B2 (en) | Switch with compressed packet storage | |
CN101901199B (zh) | 一种数据透明传输的方法及系统 | |
US9485114B2 (en) | MAC abstraction sub-layer and MAC table for a communication system and related communication device | |
US7296100B1 (en) | Packet buffer management apparatus and method | |
CN105022591B (zh) | 数据存储系统中基于元数据的数据对齐 | |
CN102171976B (zh) | 交换设备上的数据传输方法和装置 | |
CN112291259A (zh) | 一种协议转换方法、网关、设备及可读存储介质 | |
CN110704419A (zh) | 数据结构、数据索引方法、装置及设备、存储介质 | |
CN108063737A (zh) | 一种FCoE存储区域网读请求处理方法及系统 | |
CN101150562B (zh) | 一种降低cpu处理负荷的媒体流数据处理方法 | |
CN114124594A (zh) | 数据传输方法和系统、芯片 | |
CN105512075A (zh) | 高速输出、输入接口电路及数据传输方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20091118 |