CN103092798B - 片上系统及总线下的访问设备的方法 - Google Patents
片上系统及总线下的访问设备的方法 Download PDFInfo
- Publication number
- CN103092798B CN103092798B CN201210585522.3A CN201210585522A CN103092798B CN 103092798 B CN103092798 B CN 103092798B CN 201210585522 A CN201210585522 A CN 201210585522A CN 103092798 B CN103092798 B CN 103092798B
- Authority
- CN
- China
- Prior art keywords
- access
- request
- equipment
- main equipment
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Small-Scale Networks (AREA)
- Information Transfer Systems (AREA)
Abstract
本发明公开了一种片上系统及总线下的访问设备的方法,属于电子领域。所述系统包括:主设备,用于发送访问请求,所述访问请求包括用于标识待访问的从设备的地址信号和用于标识所述访问请求中读或写操作的ID信号;扩展模块,用于接收所述主设备发送的访问请求,根据主设备的数量对所述访问请求中的ID信号进行扩展;解析模块,用于对所述扩展模块输出的访问请求进行解析,得到访问响应指令;从设备,用于根据所述访问响应指令对所述扩展后的访问请求做出响应。本发明通过上述技术方案,实现了主设备灵活访问从设备,降低了对主从设备的要求。
Description
技术领域
本发明涉及电子领域,特别涉及一种片上系统及总线下的访问设备的方法。
背景技术
SOC(SystemOnChip,片上系统)是将微处理器设备、IP(IntellectualProperty,知识产权)核设备、存储器设备或片外存储控制接口设备集成在单一芯片上的系统,该系统上的各设备之间通过总线连接。例如,ARM公司的AXI(AdvancedeXtensibleInterface,高级扩展接口)总线等。
随着以SOC为载体的移动终端的普及,通过移动终端进行数据业务和支付业务的应用也越来越频繁,SOC内的设备上存储的安全信息也越来越趋于开放,为了保护存储着安全信息的设备不被任意访问,需对系统内各设备的访问进行安全管理。
现有技术一提供了一种总线下的访问设备的方法,接收主设备发出的访问请求,硬件地址译码器根据访问请求得到待访问的从设备,安全控制逻辑电路根据从设备被访问的控制逻辑对主设备的访问请求做出响应,允许主设备对待访问的从设备进行访问与否。
现有技术二提供了一种总线下的访问设备的方法,接收主设备发出的访问请求和总线安全控制命令,硬件地址译码器根据访问请求得到待访问的从设备,从设备根据总线安全控制命令对主设备的访问请求做出响应,允许主设备对从设备进行访问与否。
在实现本发明的过程中,发明人发现现有技术至少存在以下问题:
由于现有技术一通过硬件地址译码器和安全控制逻辑电路,对主设备访问从设备做出响应,导致访问关系固定,在不用的应用场景下不能改变设备间的访问关系;由于现有技术二通过总线安全控制命令和硬件地址译码器,对主设备访问从设备做出响应,导致主从设备需要支持总线安全控制命令,提高了对设备的要求。
发明内容
为了解决现有技术的问题,本发明实施例提供了一种片上系统及总线下的访问设备的方法。所述技术方案如下:
一方面,提供了一种片上系统,所述系统包括:
主设备,用于发送访问请求,所述访问请求包括用于标识待访问的从设备的地址信号和用于标识所述访问请求中读或写操作的ID信号;
扩展模块,用于接收所述主设备发送的访问请求,根据主设备的数量对所述访问请求中的ID信号进行扩展,扩展后的所述ID信号中新增的位用于表示所述主设备的编号;
解析模块,用于对所述扩展模块输出的访问请求进行解析,得到访问响应指令;
从设备,用于根据所述访问响应指令对所述扩展后的访问请求做出响应;
所述解析模块,具体用于:
对所述扩展模块输出的访问请求进行解析,得到待访问的从设备的地址信息和主设备的编号信息,根据预设的访问规则、所述待访问的从设备的地址信息和所述主设备的编号信息,对所述访问请求进行判断,如果符合所述预设的访问规则,则得到允许访问响应指令,否则,得到不允许访问响应指令;其中,所述预设的访问规则为所述从设备是否允许所述主设备访问,或者,所述从设备的子空间是否允许所述主设备访问。
优选的,所述扩展模块,包括:
确定单元,用于根据预设公式和主设备的数量,确定扩展位的位数;
扩展单元,用于根据所述确定单元确定的扩展位的位数对所述访问请求中的ID信号进行扩展。
优选的,所述确定单元,具体用于:
根据主设备的数量N和预设公式log2x,确定扩展位的位数为log2N,其中,N为正整数。
另一方面,提供了一种片上系统的总线下访问设备的方法,所述方法包括:
接收主设备发送的访问请求,根据主设备的数量对所述访问请求的ID信号进行扩展,所述访问请求包括用于标识待访问的从设备的地址信号和用于标识所述访问请求中读或写操作的ID信号,扩展后的所述ID信号中新增的位用于表示所述主设备的编号;
对所述扩展后的访问请求进行解析,得到访问响应指令,使得所述待访问的从设备根据所述访问响应指令对所述扩展后的访问请求做出响应;
所述对所述扩展后的访问请求进行解析,得到访问响应指令,具体包括:
对所述扩展后的访问请求进行解析,得到待访问的从设备的地址信息和主设备的编号信息,根据预设的访问规则、所述待访问的从设备的地址信息和所述主设备的编号信息,对所述访问请求进行判断,如果符合所述预设的访问规则,则得到允许访问响应指令,否则,得到不允许访问响应指令;其中,所述预设的访问规则为所述从设备是否允许所述主设备访问,或者,所述从设备的子空间是否允许所述主设备访问。
优选的,所述根据主设备的数量对所述访问请求的ID信号进行扩展,具体包括:
根据预设公式和主设备的数量确定的扩展位的位数,对所述访问请求中的ID信号进行扩展。
优选的,所述根据预设公式和主设备的数量确定的扩展位的位数,具体包括:
根据主设备的数量N和预设公式log2x,确定扩展位的位数为log2N,其中N为正整数。
本发明实施例提供的技术方案带来的有益效果是:
通过主设备发送包括用于标识待访问的从设备的地址信号和用于标识访问请求中读或写操作的ID信号的访问请求,扩展模块根据主设备的数量对接收的访问请求的ID信号进行扩展,解析模块对扩展后的访问请求进行解析,得到访问响应指令,从设备根据访问响应指令对扩展后的访问请求进行处理,从而实现了主设备灵活访问从设备,降低了对主从设备的要求。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例一提供的一种片上系统的结构示意图;
图2是本发明实施例一提供的扩展模块的结构示意图;
图3是本发明实施例二提供的一种片上系统的总线下的访问设备的方法流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明实施方式作进一步地详细描述。
实施例一
本实施例提供了一种片上系统,该系统内的各设备之间通过总线连接,本实施例不对总线的类型进行具体限定,可以是AMBA2.0的APB(AdvancedPeripheralBus,);还可以是AMBA3.0的AXI(AdvancedeXtensibleInterface,高级扩展接口),还可以是Wishbone等等。
参见图1,本发明实施例提供的片上系统可以包括:
主设备101,用于发送访问请求,该访问请求包括用于标识待访问的从设备的地址信号和用于标识访问请求中读或写操作的ID信号;
具体地,针对该主设备,在SOC上存在一至多个从设备,当主设备需要对从设备中的一个从设备进行访问时,需要发出对该一个从设备的访问请求,该访问请求中包括用于标识待访问的从设备的地址信号和用于标识访问请求中读/写操作的ID信号。
例如,在SOC上存在2个从设备,用一位二进制信息[x1]标识从设备的地址信号,当该位二进制信息[x1]为0时表示编号为1的从设备,当该位二进制信息[x1]为1时表示编号为2的从设备,对从设备的访问有两种操作,读操作和写操作,用一位二进制信息[x2]标识该两种操作的ID信号,当该位为0时表示读操作,当该位为1时表示写操作。
当主设备需要对编号为1的从设备进行读访问操作时,发出的访问请求中包括编号为1的从设备的地址信号0和读操作的ID信号0,即[0][0],高位为[x1],低位为[x2],本实施例不对从设备的数量进行限定,编号数量进行限定,可以是2个,还可以是3个,等其它正整数值,不对从设备编号和读写两种操作的具体表现方法进行限定,可以是二进制,用一位二进制表示,还可以用两位二进制表示,还可以是十进制,用一位十进制表示,还可以用两位十进制表示,本实施例不对操作的种类进行限定,可以是读操作,还可以是写操作。
为了更好的实施对主设备访问从设备的安全管理,对一个从设备的内部存储空间进行划分,对划分后的存储空间用地址信号进行标识,例如:将编号为1的从设备的内部存储空间划分为两个空间,一个为存储数据的空间,另一个为存储配置属性的空间,该两个空间用一位二进制信息[x3]进行标识,则编号为1的从设备的存储数据的空间用地址信号标识为[0][0],则编号为1的从设备的存储配置属性的空间用地址信号标识为[1][0],其中后一位表示从设备的编号,前一位表示存储空间的子空间,还可以对存储数据的空间进行再划分,划分为N个子空间,还可以对存储配置属性的空间进行再划分,划分为N个子空间,本实施例不对从设备的内部存储空间的划分数量进行限定,可以是2个,还可以是3个,等正整数值。
为了区分多个读/写操作,实现主设备对从设备访问的安全管理,避免不能同时处理多个访问请求,对读或写操作增加ID信号来区分多个读或写操作,实现多个读/写操作的乱序(Outstanding)传输访问,即主设备可在前一个访问请求未结束的情况下,开始新的一个访问请求,相同ID的按顺序完成,不同ID的没有顺序限制。
例如,主设备对编号为1的从设备进行读操作,先发送了读操作1,主设备可以在还没得到从设备发出的对读操作1做出的响应时,发送读操作2,为了区分读操作1和读操作2,对读操作的ID信号进行扩展,用一位二进制信息[x4]表示两个读操作的编号,则对编号为1的从设备的读操作1表示为[0][0],对编号为1的从设备的读操作2表示为[1][0],其中,后一位表示从设备的编号,前一位表示读操作的编号,本实施例不对读操作的种类进行限定,可以是2个,还可以是3个。
在实际应用中,主设备可以是CPU(CentralProcessingUnit,中央处理器),还可以是DSP(DigitalSignalProcessing,数字信号处理器)等其他IP核设备,本实施例不对主设备的具体形式进行限定。不对操作的类型进行限定,可以是读操作还可以是写操作。
扩展模块102,用于接收主设备101发送的访问请求,根据主设备101的数量对访问请求中的ID信号进行扩展;
具体地,参见图2,该扩展模块102,包括:
确定单元102a,用于根据预设公式和主设备的数量,确定扩展位的位数;
例如,主设备的数量为2,确定的扩展位为2位,当扩展后的2位为10时,标识主设备1,当扩展后的2位为01时表示主设备2,本实施例不对扩展后扩展位表示主设备的具体形式进行限定,可以为10和01,还可以为01和10,等其他2位表现形式。
扩展单元102b,用于根据确定单元102a确定的扩展位的位数对访问请求中的ID信号进行扩展。
例如,根据上述确定单元102a的相关描述,在主设备的数量为2的情况下,对主设备发送的ID信号扩展2位,其中,ID信号中新增的2位用于表示主设备的编号。
为了合理利用总线带宽,优选的,预设公式为log2x,当主设备的数量为N时,确定扩展位的位数为log2N,其中,N为正整数。
例如,当主设备的数量为2时,根据公式log2N确定的扩展位的位数为1位,则当该1位为0时,表示主设备1,当该1位为1时,表示主设备2,当主设备的数量为3~4时,根据公式log2N得到的值向上取整数确定的扩展位的位数为2位,则可以当该2位为00时,表示主设备1,当该2位为01时,表示主设备2,当该2位为10时,表示主设备3,当该2位为11时,表示主设备4,本本实施例不对扩展后扩展位表示主设备的具体形式进行限定,可以为0表示主设备1,1表示主设备2,还可以1表示主设备1,0表示主设备2,本实施例不对主设备的数量N进行限定,可以为2、还可以为3~4,还可以为其他正整数值。
解析模块103,用于对扩展模块102输出的访问请求进行解析,得到访问响应指令;
具体地,该解析模块103,具体用于:
对扩展模块102输出的访问请求进行解析,得到待访问的从设备的地址信息和主设备的编号信息,根据预设的访问规则、待访问的从设备的地址信息和主设备的编号信息,对访问请求进行判断,如果符合预设规则,则得到允许访问响应指令,否则,得到不允许访问响应指令。
例如:编号为1的主设备发送了对编号为1的从设备进行读操作的访问请求,该解析模块103对扩展模块102输出的访问请求进行解析,得到待访问的从设备的地址编号为1和发送访问请求的主设备编号为1,当预设规则为编号为1的从设备允许编号为1的主设备对其访问,由于解析得到的结果符合预设规则,则得到允许访问响应指令;当预设规则为编号为1的从设备不允许编号为1的主设备对其访问,由于解析得到的结果不符合预设规则,则得到不允许访问响应指令。
编号为1的从设备对其存储空间进行了划分,划分为N个子空间,编号为1的主设备发送了对编号为1的从设备的第2个子空间进行读操作的访问请求,该解析模块103对扩展模块102输出的访问请求进行解析,得到待访问的从设备的地址编号为12和发送访问请求的主设备编号为1,其中,地址编号中的1对应从设备的编号,2对应从设备中的子空间的编号,当预设规则为编号为1的从设备的第2个子空间允许编号为1的主设备对其访问,由于解析得到的结果符合预设规则,则得到允许访问响应指令;当预设规则为编号为1的从设备的第2个子空间不允许编号为1的主设备对其访问,由于解析得到的结果不符合预设规则,则得到不允许访问响应指令。
本实施例不对访问请求的操作类型进行限定,可以是读操作还可以是写操作,不对预设规则的具体进行限定,可以是编号为1的从设备允许主设备对其进行访问,还可以是编号为1的从设备不允许主设备对其进行访问。
从设备104,用于根据访问响应指令对扩展后的访问请求做出响应。
具体的地,如果得到的访问响应指令是允许访问响应指令,且访问请求是对从设备进行读操作,则从设备允许该读操作;
如果得到的访问响应指令是允许访问响应指令,且访问请求是对从设备进行写操作,则从设备允许该写操作;
如果得到的访问响应指令是不允许访问响应指令,且访问请求是对从设备进行读操作,则从设备不允许该读操作,为了更好给主设备以提示,还可以返回操作错误信息或者操作无效信息;
如果得到的访问响应指令是不允许访问响应指令,且访问请求是对从设备进行写操作,则从设备不允许该写操作,为了更好给主设备以提示,还可以返回操作错误信息或者操作无效信息。
在实际应用中,从设备可以是内部的RAM(RandomAccessMemory,随机存储器),还可以是APB(AdvancedPeripheralBus,外围总线桥)等其他IP核设备,本实施例不对从设备的具体形式进行限定。
本实施例提供的系统:通过主设备发送包括用于标识待访问的从设备的地址信号和用于标识访问请求中读或写操作的ID信号的访问请求,扩展模块根据主设备的数量对接收的访问请求的ID信号进行扩展,解析模块对扩展后的访问请求进行解析,得到访问响应指令,从设备根据访问响应指令对扩展后的访问请求进行处理,从而实现了主设备灵活访问从设备,降低了对主从设备的要求。
实施例二
本发明实施例提供了一种基于上述实施例一提供的片上系统的总线下的访问设备的方法,结合上述实施例一的内容,参见图3,本实施例提供的方法流程可以如下:
201:接收主设备发送的访问请求,根据主设备的数量对访问请求的ID信号进行扩展,该访问请求包括用于标识待访问的从设备的地址信号和用于标识访问请求中读或写操作的ID信号;
具体地,针对该步骤的实现方式可参见上述实施例一主设备101和扩展模块102的相关描述,此处不再一一赘述。
202:对扩展后的访问请求进行解析,得到访问响应指令,使得待访问的从设备根据访问响应指令对扩展后的访问请求做出响应。
具体地,针对该步骤的实现方式可参见上述实施例一解析模块103和从设备104的相关描述,此处不再一一赘述。
本实施例提供的方法:通过接收主设备发送的包括用于标识待访问的从设备的地址信号和用于标识访问请求中读或写操作的ID信号,根据主设备的数量对接收的访问请求的ID信号进行扩展,对扩展后的访问请求进行解析,得到访问响应指令,使得待访问的从设备根据访问响应指令对扩展后的访问请求进行处理,从而实现了主设备灵活访问从设备,降低了对主从设备的要求。
需要说明的是:上述实施例提供的在片上系统的总线下访问设备时,仅以上述各功能模块的划分进行举例说明,实际应用中,可以根据需要而将上述功能分配由不同的功能模块完成,即将系统的内部结构划分成不同的功能模块,以完成以上描述的全部或者部分功能。另外,上述实施例提供的片上系统与片上系统的总线下的访问设备的方法实施例属于同一构思,其具体实现过程详见方法实施例,这里不再赘述。
上述本发明实施例序号仅仅为了描述,不代表实施例的优劣。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成,也可以通过程序来指令相关的硬件完成,所述的程序可以存储于一种计算机可读存储介质中,上述提到的存储介质可以是只读存储器,磁盘或光盘等。
以上所述仅为本发明的较佳实施例,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (6)
1.一种片上系统,其特征在于,所述系统,包括:
主设备,用于发送访问请求,所述访问请求包括用于标识待访问的从设备的地址信号和用于标识所述访问请求中读或写操作的ID信号;
扩展模块,用于接收所述主设备发送的访问请求,根据主设备的数量对所述访问请求中的ID信号进行扩展,扩展后的所述ID信号中新增的位用于表示所述主设备的编号;
解析模块,用于对所述扩展模块输出的访问请求进行解析,得到访问响应指令;
从设备,用于根据所述访问响应指令对所述扩展后的访问请求做出响应;
所述解析模块,具体用于:
对所述扩展模块输出的访问请求进行解析,得到待访问的从设备的地址信息和主设备的编号信息,根据预设的访问规则、所述待访问的从设备的地址信息和所述主设备的编号信息,对所述访问请求进行判断,如果符合所述预设的访问规则,则得到允许访问响应指令,否则,得到不允许访问响应指令;其中,所述预设的访问规则为所述从设备是否允许所述主设备访问,或者,所述从设备的子空间是否允许所述主设备访问。
2.根据权利要求1所述的系统,其特征在于,所述扩展模块,包括:
确定单元,用于根据预设公式和主设备的数量,确定扩展位的位数;
扩展单元,用于根据所述确定单元确定的扩展位的位数对所述访问请求中的ID信号进行扩展。
3.根据权利要求2所述的系统,其特征在于,所述确定单元,具体用于:
根据主设备的数量N和预设公式log2x,确定扩展位的位数为log2N,其中,N为正整数。
4.一种片上系统的总线下访问设备的方法,其特征在于:
接收主设备发送的访问请求,根据主设备的数量对所述访问请求的ID信号进行扩展,所述访问请求包括用于标识待访问的从设备的地址信号和用于标识所述访问请求中读或写操作的ID信号,扩展后的所述ID信号中新增的位用于表示所述主设备的编号;
对所述扩展后的访问请求进行解析,得到访问响应指令,使得所述待访问的从设备根据所述访问响应指令对所述扩展后的访问请求做出响应;
所述对所述扩展后的访问请求进行解析,得到访问响应指令,具体包括:
对所述扩展后的访问请求进行解析,得到待访问的从设备的地址信息和主设备的编号信息,根据预设的访问规则、所述待访问的从设备的地址信息和所述主设备的编号信息,对所述访问请求进行判断,如果符合所述预设的访问规则,则得到允许访问响应指令,否则,得到不允许访问响应指令;其中,所述预设的访问规则为所述从设备是否允许所述主设备访问,或者,所述从设备的子空间是否允许所述主设备访问。
5.根据权利要求4所述的方法,其特征在于,所述根据主设备的数量对所述访问请求的ID信号进行扩展,具体包括:
根据预设公式和主设备的数量确定的扩展位的位数,对所述访问请求中的ID信号进行扩展。
6.根据权利要求5所述的方法,其特征在于,所述根据预设公式和主设备的数量确定的扩展位的位数,具体包括:
根据主设备的数量N和预设公式log2x,确定扩展位的位数为log2N,其中N为正整数。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210585522.3A CN103092798B (zh) | 2012-12-28 | 2012-12-28 | 片上系统及总线下的访问设备的方法 |
US14/141,137 US9489328B2 (en) | 2012-12-28 | 2013-12-26 | System on chip and method for accessing device on bus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210585522.3A CN103092798B (zh) | 2012-12-28 | 2012-12-28 | 片上系统及总线下的访问设备的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103092798A CN103092798A (zh) | 2013-05-08 |
CN103092798B true CN103092798B (zh) | 2016-05-25 |
Family
ID=48205388
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210585522.3A Active CN103092798B (zh) | 2012-12-28 | 2012-12-28 | 片上系统及总线下的访问设备的方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9489328B2 (zh) |
CN (1) | CN103092798B (zh) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103399832B (zh) * | 2013-08-21 | 2016-09-14 | 中国人民解放军国防科学技术大学 | 总线间的乱序返回数据的归序方法 |
EP3264280B1 (en) * | 2013-12-31 | 2019-09-18 | Huawei Technologies Co., Ltd. | Method and apparatus for extending pcie domain |
CN104899175A (zh) * | 2014-03-04 | 2015-09-09 | 深圳市中兴微电子技术有限公司 | 一种基于片内总线协议的安全访问控制方法和装置 |
CN107517167B (zh) * | 2016-06-15 | 2020-04-14 | 华为技术有限公司 | 一种数据传输控制方法、装置及SoC芯片 |
CN108769281A (zh) * | 2018-04-26 | 2018-11-06 | 四川赛科安全技术有限公司 | 一种总线消防电话自动编址实现主、分机通讯的方法 |
CN110704351A (zh) * | 2019-09-24 | 2020-01-17 | 山东华芯半导体有限公司 | 基于axi总线的主机设备数据传输扩展方法 |
CN110474828B (zh) * | 2019-09-27 | 2021-07-27 | 瑞纳智能设备股份有限公司 | 一种mbus总线通信方法及系统 |
CN113568866B (zh) * | 2021-09-23 | 2022-01-25 | 深圳市创成微电子有限公司 | 一种dsp处理器、系统及其与外部从设备交互的方法 |
CN115292764B (zh) * | 2022-10-08 | 2023-03-24 | 山东云海国创云计算装备产业创新中心有限公司 | 一种总线的安全防护方法、装置及介质 |
CN115659379B (zh) * | 2022-12-15 | 2023-04-28 | 芯动微电子科技(珠海)有限公司 | 一种总线访问权限控制方法及装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1556476A (zh) * | 2003-12-30 | 2004-12-22 | 中兴通讯股份有限公司 | 一种实现pci总线与cpu总线之间转换的方法 |
CN101464848A (zh) * | 2009-01-22 | 2009-06-24 | 成都市华为赛门铁克科技有限公司 | 一种串行总线扩展方法及设备 |
CN101582058A (zh) * | 2009-06-10 | 2009-11-18 | 华为技术有限公司 | 一种访问寄存器的方法和装置 |
CN101853237A (zh) * | 2010-05-31 | 2010-10-06 | 华为技术有限公司 | 片上系统及axi总线下的传输方法 |
CN101937412A (zh) * | 2010-09-14 | 2011-01-05 | 硅谷数模半导体(北京)有限公司 | 一种片上系统及其访问方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7139890B2 (en) * | 2002-04-30 | 2006-11-21 | Intel Corporation | Methods and arrangements to interface memory |
US7881341B2 (en) * | 2005-09-30 | 2011-02-01 | Intel Corporation | Reconfigurable media controller to accommodate multiple data types and formats |
US8813220B2 (en) * | 2008-08-20 | 2014-08-19 | The Boeing Company | Methods and systems for internet protocol (IP) packet header collection and storage |
CN102045379B (zh) * | 2009-10-15 | 2013-01-02 | 杭州华三通信技术有限公司 | 一种进行ip存储的方法、系统和存储设备 |
US8817799B2 (en) * | 2011-04-14 | 2014-08-26 | Broadcom Corporation | Network processor for supporting residential gateway applications |
US9330027B2 (en) * | 2013-03-15 | 2016-05-03 | Intel Corporation | Register access white listing |
-
2012
- 2012-12-28 CN CN201210585522.3A patent/CN103092798B/zh active Active
-
2013
- 2013-12-26 US US14/141,137 patent/US9489328B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1556476A (zh) * | 2003-12-30 | 2004-12-22 | 中兴通讯股份有限公司 | 一种实现pci总线与cpu总线之间转换的方法 |
CN101464848A (zh) * | 2009-01-22 | 2009-06-24 | 成都市华为赛门铁克科技有限公司 | 一种串行总线扩展方法及设备 |
CN101582058A (zh) * | 2009-06-10 | 2009-11-18 | 华为技术有限公司 | 一种访问寄存器的方法和装置 |
CN101853237A (zh) * | 2010-05-31 | 2010-10-06 | 华为技术有限公司 | 片上系统及axi总线下的传输方法 |
CN101937412A (zh) * | 2010-09-14 | 2011-01-05 | 硅谷数模半导体(北京)有限公司 | 一种片上系统及其访问方法 |
Also Published As
Publication number | Publication date |
---|---|
US9489328B2 (en) | 2016-11-08 |
US20140189179A1 (en) | 2014-07-03 |
CN103092798A (zh) | 2013-05-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103092798B (zh) | 片上系统及总线下的访问设备的方法 | |
CN107278299B (zh) | 经由可重配置的虚拟交换机实现次级总线功能性的方法、装置和系统 | |
KR101686360B1 (ko) | 다중슬롯 링크 계층 플릿에서의 제어 메시징 | |
US7783819B2 (en) | Integrating non-peripheral component interconnect (PCI) resources into a personal computer system | |
JP4477613B2 (ja) | AXIプロトコルを適用したNoCシステム | |
CN112543925A (zh) | 用于使用专用低延迟链路的多个硬件加速器的统一地址空间 | |
US9015380B2 (en) | Exchanging message data in a distributed computer system | |
US11829323B2 (en) | Method of notifying a process or programmable atomic operation traps | |
US11740929B2 (en) | Registering a custom atomic operation with the operating system | |
US20170124018A1 (en) | Method and Device for Sharing PCIE I/O Device, and Interconnection System | |
US20130346635A1 (en) | Assigning Addresses To Devices On An Interconnect | |
CN101178697B (zh) | 一种pcie设备通信方法及系统 | |
CN105630727B (zh) | 多SoC节点之间的访问方法、装置和系统 | |
US11698791B2 (en) | On-demand programmable atomic kernel loading | |
US8316169B2 (en) | Physical to hierarchical bus translation | |
US8606984B2 (en) | Hierarchical to physical bus translation | |
KR100643815B1 (ko) | 링크-기반 컴퓨팅 시스템 내에서의 i/o 구성 메시징 | |
WO2016095340A1 (zh) | 数据发送成功的确认方法及装置 | |
CN104850517A (zh) | 一种dma传输报文数据的方法及装置 | |
RU164236U1 (ru) | УПРАВЛЯЮЩИЙ КОММУТАТОР ДЛЯ КЛАСТЕРА НА ОСНОВЕ PCI Express | |
CN105530197A (zh) | SoC节点之间资源共享配置方法和设备 | |
CN104268121A (zh) | 超大规模芯片及其布局方法、访问寄存器的方法及系统 | |
CN117453117A (zh) | 一种网络存储处理设备、存储服务器、数据存储及读取方法 | |
JP2013168075A (ja) | データ転送システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |