KR100643815B1 - 링크-기반 컴퓨팅 시스템 내에서의 ｉ/ｏ 구성 메시징 - Google Patents

링크-기반 컴퓨팅 시스템 내에서의 ｉ/ｏ 구성 메시징 Download PDF

Info

Publication number
KR100643815B1
KR100643815B1 KR1020040067592A KR20040067592A KR100643815B1 KR 100643815 B1 KR100643815 B1 KR 100643815B1 KR 1020040067592 A KR1020040067592 A KR 1020040067592A KR 20040067592 A KR20040067592 A KR 20040067592A KR 100643815 B1 KR100643815 B1 KR 100643815B1
Authority
KR
South Korea
Prior art keywords
configuration transaction
configuration
unit
component
segment
Prior art date
Application number
KR1020040067592A
Other languages
English (en)
Other versions
KR20050107724A (ko
Inventor
세띠프라샨트
크레타케네쓰
Original Assignee
인텔 코오퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코오퍼레이션 filed Critical 인텔 코오퍼레이션
Publication of KR20050107724A publication Critical patent/KR20050107724A/ko
Application granted granted Critical
Publication of KR100643815B1 publication Critical patent/KR100643815B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Computer And Data Communications (AREA)
  • Information Transfer Systems (AREA)
  • Multi Processors (AREA)
  • Small-Scale Networks (AREA)

Abstract

구성 트랜잭션 어드레스 중 적어도 일부를 사용하여 메모리 내에서 검색(look-up)을 수행하는 방법에 대해 설명한다. 구성 트랜잭션은 링크-기반 컴퓨팅 시스템 내에 있는 I/O 세그먼트에 접속된 I/O 유닛에서 구성 기능을 수행하는 것이다. 검색은 링크-기반 컴퓨팅 시스템 내에서 컴포넌트를 식별하는 것이다. I/O 세그먼트는 링크-기반 컴퓨팅 시스템 내의 컴포넌트를 통해 액세스된다.
구성 트랜잭션 어드레스, 메모리, 검색(look-up), 구성 트랜잭션, 링크-기반 컴퓨팅 시스템, I/O 세그먼트, I/O 유닛

Description

링크-기반 컴퓨팅 시스템 내에서의 Ｉ/Ｏ 구성 메시징{I/O CONFIGURATION MESSAGING WITHIN A LINK-BASED COMPUTING SYSTEM}
본 발명은 예에 의해 설명되지만 이에 한정되지 않고, 첨부된 도면에 있어서, 비슷한 참조 부호들은 유사한 구성 요소를 나타낸다.
도 1a는 버스를 통해 상호 접속된 컴포넌트들을 도시한다.
도 1b는 지점 대 지점 링크들의 메쉬(mesh)를 통해 상호 접속된 컴포넌트들을 도시한다.
도 2는 I/O 아키텍쳐를 도시한다.
도 3은 링크-기반 컴퓨팅 시스템의 일 실시예를 도시한다.
도 4는 I/O 구성 트랜잭션(configuration transaction)에 대한 어드레스를 패킷으로 변환하는 것을 돕는 소스 디코더를 포함하는 링크-기반 컴퓨팅 시스템 노드의 일 실시예를 도시한다.
도 5는 I/O 구성 트랜잭션에 대한 어드레스를 패킷으로 변환하는 방법론에 대한 일 실시예를 도시한다.
도 6은 도 5의 방법론에 따라 생성된 패킷에 대한 응답 패킷을 생성하는 방법론의 일 실시예를 도시한다.
<도면의 주요 부분에 대한 부호의 설명>
401 : 링크-기반 컴퓨팅 시스템의 컴포넌트
402 : 소스 어드레스 디코더
403 : 네트워킹 층
405 : 구성 트랜잭션 어드레스
406 : NodeID 출력
440 : 링크-기반 컴퓨팅 시스템의 네트워크
본 발명의 분야는 일반적으로 컴퓨팅 시스템에 관한 것이고, 보다 구체적으로는, 링크-기반 컴퓨팅 시스템 내에서 메시징하는 I/O 구성에 관한 것이다.
도 1a는 버스(120)를 도시한다. 버스(120)는 전자 컴포넌트들(101a ~ 10Na, 110a) 사이에서 통신을 전송하는데 사용되는 "공유 매체(shared medium)" 통신 구조이다. 공유 매체란, 서로 통신하는 컴포넌트들(101a ~ 10Na, 110a)이 물리적으로 공유하고 있고, 그들이 동일한 전자적 배선(120)에 접속된다는 것을 의미한다. 즉, 배선(120)은, 컴포넌트들(101a ~ 10Na, 110a) 중 어느 것에 의해 사용되어 컴포넌트들(101a ~ 10Na, 110a) 중 그 외의 다른 것과 통신하기 위한 공유된 리소스이다. 예를 들어, 컴포넌트(101a)가 컴포넌트(10Na)와 통신하기를 희망한다면, 컴포넌트(101a)는 배선(120)을 따라 컴포넌트(10Na)로 정보를 전송할 것이고; 컴포넌트(103a)가 컴포넌트(110a)와 통신하기를 희망한다면, 컴포넌트(103a)는 동일한 배 선(120)을 따라 컴포넌트(110a)로 정보를 전송할 것이다.
컴퓨팅 시스템은 통상적으로 버스를 이용한다. 예를 들어, 임의의 IBM 호환성 PC와 관련하여, 버스(120)는, 컴포넌트(101a ~ 10Na)가 "I/O" 컴포넌트(예컨대, LAN 네트워킹 어댑터 카드, MODEM, 하드디스크 기억 장치, 등)에 대응하고, 컴포넌트(110a)가 ICH(I/O Control Hub)에 대응하는 PCI 버스에 대응한다. 또 다른 예로서, 임의의 멀티프로세서 컴퓨팅 시스템과 관련하여, 버스(120)는, 컴포넌트(101a ~ 10Na)가 마이크로프로세서들에 대응하고, 컴포넌트(110a)가 메모리 제어기에 대응하는 "전측(front side)" 버스에 대응한다.
"용량성 부하(capacitive loading)"라 불리는 아티팩트(artifact)로 인해, 컴퓨팅 시스템 속도가 증가함에 따라, 버스들이 점점 실용적이지 못하게 된다. 기본적으로, 임의의 배선에 대한 용량성 부하가 증가함에 따라, 배선이 정보를 전송할 수 있는 최대 속도는 감소한다. 즉, 배선의 용량성 부하와 그 동일 배선의 속도 사이에는 반비례 관계가 존재한다. 배선에 추가되는 각 컴포넌트는 그 배선의 용량성 부하를 증가시킨다. 따라서, 버스는 통상적으로 다수의 컴포넌트들과 연결되므로, 통상적으로 버스 배선(120)에는 용량성 부하가 큰 것으로 간주된다.
과거에는, 컴퓨팅 시스템 클럭 속도가 상대적으로 느린 경우, (용량성 부하로 인해) 버스 배선의 열화된 최대 속도가 컴퓨팅 시스템의 내부 클럭 속도를 훨씬 초과하므로, 컴퓨팅 시스템의 버스에서의 용량성 부하는 심각한 문제가 되지 않았다. 그러나, 오늘날의 컴퓨팅 시스템의 적어도 일부에서는 전혀 그렇지 않다. 즉, 해를 거듭함에 따라 컴퓨팅 시스템 클럭 속도에 있어서의 지속적인 증가로, 오늘 날의 컴퓨팅 시스템의 속도는 버스 배선(120)과 같이 용량성 부하가 큰 배선들의 최대 속도에 도달(및/또는 어쩌면 초과)하고 있다.
따라서, 컴퓨팅 시스템은 "링크-기반" 컴포넌트 대 컴포넌트 상호 접속 방식으로 바뀌고 있다. 도 1b는 도 1a에 대한 비교예를 도시한다. 도 1b의 접근법에 따르면, 컴퓨팅 시스템 컴포넌트들(101a ~ 10Na, 110a)은 고속 양방향 지점 대 지점 링크들(1301 ~ 130N)로 이루어진 네트워크(140)를 통해 상호 접속된다. 양방향 지점 대 지점 링크는 통상적으로 제1 방향으로 정보를 전송하는 제1 단방향 지점 대 지점 링크, 및 제1 방향의 반대 방향인 제2 방향으로 정보를 전송하는 제2 단방향 지점 대 지점 링크를 포함한다. 단방향 지점 대 지점 링크는 통상적으로 단일 종단점(endpoint)을 가지므로, 그것의 용량성 부하는 공유 매체 버스의 용량성 부하보다 사실상 적다.
각각의 지점 대 지점 링크는 구리나 광섬유 케이블, 및 적절한 구동기들과 수신기들(예컨대, 구리 기반 케이블용 단일 또는 차동 회선 구동기들과 수신기들; 및 광섬유 케이블용 LASER 또는 LED E/O 송신기들과 O/E 수신기들; 등)로 구성될 수 있다. 도 1b에 나타나는 네트워크(140)는 극히 단순화한 것으로, 여기서, 각 컴포넌트는 지점 대 지점 링크에 의해 각기 다른 컴포넌트들에 접속된다. 보다 복잡한 방식에 있어서, 네트워크(140)는 라우팅/스위칭 노드들을 포함한다. 여기서, 모든 컴포넌트가 지점 대 지점 링크에 의해 각기 다른 컴포넌트에 결합될 필요는 없다. 대신, 소스 컴포넌트에서 수신지 컴포넌트로 정보를 전송하기 위해, 라우팅 /스위칭 노드들을 통해 다수의 링크를 거치는 홉들(hops)이 생겨날 수 있다. 구현에 따라, 라우팅/스위칭 기능은 네트워크 내에서의 독립형 기능이거나, 또는, 컴퓨팅 시스템의 실제 컴포넌트(substantive component)(예컨대, 프로세서, 메모리 제어기, I/O 유닛, 등)에 통합될 수도 있다.
이러한 동향에 상응하여, 도 2는 링크-기반 I/O 세그먼트(200)의 실시예를 도시한다. I/O 세그먼트는, I/O 유닛들이 서로 정보를 교환하는 것을 허가하고, 및/또는 I/O 유닛들이 I/O 세그먼트 외측에 있는 컴퓨팅 시스템의 기타 컴포넌트들과의 정보 교환을 허가하는 컴퓨팅 시스템 내의 회로 영역이다. 컴퓨팅 시스템의 I/O 유닛들은 컴퓨팅 시스템 외측으로부터의 정보 수신 및/또는 컴퓨팅 시스템 내측에서 컴퓨팅 시스템 외측으로의 정보 전송을 담당하는 컴퓨팅 시스템의 기능성의 일부로서 보여질 수 있다. 따라서, I/O 유닛들은 통상적으로 사용자 인터페이스(예컨대, 키보드 인터페이스, 마우스 인터페이스, 디스플레이 인터페이스), 네트워크 인터페이스(예컨대, MODEM, 무선 LAN 어댑터, 등), 및 프린터 인터페이스를 포함한다.
종종, I/O는 총괄하여 전체 컴퓨팅 시스템보다는 컴퓨팅 시스템의 프로세서(들) 및 시스템 메모리의 투시도에서 보여진다. 이러한 투시도에서, I/O는, 적어도 컴퓨팅 시스템의 시스템 메모리로 및/또는 그로부터 정보를 전송할 수 있는 컴퓨팅 시스템의 기능성의 일부로서 보여진다. 따라서, 디스크 기억 장치(예컨대, 자기 디스크 드라이브, CD ROM 등) 및/또는 "플래시 카드"와 같은 불-휘발성 기억 장치들은 종종 (전술한 I/O 유닛들과 함께) 컴퓨팅 시스템의 I/O 유닛들의 리스트에 포 함된다. 다르게 나타내지 않으면, 본 출원에서는 I/O에 대한 더 최근의 투시도가 사용된다.
도 2의 링크-기반 I/O 세그먼트는 PCI Express I/O 세그먼트와 양립한다. PCI Express는 업계 표준 I/O 세그먼트 아키텍쳐(industry standard I/O segment architecture)이다. 도 2의 PCI Express I/O 구조는 그 자신의 양방향 링크를 통해 I/O 유닛들(2051-5) 각각을 접속한다. I/O 유닛(2052-5) 중 임의의 두 개는 스위치(202)를 통해 서로 정보를 전송할 수 있다. 스위치(202)는 또한 I/O 유닛들(2052-5) 중 어떤 하나와 컴퓨팅 시스템의 나머지 사이의 통신을 지원한다. 또한, 레거시 버스(207)(예컨대, PCI 버스)는 양방향 링크를 통해 루트 컴플렉스(root complex; 201)에 접속되는 브리지(204)를 사용하는 것으로 관찰된다.
I/O 세그먼트는, I/O 세그먼트와 컴퓨팅 시스템의 나머지 사이에 정보가 흐르는 액세스 포인트를 포함할 수 있다(루트 컴플렉스(201)가 도 2의 I/O 세그먼트(200)에 대한 액세스 포인트임을 주목한다). I/O 세그먼트들은 종종 I/O 세그먼트의 액세스 포인트에서 구성 커맨드(208)를 수신하고 그에 응답하도록 설계된다. 링크-기반 I/O 세그먼트들의 경우에, 구성 커맨드(208)는, 통상적으로 I/O 유닛 동작의 소정의 기능적 양상을 구성하기 위해, 특정한 I/O 유닛에 대해 타겟이 될 수 있다.
링크-기반 컴퓨팅 시스템의 경우에, 다수의 I/O 세그먼트들이 동일한 컴퓨팅 시스템으로 설계된다면, 특정한 I/O 세그먼트(링크-기반이거나 버스-기반임)를 타겟으로 하는 구성 트랜잭션 패킷들은 그들의 적절한 수신지에 도달하는 것이 중요하다. 불운하게도, 적어도 PCI 및 PCI Express 표준은 동일한 컴퓨팅 시스템 내에서 복수의 서로 다른 I/O 세그먼트들 중 어떤 하나를 타겟으로 하도록 설계되는 구성 트랜잭션들을 지정하는 것에 실패한다. 따라서, 링크-기반 컴퓨팅 시스템 내에 존재하는 복수의 I/O 세그먼트들 중에서, 정확한 타겟 I/O 세그먼트로 I/O 구성 트랜잭션 패킷이 적절하게 라우팅되는 것을 보장하는 시스템 설계가 필요하게 된다.
도 3 및 4는 복수의 I/O 세그먼트를 갖는 링크-기반 컴퓨팅 시스템 내의 I/O 구성 트랜잭션 패킷이 정확한 타겟 I/O 세그먼트로 적절하게 라우팅되는 것을 보장하는 설계를 나타낸다. 도 3을 참조하면, 링크-기반 컴퓨팅 시스템(또는 그것의 일부)이 도시된다. 링크-기반 컴퓨팅 시스템은 4개의 컴포넌트들(3011 ~ 3014)을 포함한다. 컴포넌트(3011, 3013)는 각각 I/O 세그먼트 구성 태스크들을 수행하는 소프트웨어를 실행하도록 구성된 적어도 하나의 프로세서(설명의 편이를 위해 도 3에서는 도시되지 않음)를 갖는다.
컴포넌트(3012, 3014)는 각각 I/O 세그먼트(3001, 3002)의 액세스 포인트에 대한 게이트웨이로서 적어도 동작한다. 그와 같이, I/O 세그먼트(3001)로 향하는 구성 트랜잭션 패킷들은 컴포넌트(3012)로 전송되고, I/O 세그먼트(3002)로 향하는 구성 트랜잭션 패킷들은 컴포넌트(3014)로 전송된다. 네트워크(340)는 링크-기반 컴퓨팅 시스템의 네트워크이다. 동작하는 동안, 컴포넌트들(3011 또는 3013) 중 어느 하나는 I/O 세그먼트들(3001, 3002) 중 어느 하나와 관련된 I/O 유닛에 대해 구성 트랜잭션을 개시하도록 시도할 수 있다. 적어도 2개 유형의 구성 트랜잭션: 1) 기입; 및 2) 판독이 존재한다.
판독 구성 트랜잭션에 대해, 구성 소프트웨어를 실행하는 컴포넌트(예컨대, 컴포넌트 3011, 3013 중 하나)에서, 판독을 위해 타겟이 된 I/O 유닛이 접속되는 I/O 세그먼트로 패킷이 전송된다. 전술한 바와 같이, 타겟이 된 I/O 유닛으로 패킷을 전송하기 위해, 패킷은 네트워크(340)를 통해, 타겟이 된 I/O 세그먼트의 액세스 포인트에 대한 게이트웨이 컴포넌트로 라우트된다. 패킷은, 그 외의 가능한 정보 아이템들 중에서: 1) 타겟 I/O 유닛을 식별하고; 2) 정보가 판독될 타겟 I/O 내에 있는 레지스터를 식별하는 (예컨대, 패킷 페이로드 내에) 컨텐트를 포함한다. 타겟이 된 I/O 유닛이 접속되는 I/O 세그먼트는 패킷의 컨텐트를 이해하고, 식별된 타겟 I/O 유닛 내에 있는 식별된 레지스터로부터 정보를 판독한다. 그 후, I/O 유닛으로부터 판독된 레지스터 정보는, 네트워크(340)를 통해 트랜잭션을 개시한 컴포넌트로 전송되는 제2 패킷의 페이로드에 배치된다.
기입 구성 트랜잭션에 대해, 구성 소프트웨어를 실행하는 컴포넌트(예컨대, 컴포넌트 3011, 3013 중 하나)에서, 기입을 위해 타겟이 된 I/O 유닛이 접속되는 I/O 세그먼트로 패킷이 전송된다. 패킷은, 그 외의 가능한 정보 아이템들 중에서: 1) 타겟 I/O 유닛을 식별하고; 2) 정보가 기입될 타겟 I/O 내에 있는 레지스터를 식별하는 컨텐트; 및 3) 식별된 레지스터에 기입될 정보를 포함한다. 타겟이 된 I/O 유닛이 접속되는 I/O 세그먼트는 패킷의 컨텐트를 이해하고, 식별된 타겟 I/O 유닛 내에 있는 식별된 레지스터에 정보를 기입한다. 적어도 하나의 가능한 실시예에 따르면, (예컨대, 성공적인 기입을 나타내는) 응답은, 그 후, 네트워크(340)를 통해 트랜잭션을 개시한 컴포넌트로 전송되는 제2 패킷의 페이로드에 배치된다.
링크-기반 컴퓨팅 시스템에서 네트워크(340)를 통해 실행된 트랜잭션은 어드레스로 식별될 수 있다. 즉, 예를 들어, 각각의 특정한 유형의 트랜잭션에는 트랜잭션을 개시하는 컴포넌트에서 실행되는 고유의 어드레스가 주어질 수 있다. 특정한 트랜잭션을 개시하기 위해, 트랜잭션의 어드레스는 컴포넌트의 하드웨어에 의해, 트랜잭션을 수행하는데 필요한 액션들로 디코드된다.
따라서, 구성 판독 트랜잭션의 경우에, 구성 판독 트랜잭션에 대응하는 어드레스는 트랜잭션을 개시하는 컴포넌트의 하드웨어에 의해, 타겟이 된 I/O 세그먼트에 의해 판독으로 해석될 컨텐트를 갖는, 타겟이 된 I/O 세그먼트로 패킷을 전송하는 액션들로 디코드된다. 구성 기입 트랜잭션의 경우에, 구성 기입 트랜잭션에 대응하는 어드레스는 트랜잭션을 개시하는 컴포넌트의 하드웨어에 의해, 타겟이 된 I/O 세그먼트에 의해 기입으로 해석될 컨텐트를 갖는, 타겟이 된 I/O 세그먼트로 패킷을 전송하는 액션들로 디코드된다.
적어도 PCI 및 PCI Express 표준은 동일한 컴퓨팅 시스템 내에서 복수의 서 로 다른 I/O 세그먼트들 중 어떤 하나를 타겟으로 하도록 설계된 구성 트랜잭션들을 지정하지 못하므로, 복수의 I/O 세그먼트 중 어떤 하나를 타겟으로 할 수 있는 어드레스 디코딩 프로세스는 I/O 유닛 구성 트랜잭션들을 개시하는 컴포넌트들의 동작들로 설계될 필요가 있다. 도 3은, 메모리 맵핑된 소스 어드레스 디코딩 프로세스(memory mapped source address decoding process)가, 타겟이 된 I/O 세그먼트에 대한 게이트웨이 컴포넌트로 초기 트랜잭션 패킷을 라우트하기에 충분한 라우팅 정보를 생성하는데 사용될 수 있음을 메모리 맵(3131, 3132)에 의해 나타낸다. 도 3의 메모리 맵(3131, 3132)에 따르면, 타겟이 될 각 I/O 세그먼트에 대해 서로 다른 어드레스 범위가 사용된다. 따라서, 메모리 맵(3131, 3132) 각각은 I/O 세그먼트(3001)를 타겟으로 하는 구성 트랜잭션 어드레스들에 대한 제1 어드레스 범위(R1), 및 I/O 세그먼트(3002)를 타겟으로 하는 구성 트랜잭션 어드레스들에 대한 제2 어드레스 범위(R2)를 갖는다. 맵(3131)의 범위 R1은 맵(3132)의 범위 R1와는 물리적 어드레스 공간에 있어 서로 다른 범위일 수 있음에 주의한다. 마찬가지로, 맵(3131)의 범위 R2는 맵(3132)의 범위 R1과는 물리적 어드레스 공간에 있어 서로 다른 범위일 수 있다. 메모리 맵(3131, 3132)을 구현하기 위해 사용된 메모리 디바이스들은 RAM(random access memory) 및/또는 CAM(content addressable memory)를 포함할 수 있다. CAM의 경우에, 범위 R1 및 R2는 어드레스 범위들(address ranges) 보다는 키 범위들(key ranges)에 대응할 수 있다.
도 4 및 5는 트랜잭션 어드레스 디코딩 프로세스의 일 실시예에 대해 보다 상세히 설명한다. 도 4는 복수의 I/O 세그먼트들 중에서 정확한 세그먼트로 향하는 구성 패킷들을 방출할 수 있는 링크-기반 컴퓨팅 시스템의 컴포넌트(401) 내의 회로용 하이 레벨 하드웨어 설계를 도시하고; 도 5는 도 4의 하드웨어 설계에 의해 실행될 수 있는 방법론을 도시한다. 도 4 및 5를 참조하면, 구성 트랜잭션 어드레스(405, 505)는 초기에 생성된다(501). 여러 실시예에 있어서, 구성 트랜잭션 어드레스(405, 505)는, 링크-기반 컴퓨팅 시스템 내에서 하나 이상의 I/O 세그먼트에 걸쳐 분산 배치된 I/O 유닛들의 구성을 제어하는 것이 그 목적인, I/O 구성 소프트웨어에 의해 생성된다(501). 도 5의 특정 실시예는 구성 트랜잭션 어드레스(505)가 다음 데이터 구조를 포함한다는 것을 나타낸다:
Segment/Bus/Device/Function/Extended_Reg/Reg.
당업자라면 구성 트랜잭션 어드레스(505) 중 Bus/Device/Function/Extended_Reg/Reg 부분(505a)을 PCI, PCI-X 또는 PCI_Express 구성 트랜잭션에 대한 표준 포맷으로 인식할 것이다. 여기서, "Bus" 파라미터는, I/O 세그먼트 내의 PCI 버스(이러한 경우에, PCI, PCI-X 및 PCI_Express) 또는 PCI_Express 링크(이러한 경우에, PCI_Express)중 어느 것이 구성 트랜잭션에 대해 타겟이 된다는 것을 식별한다. "Device" 파라미터는, 타겟이 된 버스/링크 상의 어느 I/O 유닛이 구성 트랜잭션에 대해 타겟이 된다는 것을 식별한다. "Function" 파라미터는 구성 트랜잭션에 의해 수행될 기능(예컨대, 판독 또는 기입)을 식별한 다. "Extended_Reg"(이용할 수 있다면) 및 "Reg" 파라미터들은 구성 트랜잭션에 의해 영향을 받을, 타겟이 된 I/O 유닛의 레지스터 공간을 정의한다.
Segment 파라미터(505a)는 링크 기반 컴퓨팅 시스템 내의 어느 I/O 세그먼트가 구성 트랜잭션에 의해 타겟이 된다는 것을 식별하는 신규한 특징이다. 전체 구성 트랜잭션은 Segment/Bus/Device/Function/Extended_Reg/Reg 구조(505)보다 많은 정보/파라미터들을 포함할 수 있다는 점에 주의하자. 그러나, 링크-기반 컴퓨팅 시스템 내에 있는 복수의 I/O 세그먼트들 중 임의의 세그먼트에 접속된 타겟 I/O 유닛을 식별하기에 충분한 메모리 맵핑된 어드레스 디코딩 프로세스를 식별하기 위해서는, 단지 트랜잭션 어드레스의 Segment/Bus/Device/Function/Extended_Reg/Reg 부분(505)만 보여질 필요가 있다.
트랜잭션에 대해 타겟이 된 I/O 세그먼트를 식별하는데 있어, Segment 파라미터(505b)는 타겟이 된 I/O 세그먼트에 대한 게이트웨이 컴포넌트의 특정 네트워크 노드(NodeID)를 결정하는 소스 어드레스 디코더(402)로의 입력 파라미터로서 역할을 한다(예컨대, 도 3을 참조하면, I/O 세그먼트(3001)가 타겟이 된 I/O 세그먼트인 경우에는 컴포넌트(3012); 또는, I/O 세그먼트(3002)가 타겟이 된 I/O 세그먼트인 경우에는 컴포넌트(3014)임). 소스 어드레스 디코더(402)는, 구성 트랜잭션 어드레스(405)의 일부(405a)(특히, Segment 파라미터(505a))로 제공되는 것에 응답하여, 메모리 맵(413)으로부터 NodeID 정보를 찾는 검색 논리 회로(414)를 포함한다. 타겟이 된 I/O 세그먼트에 대한 게이트웨이 컴포넌트의 NodeID는 소스 어드레스 디 코더(402)의 출력으로서 제공된다.
상술한 바와 같이, 구성 트랜잭션 어드레싱 공간(및, 그 결과, 메모리 맵(413))이 나뉘어 져서, 제1 어드레스 범위는 그의 대응 구성 트랜잭션 모두가 동일한 "제1" I/O 세그먼트(예컨대, I/O 세그먼트(3001))를 타겟으로 하는 구성 트랜잭션 어드레스들을 위해 예약되고; 제2 어드레스 범위는 그의 대응 구성 트랜잭션 모두가 동일한 "제2" I/O 세그먼트(예컨대, I/O 세그먼트(3002))를 타겟으로 하는 구성 트랜잭션 어드레스들을 위해 예약된다. 대안적인 실시예에 있어서, 성능을 향상시키기 위해(즉, 초당 검색 횟수를 증가시키 위해) 복수의 병렬 소스 어드레스 디코더가 구현된다. 또 다른 실시예에 따르면, 제1 소스 어드레스 디코더는 제1 게이트웨이 컴포넌트에 대한 NodeID를 식별하기 위해 사용되고, 제2 어드레스 디코더는 제2 게이트웨이 컴포넌트에 대한 NodeID를 식별하기 위해 사용된다.
검색(look-up)이 수행되는 방법, 및 최종 NodeID 출력이 결정되는 방식(예컨대, 메모리 맵으로부터 직접 가져 오거나, 메모리 맵 내에서 발견된 정보로부터 결정되는 등)에 무관하게, NodeID 출력(406)은 컴포넌트(401)의 네트워킹 층(403)에서, 구성 트랜잭션(예컨대, Bus/Device/Function/Extended_Reg/Reg 부분(505b))의 특성을 완전히 나타내는데 필요한 나머지 정보(405b)와 결합된다. 네트워킹 층(403)은 패킷(503)을 생성하고, 링크-기반 컴퓨팅 시스템의 네트워크(440)를 통해 패킷(503)을 전송하는 것을 담당한다.
도 5는 또한 네트워킹 층(403)에 의해 생성되는 예시적인 패킷(504)을 도시 하는 것으로; 여기서, 패킷은, 도 3의 컴포넌트(3011)가, I/O 세그먼트(3001)에 접속된 I/O 유닛에서 구성 기능을 실행할 목적으로, 네트워크(340)를 통해 구성 트랜잭션 패킷을 컴포넌트(3012)로 전송하는 상황에 대응한다. 패킷(504)은 컴포넌트(3012)의 식별 정보(즉, 패킷이 전송되는 컴포넌트의 식별 부호 = NodeID2), 및 컴포넌트(3011)의 식별 정보(즉, 패킷을 전송 중인 컴포넌트의 식별 부호 = SourceID1)를 포함하는 헤더 정보(504a)를 포함한다. 패킷(504b)의 페이로드는 구성 트랜잭션 어드레스(505) 중 Bus/Device/Function/Extended_Reg/Reg 부분(505b)을 포함한다. 페이로드 부분은 또한 기입 트랜잭션의 경우에 기입될 정보를 포함한다.
도 6은 구성 트랜잭션 어드레스의 수신(601)에 응답하여 게이트웨이 컴포넌트에서 실행될 수 있는 방법론을 도시한다. 간략하게, 도 6의 방법론은 도 3의 컴포넌트(3011)가, I/O 세그먼트(3001)에 접속된 I/O 유닛에서 구성 기능을 실행할 목적으로, 네트워크(340)를 통해 구성 트랜잭션 패킷을 컴포넌트(3012)로 전송하는, 바로 위에서 언급한 특정한 실시예를 나타낸다. 이와 같이, 도 6의 방법론은 컴포넌트(3011)로부터 전송된 패킷(504)의 수신(601)에 응답하는, 컴포넌트(3012)의 거동에 대응한다.
응답을 설명하기 위한 적절한 정보(605)는 도 6에서 (컴포넌트(3011)를 식별 하는) SourceID1, 및 Bus/Device/Function/Extended_Reg/Reg 정보를 포함하는 것으로 도시된다. 상술한 바와 같이, Bus/Device/Function/Extended_Reg/Reg 정보(605b)는 게이트웨이 컴포넌트(3012)를 통해 액세스되는 I/O 세그먼트(3001)에 의해 이해되고 사용된다. 따라서, 이러한 정보(605b)에 응답하여, I/O 세그먼트는 그것이 식별하는 구성 트랜잭션의 기능을 실행한다(602). 응답(606)은 그 기능에 의존한다. 예를 들어, 판독 트랜잭션의 경우에, 응답은 타겟이 된 레지스터로부터 판독된 정보일 것이다. 기입 트랜잭션의 경우에, 응답은 기입 동작이 성공적으로 수행되었다는 확인을 포함할 수 있다.
응답은 트랜잭션 요청을 개시한 컴포넌트(3011)의 식별 부호(605b)(=SourceID1)와 결합된다. NodeID가, 패킷에 대한 수신지 컴포넌트의 식별 정보를 지정하고, SourceID가 패킷에 대한 전송 컴포넌트의 식별 정보를 지정함에 따라, 게이트웨이 컴포넌트(3012)에 의해 생성된 패킷에 대한 NodeID와 게이트웨이 컴포넌트(3012)에 의해 수신된 패킷의 SourceID를 동일하게 설정한다면(즉, NodeID1=SourceID1로 설정하면), 그 응답은 구성 트랜잭션을 개시하는 컴포넌트(3011)로 자동적으로 전송된다. 응답 패킷에 대한 SourceID는 게이트웨이 컴포넌트의 식별 부호(즉, SourceID2)이다. 따라서, 응답 패킷의 헤더(604a)는 NodeID1/SourceID2이다. 응답 패킷의 페이로드(604b)는 실행된 구성 기능으로부터 의 응답(606)이다.
본 발명에 따르면, 링크-기반 컴퓨팅 시스템 내에 존재하는 복수의 I/O 세그먼트들 중에서, 정확한 타겟 I/O 세그먼트로 I/O 구성 트랜잭션 패킷이 적절하게 라우팅되는 것이 보장된다.
앞선 설명에 있어서, 본 발명은 특정한 예시적인 실시예를 참조하여 설명하였다. 그러나, 첨부된 청구 범위에서 설명되는 바와 같은 본 발명의 보다 광범위한 사상 및 범주로부터 벗어나지 않고, 다양한 수정 및 변경이 실시될 수 있다는 것이 명백할 것이다. 따라서, 명세서 및 도면은 한정하기 위한 것이 아니라 예시적인 것으로 간주될 것이다.

Claims (31)

  1. 구성 트랜잭션(configuration transaction) 어드레스의 적어도 일부를 사용하여, 메모리에서 검색(look-up)을 수행하는 단계
    를 포함하고,
    상기 구성 트랜잭션은 링크-기반 컴퓨팅 시스템 내의 복수의 I/O 세그먼트 중 하나인 I/O 세그먼트에 접속된 I/O 유닛에서 구성 기능을 수행하고, 상기 검색은 상기 링크-기반 컴퓨팅 시스템 내의 컴포넌트를 식별하고, 상기 I/O 세그먼트는 상기 링크-기반 컴퓨팅 시스템 내의 상기 컴포넌트를 통해 액세스되는 방법.
  2. 삭제
  3. 제1항에 있어서,
    상기 일부는 특히 상기 복수의 I/O 세그먼트들 중에서 상기 I/O 세그먼트를 식별하는 방법.
  4. 제1항에 있어서,
    상기 구성 트랜잭션은 상기 I/O 유닛으로부터 정보를 판독하는 판독 구성 트 랜잭션인 방법.
  5. 제1항에 있어서,
    상기 구성 트랜잭션은 상기 I/O 유닛에 정보를 기입하는 기입 구성 트랜잭션인 방법.
  6. 제1항에 있어서,
    상기 구성 트랜잭션 어드레스는 상기 I/O 세그먼트 내의 버스 또는 링크를 식별하는 파라미터를 포함하는 방법.
  7. 제1항에 있어서,
    상기 구성 트랜잭션 어드레스는 상기 I/O 유닛을 식별하는 파라미터를 포함하는 방법.
  8. 제1항에 있어서,
    상기 구성 트랜잭션 어드레스는 상기 I/O 유닛에서 수행될 상기 구성 기능을 식별하는 파라미터를 포함하는 방법.
  9. 제1항에 있어서,
    상기 구성 트랜잭션 어드레스는 상기 I/O 유닛 내의 특정한 레지스터 공간을 식별하는 파라미터를 포함하는 방법.
  10. 제1항에 있어서,
    상기 방법은 상기 패킷의 수신지를 식별하는 수신지 파라미터를 포함하는 패킷을 형성하는 단계를 더 포함하고,
    상기 수신지 파라미터는 상기 컴포넌트를 식별하고, 상기 패킷은 상기 I/O 세그먼트가 이해할 수 있고 상기 I/O 유닛에서 상기 구성 기능을 수행하도록 지시되는 파라미터들도 포함하는 방법.
  11. 제10항에 있어서,
    상기 컴포넌트에서 상기 패킷을 수신하는 단계, 및 상기 I/O 유닛에서 상기 구성 기능을 수행하는 단계를 더 포함하는 방법.
  12. 제11항에 있어서,
    상기 사용 단계가 수행되는 상기 링크-기반 컴퓨팅 시스템 내에서 상기 컴포넌트에서 제2 컴포넌트로 제2 패킷을 전송하는 단계를 더 포함하고,
    상기 패킷은 상기 제2 컴포넌트의 식별 부호(identification)를 상기 패킷의 전송자로서 더 포함하고, 상기 제2 패킷은 상기 식별 부호를 상기 제2 패킷의 수신지로서 포함하는 방법.
  13. 제12항에 있어서,
    상기 구성 기능은 판독 기능이고, 상기 제2 패킷은 상기 I/O 유닛으로부터 판독된 정보를 포함하는 방법.
  14. 검색 논리 회로 및 메모리 회로를 포함하는 소스 어드레스 디코더
    를 포함하고,
    상기 소스 어드레스 디코더는 구성 트랜잭션 어드레스의 일부를 적어도 수신하는 입력 배선을 구비하고, 상기 구성 트랜잭션은 링크-기반 컴퓨팅 시스템 내의 복수의 I/O 세그먼트 중 하나인 I/O 세그먼트에 접속된 I/O 유닛에서 구성 기능을 수행하고, 상기 소스 디코더는 상기 링크-기반 컴퓨팅 시스템 내의 컴포넌트의 식별 부호를 제공하는 출력 배선을 구비하고, 상기 I/O 세그먼트는 상기 링크-기반 컴퓨팅 시스템 내에서 상기 컴포넌트를 통해 액세스되는 장치.
  15. 삭제
  16. 제14항에 있어서,
    상기 일부는 특히 상기 복수의 I/O 세그먼트들 중에서 상기 I/O 세그먼트를 식별하는 장치.
  17. 제14항에 있어서,
    상기 구성 트랜잭션은 상기 I/O 유닛으로부터 정보를 판독하는 판독 구성 트랜잭션일 수 있는 장치.
  18. 제14항에 있어서,
    상기 구성 트랜잭션은 상기 I/O 유닛에 정보를 기입하는 기입 구성 트랜잭션일 수 있는 장치.
  19. 제14항에 있어서,
    상기 구성 트랜잭션 어드레스는 상기 I/O 세그먼트 내의 버스 또는 링크를 식별하는 파라미터를 포함하는 장치.
  20. 제14항에 있어서,
    상기 구성 트랜잭션 어드레스는 상기 I/O 유닛을 식별하는 파라미터를 포함하는 장치.
  21. 제14항에 있어서,
    상기 구성 트랜잭션 어드레스는 상기 I/O 유닛에서 수행될 기능을 식별하는 파라미터를 포함하는 장치.
  22. 제14항에 있어서,
    상기 구성 트랜잭션 어드레스는 상기 I/O 유닛 내의 특정한 레지스터 공간을 식별하는 파라미터를 포함하는 장치.
  23. 네트워크를 통해 제2 컴포넌트에 통신가능하게 결합된 제1 컴포넌트를 포함하는 링크-기반 컴퓨팅 시스템
    을 포함하고,
    상기 네트워크는 상기 제1 및 제2 컴포넌트 사이에 정보를 전송하는 구리 케이블을 포함하고, 상기 제1 컴포넌트는 검색 논리 회로 및 메모리 회로를 포함하는 소스 어드레스 디코더를 포함하고, 상기 소스 어드레스 디코더는 구성 트랜잭션 어드레스의 일부를 적어도 수신하는 입력 배선을 구비하고, 상기 구성 트랜잭션은 상기 제2 컴포넌트를 통해 액세스된 복수의 I/O 세그먼트 중 하나인 I/O 세그먼트에 접속된 I/O 유닛에서 구성 기능을 수행하고, 상기 소스 디코더는 상기 제2 컴포넌트의 식별 부호를 제공하는 출력 배선을 구비하는 장치.
  24. 삭제
  25. 제23항에 있어서,
    상기 일부는 특히 상기 복수의 I/O 세그먼트들 중에서 상기 I/O 세그먼트를 식별하는 장치.
  26. 제23항에 있어서,
    상기 구성 트랜잭션은 상기 I/O 유닛으로부터 정보를 판독하는 판독 구성 트랜잭션일 수 있는 장치.
  27. 제23항에 있어서,
    상기 구성 트랜잭션은 상기 I/O 유닛에 정보를 기입하는 기입 구성 트랜잭션일 수 있는 장치.
  28. 제23항에 있어서,
    상기 구성 트랜잭션 어드레스는 상기 I/O 세그먼트 내의 버스 또는 링크를 식별하는 파라미터를 포함하는 장치.
  29. 제23항에 있어서,
    상기 구성 트랜잭션 어드레스는 상기 I/O 유닛을 식별하는 파라미터를 포함하는 장치.
  30. 제23항에 있어서,
    상기 구성 트랜잭션 어드레스는 상기 I/O 유닛에서 수행될 기능을 식별하는 파라미터를 포함하는 장치.
  31. 제23항에 있어서,
    상기 구성 트랜잭션 어드레스는 상기 I/O 유닛 내의 특정한 레지스터 공간을 식별하는 파라미터를 포함하는 장치.
KR1020040067592A 2004-05-10 2004-08-26 링크-기반 컴퓨팅 시스템 내에서의 ｉ/ｏ 구성 메시징 KR100643815B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/843,286 US20050262391A1 (en) 2004-05-10 2004-05-10 I/O configuration messaging within a link-based computing system
US10/843,286 2004-05-10

Publications (2)

Publication Number Publication Date
KR20050107724A KR20050107724A (ko) 2005-11-15
KR100643815B1 true KR100643815B1 (ko) 2006-11-10

Family

ID=34930583

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040067592A KR100643815B1 (ko) 2004-05-10 2004-08-26 링크-기반 컴퓨팅 시스템 내에서의 ｉ/ｏ 구성 메시징

Country Status (7)

Country Link
US (1) US20050262391A1 (ko)
EP (1) EP1596307B1 (ko)
KR (1) KR100643815B1 (ko)
CN (1) CN100382056C (ko)
AT (1) ATE361498T1 (ko)
DE (1) DE602004006235T2 (ko)
TW (1) TWI310903B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8185602B2 (en) 2002-11-05 2012-05-22 Newisys, Inc. Transaction processing using multiple protocol engines in systems having multiple multi-processor clusters
US7987312B2 (en) * 2004-07-30 2011-07-26 Via Technologies, Inc. Method and apparatus for dynamically determining bit configuration
US20060155843A1 (en) 2004-12-30 2006-07-13 Glass Richard J Information transportation scheme from high functionality probe to logic analyzer
US7370135B2 (en) * 2005-11-21 2008-05-06 Intel Corporation Band configuration agent for link based computing system
US20090063894A1 (en) * 2007-08-29 2009-03-05 Billau Ronald L Autonomic PCI Express Hardware Detection and Failover Mechanism

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05204830A (ja) * 1992-01-29 1993-08-13 Nec Ic Microcomput Syst Ltd 入出力制御装置
JPH06236345A (ja) * 1993-02-09 1994-08-23 Mitsubishi Electric Corp 信号伝送用バス
JPH09198341A (ja) * 1996-01-11 1997-07-31 Hewlett Packard Co <Hp> データ処理システム
KR100316208B1 (ko) * 1992-12-21 2002-06-20 애플 컴퓨터, 인코포레이티드 방향성비순환그래프를위해고유어드레스할당,노드자기식별및위상매핑을하는방법
US6501761B1 (en) 1999-02-25 2002-12-31 Fairchild Semiconductor Corporation Modular network switch with peer-to-peer address mapping communication
WO2003048951A1 (en) * 2001-11-30 2003-06-12 Advanced Micro Devices, Inc. A switching i/o node for connection in a multiprocessor computer system

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5608876A (en) * 1995-05-22 1997-03-04 International Business Machines Corporation Add-in board with enable-disable expansion ROM for PCI bus computers
US5961623A (en) * 1996-08-29 1999-10-05 Apple Computer, Inc. Method and system for avoiding starvation and deadlocks in a split-response interconnect of a computer system
US6009488A (en) * 1997-11-07 1999-12-28 Microlinc, Llc Computer having packet-based interconnect channel
US6233641B1 (en) * 1998-06-08 2001-05-15 International Business Machines Corporation Apparatus and method of PCI routing in a bridge configuration
US6324581B1 (en) * 1999-03-03 2001-11-27 Emc Corporation File server system using file system storage, data movers, and an exchange of meta data among data movers for file locking and direct access to shared file systems
US6389432B1 (en) * 1999-04-05 2002-05-14 Auspex Systems, Inc. Intelligent virtual volume access
US6810427B1 (en) * 1999-04-23 2004-10-26 Nortel Networks Limited Router table manager
US6516375B1 (en) * 1999-11-03 2003-02-04 Intel Corporation Peripheral component interconnect (PCI) configuration emulation for hub interface
US6526462B1 (en) * 1999-11-19 2003-02-25 Hammam Elabd Programmable multi-tasking memory management system
US6985988B1 (en) * 2000-11-09 2006-01-10 International Business Machines Corporation System-on-a-Chip structure having a multiple channel bus bridge
US6874036B2 (en) * 2001-02-08 2005-03-29 International Business Machines Corporation Network management server combining PDUs to minimize bandwidth consumption at data link layer
JP4457185B2 (ja) * 2001-02-13 2010-04-28 ネットアップ，インコーポレイテッド シリコンベースのストレージ仮想化サーバ
US6883057B2 (en) * 2002-02-15 2005-04-19 International Business Machines Corporation Method and apparatus embedding PCI-to-PCI bridge functions in PCI devices using PCI configuration header type 0
US6915365B2 (en) * 2002-03-22 2005-07-05 Intel Corporation Mechanism for PCI I/O-initiated configuration cycles
US7979573B2 (en) * 2002-05-15 2011-07-12 Broadcom Corporation Smart routing between peers in a point-to-point link based system
US20040019704A1 (en) * 2002-05-15 2004-01-29 Barton Sano Multiple processor integrated circuit having configurable packet-based interfaces
US7080283B1 (en) * 2002-10-15 2006-07-18 Tensilica, Inc. Simultaneous real-time trace and debug for multiple processing core systems on a chip
US7380018B2 (en) * 2003-05-15 2008-05-27 Broadcom Corporation Peripheral bus transaction routing using primary and node ID routing information
US7170315B2 (en) * 2003-07-31 2007-01-30 Actel Corporation Programmable system on a chip
US7103823B2 (en) * 2003-08-05 2006-09-05 Newisys, Inc. Communication between multi-processor clusters of multi-cluster computer systems
US7210000B2 (en) * 2004-04-27 2007-04-24 Intel Corporation Transmitting peer-to-peer transactions through a coherent interface

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05204830A (ja) * 1992-01-29 1993-08-13 Nec Ic Microcomput Syst Ltd 入出力制御装置
KR100316208B1 (ko) * 1992-12-21 2002-06-20 애플 컴퓨터, 인코포레이티드 방향성비순환그래프를위해고유어드레스할당,노드자기식별및위상매핑을하는방법
JPH06236345A (ja) * 1993-02-09 1994-08-23 Mitsubishi Electric Corp 信号伝送用バス
JPH09198341A (ja) * 1996-01-11 1997-07-31 Hewlett Packard Co <Hp> データ処理システム
US6501761B1 (en) 1999-02-25 2002-12-31 Fairchild Semiconductor Corporation Modular network switch with peer-to-peer address mapping communication
WO2003048951A1 (en) * 2001-11-30 2003-06-12 Advanced Micro Devices, Inc. A switching i/o node for connection in a multiprocessor computer system

Also Published As

Publication number Publication date
EP1596307A1 (en) 2005-11-16
DE602004006235D1 (de) 2007-06-14
TW200537306A (en) 2005-11-16
TWI310903B (en) 2009-06-11
KR20050107724A (ko) 2005-11-15
US20050262391A1 (en) 2005-11-24
ATE361498T1 (de) 2007-05-15
CN1696915A (zh) 2005-11-16
DE602004006235T2 (de) 2008-01-10
CN100382056C (zh) 2008-04-16
EP1596307B1 (en) 2007-05-02

Similar Documents

Publication Publication Date Title
US11755486B2 (en) Shared buffered memory routing
US7334075B2 (en) Managing transmissions between devices
KR101681509B1 (ko) 다중슬롯 링크층 플릿
EP1719289B1 (en) Generating topology information identifying devices in a network topology
US10061707B2 (en) Speculative enumeration of bus-device-function address space
US7953917B2 (en) Communications protocol expander
US8401000B2 (en) Method of processing data packets
US10754808B2 (en) Bus-device-function address space mapping
US11531636B2 (en) Storage system, method, and apparatus for fast IO on PCIE devices
US20160267035A1 (en) Methods and apparatus for augmented bus numbering
US10853255B2 (en) Apparatus and method of optimizing memory transactions to persistent memory using an architectural data mover
US20160350250A1 (en) Input output data alignment
KR100643815B1 (ko) 링크-기반 컴퓨팅 시스템 내에서의 ｉ/ｏ 구성 메시징
US20220405229A1 (en) Pcie-based communications method and apparatus
EP1752877A2 (en) A processing module
US20170147523A1 (en) Routing apparatus and routing method and computer system and program and storage medium storing program
US12099458B2 (en) Pooled memory address translation

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121019

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131101

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141031

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161028

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171027

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee