CN105630727B - 多SoC节点之间的访问方法、装置和系统 - Google Patents
多SoC节点之间的访问方法、装置和系统 Download PDFInfo
- Publication number
- CN105630727B CN105630727B CN201410625903.9A CN201410625903A CN105630727B CN 105630727 B CN105630727 B CN 105630727B CN 201410625903 A CN201410625903 A CN 201410625903A CN 105630727 B CN105630727 B CN 105630727B
- Authority
- CN
- China
- Prior art keywords
- interconnection structure
- piece
- access request
- expanding element
- soc nodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Information Transfer Systems (AREA)
- Small-Scale Networks (AREA)
Abstract
本发明实施例提供一种多SoC节点之间的访问方法、装置和系统,通过源SoC节点的片内互连结构接收第一设备发送的访问请求,访问请求中携带访问地址;源SoC节点的片内互连结构根据所述访问地址与片内互连结构扩展单元接口的对应关系,确定与所述访问地址对应的片内互连结构扩展单元接口;源SoC节点的片内互连结构根据所述确定片内互连结构扩展单元接口,将所述访问请求通过片内互连结构扩展单元发送到片间互连结构,并通过所述片间互连结构发送给所述目的SoC节点,源SoC节点的第一设备与所述目的SoC节点的资源在同一地址空间内进行统一编址,提高SoC节点之间的访问效率。
Description
技术领域
本发明实施例涉及通信技术,尤其涉及一种多系统级芯片(System on Chip,以下简称:SoC)节点之间的访问方法、装置和系统。
背景技术
SoC节点内部包括中央处理器(Central Processing Unit,以下简称:CPU)、内存控制器、输入输出(Input/Output,以下简称:I/O)控制器、网卡和硬盘等I/O控制器及设备,其中,各SoC节点内部的网卡和硬盘等I/O设备可在多SoC节点之间进行资源共享,要进行资源共享首先要解决多SoC节点之间访问的问题。
现有技术中,多SoC节点之间进行访问基于以太网、高速外设部件互连(Peripheral Component Interconnect Express,以下简称:PCIe)等松耦合互连方式实现,其中,“松耦合”是指被访问的远程SoC节点的资源依赖于特定的设备驱动程序和软/硬件协议栈,需要进行地址映射以及复杂的协议转换等,以节点A要访问节点B的资源X为例,节点A和节点B之间采用PCIe协议进行数据传输,节点A的CPU发送访问请求到节点A内部互连结构,如系统总线(System Bus)或片上网络(On-Chip Network),因为现有的多SoC节点的资源进行独立编址,因此,内部互连结构要将本地SoC节点内部地址空间内的访问地址映射到PCIe地址空间,将访问请求发送到节点A的PCIe接口,节点A的PCIe接口对访问请求采用PCIe协议进行封装,从而,将一个片内传输的访问请求转换为一个PCIe事务层的数据包进行片间传输,通过非透明桥等装置,发送到节点B的PCIe接口,节点B的PCIe接口进行解封装,发送到节点B的SoC内部,访问节点B的资源X,节点B再将访问应答以同样的方式返回给节点A,从而,实现多SoC节点之间的访问。
然而,采用现有技术的方法,需要进行地址映射和复杂的协议转换,因此,多SoC节点之间的访问效率不高。
发明内容
本发明实施例提供一种多SoC节点之间的访问方法、装置和系统,有效避免复杂协议栈带来的开销,以提高SoC节点之间的访问效率。
本发明实施例第一方面提供一种多系统级芯片SoC节点之间的访问方法,所述多SoC节点包括源SoC节点以及目的SoC节点,所述源SoC节点包含片内互连结构扩展单元,所述源SoC节点包含第一设备,所述第一设备通过片内互连结构和所述源SoC节点的片内互连结构扩展单元相连,所述源SoC节点通过所述片内互连结构扩展单元和片间互连结构相连,所述源SoC节点的第一设备与所述目的SoC节点的资源在同一地址空间内进行统一编址;
所述方法包括:
所述源SoC节点的片内互连结构接收所述第一设备发送的访问请求,所述访问请求中携带访问地址;
所述源SoC节点的片内互连结构根据所述访问地址与片内互连结构扩展单元接口的对应关系,确定与所述访问地址对应的片内互连结构扩展单元接口;
所述源SoC节点的片内互连结构根据所述确定的片内互连结构扩展单元接口,将所述访问请求通过片内互连结构扩展单元发送到所述片间互连结构,并通过所述片间互连结构发送给所述目的SoC节点。
结合第一方面,在第一种可能的实现方式中,所述源SoC节点的片内互连结构根据所述访问地址与片内互连结构扩展单元的对应关系,确定与所述访问地址对应的片内互连结构扩展单元接口,包括:
所述源SoC节点的片内互连结构确定所述访问地址所属的地址空间;
所述源SoC节点的片内互连结构根据地址空间与第二设备的接口的对应关系表,确定与所述访问地址所属的地址空间对应的片内互连结构扩展单元接口。
结合第一方面或第一种可能的实现方式,在第二种可能的实现方式中,所述源SoC节点的片内互连结构根据所述确定的片内互连结构扩展单元接口,将所述访问请求通过片内互连结构扩展单元发送到所述片间互连结构,包括:
所述源SoC节点的片内互连结构扩展单元,将通过所述片内互连结构扩展单元接口接收的所述访问请求存储在缓存队列中,所述缓存队列与传输所述访问请求的传输通道对应;
所述源SoC节点的片内互连结构扩展单元在所述访问请求中添加标识,所述标识用于标识传输所述访问请求的传输通道;
所述源SoC节点的片内互连结构扩展单元对所述缓存队列和所述访问地址对应的片间互连结构接口进行检测,根据预设仲裁策略调度所述缓存队列;
所述源SoC节点的片内互连结构扩展单元将所述缓存队列中的访问请求发送到所述片间互连结构。
结合第一方面的第二种可能的实现方式,在第三种可能的实现方式中,所述源SoC节点的片内互连结构扩展单元将所述缓存队列中的访问请求发送到所述片间互连结构,包括:
所述源SoC节点的片内互连结构扩展单元根据地址空间和片间互连结构接口的对应关系表,确定所述访问地址对应的片间互连结构接口;
所述源SoC节点的片内互连结构扩展单元通过所述访问地址对应的片间互连结构接口将所述访问请求发送到所述片间互连结构。
本发明实施例第二方面提供一种多系统级芯片SoC节点之间的访问方法,所述多SoC节点包括源SoC节点以及目的SoC节点,所述目的SoC节点包含片内互连结构扩展单元,所述目的SoC节点包含第二设备,所述第二设备通过片内互连结构和所述目的SoC节点的片内互连结构扩展单元相连,所述目的SoC节点通过所述片内互连结构扩展单元和片间互连结构相连,所述目的SoC节点的所述第二设备与所述源SoC节点的资源在同一地址空间内进行统一编址;
所述方法包括:
所述目的SoC节点的片内互连结构扩展单元接收来自所述片间互连结构的访问请求,所述访问请求中包含访问地址;
所述目的SoC节点的片内互连结构扩展单元将所述访问请求发送到所述片内互连结构;
所述目的SoC节点的片内互连结构根据所述访问地址与第二设备的接口的对应关系,确定与所述访问地址对应的第二设备的接口;
所述目的SoC节点的片内互连结构根据所述确定的所述访问地址对应的第二设备的接口,将所述访问请求通过所述第二设备的接口发送到所述第二设备。
结合第二方面,在第一种可能的实现方式中,所述访问请求中还包括传输所述访问请求的传输通道的标识;
所述目的SoC节点的片内互连结构扩展单元将所述访问请求发送到所述片内互连结构,包括:
所述目的SoC节点的片内互连结构扩展单元将所述访问请求发送到所述片内互连结构中的所述传输通道的标识对应的传输通道中。
结合第二方面的第一种可能的实现方式,在第二种可能的实现方式中,所述目的SoC节点的片内互连结构扩展单元将所述访问请求发送到所述片内互连结构中的所述传输通道的标识对应的传输通道中,包括:
所述目的SoC节点的片内互连结构扩展单元将所述访问请求存储到所述传输通道的标识对应的缓存队列;
所述目的SoC节点的片内互连结构扩展单元检测所述缓存队列和所述片内互连结构扩展单元接口的状态信息,根据预设仲裁策略调度所述缓存队列。
结合第二方面的第一种或第二种可能的实现方式,在第三种可能的实现方式中,所述目的SoC节点的片内互连结构扩展单元将所述访问请求发送到所述传输通道的标识对应的传输通道中之前,还包括:
所述目的SoC节点的片内互连结构扩展单元在所述访问请求中添加传输所述访问请求的片间互连结构的接口的标识;
所述目的SoC节点的片内互连结构根据所述确定的所述访问地址对应的第二设备的接口,将所述访问请求通过所述第二设备的接口发送到所述第二设备以进行访问之后,还包括:
所述目的SoC节点的片内互连结构扩展单元接收所述第二设备对所述访问请求的响应,所述响应中携带传输所述访问请求的片间互连结构的接口的标识;
所述目的SoC节点的片内互连结构扩展单元将所述访问请求的响应发送到所述片间互连结构的接口的标识对应的片间互连结构接口进行传输。
结合第二方面的第一种可能的实现方式,在第四种可能的实现方式中,所述目的SoC节点的片内互连结构扩展单元将所述访问请求发送到所述片内互连结构中的所述传输通道的标识对应的传输通道中之前,还包括:
所述目的SoC节点的片内互连结构扩展单元将所述访问请求存储到传输所述访问请求的片间互连结构的接口对应的缓存队列中。
本发明实施例第三方面提供一种多系统级芯片SoC节点之间的访问装置,所述多SoC节点之间的访问装置部署在源SoC节点,包括:片内互连结构和片内互连结构扩展单元;
所述片内互连结构,用于接收所述第一设备发送的访问请求,所述访问请求中携带访问地址;
所述片内互连结构,还用于根据所述访问地址与所述片内互连结构扩展单元接口的对应关系,确定与所述访问地址对应的片内互连结构扩展单元接口;
所述片内互连结构,还用于根据所述确定的片内互连结构扩展单元接口,将所述访问请求通过所述片内互连结构扩展单元发送到所述片间互连结构,并通过所述片间互连结构发送给所述目的SoC节点。
结合第三方面,在第一种可能的实现方式中,所述片内互连结构扩展单元具体用于确定所述访问地址所属的地址空间;根据地址空间与第二设备的接口的对应关系表,确定与所述访问地址所属的地址空间对应的片内互连结构扩展单元接口。
结合第三方面或第一种可能的实现方式,在第二种可能的实现方式中,所述片内互连结构扩展单元具体用于将通过所述片内互连结构扩展单元接口接收的所述访问请求存储在缓存队列中,所述缓存队列与传输所述访问请求的传输通道对应;在所述访问请求中添加标识,所述标识用于标识所述访问请求的传输通道;对所述缓存队列和所述访问地址对应的片间互连结构接口进行检测,根据预设仲裁策略调度所述缓存队列;将所述缓存队列中的访问请求发送到所述片间互连结构。
结合第三方面的第二种可能的实现方式,在第三种可能的实现方式中,所述源SoC节点的片内互连结构扩展单元具体用于根据地址空间和片间互连结构接口的对应关系表,确定所述访问地址对应的片间互连结构接口;通过所述访问地址对应的片间互连结构接口将所述访问请求发送到所述片间互连结构。
本发明实施例第四方面提供一种多系统级芯片SoC节点之间的访问装置,所述多SoC节点之间的访问装置部署在目的SoC节点,包括:片内互连结构扩展单元和片内互连结构;
所述片内互连结构扩展单元,用于接收来自片间互连结构的访问请求,所述访问请求中包含访问地址和传输所述访问请求的传输通道的标识;
所述片内互连结构扩展单元,还用于将所述访问请求发送到所述片内互连结构中的所述传输通道的标识对应的传输通道中;
所述片内互连结构,用于根据所述访问地址与第二设备的接口的对应关系,确定与所述访问地址对应的第二设备的接口;
所述片内互连结构,还用于根据所述确定的所述访问地址对应的第二设备的接口,将所述访问请求通过所述第二设备的接口发送到所述第二设备以进行访问。
结合第四方面,在第一种可能的实现方式中,所述访问请求中还包括传输所述访问请求的传输通道的标识;
所述片内互连结构扩展单元具体用于将所述访问请求发送到所述片内互连结构中的所述传输通道的标识对应的传输通道中。
结合第四方面的第一种可能的实现方式,在第二种可能的实现方式中,所述片内互连结构扩展单元具体用于将所述访问请求存储到所述传输通道的标识对应的缓存队列;检测所述缓存队列和所述片内互连结构扩展单元接口的状态信息,根据预设仲裁策略调度所述缓存队列。
结合第四方面的第一种或第二种可能的实现方式,在第三种可能的实现方式中,所述片内互连结构扩展单元,还用于在所述访问请求中添加传输所述访问请求的片间互连结构的接口的标识;
所述片内互连结构扩展单元,还用于接收所述第二设备对所述访问请求的响应,所述响应中携带传输所述访问请求的片间互连结构的接口的标识;
所述片内互连结构扩展单元,还用于将所述访问请求的响应发送到所述片间互连结构的接口的标识对应的片间互连结构接口进行传输。
结合第四方面的第一种可能的实现方式,在第四种可能的实现方式中,所述片内互连结构扩展单元,还用于将所述访问请求存储到传输所述访问请求的片间互连结构的接口对应的缓存队列中。
本发明实施例第五方面提供一种多系统级芯片SoC节点之间的访问系统,包括如第三方面任一种可能的实现方式中所述的多SoC节点之间的访问装置、如第四方面任一种可能的实现方式中所述的多SoC节点之间的访问装置和片间互连结构;
所述如第三方面任一种可能的实现方式中所述的多SoC节点之间的访问装置和所述如第四方面任一种可能的实现方式中所述的多SoC节点之间的访问装置通过所述片间互连结构进行通信。
本发明实施例提供的多SoC节点之间的访问方法、装置和系统,通过通过源SoC节点的片内互连结构接收第一设备发送的访问请求,访问请求中携带访问地址;源SoC节点的片内互连结构根据所述访问地址与片内互连结构扩展单元接口的对应关系,确定与所述访问地址对应的片内互连结构扩展单元接口;源SoC节点的片内互连结构根据所述确定片内互连结构扩展单元接口,将所述访问请求通过片内互连结构扩展单元发送到片间互连结构,并通过所述片间互连结构发送给所述目的SoC节点,源SoC节点的第一设备与所述目的SoC节点的资源在同一地址空间内进行统一编址。由于源SoC节点的第一设备与所述目的SoC节点的资源在同一地址空间内进行统一编址,因此,参与统一编址的各SoC节点的资源的地址都具有唯一性,因此,不存在地址冲突的问题,无需进行地址映射,可以直接采用远程节点的资源的地址对远程节点的资源进行访问。并且,将系统级芯片SoC的片内互连结构逻辑功能扩展和延伸到SoC芯片外部,实现将SoC节点内部主设备发送的访问请求直接通过片间互连结构传送到其他SoC节点,避免经过复杂的软/硬件通信协议栈进行访问请求的数据封装和解封装过程。进而,可有效实现多SoC节点间的内存和外设资源的共享机制,实现一种零协议开销的远程节点访问机制。提高SoC节点之间的访问效率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为本发明的硬件结构示意图;
图2为本发明SoC节点之间的数据传输方法实施例一的流程示意图;
图3为本发明地址空间划分效果示意图;
图4为本发明多SoC节点之间的访问方法实施例二的流程示意图;
图5为本发明多系统级芯片SoC节点之间的访问装置实施例一的结构示意图;
图6为本发明多系统级芯片SoC节点之间的访问装置实施例二的结构示意图;
图7为本发明多系统级芯片SoC节点之间的访问系统实施例一的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”“第四”等(如果存在)是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本发明的实施例例如能够以除了在这里图示或描述的那些以外的顺序实施。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
图1为本发明的硬件结构示意图,一个服务器机框内安装一块底板,在该底板上部署有多个SoC节点,图1仅示出了4个SoC节点,分别为SoC节点0,SoC节点1、SoC节点2和SoC节点3,每个SoC节点中包含CPU处理器核、内存控制器、I/O控制器、片内互连结构扩展单元以及未示出的网卡、内存和硬盘等I/O设备,这些设备挂载在片内互连结构上,片内互连结构如系统总线(System Bus)或片上网络(On-Chip Network)。其中,片内互连结构扩展单元为本发明新增加的模块。根据SoC节点内部的各设备或者模块的工作模式可分为第一设备和第二设备,第一设备是指可以主动发送请求到片内互连结构的设备,或者,可以称为发送请求的设备或者主设备,例如:CPU;第二设备是指从片内互连结构接收请求的设备,或者,可以称为被访问的设备或者从设备,例如:网卡、硬盘等。片内互连结构中存储有地址空间与第二设备接口的对应关系,片内互连结构接收到第一设备发送的访问请求之后,根据访问请求中的访问地址所属的地址空间,将访问请求发送到地址空间对应的第二设备接口,从而将访问请求发送到第二设备进行相应的处理。为了便于描述,本发明下述各实施例中将发送访问请求的SoC节点称为源SoC节点,将被访问资源所在的SoC节点称为目的SoC节点。本发明将源SoC节点的第一设备与目的SoC节点的资源在同一地址空间内进行统一编址,统一编址是指同一地址空间中的各资源的地址是唯一的,通过同一类型的寻址方式可以唯一确定某地址对应的资源。其中,资源是指第二设备,例如:网卡、内存和磁盘等。
本发明将远程节点的资源映射到源节点的片内互连结构扩展单元上,将片内互连结构扩展单元的地址空间与源节点内部的其他资源进行统一的编址,因此,本发明的片内互连结构中存储的地址空间与第二设备接口的对应关系表中包含一条与现有技术中不同的地址对应关系,即:允许源SoC节点访问的其他SoC节点的共享资源的地址与片内互连结构扩展单元的接口的对应关系,其中,源SoC节点自身的资源与其他SoC节点的共享资源统一编址。因为源SoC节点自身资源与其他SoC节点的共享资源统一编址,统一编址是指参与统一编址的各SoC节点的资源的地址都具有唯一性,因此,不存在地址冲突的问题,无需进行地址映射,可以直接采用远程节点的资源的地址对远程节点的资源进行访问。
源SoC节点与远程SoC节点挂载在片间互连结构上,片间互连结构包含多条物理链路,每个物理链路对应一个片间互连结构接口;因同一个源SoC节点可以访问多个远程SoC节点的资源,因此,片内互连结构扩展单元中还存储了地址空间和片间互连结构接口的对应关系表,以便于片内互连结构扩展单元接收到访问请求之后,根据访问请求中的访问地址判断所属的地址空间,将访问请求发送到所属的地址空间对应的片间互连结构接口,以传输到目的SoC节点。本发明的片间互连结构和片内互连结构采用相同的传输协议,因此,在传输过程中无需进行协议转换。
下面以具体地实施例对本发明的技术方案进行详细说明。下面这几个具体的实施例可以相互结合,对于相同或相似的概念或过程可能在某些实施例不再赘述。
图2为本发明多SoC节点之间的访问方法实施例一的流程示意图,如图2所示,本实施例的执行主体为源SoC节点,本实施例中,多SoC节点包括源SoC节点以及目的SoC节点,源SoC节点包含片内互连结构扩展单元,源SoC节点包含第一设备,第一设备通过片内互连结构和源SoC节点的片内互连结构扩展单元相连,源SoC节点通过片内互连结构扩展单元与片间互连结构相连,源SoC节点的第一设备与目的SoC节点的资源在同一地址空间内进行统一编址,本实施例的方法如下:
S201:源SoC节点的片内互连结构接收第一设备发送的访问请求,访问请求中携带访问地址。
当第一设备(例如:CPU)要访问本地资源或者远程节点的共享资源时,则会向片内互连结构发送访问请求,访问请求中携带要访问的资源的地址,即访问地址,要访问的远程节点为目的SoC节点。
在本发明中源SoC节点的第一设备与所述目的SoC节点的资源在同一地址空间内进行统一编址。
S202:源SoC节点的片内互连结构根据访问地址与片内互连结构扩展单元接口的对应关系,确定与访问地址对应的片内互连结构扩展单元接口。
互连结构中存储地址空间与第二设备接口的对应关系表,因此,片内互连结构可以根据地址空间与第二设备接口的对应关系表确定将访问请求通过哪个第二设备接口发送到第二设备进行处理。具体地,源SoC节点的片内互连结构确定访问地址所属的地址空间;源SoC节点的片内互连结构根据地址空间与第二设备的接口的对应关系表,确定与所述访问地址所属的地址空间对应的片内互连结构扩展单元接口。
本发明的地址空间与第二设备接口的对应关系表中包含访问地址与片内互连结构扩展单元接口的对应关系,因多个不同的远程共享资源地址空间都可以被片内互连结构对应到片内互连结构扩展单元的接口,从而实现对多个共享资源的访问。
其中,本发明实现将源SoC节点的第一设备与所述目的SoC节点的资源在同一地址空间内进行统一编址的方式包括但不限于下述方式,只要是将源SoC节点的第一设备与所述目的SoC节点的资源在同一地址空间内进行统一编址解决地址映射与地址冲突的问题,都属于本发明的保护范畴,对此,本发明不作限制。
其中,一种具体地实现方式如下:
将完整的64比特或(32比特)地址范围按照一定的大小划分为多个地址槽。地址槽的大小可根据各类资源自身的地址空间范围进行设定,例如:物理内存往往具有较高的存储容量,因此,可划分地址范围较大的地址槽,而网络、存储控制器的控制/状态寄存器空间的大小非常有限,因此,可以划分地址范围较小的地址槽空间。
源SoC节点和其他SoC节点的同一类独占资源在同一地址空间范围内进行统一编址;即,各节点内同一类独占资源可占据相同的地址槽。该地址槽对应的地址空间仅对自身节点内部可见。每个节点对该地址槽对应的地址空间进行访问时,都将产生对本地节点的资源的访问请求,不会产生对远程节点的资源的访问请求。
源SoC节点和其他SoC节点的同一类共享资源按照节点顺序在不同的连续的地址空间范围内进行统一编址。即,各节点内同一类共享资源可按照节点顺序分别占据一组彼此相邻的地址槽,使得每一个共享资源的地址空间在其他节点中都没有被占据,从而,避免该地址空间出现本地节点的资源和远程节点的资源冲突的情况。
本发明还提供了采用上述地址空间划分方法的效果示意图,如图3所示,图3为本发明地址空间划分效果示意图。
采用这种统一编址的方式,一、编址规则简单且可避免任何冲突,具有可操作性;二、易于实现对系统内资源的池化管理;三,由于可被共享的资源的地址在全系统是唯一编址的(假设地址位宽为64bit,甚至是128bit,地址空间足够大),因此具有较好的扩展性(对于增加新节点或新共享IP变得容易)、安全性与隔离性(全局范围地址可知且固定)。
片内互连结构根据地址空间与从设备接口的对应关系表,确定与访问地址对应的从设备接口之后,执行S203。
S203:源SoC节点的片内互连结构根据上述确定的片内互连结构扩展单元接口,将访问请求通过片内互连结构扩展单元发送到片间互连结构,并通过片间互连结构发送到目的SoC节点。
其中,片内互连结构往往具有多条独立的传输通道,每条传输通道用于传输不同的数据,例如:ARM公司的高级微控制器总线架构(Advanced Microcontroller BusArchitecture,以下简称:AMBA)高级扩展接口(Advanced eXtensible Interface,以下简称:AXI)总线,其包含读地址传输通道、写地址传输通道、读数据传输通道、写数据传输通道和写响应传输通道。
片内互连结构扩展单元中设置有与传输通道对应的缓存队列,缓存队列可以是先进先出队列(First Input First Output,以下简称:FIFO),源SoC节点的片内互连结构扩展单元通过片内互连结构扩展单元接口接收到访问请求之后,将访问请求存储在缓存队列中,上述缓存队列与传输访问请求的传输通道对应,源SoC节点的片内互连结构扩展单元在访问请求中添加标识,上述标识用于标识传输访问请求的传输通道;源SoC节点的片内互连结构扩展单元对缓存队列和访问地址对应的片间互连结构接口进行检测,根据预设仲裁策略调度所述缓存队列,源SoC节点的片内互连结构扩展单元将缓存队列中的访问请求发送到片间互连结构,并通过片间互连结构发送到目的SoC节点。其中,当源SoC节点的片内互连结构扩展单元检测缓存队列是否填满,若填满,则设置填满标志。填满标志标识该缓存队列当前不能再接收节点内发送的访问请求。
关于缓存队列的设置方式包括但不限于以下两种设置方式:
第一种设置方式:缓存队列的个数与片内互连结构的传输通道个数相同,即缓存队列与传输通道一一对应。
在第一种设置方式下,一种具体地实现方式为:片内互连结构扩展单元接收到传输通道的访问请求之后,可以将访问请求发送到与传输访问请求的传输通道对应的缓存队列中,片内互连结构扩展单元对缓存队列中的访问请求添加传输访问请求的传输通道的标识。
当缓存队列只有一个时,预设仲裁策略为先进先出原则。
当缓存队列为至少两个时:预设仲裁策略为轮询规则;或者,预设仲裁策略为每个队列设置对应的优先级,例如:读地址的优先级最高,按照优先级发送,预设仲裁策略可根据实际的应用进行设定,对此,本发明不作限制。
第二种设置方式:缓存队列的个数与片内互连结构的传输通道个数不同,片内互连结构扩展单元接收到传输通道的访问请求之后,片内互连结构扩展单元先对访问请求添加传输访问请求的传输通道的标识,再将添加传输访问请求的传输通道的标识的访问请求发送到至少一个缓存队列中。
当缓存队列只有一个时,预设仲裁策略为先进先出原则。
当缓存队列为至少两个时:预设仲裁策略为轮询规则;或者,预设仲裁策略为每个队列设置对应的优先级,例如:读地址的优先级最高,按照优先级发送,预设仲裁策略可根据实际的应用进行设定,对此,本发明不作限制。
需要说明的是,针对一个源SoC节点可以访问多个远程SoC节点的资源时,源SoC节点的片内互连结构扩展单元将所述缓存队列中的访问请求发送到所述片间互连结构包括:源SoC节点的片内互连结构扩展单元根据地址空间和片间互连结构接口的对应关系表,确定访问地址对应的片间互连结构接口,源SoC节点的片内互连结构扩展单元通过访问地址对应的片间互连结构接口将访问请求发送到片间互连结构。片间互连结构包含多条物理链路,每条物理链路对应一个片间互连结构接口,因此,可以通过地址空间和片间互连结构接口的对应关系表,确定访问地址对应的片间互连结构接口,将访问请求发送到相应地物理链路进行传输。
本实施例中,通过源SoC节点的片内互连结构接收第一设备发送的访问请求,访问请求中携带访问地址;源SoC节点的片内互连结构根据所述访问地址与片内互连结构扩展单元接口的对应关系,确定与所述访问地址对应的片内互连结构扩展单元接口;源SoC节点的片内互连结构根据所述确定片内互连结构扩展单元接口,将所述访问请求通过片内互连结构扩展单元发送到片间互连结构,并通过所述片间互连结构发送给所述目的SoC节点,源SoC节点的第一设备与所述目的SoC节点的资源在同一地址空间内进行统一编址。由于源SoC节点的第一设备与所述目的SoC节点的资源在同一地址空间内进行统一编址,因此,参与统一编址的各SoC节点的资源的地址都具有唯一性,因此,不存在地址冲突的问题,无需进行地址映射,可以直接采用远程节点的资源的地址对远程节点的资源进行访问。并且,将系统级芯片SoC的片内互连结构逻辑功能扩展和延伸到SoC芯片外部,实现将SoC节点内部主设备发送的访问请求直接通过片间互连结构传送到其他SoC节点,避免经过复杂的软/硬件通信协议栈进行访问请求的数据封装和解封装过程。进而,可有效实现多SoC节点间的内存和外设资源的共享机制,实现一种零协议开销的远程节点访问机制。提高SoC节点之间的访问效率。
图4为本发明多SoC节点之间的访问方法实施例二的流程示意图,本实施例的执行主体为目的SoC节点,本实施例的多SoC节点包括源SoC节点以及目的SoC节点,目的SoC节点包含片内互连结构扩展单元,目的SoC节点包含第二设备,第二设备通过片内互连结构和目的SoC节点的片内互连结构扩展单元相连,目的SoC节点通过片内互连结构扩展单元和片间互连结构相连,目的SoC节点的第二设备与源SoC节点的资源在同一地址空间内进行统一编址,本实施例的方法如下:
S401:目的SoC节点的片内互连结构扩展单元接收来自片间互连结构的访问请求,访问请求中包含访问地址。
同一个目的SoC节点可以被多个远程SoC节点访问,因此,同一个目的SoC节点可能与多个片间互连结构的接口连接,目的SoC节点的片内互连结构扩展单元可以设置与片间互连结构的接口对应的缓存队列,目的SoC节点的片内互连结构扩展单元接收到访问请求之后,先将访问请求存储到传输访问请求的片间互连结构的接口对应的缓存队列中。片内互连结构扩展单元设置与片间互连结构的接口对应的缓存队列为可选的,也可以不设置。
S402:目的SoC节点的片内互连结构扩展单元在访问请求中添加传输访问请求的片间互连结构的接口的标识。
在访问请求中添加传输访问请求的片间互连结构的接口的标识时为了能够准确地将对该访问请求的响应回传到源SoC节点中。
S403:目的SoC节点的片内互连结构扩展单元将所述访问请求发送到片内互连结构。
可选地,访问请求中还可以包括传输访问请求的传输通道的标识,具体地,目的SoC节点的片内互连结构扩展单元将访问请求发送到片内互连结构中的传输通道的标识对应的传输通道中。
更进一步地,目的SoC节点的片内互连结构扩展单元将访问请求存储到传输通道的标识对应的缓存队列;
目的SoC节点的片内互连结构扩展单元检测缓存队列和片内互连结构扩展单元的接口的状态信息,根据预设仲裁策略调度缓存队列。其中,片内互连结构扩展单元接口包括主设备接口和从设备接口,在源SoC节点中片内互连结构扩展单元接口中的从设备接口工作,片内互连结构扩展单元的工作模式为从设备模式,在目的SoC节点中片内互连结构扩展单元接口中的主设备接口工作,片内互连结构扩展单元的工作模式为主设备模式。
将缓存队列中的访问请求发送到片内互连结构中的传输通道的标识对应的传输通道中。
S404:SoC节点的片内互连结构根据访问地址与第二设备的接口的对应关系,确定访问地址对应的第二设备的接口。
具体地,SoC节点的片内互连结构根据地址空间与第二设备接口的对应关系表,确定访问地址对应的第二设备的接口,地址空间与第二设备接口的对应关系表中包含访问地址对应的第二设备的接口。
S405:目的SoC节点的片内互连结构根据确定的访问地址对应的第二设备的接口,将访问请求通过第二设备的接口发送到第二设备以进行访问。
S406:SoC节点的片内互连结构扩展单元接收第二设备对访问请求的响应,响应中携带传输访问请求的片间互连结构的接口的标识。
第二设备在对访问请求进行处理的过程中,将传输访问请求的片间互连结构的接口的标识保存,并在对访问请求处理完之后,将保存的片间互连结构的接口的标识添加到访问请求的响应中,以保证访问请求的响应能够正确的回传。
S407:目的SoC节点的片内互连结构扩展单元将访问请求的响应发送到片间互连结构的接口的标识对应的片间互连结构接口进行传输。
本实施例中,通过目的SoC节点的片内互连结构扩展单元接收来自片间互连结构的访问请求,访问请求中包含访问地址和传输访问请求的传输通道的标识;目的SoC节点的片内互连结构扩展单元将访问请求发送到片内互连结构中的所述传输通道的标识对应的传输通道中;目的SoC节点的片内互连结构根据所述访问地址与第二设备的接口的对应关系,确定与访问地址对应的第二设备的接口;目的SoC节点的片内互连结构根据确定的访问地址对应的第二设备的接口,将访问请求通过第二设备的接口发送到第二设备以进行访问。将系统级芯片SoC的片内互连结构逻辑功能扩展和延伸到SoC芯片外部,实现将SoC节点内部主设备发送的访问请求直接通过片间互连结构传送到其他SoC节点,避免经过复杂的软/硬件通信协议栈进行访问请求的数据封装和解封装过程。进而,可有效实现多SoC节点间的内存和外设资源的共享机制,实现一种零协议开销的远程节点访问机制。提高SoC节点之间的访问效率。
图5为本发明多系统级芯片SoC节点之间的访问装置实施例一的结构示意图,本实施例的多SoC节点之间的访问装置部署在源SoC节点,本实施例的装置包括片内互连结构501和片内互连结构扩展单元502,其中,上述片内互连结构501用于接收上述第一设备发送的访问请求,上述访问请求中携带访问地址;上述片内互连结构501还用于根据上述访问地址与片内互连结构扩展单元接口的对应关系,确定与访问地址对应的片内互连结构扩展单元接口;上述片内互连结构501还用于根据上述确定片内互连结构扩展单元接口,将上述访问请求通过上述片内互连结构扩展单元502发送到片间互连结构,并通过上述片间互连结构发送给上述目的SoC节点。
在上述实施例中,上述片内互连结构扩展单元502具体用于确定上述访问地址所属的地址空间;根据地址空间与第二设备的接口的对应关系表,确定与上述访问地址所属的地址空间对应的片内互连结构扩展单元接口。
在上述实施例中,片内互连结构扩展单元502具体用于将通过上述片内互连结构扩展单元接口接收的上述访问请求存储在缓存队列中,缓存队列与传输上述访问请求的传输通道对应,在上述访问请求中添加标识,上述标识用于标识上述访问请求的传输通道,对上述缓存队列和上述访问地址对应的片间互连结构接口进行检测,根据预设仲裁策略调度上述缓存队列;将上述缓存队列中的访问请求发送到上述片间互连结构。
在上述实施例中,上述源SoC节点的片内互连结构扩展单元502具体用于根据地址空间和片间互连结构接口的对应关系表,确定上述访问地址对应的片间互连结构接口;通过上述访问地址对应的片间互连结构接口将上述访问请求发送到上述片间互连结构。
图5所示实施例的装置对应的可用于执行图2所示方法实施例的技术方案,其实现原理和技术效果类似,此处不再赘述。
图6为本发明多系统级芯片SoC节点之间的访问装置实施例二的结构示意图,上述多SoC节点之间的访问装置部署在目的SoC节点,包括:片内互连结构扩展单元601和片内互连结构602,其中,上述片内互连结构扩展单元601用于接收来自片间互连结构的访问请求,上述访问请求中包含访问地址和传输上述访问请求的传输通道的标识;上述片内互连结构扩展单元601还用于将上述访问请求发送到上述片内互连结构中的上述传输通道的标识对应的传输通道中;上述片内互连结构602用于根据上述访问地址与第二设备的接口的对应关系,确定与上述访问地址对应的第二设备的接口;上述片内互连结构602还用于根据上述确定的上述访问地址对应的第二设备的接口,将上述访问请求通过上述第二设备的接口发送到上述第二设备以进行访问。
在上述实施例中,上述访问请求中还包括传输访问请求的传输通道的标识;上述片内互连结构扩展单元601具体用于将访问请求发送到所述片内互连结构中的所述传输通道的标识对应的传输通道中。
在上述实施例中,上述片内互连结构扩展单元601具体用于将上述访问请求存储到上述传输通道的标识对应的缓存队列;检测上述缓存队列和上述片内互连结构扩展单元的接口的状态信息,根据预设仲裁策略调度上述缓存队列。
在上述实施例中,上述片内互连结构扩展单元601还用于在上述访问请求中添加传输上述访问请求的片间互连结构的接口的标识;
上述片内互连结构扩展单元601还用于接收上述第二设备对上述访问请求的响应,上述响应中携带传输上述访问请求的片间互连结构的接口的标识;
上述片内互连结构扩展单元601还用于将上述访问请求的响应发送到上述片间互连结构的接口的标识对应的片间互连结构接口进行传输。
在上述实施例中,上述片内互连结构扩展单元601还用于将上述访问请求存储到传输上述访问请求的片间互连结构的接口对应的缓存队列中。
图6所示实施例的装置对应的可用于执行图4所示方法实施例的技术方案,其实现原理和技术效果类似,此处不再赘述。
图7为本发明多系统级芯片SoC节点之间的访问系统实施例一的结构示意图,如图7所示,本实施例的多系统级芯片SoC节点之间的访问系统包括如图5上述的多SoC节点之间的访问装置701、如图6上述的多SoC节点之间的访问装置702和片间互连结构703。
上述如图5上述的多SoC节点之间的访问装置和上述如图6上述的多SoC节点之间的访问装置通过上述片间互连结构进行通信。
本领域普通技术人员可以理解:实现上述各方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成。前述的程序可以存储于一计算机可读取存储介质中。该程序在执行时,执行包括上述各方法实施例的步骤;而前述的存储介质包括:ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (19)
1.一种多系统级芯片SoC节点之间的访问方法,其特征在于,所述多系统级芯片SoC节点包括源SoC节点以及目的SoC节点,所述源SoC节点包含片内互连结构扩展单元,所述源SoC节点包含第一设备,所述第一设备通过片内互连结构和所述源SoC节点的片内互连结构扩展单元相连,所述源SoC节点通过所述片内互连结构扩展单元和片间互连结构相连,所述源SoC节点的第一设备与所述目的SoC节点的资源在同一地址空间内进行统一编址;
所述方法包括:
所述源SoC节点的片内互连结构接收所述第一设备发送的访问请求,所述访问请求中携带访问地址;
所述源SoC节点的片内互连结构根据所述访问地址与片内互连结构扩展单元接口的对应关系,确定与所述访问地址对应的片内互连结构扩展单元接口;
所述源SoC节点的片内互连结构根据所述确定的片内互连结构扩展单元接口,将所述访问请求通过片内互连结构扩展单元发送到所述片间互连结构,并通过所述片间互连结构发送给所述目的SoC节点。
2.根据权利要求1所述的方法,其特征在于,所述源SoC节点的片内互连结构根据所述访问地址与片内互连结构扩展单元的对应关系,确定与所述访问地址对应的片内互连结构扩展单元接口,包括:
所述源SoC节点的片内互连结构确定所述访问地址所属的地址空间;
所述源SoC节点的片内互连结构根据地址空间与第二设备的接口的对应关系表,确定与所述访问地址所属的地址空间对应的片内互连结构扩展单元接口。
3.根据权利要求1或2所述的方法,其特征在于,所述源SoC节点的片内互连结构根据所述确定的片内互连结构扩展单元接口,将所述访问请求通过片内互连结构扩展单元发送到所述片间互连结构,包括:
所述源SoC节点的片内互连结构扩展单元,将通过所述片内互连结构扩展单元接口接收的所述访问请求存储在缓存队列中,所述缓存队列与传输所述访问请求的传输通道对应;
所述源SoC节点的片内互连结构扩展单元在所述访问请求中添加标识,所述标识用于标识传输所述访问请求的传输通道;
所述源SoC节点的片内互连结构扩展单元对所述缓存队列和所述访问地址对应的片间互连结构接口进行检测,根据预设仲裁策略调度所述缓存队列;
所述源SoC节点的片内互连结构扩展单元将所述缓存队列中的访问请求发送到所述片间互连结构。
4.根据权利要求3所述的方法,其特征在于,所述源SoC节点的片内互连结构扩展单元将所述缓存队列中的访问请求发送到所述片间互连结构,包括:
所述源SoC节点的片内互连结构扩展单元根据地址空间和片间互连结构接口的对应关系表,确定所述访问地址对应的片间互连结构接口;
所述源SoC节点的片内互连结构扩展单元通过所述访问地址对应的片间互连结构接口将所述访问请求发送到所述片间互连结构。
5.一种多系统级芯片SoC节点之间的访问方法,其特征在于,所述多系统级芯片SoC节点包括源SoC节点以及目的SoC节点,所述目的SoC节点包含片内互连结构扩展单元,所述目的SoC节点包含第二设备,所述第二设备通过片内互连结构和所述目的SoC节点的片内互连结构扩展单元相连,所述目的SoC节点通过所述片内互连结构扩展单元和片间互连结构相连,所述目的SoC节点的所述第二设备与所述源SoC节点的资源在同一地址空间内进行统一编址;
所述方法包括:
所述目的SoC节点的片内互连结构扩展单元接收来自所述片间互连结构的访问请求,所述访问请求中包含访问地址;
所述目的SoC节点的片内互连结构扩展单元将所述访问请求发送到所述片内互连结构;
所述目的SoC节点的片内互连结构根据所述访问地址与第二设备的接口的对应关系,确定与所述访问地址对应的第二设备的接口;
所述目的SoC节点的片内互连结构根据所述确定的所述访问地址对应的第二设备的接口,将所述访问请求通过所述第二设备的接口发送到所述第二设备。
6.根据权利要求5所述的方法,其特征在于,所述访问请求中还包括传输所述访问请求的传输通道的标识;
所述目的SoC节点的片内互连结构扩展单元将所述访问请求发送到所述片内互连结构,包括:
所述目的SoC节点的片内互连结构扩展单元将所述访问请求发送到所述片内互连结构中的所述传输通道的标识对应的传输通道中。
7.根据权利要求6所述的方法,其特征在于,所述目的SoC节点的片内互连结构扩展单元将所述访问请求发送到所述片内互连结构中的所述传输通道的标识对应的传输通道中,包括:
所述目的SoC节点的片内互连结构扩展单元将所述访问请求存储到所述传输通道的标识对应的缓存队列;
所述目的SoC节点的片内互连结构扩展单元检测所述缓存队列和所述片内互连结构扩展单元接口的状态信息,根据预设仲裁策略调度所述缓存队列。
8.根据权利要求6或7所述的方法,其特征在于,所述目的SoC节点的片内互连结构扩展单元将所述访问请求发送到所述传输通道的标识对应的传输通道中之前,还包括:
所述目的SoC节点的片内互连结构扩展单元在所述访问请求中添加传输所述访问请求的片间互连结构的接口的标识;
所述目的SoC节点的片内互连结构根据所述确定的所述访问地址对应的第二设备的接口,将所述访问请求通过所述第二设备的接口发送到所述第二设备以进行访问之后,还包括:
所述目的SoC节点的片内互连结构扩展单元接收所述第二设备对所述访问请求的响应,所述响应中携带传输所述访问请求的片间互连结构的接口的标识;
所述目的SoC节点的片内互连结构扩展单元将所述访问请求的响应发送到所述片间互连结构的接口的标识对应的片间互连结构接口进行传输。
9.根据权利要求6所述的方法,其特征在于,所述目的SoC节点的片内互连结构扩展单元将所述访问请求发送到所述片内互连结构中的所述传输通道的标识对应的传输通道中之前,还包括:
所述目的SoC节点的片内互连结构扩展单元将所述访问请求存储到传输所述访问请求的片间互连结构的接口对应的缓存队列中。
10.一种多系统级芯片SoC节点之间的访问装置,所述多系统级芯片SoC节点之间的访问装置部署在源SoC节点,其特征在于,包括:片内互连结构和片内互连结构扩展单元;
所述片内互连结构,用于接收第一设备发送的访问请求,所述访问请求中携带访问地址;
所述片内互连结构,还用于根据所述访问地址与所述片内互连结构扩展单元接口的对应关系,确定与所述访问地址对应的片内互连结构扩展单元接口;
所述片内互连结构,还用于根据所述确定的片内互连结构扩展单元接口,将所述访问请求通过所述片内互连结构扩展单元发送到片间互连结构,并通过所述片间互连结构发送给目的SoC节点。
11.根据权利要求10所述的装置,其特征在于,所述片内互连结构扩展单元具体用于确定所述访问地址所属的地址空间;根据地址空间与第二设备的接口的对应关系表,确定与所述访问地址所属的地址空间对应的片内互连结构扩展单元接口。
12.根据权利要求10或11所述的装置,其特征在于,所述片内互连结构扩展单元具体用于将通过所述片内互连结构扩展单元接口接收的所述访问请求存储在缓存队列中,所述缓存队列与传输所述访问请求的传输通道对应;在所述访问请求中添加标识,所述标识用于标识所述访问请求的传输通道;对所述缓存队列和所述访问地址对应的片间互连结构接口进行检测,根据预设仲裁策略调度所述缓存队列;将所述缓存队列中的访问请求发送到所述片间互连结构。
13.根据权利要求12所述的装置,其特征在于,所述源SoC节点的片内互连结构扩展单元具体用于根据地址空间和片间互连结构接口的对应关系表,确定所述访问地址对应的片间互连结构接口;通过所述访问地址对应的片间互连结构接口将所述访问请求发送到所述片间互连结构。
14.一种多系统级芯片SoC节点之间的访问装置,所述多系统级芯片SoC节点之间的访问装置部署在目的SoC节点,其特征在于,包括:片内互连结构扩展单元和片内互连结构;
所述片内互连结构扩展单元,用于接收来自片间互连结构的访问请求,所述访问请求中包含访问地址和传输所述访问请求的传输通道的标识;
所述片内互连结构扩展单元,还用于将所述访问请求发送到所述片内互连结构中的所述传输通道的标识对应的传输通道中;
所述片内互连结构,用于根据所述访问地址与第二设备的接口的对应关系,确定与所述访问地址对应的第二设备的接口;
所述片内互连结构,还用于根据所述确定的所述访问地址对应的第二设备的接口,将所述访问请求通过所述第二设备的接口发送到所述第二设备以进行访问。
15.根据权利要求14所述的装置,其特征在于,所述访问请求中还包括传输所述访问请求的传输通道的标识;
所述片内互连结构扩展单元具体用于将所述访问请求发送到所述片内互连结构中的所述传输通道的标识对应的传输通道中。
16.根据权利要求15所述的装置,其特征在于,所述片内互连结构扩展单元具体用于将所述访问请求存储到所述传输通道的标识对应的缓存队列;检测所述缓存队列和所述片内互连结构扩展单元接口的状态信息,根据预设仲裁策略调度所述缓存队列。
17.根据权利要求15或16所述的装置,其特征在于,所述片内互连结构扩展单元,还用于在所述访问请求中添加传输所述访问请求的片间互连结构的接口的标识;
所述片内互连结构扩展单元,还用于接收所述第二设备对所述访问请求的响应,所述响应中携带传输所述访问请求的片间互连结构的接口的标识;
所述片内互连结构扩展单元,还用于将所述访问请求的响应发送到所述片间互连结构的接口的标识对应的片间互连结构接口进行传输。
18.根据权利要求15所述的装置,其特征在于,所述片内互连结构扩展单元,还用于将所述访问请求存储到传输所述访问请求的片间互连结构的接口对应的缓存队列中。
19.一种多系统级芯片SoC节点之间的访问系统,其特征在于,包括如权利要求10~13任一项所述的多SoC节点之间的访问装置、如权利要求14~18任一项所述的多SoC节点之间的访问装置和片间互连结构;
所述如权利要求10~13任一项所述的多SoC节点之间的访问装置和所述如权利要求14~18任一项所述的多SoC节点之间的访问装置通过所述片间互连结构进行通信。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410625903.9A CN105630727B (zh) | 2014-11-07 | 2014-11-07 | 多SoC节点之间的访问方法、装置和系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410625903.9A CN105630727B (zh) | 2014-11-07 | 2014-11-07 | 多SoC节点之间的访问方法、装置和系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105630727A CN105630727A (zh) | 2016-06-01 |
CN105630727B true CN105630727B (zh) | 2018-08-14 |
Family
ID=56045692
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410625903.9A Active CN105630727B (zh) | 2014-11-07 | 2014-11-07 | 多SoC节点之间的访问方法、装置和系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105630727B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109086228B (zh) * | 2018-06-26 | 2022-03-29 | 深圳市安信智控科技有限公司 | 具有多个独立访问通道的高速存储器芯片 |
EP3893119B1 (en) * | 2019-02-21 | 2023-07-26 | Huawei Technologies Co., Ltd. | System on chip, routing method for access command and terminal |
CN116662224A (zh) * | 2022-02-17 | 2023-08-29 | 华为技术有限公司 | 内存访问的方法、装置、存储介质及计算机程序产品 |
CN114996201B (zh) * | 2022-07-28 | 2022-09-30 | 沐曦科技(成都)有限公司 | 一种基于Die互连的路由系统 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102063337A (zh) * | 2009-11-17 | 2011-05-18 | 中兴通讯股份有限公司 | 多处理器核的信息交互和资源分配的方法及系统 |
CN103117929A (zh) * | 2013-01-31 | 2013-05-22 | 中国科学院计算技术研究所 | 一种基于PCIe数据交换的通信方法及系统 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8650629B2 (en) * | 2009-12-16 | 2014-02-11 | Intel Corporation | Interface logic for a multi-core system-on-a-chip (SoC) |
-
2014
- 2014-11-07 CN CN201410625903.9A patent/CN105630727B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102063337A (zh) * | 2009-11-17 | 2011-05-18 | 中兴通讯股份有限公司 | 多处理器核的信息交互和资源分配的方法及系统 |
CN103117929A (zh) * | 2013-01-31 | 2013-05-22 | 中国科学院计算技术研究所 | 一种基于PCIe数据交换的通信方法及系统 |
Also Published As
Publication number | Publication date |
---|---|
CN105630727A (zh) | 2016-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105359124B (zh) | 用于扩展外围组件互连高速结构的系统和方法 | |
JP5477707B2 (ja) | I/oシステムおよびi/o制御方法 | |
US8699953B2 (en) | Low-latency interface-based networking | |
US7155525B2 (en) | Transaction management in systems having multiple multi-processor clusters | |
US8572206B2 (en) | Transaction processing using multiple protocol engines | |
US20130346666A1 (en) | Tunneling platform management messages through inter-processor interconnects | |
CN105630727B (zh) | 多SoC节点之间的访问方法、装置和系统 | |
US9202002B2 (en) | System for designing network on chip interconnect arrangements | |
CN103092798B (zh) | 片上系统及总线下的访问设备的方法 | |
US9213662B2 (en) | I/O bus system | |
KR101733203B1 (ko) | 아이디 컨버터를 포함하는 버스 시스템 및 그것의 변환 방법 | |
KR20210033996A (ko) | 전용 저 레이턴시 링크를 사용한 다수의 하드웨어 가속기에 대한 통합된 어드레스 공간 | |
KR102144330B1 (ko) | 캡슐화 가능한 pcie 가상화 | |
CN108984465A (zh) | 一种消息传输方法及设备 | |
US11740929B2 (en) | Registering a custom atomic operation with the operating system | |
KR20140078161A (ko) | Pci 익스프레스 스위치 및 이를 이용한 컴퓨터 시스템 | |
US20230376442A1 (en) | Enabling a Multi-Chip Daisy Chain Topology using Peripheral Component Interconnect Express (PCIe) | |
CN104714904A (zh) | 采用窗口映射机制的RapidIO控制器及其控制方法 | |
WO2022086789A1 (en) | Method of executing programmable atomic unit resources within a multi-process system | |
CN100401279C (zh) | 支持包处理的可配置的多端口多协议网络接口 | |
CN104571934B (zh) | 一种内存访问的方法、设备和系统 | |
US20200192842A1 (en) | Memory request chaining on bus | |
CN104102550A (zh) | 一种多主机进程间通信的方法 | |
CN106815176B (zh) | 用于经由柔性寄存器访问总线传输访问请求的系统和方法 | |
KR20150063433A (ko) | 네트워크 온 칩 소켓 프로토콜 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |