CN103246623B - Soc计算设备扩展系统 - Google Patents

Abstract

本发明提供了一种SOC计算设备扩展系统，包括：片上系统；可编程器件，通过第一总线与所述片上系统相连；片外存储器，通过第二总线与所述可编程器件相连；其中，所述片上系统包括共享控制器，该共享控制器对所述片上系统和可编程器件针对该片外存储器的访问请求进行仲裁，以使所述片上系统和可编程器件通过该片外存储器进行数据共享。本发明能够兼顾产品的通用性和经济性，而且可以最大限度地满足系统功能需求的易变性。

Description

SOC计算设备扩展系统

技术领域

本发明涉及通用SOC的计算能力扩展技术，尤其涉及一种采用存储器接口的SOC计算设备扩展系统。

背景技术

随着片上嵌入式计算机技术的发展，片上系统（SOC，System on Chip）的集成度越来越高，性能及功能也越来越强大，其复杂度也不断提高。

但是，现有技术中SOC的通用性和经济性是一对不可调和的矛盾。通用性是靠SOC在设计时预先加入各种可能的接口电路及各种可能的计算处理逻辑来保证，但这往往使SOC的设计极其复杂，以至于为了一个简单的应用往往需要选择功能性能远超过所需程度的SOC芯片。而经济性通常是通过为某具体应用定制SOC来实现的，但这样的定制方法有其局限性。因为定制的前提是该应用的功能要求和性能要求已经固定，不会发生变化，另外还需要该应用的需求量足够大以摊平定制造成的成本上升问题。

发明内容

本发明要解决的技术问题是提供一种SOC计算设备扩展系统，能够兼顾产品的通用性和经济性，而且可以最大限度地满足系统功能需求的易变性。

为解决上述技术问题，本发明提供了一种SOC计算设备扩展系统，包括：

片上系统；

可编程器件，通过第一总线与所述片上系统相连；

片外存储器，通过第二总线与所述可编程器件相连；

其中，所述片上系统包括共享控制器，该共享控制器对所述片上系统和可编程器件针对该片外存储器的访问请求进行仲裁，以使所述片上系统和可编程器件通过该片外存储器进行数据共享。

根据本发明的一个实施例，所述片外存储器为SDRAM，所述第一总线和第二总线为SDRAM总线。

根据本发明的一个实施例，所述片上系统还包括：

主设备；

第一SDRAM主控制器，接收该主设备的访问请求，并根据该访问请求针对的地址范围访问所述可编程器件或经由该可编程器件访问该片外存储器。

根据本发明的一个实施例，若所述访问请求针对的地址范围落入所述可编程器件的地址空间，则该第一SDRAM主控制器经由所述第一总线访问该可编程器件；若所述访问请求针对的地址范围落入所述片外存储器的地址空间，则该第一SDRAM主控制器请求所述共享控制器进行仲裁，并在获得授权后经由该第一总线、可编程器件和第二总线访问该片外存储器。

根据本发明的一个实施例，所述可编程器件包括：

功能单元；

SDRAM输入输出处理单元，经由该第二总线与所述片外存储器相连；

SDRAM从控制器，与所述第一SDRAM主控制器和功能单元相连，若所述主设备的访问请求针对该可编程器件，则该第一SDRAM主控制器经由所述第一总线、SDRAM从控制器与所述功能单元进行数据交互，若所述主设备的访问请求针对该片外存储器，则该第一SDRAM主控制器请求所述共享控制器进行仲裁，并在获得授权后经由该第一总线、SDRAM从控制器和第二总线访问该片外存储器；

第二SDRAM主控制器，与所述功能单元、SDRAM输入输出处理单元和共享控制器相连，接收该功能单元针对该片外存储器的访问请求，请求所述共享控制器进行仲裁，并在获得授权后经由该SDRAM输入输出处理单元和第二总线访问该片外存储器。

根据本发明的一个实施例，所述功能单元的功能是可配置的。

根据本发明的一个实施例，在所述片上系统访问该功能单元时，该功能单元被允许同时访问所述片外存储器。

根据本发明的一个实施例，所述可编程器件为现场可编程门阵列。

与现有技术相比，本发明具有以下优点：

本发明实施例的SOC计算设备扩展系统中，通过通用的存储器总线接口将可编程器件挂接在SOC上，并通过通用的存储器总线接口将片外存储器挂接在该可编程器件上，SOC和可编程器件可以通过片外存储器共享数据，SOC的功能可以相对较为简单，可以通过可编程器件的配置来实现多种功能需求，从而能够兼顾产品的通用性和经济型。

附图说明

图1是本发明实施例的SOC计算设备扩展系统的整体结构框图；

图2是本发明实施例的SOC计算设备扩展系统的详细结构框图。

具体实施方式

下面结合具体实施例和附图对本发明作进一步说明，但不应以此限制本发明的保护范围。

参考图1，本实施例的SOC计算设备扩展系统主要包括：片上系统11、通过第一总线14与片上系统11相连的可编程器件12、通过第二总线15与可编程器件12相连的片外存储器13。其中，片上系统11内包含有共享控制器（图1未示出），该共享控制器对片上系统11和可编程器件针对该片外存储器13的访问请求进行仲裁，使片上系统11和可编程器件12通过该片外存储13器进行数据共享。进一步而言，该共享控制器对第二总线15的占用进行仲裁，使得同一时间内仅有片上系统11和可编程器件12二者其中之一可以通过第二总线15访问片外存储器13。

作为一个优选的实施例，该可编程器件12为现场可编程门阵列（FPGA），该片外存储器13为同步动态随机存储器（SDRAM）。相应地，该第一总线14和第二总线15为SDRAM总线。其中，片外存储器13可以是单独的一片存储器，也可以包括多片拼接在一起的存储器。

下面参考图2进行说明，图2示出了本实施例的SOC计算设备扩展系统详细结构框图。

片上系统11主要包括主设备、第一SDRAM主控制器115和共享控制器114。在图2所示的实施例中，主设备包括处理器（CPU）111以及其他主设备112（例如DMA控制器等）。处理器111以及其他主设备112可以通过互连结构113与第一SDRAM主控制器115以及共享控制器114相连。

处理器111以及其他主设备112发出的访问请求传输至第一SDRAM主控制器115，第一SDRAM主控制器115对接收到的访问请求进行判断。如果该访问请求针对的地址范围落入可编程器件12的地址空间内，则第一SDRAM主控制器通过第一SDRAM总线14访问可编程器件12。如果该访问请求针对的地址范围落入片外存储器13的地址空间内，则第一SDRAM主控制器115请求共享控制器114进行仲裁，并且在获得共享控制器114的授权后经由第一SDRAM总线14、可编程器件12和第二SDRAM总线15访问该片外存储器13。

进一步而言，在请求仲裁时，第一SDRAM主控制器115向共享控制器114发送仲裁请求信号SocBusReq，共享控制器114接收到该仲裁请求信号SocBusReq后进行仲裁，如果仲裁结果是向第一SDRAM主控制器115授权，则发送授权信号SocBusGnt至第一SDRAM主控制器115。第一SDRAM主控制器115接收到该授权信号SocBusGnt后，可以占用第二SDRAM总线15访问片外存储器13。

可编程器件12可以包括功能单元121、SDRAM输入输出处理单元122、SDRAM从控制器123以及第二SDRAM主控制器124。其中，SDRAM从控制器123通过第一SDRAM总线14与第一SDRAM主控制器115相连，通过数据通路32与功能单元121相连，通过数据通路31与SDRAM输入输出处理单元122相连；功能单元121通过数据通路32与SDRAM从控制器123相连，通过数据通路33与第二SDRAM主控制器12相连；第二SDRAM主控制器124通过数据通路33与功能单元121相连，通过数据通路36与SDRAM输入输出处理单元122相连，通过仲裁控制线与共享控制器114相连；SDRAM输入输出处理单元122通过第二SDRAM总线15与片外存储器13相连。

进一步而言，功能单元121可以是FPGA中实现的各种逻辑功能，而且由于FPGA本身的可配置性，功能单元121的功能可以进行灵活配置，以满足不同的应用需求，例如可以实现各种可能的并行计算、事务处理或实现各种外围设备接口。由于各种功能可以通过可配置的功能单元121实现，因此使得片上系统11不需要很强的计算能力，也不需要集成很多专用的处理加速模块，这些模块可以通过FPGA中的功能单元121来实现。

采用该架构，可以很快实现一个既有较强事务处理能力，又有很强计算处理能力的系统，其充分利用片上系统11的事务处理能力，又可以利用可编程器件12方便地扩展外围计算设备，形成一个性能和功能都比较强大的系统。就目前而言，通用的FPGA成本低廉，却能通过配置提供强大的并行计算能力。因此，本实施例的系统可以大大降低片上系统11设计的复杂性，使得片上系统11可以仅需要专注于通信、存储以及一般的常规计算。另外，由于专用的计算功能可以通过FPGA中的功能单元121实现，也就降低了对专用模块的规格定义的要求，而通常这部分规格定义也是一款产品成功与否的关键，但是利用FPGA的可重编程特性，该问题得到解决。

另外，SDRAM从控制器123可以根据第一SDRAM主控制器115传递的主设备的访问请求工作，若主设备的访问请求针对可编程器件12，则第一SDRAM主控制器经由第一总线14、SDRAM从控制器123和功能单元121进行数据交互，例如可以和功能单元121中包含的片上存储器或者寄存器进行数据交互；若主设备的访问请求针对的是片外存储器13，则第一SDRAM主控制器115请求共享控制器114进行仲裁，并在获得共享控制器114的授权后经由第一总线14、SDRAM从控制器123和第二总线15访问该片外存储器13。换言之，在片上系统11访问片外存储器13时，SDRAM从控制器123可以经由数据通路31的旁路直接与SDRAM输入输出处理单元122进行数据交互，进而经由第二SDRAM总线15访问片外存储器13。

第二SDRAM主控制器124用于生成访问SDRAM的接口时序，在接收功能单元121针对片外存储器13的访问请求时，请求共享控制器114进行仲裁，例如可以向共享控制器114发送仲裁请求信号ExtBusReq来请求仲裁，共享控制器114仲裁后可以发送授权信号ExtBusGnt来向第二SDRAM主控制器124授权，第二SDRAM主控制器124收到该授权信号ExtBusGnt后，经由SDRAM输入输出处理单元122和第二SDRAM总线15访问片外存储器13，使得功能单元121与片外存储器13之间进行数据交互。

SDRAM输入输出处理单元122用于对数据通路31和36的选择，对传输数据以及控制信号的再同步，另外还可以用于第二SDRAM总线15的三态合成。进一步而言，SDRAM输入输出处理单元122对数据通道31的处理，及时直接将旁路自SDRAM从控制器123的数据通道31连接到第二SDRAM总线15上，该第二SDRAM总线15中的数据总线是经过三态合成处理的。SDRAM输入输出处理单元122对数据通道36的处理，就是将来自第二SDRAM主控制器124的数据通道36连接到第二SDRAM总线15上，其中第二SDRAM总线15中的数据总线是经过三态合成处理的。

需要说明的是，共享控制器114对针对片外存储器13的访问请求进行仲裁，使得在同一时间片上系统11和可编程器件12二者中仅有一个可以访问片外存储器13。但是，在片上系统11访问可编程器件12本身时，可编程器件12是可以同时访问片外存储器13的。

另外，第二SDRAM总线15是接收数据通道31还是数据通道36的数据，取决于共享控制器114的仲裁，共享控制器114通过授权信号SocBusGnt通知第一SDRAM主控制器115获得总线使用权，或者通过授权信号ExtBusGnt通知第二SDRAM主控制器124获得总线使用权，第一SDRAM主控制器115和第二SDRAM主控制器124一旦获得授权就可以经由SDRAM输入输出处理单元122以及第二SDRAM总线15访问片外存储器13。

此外，可编程器件12还可以包括扩展外设接口（Peripheral I/O），用于和其他外围设备相连，该扩展外设接口可以是各种通用接口或者自定义接口。

以上实施例中的数据交互和数据共享策略完全是通过简单的硬件实现，且对与运行在片上系统11上的软件而言是完全透明的，可以将可编程器件12当作是片上系统11的总线设备统一管理，本文中将该数据协调方式称之为紧耦合数据协调方式。下面对片上系统11和可编程器件12通过第一SDRAM总线14、第二SDRAM总线15实现紧耦合数据协调方式的流程进行详细说明。

实现片上系统11中的主设备可以通过第一SDRAM主控制器115访问外部设备，包括如下步骤：

步骤1，假如主设备的访问请求的物理地址落在片外存储器13的地址空间内，则进入步骤2；假如主设备的访问请求的物理地址落在片外存储器13的地址空间外，则进入步骤3；

步骤2，片上系统11中的第一SDRAM主控制器115向共享控制器114请求第二SDRAM总线15的使用权，假如获得来自共享控制器114的授权，则前进至步骤4，否则继续执行步骤2，直至获得授权；

步骤3，片上系统11的第一SDRAM主控制器115获得第一SDRAM总线14的使用权，进入步骤8；

步骤4，片上系统11的第一SDRAM主控制器115使用第一SDRAM总线14，进入步骤5；

步骤5，可编程器件12的SDRAM从控制器123判断操作的地址范围，如果属于片外存储器13的地址空间，则进入步骤6，如果超出片外存储器13的地址空间，则进入步骤8；

步骤6，可编程器件12的SDRAM从控制器123直接旁路来自片上系统11的请求，经过数据通路31连接SDRAM输入输出处理单元122，进入步骤7；

步骤7，经过SDRAM输入输出处理单元122处理，通过第二SDRAM总线15访问片外存储器13，然后结束；

步骤8，可编程器件12的SDRAM从控制器解析SDRAM总线协议，操作可编程器件12内的片上存储器，然后结束。

可编程器件12中的功能单元121可以通过第二SDRAM主控制器124访问外部设备，包括如下步骤：

步骤1，可编程器件12的第二SDRAM主控制器向共享控制器114申请第二SDRAM总线15的使用权，如果获得来自共享控制器114的授权，则进入步骤2，否则继续步骤1，直至获得第二SDRAM总线15的使用权；

步骤2，可编程器件12内的第二SDRAM主控制器124通过数据通路36访问SDRAM输入输出处理单元122，进入步骤3；

步骤3，来自第二SDRAM主控制器124的操作经过SDRAM输入输出处理单元122的处理，经由第二SDRAM总线15访问片外存储器13。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。因此，凡是未脱离本发明技术方案的内容，只是依据本发明的技术实质对以上实施例所做的任何简单的修改、等同的变换，均仍属于本发明技术方案的保护范围内。

Claims (5)

1.一种SOC计算设备扩展系统，其特征在于，包括：

片上系统；

可编程器件，通过第一总线与所述片上系统相连，所述可编程器件可通过配置以实现多种功能需求；

片外存储器，通过第二总线与所述可编程器件相连；

其中，所述片上系统包括共享控制器，该共享控制器对所述片上系统和可编程器件针对该片外存储器的访问请求进行仲裁，以使所述片上系统和可编程器件通过该片外存储器进行数据共享，

其中，所述片外存储器为SDRAM，所述第一总线和第二总线为SDRAM总线，其中，所述片上系统还包括：主设备以及第一SDRAM主控制器，所述第一SDRAM主控制器接收该主设备的访问请求，并根据该访问请求针对的地址范围访问所述可编程器件或经由该可编程器件访问该片外存储器，

其中，所述可编程器件包括：

功能单元；

SDRAM输入输出处理单元，经由该第二总线与所述片外存储器相连；

SDRAM从控制器，与所述第一SDRAM主控制器和功能单元相连，若所述主设备的访问请求针对该可编程器件，则该第一SDRAM主控制器经由所述第一总线、SDRAM从控制器与所述功能单元进行数据交互，若所述主设备的访问请求针对该片外存储器，则该第一SDRAM主控制器请求所述共享控制器进行仲裁，并在获得授权后经由该第一总线、SDRAM从控制器和第二总线访问该片外存储器；

第二SDRAM主控制器，与所述功能单元、SDRAM输入输出处理单元和共享控制器相连，接收该功能单元针对该片外存储器的访问请求，请求所述共享控制器进行仲裁，并在获得授权后经由该SDRAM输入输出处理单元和第二总线访问该片外存储器。

2.根据权利要求1所述的SOC计算设备扩展系统，其特征在于，若所述访问请求针对的地址范围落入所述可编程器件的地址空间，则该第一SDRAM主控制器经由所述第一总线访问该可编程器件；若所述访问请求针对的地址范围落入所述片外存储器的地址空间，则该第一SDRAM主控制器请求所述共享控制器进行仲裁，并在获得授权后经由该第一总线、可编程器件和第二总线访问该片外存储器。

3.根据权利要求1中所述的SOC计算设备扩展系统，其特征在于，所述功能单元的功能是可配置的。

4.根据权利要求1中所述的SOC计算设备扩展系统，其特征在于，在所述片上系统访问该功能单元时，该功能单元被允许同时访问所述片外存储器。

5.根据权利要求1至4中任一项所述的SOC计算设备扩展系统，其特征在于，所述可编程器件为现场可编程门阵列。