CN103345407B - 控制电路、连通控制器、连通控制方法及主板 - Google Patents

Abstract

本发明公开了一种控制电路、连通控制器、连通控制方法及主板，属于计算机领域。所述控制电路包括：连通控制器、平台控制中心PCH、基板管理控制器BMC、转换器、用于存储管理引擎ME镜像的第一存储器和用于存储基本输入输出系统BIOS镜像的第二存储器。本发明通过将ME镜像和BIOS镜像分别存储于第一存储器和第二存储器。当升级BIOS时，BMC通过第三SPI总线和第四SPI总线对第二存储器中的BIOS镜像进行升级。解决了现有技术中在BIOS升级过程中，PCH与存储器之间的SPI总线断开的问题，达到了在BIOS升级过程中保证系统业务正常运行，同时节省大量的软件开销的目的。

Description

控制电路、连通控制器、连通控制方法及主板

技术领域

本发明涉及计算机领域，特别涉及一种控制电路、连通控制器、连通控制方法及主板。

背景技术

ME(Management Engine，管理引擎)和BIOS(Basic Input Output System，基本输入输出系统)是一组固化到计算机内主板上的程序。其中，ME负责系统的启动控制、上下电控制、功率管理等任务；BIOS则为计算机提供最底层的、最直接的硬件设置和控制。在计算机运行过程中，需要对ME和BIOS进行读取或升级等控制操作。

请参考图1，其示出了现有技术中的ME和BIOS控制电路的连接示意图，其中，该控制电路包括PCH(Platform Controller Hub，平台控制中心)、BMC(Baseboard Management Controller，基板管理控制器)、一个转换器和一个存储器。转换器与PCH和BMC之间分别以SPI(Serial Peripheral Interface，串行外围接口)总线相连接；且转换器与存储器之间以SPI总线相连。存储器容量为8MB，其中0-4MB的地址用于存储ME镜像，4-8MB的地址用于存储BIOS镜像。转换器同一时间只能保持PCH或者BMC中的一个与存储器之间的SPI总线连通。

PCH通过SPI总线从存储器中读取ME镜像或者BIOS镜像，BMC通过SPI总线对存储器中的ME镜像或者BIOS镜像进行升级。转换器在初始状态时连通PCH与存储器之间的SPI总线，计算机运行过程中，当PCH接收到CPU(CentralProcessing Unit，中央处理器)发送的加载ME或BIOS的指令时，从存储器中读取ME镜像或BIOS镜像。当需要对BIOS镜像进行在线升级时，BMC控制转换器断开PCH与存储器之间的SPI总线，并连通BMC与存储器之间的SPI总线。升级完成后，BMC再控制转换器断开BMC与存储器之间的SPI总线，并连通PCH与存储器之间的SPI总线。

在实现本发明的过程中，发明人发现现有技术至少存在以下问题：

在计算机正常工作的过程中，某些任务(比如功耗管理)需要PCH不断读取存储器中的ME镜像，而在BIOS升级过程中，PCH与存储器之间的SPI总线断开，PCH无法访问存储器，从而导致某些任务中断、出错或者告警，影响正常业务的运行，并导致大量的软件开销。

发明内容

为了解决现有技术中在BIOS升级过程中，PCH与存储器之间的SPI总线断开的问题，本发明实施例提供了一种控制电路、连通控制器、连通控制方法及主板。所述技术方案如下：

第一方面，提供了一种控制电路，所述控制电路包括：连通控制器、平台控制中心PCH、基板管理控制器BMC、转换器、用于存储管理引擎ME镜像的第一存储器和用于存储基本输入输出系统BIOS镜像的第二存储器；

所述PCH与所述转换器以第一串行外围接口SPI总线相连；所述转换器与所述第一存储器以第二SPI总线相连；所述BMC与所述连通控制器以第三SPI总线相连；所述连通控制器与所述第二存储器以第四SPI总线相连；

所述转换器，用于在所述BMC对所述BIOS镜像进行升级时，连通所述第一SPI总线与所述第二SPI总线之间的连接；

所述PCH，用于通过所述第一SPI总线与所述第二SPI总线读取所述第一存储器中的ME镜像；

所述连通控制器包括：第一连通开关，用于在所述BMC对所述BIOS镜像进行升级时，连通所述第三SPI总线和所述第四SPI总线之间的连接；

所述BMC，用于通过所述第三SPI总线和所述第四SPI总线对所述第二存储器中的BIOS镜像进行升级。

在第一方面的第一种可能实现方式中，所述BMC与所述连通控制器以局域总线相连；所述第一连通开关的初始状态为断开；

所述BMC，用于在发起BIOS升级流程时，通过所述局域总线向所述连通控制器发送第一连通指令；

所述连通控制器，用于根据所述第一连通指令控制所述第一连通开关连通。

在第一方面的第二种可能实现方式中，所述PCH与所述连通控制器以第五SPI总线相连；所述连通控制器，还包括：

第二连通开关，用于在所述PCH读取所述BIOS镜像时，连通所述第四SPI总线和所述第五SPI总线之间的连接；

所述PCH，用于通过所述第四SPI总线和所述第五SPI总线读取所述第二存储器中的BIOS镜像。

结合第一方面的第二种可能实现方式，在第一方面的第三种可能实现方式中，所述第一SPI总线和所述第五SPI总线由所述PCH通过同一片选信号控制，且所述第一SPI总线的初始状态为选通，所述第二连通开关的初始状态为断开；

或者，

所述第一SPI总线和所述第五SPI总线由所述PCH通过不同片选信号控制，且所述第一SPI总线的初始状态为断开，所述第二连通开关的初始状态为连通。

结合第一方面的第三种可能实现方式，在第一方面的第四种可能实现方式中，所述PCH，用于在所述第一SPI总线和所述第五SPI总线由所述PCH通过同一片选信号控制时，向所述连通控制器发送地址信号；

所述连通控制器，用于在检测出所述地址信号指向所述第二存储器时，控制所述第二连通开关连通。

结合第一方面的第三种可能实现方式，在第一方面的第五种可能实现方式中，所述PCH，用于在所述第一SPI总线和所述第五SPI总线由所述PCH通过不同片选信号控制、且接收到加载所述BIOS镜像的指令时，通过片选信号控制所述第一SPI总线选通。

在第一方面的第六种可能实现方式中，所述连通控制器与所述转换器通过第六SPI总线相连；所述连通控制器，还包括：

第三连通开关，用于在所述BMC对所述ME镜像进行升级时，连通所述第三SPI总线和所述第六SPI总线之间的连接；

所述转换器，用于在所述BMC对所述ME镜像进行升级时，连通所述第二SPI总线和所述第六SPI总线之间的连接；

所述BMC，用于通过所述第三SPI总线、所述第六SPI总线和所述第二SPI总线对所述第一存储器中的ME镜像进行升级。

结合第一方面的第六种可能实现方式，在第一方面的第七种可能实现方式中，所述BMC与所述连通控制器以局域总线相连；所述第三连通开关的初始状态为断开；

所述BMC，用于在发起ME升级流程时，通过所述局域总线向所述连通控制器发送第二连通指令；

所述连通控制器，用于根据所述第二连通指令控制所述第三连通开关连通，并向所述转换器发送转换器控制信号；

所述转换器，用于根据所述转换器控制信号连通所述第二SPI总线和所述第六SPI总线之间的连接。

第二方面，提供了一种连通控制器，用于如上述第一方面所述的控制电路中，所述连通控制器包括：

第一连通开关，用于在所述BMC对所述BIOS镜像进行升级时，连通所述第三SPI总线和所述第四SPI总线之间的连接，以便所述BMC通过所述第三SPI总线和所述第四SPI总线对所述第二存储器中的BIOS镜像进行升级。

在第二方面的第一种可能实现方式中，所述BMC与所述连通控制器以局域总线相连；所述第一连通开关的初始状态为断开；所述连通控制器，还包括：

第一指令接收单元，用于接收第一连通指令，所述第一连通指令为所述BMC发起BIOS升级流程时，通过所述局域总线发送的指令；

第一开关控制单元，用于根据所述第一指令接收单元接收到的所述第一连通指令控制所述第一连通开关连通。

在第二方面的第二种可能实现方式中，所述连通控制器与所述PCH以第五SPI总线相连接；所述连通控制器，还包括：

第二连通开关，用于在所述PCH读取所述BIOS镜像时，连通所述第四SPI总线和所述第五SPI总线之间的连接，以便所述PCH通过所述第四SPI总线和所述第五SPI总线读取所述第二存储器中的BIOS镜像。

结合第二方面的第二种可能实现方式，在第二方面的第三种可能实现方式中，所述第一SPI总线和所述第五SPI总线由所述PCH通过同一片选信号控制，所述第二连通开关的初始状态为断开；所述连通控制器，还包括：

地址解析单元，用于检测所述PCH发送的地址信号是否指向所述第二存储器；

第二开关控制单元，用于若所述地址解析单元检测出所述PCH发送的地址信号指向所述第二存储器，则控制所述第二连通开关连通，以便所述PCH通过所述第四SPI总线和所述第五SPI总线读取所述第二存储器中的BIOS镜像。

结合第二方面的第三种可能实现方式，在第二方面的第四种可能实现方式中，所述地址解析单元，具体用于对所述PCH发送的地址信号进行解码，并根据解码结果检测所述地址信号是否指向高位地址空间，若所述地址信号指向高位地址空间，则检测出所述PCH发送的地址信号指向所述第二存储器。

结合第二方面的第二种可能实现方式，在第二方面的第五种可能实现方式中，所述第一SPI总线和所述第五SPI总线由所述PCH通过不同片选信号控制，所述第二连通开关的初始状态为连通，以便所述PCH通过片选信号控制所述第五SPI总线选通后，通过所述第四SPI总线和所述第五SPI总线读取所述第二存储器中的BIOS镜像。

在第二方面的第六种可能实现方式中，所述连通控制器与所述转换器以第六SPI总线相连接；所述连通控制器，还包括：

第三连通开关，用于在所述BMC对所述ME镜像进行升级时，连通所述第三SPI总线和所述第六SPI总线之间的连接，以便所述BMC通过所述第三SPI总线、所述第六SPI总线和所述第二SPI总线对所述第一存储器中的ME镜像进行升级。

结合第二方面的第六种可能实现方式中，在第二方面的第七种可能实现方式中，所述BMC与所述连通控制器以局域总线相连接；所述第三连通开关的初始状态为断开；所述连通控制器，还包括：

第二指令接收单元，用于接收第二连通指令，所述第二连通指令为所述BMC发起ME升级流程时，通过所述局域总线发送的指令；

第三开关控制单元，用于根据所述第二指令接收单元接收到的所述第二连通指令控制所述第三连通开关连通；

转换器控制单元，用于向所述转换器发送转换器控制信号，以便所述转换器根据所述转换器控制信号连通所述第二SPI总线和所述第六SPI总线之间的连接，以便所述BMC通过所述第三SPI总线、所述第六SPI总线和所述第二SPI总线对所述第一存储器中的ME镜像进行升级。

结合第二方面以及第二方面的第一至七种可能实现方式中的任意一项，在第二方面的第八种可能实现方式中，所述连通控制器为：复杂可编程逻辑器件CPLD。

第三方面，提供了一种连通控制方法，用于如上述第一方面所述的控制电路中，所述连通控制方法包括：

在所述BMC对所述BIOS镜像进行升级时，连通所述第三SPI总线和所述第四SPI总线之间的连接，以便所述BMC通过所述第三SPI总线和所述第四SPI总线对所述第二存储器中的BIOS镜像进行升级。

在第三方面的第一种可能实现方式中，所述在所述BMC对所述BIOS镜像进行升级时，连通所述第三SPI总线和所述第四SPI总线之间的连接，包括：

接收第一连通指令，所述第一连通指令为所述BMC发起BIOS升级流程时，通过局域总线发送的指令；

根据所述第一连通指令连通所述第三SPI总线和所述第四SPI总线之间的连接；

其中，所述BMC与所述连通控制器以所述局域总线相连；所述第三SPI总线和所述第四SPI总线之间的连接的初始状态为断开。

在第三方面的第二种可能实现方式中，所述方法还包括：

在所述PCH读取所述BIOS镜像时，连通所述第四SPI总线和第五SPI总线之间的连接，以便所述PCH通过所述第四SPI总线和所述第五SPI总线读取所述第二存储器中的BIOS镜像；

其中，所述连通控制器与所述PCH以所述第五SPI总线相连接。

结合第三方面的第二种可能实现方式，在第三方面的第三种可能实现方式中，所述在所述PCH读取所述BIOS镜像时，连通所述第四SPI总线和第五SPI总线之间的连接，包括：

检测所述PCH发送的地址信号是否指向所述第二存储器；

若检测结果为所述PCH发送的地址信号指向所述第二存储器，则连通所述第四SPI总线和第五SPI总线之间的连接，以便所述PCH通过所述第四SPI总线和所述第五SPI总线读取所述第二存储器中的BIOS镜像；

其中，所述第一SPI总线和所述第五SPI总线由所述PCH通过同一片选信号控制，所述第四SPI总线和第五SPI总线之间的连接的初始状态为断开。

结合第三方面的第三种可能实现方式，在第三方面的第四种可能实现方式中，所述检测所述PCH发送的地址信号是否指向所述第二存储器，包括：

对所述PCH发送的地址信号进行解码，并根据解码结果检测所述地址信号是否指向高位地址空间，若所述地址信号指向高位地址空间，则检测出所述PCH发送的地址信号指向所述第二存储器。

结合第三方面的第二种可能实现方式，在第三方面的第五种可能实现方式中，所述第四SPI总线和第五SPI总线之间的连接的初始状态为连通，以便所述PCH通过片选信号控制所述第五SPI总线选通后，通过所述第四SPI总线和所述第五SPI总线读取所述第二存储器中的BIOS镜像；

所述第一SPI总线和所述第五SPI总线由所述PCH通过不同片选信号控制。

在第三方面的第六种可能实现方式中，所述方法还包括：

在所述BMC对所述ME镜像进行升级时，连通所述第三SPI总线和第六SPI总线之间的连接，以便所述BMC通过所述第三SPI总线、所述第六SPI总线和所述第二SPI总线对所述第一存储器中的ME镜像进行升级；

其中，所述连通控制器与所述转换器以所述第六SPI总线相连接。

结合第三方面的第六种可能实现方式，在第三方面的第七种可能实现方式中，所述在所述BMC对所述ME镜像进行升级时，连通所述第三SPI总线和第六SPI总线之间的连接，包括：

接收第二连通指令，所述第二连通指令为所述BMC发起ME升级流程时，通过局域总线发送的指令；

根据所述第二连通指令连通所述第三SPI总线和所述第六SPI总线之间的连接；并向所述转换器发送转换器控制信号，以便所述转换器根据所述转换器控制信号连通所述第二SPI总线和所述第六SPI总线之间的连接，以便所述BMC通过所述第三SPI总线、所述第六SPI总线和所述第二SPI总线对所述第一存储器中的ME镜像进行升级；

其中，所述BMC与所述连通控制器以所述局域总线相连接；所述第三SPI总线和所述第六SPI总线之间的连接的初始状态为断开。

第四方面，提供了一种主板所述主板包括：如上述第一方面或者第一方面的各种可能实现方式中任一所述的控制电路；

所述控制电路包括：如上述第二方面或者第二方面的各种可能实现方式中任一所述的连通控制器、PCH、BMC、转换器、用于存储ME镜像的第一存储器和用于存储BIOS镜像的第二存储器。

本发明实施例提供的技术方案带来的有益效果是：

通过将ME镜像和BIOS镜像分别存储于第一存储器和第二存储器，并设置PCH与转换器以第一SPI总线相连；转换器与第一存储器以第二SPI总线相连；BMC与连通控制器以第三SPI总线相连；连通控制器与第二存储器以第四SPI总线相连。当升级BIOS时，BMC通过第三SPI总线和第四SPI总线对第二存储器中的BIOS镜像进行升级，同一时间，PCH可以通过第一SPI总线和第二SPI总线读取第一存储器中的ME镜像。解决了现有技术中在BIOS升级过程中，PCH与存储器之间的SPI总线断开的问题，达到了在BIOS升级过程中保证系统业务正常运行，同时节省大量的软件开销的目的。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明背景技术提供的ME和BIOS控制电路的连接示意图；

图2是本发明一个实施例提供的控制电路的连接示意图；

图3是本发明另一实施例提供的控制电路的连接示意图；

图4是本发明一个实施例提供的连通控制器的器件结构图；

图5是本发明另一实施例提供的连通控制器的器件结构图；

图6是本发明另一实施例提供的PCH读取数据时序图；

图7是本发明一个实施例提供的连通控制方法的方法流程图；

图8是本发明另一实施例提供的连通控制方法的方法流程图；

图9是本发明一个实施例提供的主板的结构示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。

请参考图2，其示出了本发明一个实施例提供的控制电路的连接示意图。该控制电路可以用于对BMC升级BIOS镜像的过程进行控制。该控制电路包括：连通控制器101、平台控制中心PCH102、基板管理控制器BMC103、转换器104、用于存储管理引擎ME镜像的第一存储器105和用于存储基本输入输出系统BIOS镜像的第二存储器106；

PCH102与转换器104以第一串行外围接口SPI总线相连107；转换器104与第一存储器105以第二SPI总线相连108；BMC103与连通控制器101以第三SPI总线相连109；连通控制器101与第二存储器106以第四SPI总线相连110；

转换器104，用于在BMC103对BIOS镜像进行升级时，连通第一SPI总线107和第二SPI总线108之间的连接；

PCH102，用于通过第一SPI总线107与第二SPI总线108读取第一存储器105中的ME镜像；

连通控制器101包括：第一连通开关101a，用于在BMC103对BIOS镜像进行升级时，连通第三SPI总线109和第四SPI总线110之间的连接；

BMC103，用于通过第三SPI总线109和第四SPI总线110对第二存储器106中的BIOS镜像进行升级。

综上所述，本发明实施例提供的控制电路，通过将ME镜像和BIOS镜像分别存储在第一存储器和第二存储器中，在BMC对BIOS镜像进行升级时，转换器连通第一SPI总线和第二SPI总线之间的连接，连通控制器连通第三SPI总线和第四SPI总线之间的连接，使BMC通过第三SPI总线和第四SPI总线对第二存储器中的BIOS镜像进行升级的同时，PCH可以通过第一SPI总线和第二SPI总线读取第一存储器中的ME镜像，解决了现有技术中在BIOS升级过程中，PCH与存储器之间的SPI总线断开的问题，达到了在BIOS升级过程中保证系统业务正常运行，同时节省大量的软件开销的目的。

基于上述图2所示的控制电路的更为优选的方案，请参考图3，其示出了本发明另一实施例提供的控制电路的连接示意图。该控制电路可以用于对PCH读取ME镜像或BIOS镜像的过程以及BMC升级ME镜像或BIOS镜像的过程进行控制。该控制电路包括：连通控制器101、平台控制中心PCH102、基板管理控制器BMC103、转换器104、用于存储管理引擎ME镜像的第一存储器105和用于存储基本输入输出系统BIOS镜像的第二存储器106；

PCH102与转换器104以第一串行外围接口SPI总线相连107；转换器104与第一存储器105以第二SPI总线相连108；BMC103与连通控制器101以第三SPI总线相连109；连通控制器101与第二存储器106以第四SPI总线相连110；

转换器104，用于在BMC103对BIOS镜像进行升级时，连通第一SPI总线107和第二SPI总线108之间的连接；

PCH102，用于通过第一SPI总线107与第二SPI总线108读取第一存储器105中的ME镜像；

连通控制器101包括：第一连通开关101a，用于在BMC103对BIOS镜像进行升级时，连通第三SPI总线109和第四SPI总线110之间的连接；

BMC103，用于通过第三SPI总线109和第四SPI总线110对第二存储器106中的BIOS镜像进行升级。

其中，BMC103与连通控制器101以局域总线111相连；第一连通开关101a的初始状态为断开；

BMC103，用于在发起BIOS升级流程时，通过局域总线111向连通控制器101发送第一连通指令；

连通控制器101，用于根据该第一连通指令控制第一连通开关101a连通。

具体的，该连通控制器101可以是CPLD(Complex Programmable LogicDevice，复杂可编程逻辑器件)，BMC103可以通过写CPLD寄存器的方式向该连通控制器101发送第一指令，连通控制器101根据BMC103写入该连通控制器101的寄存器中的指令控制第一连通开关101a连通。

另外，PCH102与连通控制器101以第五SPI总线112相连；连通控制器101包括：

第二连通开关101b，用于在PCH102读取BIOS镜像时，连通第四SPI总线110和第五SPI总线112之间的连接；

PCH103，用于通过第四SPI总线110和第五SPI总线112读取第二存储器106中的BIOS镜像。

另外，第一SPI总线107和第五SPI总线112可以由PCH102通过同一片选信号控制，也可以由PCH102通过不同片选信号控制，片选信号为高时，SPI总线断开，片选信号为低时，SPI总线选通。当第一SPI总线107和第五SPI总线112由PCH102通过同一片选信号控制，第一SPI总线107和第五SPI总线112必须同时断开或者同时选通。当第一SPI总线107和第五SPI总线112由PCH102通过不同片选信号控制，第一SPI总线107和第五SPI总线112可以分别断开或者选通。

当第一SPI总线107和第五SPI总线112由PCH102通过同一片选信号控制时，第一SPI总线107的初始状态为选通，第二连通开关101b的初始状态为断开。

当第一SPI总线107和第五SPI总线112由PCH102通过不同片选信号控制时，第一SPI总线107的初始状态为断开，第二连通开关101b的初始状态为连通。

PCH102，用于在第一SPI总线107和第五SPI总线112由PCH102通过同一片选信号控制时，向连通控制器101发送地址信号；连通控制器101，用于在检测出该地址信号指向第二存储器106时，控制第二连通开关101b连通。

PCH102，用于在第一SPI总线107和第五SPI总线112由PCH102通过不同片选信号控制、且接收到加载BIOS镜像的指令时，通过片选信号控制第一SPI总线107选通。

另外，连通控制器101与转换器104通过第六SPI总线113相连；连通控制器101包括：第三连通开关101c，用于在BMC103对ME镜像进行升级时，连通第三SPI总线109和第六SPI总线113之间的连接；

转换器104，用于在BMC103对ME镜像进行升级时，连通第二SPI总线108和第六SPI总线113之间的连接；

BMC103，用于通过第三SPI总线109、第六SPI总线113和第二SPI总线108对第一存储器105中的ME镜像进行升级。

其中，BMC103与连通控制器101以局域总线111相连；第三连通开关101c的初始状态为断开；

BMC103，用于在发起ME升级流程时，通过局域总线111向连通控制器101发送第二连通指令；

连通控制器101，用于根据该第二连通指令控制第三连通开关101c连通，并向转换器104发送转换器控制信号；

转换器104，用于根据该转换器控制信号连通第二SPI总线109和第六SPI总线113之间的连接。

具体的，连通控制器101可以向转换器发送使能信号OE0和OE1，使能信号处于低位时有效，其中，OE0初始设置为低，OE1初始设置为高。当OE0为低时，转换器连通第一SPI总线和第二SPI总线之间的连接，当OE1为低时，转换器连通第二SPI总线和第六SPI总线之间的连接。当连通控制器101接收到第二连通指令时，向转换器输出高位的OE0和地位的OE1，以便转换器连通第二SPI总线和第六SPI总线之间的连接。

需要说明的是，连通控制器101中的第一连通开关101a、第二连通开关101b以及第三连通开关101c在同一时间内，只能有一个处于连通状态。同样的，转换器104在同一时间内，只能连通第一SPI总线107和第六SPI总线113中的一个与第二SPI总线108之间的连接。

综上所述，本发明实施例提供的控制电路，通过将ME镜像和BIOS镜像分别存储在第一存储器和第二存储器中，在BMC对BIOS镜像进行升级时，转换器连通第一SPI总线和第二SPI总线之间的连接，连通控制器连通第三SPI总线和第四SPI总线之间的连接，使BMC通过第三SPI总线和第四SPI总线对第二存储器中的BIOS镜像进行升级的同时，PCH可以通过第一SPI总线和第二SPI总线读取第一存储器中的ME镜像，解决了现有技术中在BIOS升级过程中，PCH与存储器之间的SPI总线断开的问题，达到了在BIOS升级过程中保证系统业务正常运行，同时节省大量的软件开销的目的；另外，本发明实施例提供的控制电路，PCH和连通控制器通过第五SPI总线相连，当PCH读取BIOS镜像时，连通控制器连通第四SPI总线和第五SPI总线之间的连接，以便PCH通过第四SPI总线和第五SPI总线读取第二存储器中的BIOS镜像，达到将ME镜像和BIOS镜像分别存储后，使PCH能够读取BIOS镜像的目的；最后，本发明实施例提供的控制电路，连通控制器与转换器还通过第六SPI总线相连，当BMC升级ME镜像时，连通控制器连通第三SPI总线和第六SPI总线之间的连接，转换器连通第二SPI总线和第六SPI总线之间的连接，达到使BMC可以通过第三SPI总线、第六SPI总线和第二SPI总线对第一存储器中的ME镜像进行升级的目的。

请参考图4，其示出了本发明一个实施例提供的连通控制器的器件结构图。该连通控制器为上述图2或图3所示的控制电路中的连通控制器101，该连通控制器用于对BMC升级BIOS镜像的过程进行控制。该连通控制器可以包括：

第一连通开关101a，用于在BMC对BIOS镜像进行升级时，连通第三SPI总线和第四SPI总线之间的连接，以便该BMC通过第三SPI总线和第四SPI总线对第二存储器中的BIOS镜像进行升级。

综上所述，本发明实施例提供的连通控制器，通过在BMC对BIOS镜像进行升级时，连通第三SPI总线和第四SPI总线之间的连接，以便该BMC通过第三SPI总线和第四SPI总线对第二存储器中的BIOS镜像进行升级，由于PCH通过第一SPI总线和第二SPI总线读取第一存储器中的ME镜像与BMC通过第三SPI总线和第四SPI总线对第二存储器中的BIOS镜像进行升级并不冲突，解决了现有技术中在BIOS升级过程中，PCH与存储器之间的SPI总线断开的问题，达到了在BIOS升级过程中保证系统业务正常运行，同时节省大量的软件开销的目的。

基于上述图4所示的连通控制器的更为优选的方案，请参考图5，其示出了本发明另一实施例提供的连通控制器的器件结构图。该连通控制器为上述图2所示的控制电路中的连通控制器101，该连通控制器用于对PCH读取ME镜像或BIOS镜像的过程以及BMC升级ME镜像或BIOS镜像的过程进行控制。该连通控制器可以包括：

第一连通开关101a，用于在BMC对BIOS镜像进行升级时，连通第三SPI总线和第四SPI总线之间的连接，以便该BMC通过第三SPI总线和第四SPI总线对第二存储器中的BIOS镜像进行升级。

BMC与连通控制器以局域总线相连；第一连通开关101a的初始状态为断开；该连通控制器，还包括：

第一指令接收单元101d，用于接收第一连通指令，该第一连通指令为BMC发起BIOS升级流程时，通过局域总线发送的指令；

第一开关控制单元101e，用于根据第一指令接收单元101d接收到的该第一连通指令控制第一连通开关101a连通。

具体的，该连通控制器可以是CPLD(Complex Programmable Logic Device，复杂可编程逻辑器件)，BMC可以通过写CPLD寄存器的方式向该连通控制器发送第一指令，连通控制器根据BMC写入该连通控制器的寄存器中的指令控制第一连通开关连通。

该连通控制器与PCH以第五SPI总线相连接；该连通控制器，还包括：

第二连通开关101b，用于在PCH读取BIOS镜像时，连通第四SPI总线和第五SPI总线之间的连接，以便PCH通过第四SPI总线和第五SPI总线读取第二存储器中的BIOS镜像。

其中，第一SPI总线和第五SPI总线可以由PCH通过同一片选信号控制，也可以由PCH通过不同片选信号控制，片选信号为高时，SPI总线断开，片选信号为低时，SPI总线选通。当第一SPI总线和第五SPI总线由PCH通过同一片选信号控制，第一SPI总线和第五SPI总线必须同时断开或者同时选通。当第一SPI总线和第五SPI总线由PCH通过不同片选信号控制，第一SPI总线和第五SPI总线可以分别断开或者选通。

当第一SPI总线和第五SPI总线由PCH通过同一片选信号控制时，第二连通开关101b的初始状态为断开；该连通控制器，还包括：

地址解析单元101f，用于检测PCH发送的地址信号是否指向第二存储器；

第二开关控制单元101g，用于若地址解析单元101f检测出PCH发送的地址信号指向第二存储器，则控制第二连通开关101b连通，以便PCH通过第四SPI总线和第五SPI总线读取第二存储器中的BIOS镜像。

地址解析单元101f，具体用于对PCH发送的地址信号进行解码，并根据解码结果检测地址信号是否指向高位地址空间，若地址信号指向高位地址空间，则检测出PCH发送的地址信号指向第二存储器。

具体的，请参考图6，以存储器的存储地址为24位为例，其示出了本发明实施例提供的PCH读取数据时序图。其中，图中S表示片选信号，C为时钟信号，D为PCH输出、存储器接收的命令数据，Q为存储器输出、PCH接收的数据。由时序图可知，PCH先发送命令信号，再发送地址信号，地址信号高位在前，低位在后，连通控制器(CPLD)接收地址信号后进行地址解码。由下表1可知，当Bit23和Bit22同时为0时，表示地址空间为0-4MB，此时PCH需要读取第一存储器中的ME镜像，连通控制器控制第二连通开关101b保持断开状态；当Bit23和Bit22任一位为1时，表示地址空间为4-8MB，PCH需要读取第二存储器中的BIOS信息，此时连通控制器(CPLD)将地址空间转换为0-4MB，并控制第二连通开关保持连通，以便PCH能够通过第四SPI总线和第五SPI总线读取第二存储器中的BIOS镜像。

Bit23	Bit22	地址空间
			0	0	0-4MB
0	1	4-8MB
			1	0	4-8MB
1	1	4-8MB

表1

当第一SPI总线和第五SPI总线由PCH通过不同片选信号控制时，第二连通开关的初始状态为连通，以便PCH通过片选信号控制第五SPI总线选通后，通过第四SPI总线和第五SPI总线读取第二存储器中的BIOS镜像。

连通控制器与转换器以第六SPI总线相连接；该连通控制器，还包括：

第三连通开关101c，用于在BMC对ME镜像进行升级时，连通第三SPI总线和第六SPI总线之间的连接，以便BMC通过第三SPI总线、第六SPI总线和第二SPI总线对第一存储器中的ME镜像进行升级。

BMC与该连通控制器以局域总线相连接；第三连通开关101c的初始状态为断开；该连通控制器，还包括：

第二指令接收单元101h，用于接收第二连通指令，该第二连通指令为BMC发起ME升级流程时，通过局域总线发送的指令；

同样的，BMC可以通过写CPLD寄存器的方式向该连通控制器发送第二连通指令。

第三开关控制单元101j，用于根据第二指令接收单元101h接收到的第二连通指令控制第三连通开关101c连通；

转换器控制单元101k，用于向转换器发送转换器控制信号，以便转换器根据该转换器控制信号连通第二SPI总线和第六SPI总线之间的连接，以便BMC通过第三SPI总线、第六SPI总线和第二SPI总线对第一存储器中的ME镜像进行升级。

具体的，转换器控制单元101k可以向转换器发送使能信号OE0和OE1，使能信号处于低位时有效，其中，OE0初始设置为低，OE1初始设置为高。当OE0为低时，转换器连通第一SPI总线和第二SPI总线之间的连接，当OE1为低时，转换器连通第二SPI总线和第六SPI总线之间的连接。当第二指令接收单元101h接收到第二连通指令时，转换器控制单元101k向转换器输出高位的OE0和地位的OE1，以控制转换器连通第二SPI总线和第六SPI总线之间的连接。

综上所述，本发明实施例提供的连通控制器，通过在BMC对BIOS镜像进行升级时，连通第三SPI总线和第四SPI总线之间的连接，以便该BMC通过第三SPI总线和第四SPI总线对第二存储器中的BIOS镜像进行升级，由于PCH通过第一SPI总线和第二SPI总线读取第一存储器中的ME镜像与BMC通过第三SPI总线和第四SPI总线对第二存储器中的BIOS镜像进行升级并不冲突，解决了现有技术中在BIOS升级过程中，PCH与存储器之间的SPI总线断开的问题，达到了在BIOS升级过程中保证系统业务正常运行，同时节省大量的软件开销的目的；另外，本发明实施例提供的连通控制器，当PCH读取BIOS镜像时，连通第四SPI总线和第五SPI总线之间的连接，以便PCH通过第四SPI总线和第五SPI总线读取第二存储器中的BIOS镜像，达到将ME镜像和BIOS镜像分别存储后，使PCH能够读取BIOS镜像的目的；最后，本发明实施例提供的连通控制器，当BMC升级ME镜像时，连通第三SPI总线和第六SPI总线之间的连接，并控制转换器连通第二SPI总线和第六SPI总线之间的连接，达到使BMC可以通过第三SPI总线、第六SPI总线和第二SPI总线对第一存储器中的ME镜像进行升级的目的。

请参考图7，其示出了本发明一个实施例提供的连通控制方法的方法流程图。该连通控制方法可以应用于在如图2所示的控制电路所包含的连通控制器中对BMC升级BIOS镜像的过程进行控制。该连通控制方法可以包括：

步骤202，在BMC对BIOS镜像进行升级时，连通第三SPI总线和第四SPI总线之间的连接，以便BMC通过第三SPI总线和第四SPI总线对第二存储器中的BIOS镜像进行升级。

综上所述，本发明实施例提供的连通控制方法，通过在BMC对BIOS镜像进行升级时，连通第三SPI总线和第四SPI总线之间的连接，以便该BMC通过第三SPI总线和第四SPI总线对第二存储器中的BIOS镜像进行升级，由于PCH通过第一SPI总线和第二SPI总线读取第一存储器中的ME镜像与BMC通过第三SPI总线和第四SPI总线对第二存储器中的BIOS镜像进行升级并不冲突，解决了现有技术中在BIOS升级过程中，PCH与存储器之间的SPI总线断开的问题，达到了在BIOS升级过程中保证系统业务正常运行，同时节省大量的软件开销的目的。

基于上述图7所示的连通控制方法的更为优选的方案，请参考图8，其示出了本发明另一实施例提供的连通控制方法的方法流程图。该连通控制方法可以应用于在如图2所示的控制电路所包含的连通控制器中对PCH读取ME镜像或BIOS镜像的过程以及BMC升级ME镜像或BIOS镜像的过程进行控制。该连通控制方法可以包括：

步骤302，连通控制器接收第一连通指令，该第一连通指令为BMC发起BIOS升级流程时，通过局域总线发送的指令；

其中，BMC与连通控制器以局域总线相连；第三SPI总线和第四SPI总线之间的连接的初始状态为断开。

具体的，该连通控制器可以是CPLD(Complex Programmable Logic Device，复杂可编程逻辑器件)，BMC可以通过写CPLD寄存器的方式向该连通控制器发送第一指令，连通控制器根据BMC写入该连通控制器的寄存器中的指令控制第一连通开关连通。

步骤304，连通控制器根据该第一连通指令连通第三SPI总线和第四SPI总线之间的连接，以便BMC通过第三SPI总线和第四SPI总线对第二存储器中的BIOS镜像进行升级。

优选的，连通控制器还可以对PCH读取第二存储器中的BIOS镜像的过程进行控制。具体的，连通控制器还与PCH以第五SPI总线相连接。在PCH读取BIOS镜像时，连通控制器连通第四SPI总线和第五SPI总线之间的连接，以便PCH通过第四SPI总线和第五SPI总线读取第二存储器中的BIOS镜像。

进一步的，第一SPI总线和第五SPI总线可以由PCH通过同一片选信号控制，也可以由PCH通过不同片选信号控制，片选信号为高时，SPI总线断开，片选信号为低时，SPI总线选通。当第一SPI总线和第五SPI总线由PCH通过同一片选信号控制，第一SPI总线和第五SPI总线必须同时断开或者同时选通。当第一SPI总线和第五SPI总线由PCH通过不同片选信号控制，第一SPI总线和第五SPI总线可以分别断开或者选通。

当第一SPI总线和第五SPI总线由PCH通过同一片选信号控制，第四SPI总线和第五SPI总线之间的连接的初始状态为断开。此时，连通控制器检测PCH发送的地址信号是否指向第二存储器；若检测结果为PCH发送的地址信号指向第二存储器，则连通控制器连通第四SPI总线和第五SPI总线之间的连接，以便PCH通过第四SPI总线和第五SPI总线读取第二存储器中的BIOS镜像。

其中，在检测PCH发送的地址信号是否指向第二存储器时，连通控制器可以对PCH发送的地址信号进行解码，并根据解码结果检测该地址信号是否指向高位地址空间，若该地址信号指向高位地址空间，则检测出PCH发送的地址信号指向第二存储器。

当第一SPI总线和第五SPI总线由PCH通过不同片选信号控制时，第四SPI总线和第五SPI总线之间的连接的初始状态为连通，以便PCH通过片选信号控制第五SPI总线选通后，通过第四SPI总线和第五SPI总线读取第二存储器中的BIOS镜像。

优选的，连通控制器还可以对BMC升级第一存储器中的ME镜像的过程进行控制。具体的，连通控制器与转换器以第六SPI总线相连接，BMC与连通控制器以局域总线相连接；第三SPI总线和第六SPI总线之间的连接的初始状态为断开。在BMC对ME镜像进行升级时，连通控制器连通第三SPI总线和第六SPI总线之间的连接，以便BMC通过第三SPI总线、第六SPI总线和第二SPI总线对第一存储器中的ME镜像进行升级。

进一步的，在BMC对ME镜像进行升级时，连通控制器接收第二连通指令，该第二连通指令为BMC发起ME升级流程时，通过局域总线发送的指令。

同样的，BMC可以通过写CPLD寄存器的方式向该连通控制器发送第二连通指令。

连通控制器根据该第二连通指令连通第三SPI总线和第六SPI总线之间的连接；并向转换器发送转换器控制信号，以便转换器根据转换器控制信号连通第二SPI总线和第六SPI总线之间的连接，以便BMC通过第三SPI总线、第六SPI总线和第二SPI总线对第一存储器中的ME镜像进行升级。

具体的，连通控制器可以向转换器发送使能信号OE0和OE1，使能信号处于低位时有效，其中，OE0初始设置为低，OE1初始设置为高。当OE0为低时，转换器连通第一SPI总线和第二SPI总线之间的连接，当OE1为低时，转换器连通第二SPI总线和第六SPI总线之间的连接。当连通控制器接收到第二连通指令时，向转换器输出高位的OE0和地位的OE1，以控制转换器连通第二SPI总线和第六SPI总线之间的连接。

综上所述，本发明实施例提供的连通控制方法，通过在BMC对BIOS镜像进行升级时，连通第三SPI总线和第四SPI总线之间的连接，以便该BMC通过第三SPI总线和第四SPI总线对第二存储器中的BIOS镜像进行升级，由于PCH通过第一SPI总线和第二SPI总线读取第一存储器中的ME镜像与BMC通过第三SPI总线和第四SPI总线对第二存储器中的BIOS镜像进行升级并不冲突，解决了现有技术中在BIOS升级过程中，PCH与存储器之间的SPI总线断开的问题，达到了在BIOS升级过程中保证系统业务正常运行，同时节省大量的软件开销的目的；另外，本发明实施例提供的连通控制方法，当PCH读取BIOS镜像时，连通第四SPI总线和第五SPI总线之间的连接，以便PCH通过第四SPI总线和第五SPI总线读取第二存储器中的BIOS镜像，达到将ME镜像和BIOS镜像分别存储后，使PCH能够读取BIOS镜像的目的；最后，本发明实施例提供的连通控制方法，当BMC升级ME镜像时，连通第三SPI总线和第六SPI总线之间的连接，并控制转换器连通第二SPI总线和第六SPI总线之间的连接，达到使BMC可以通过第三SPI总线、第六SPI总线和第二SPI总线对第一存储器中的ME镜像进行升级的目的。

请参考图9，其示出了本发明一个实施例提供的主板的结构示意图。该主板包含有如上述图2或图3所示的控制电路10，该控制电路包含有如图4或图5所示的连通控制器101、平台控制中心PCH102、基板管理控制器BMC103、转换器104、用于存储管理引擎ME镜像的第一存储器105和用于存储基本输入输出系统BIOS镜像的第二存储器106。

综上所述，本发明实施例提供的主板，通过将ME镜像和BIOS镜像分别存储在第一存储器和第二存储器中，在BMC对BIOS镜像进行升级时，转换器连通第一SPI总线和第二SPI总线之间的连接，连通控制器连通第三SPI总线和第四SPI总线之间的连接，使BMC通过第三SPI总线和第四SPI总线对第二存储器中的BIOS镜像进行升级的同时，PCH可以通过第一SPI总线和第二SPI总线读取第一存储器中的ME镜像，解决了现有技术中在BIOS升级过程中，PCH与存储器之间的SPI总线断开的问题，达到了在BIOS升级过程中保证系统业务正常运行，同时节省大量的软件开销的目的；另外，本发明实施例提供的主板，PCH和连通控制器通过第五SPI总线相连，当PCH读取BIOS镜像时，连通控制器连通第四SPI总线和第五SPI总线之间的连接，以便PCH通过第四SPI总线和第五SPI总线读取第二存储器中的BIOS镜像，达到将ME镜像和BIOS镜像分别存储后，使PCH能够读取BIOS镜像的目的；最后，本发明实施例提供的主板，连通控制器与转换器还通过第六SPI总线相连，当BMC升级ME镜像时，连通控制器连通第三SPI总线和第六SPI总线之间的连接，转换器连通第二SPI总线和第六SPI总线之间的连接，达到使BMC可以通过第三SPI总线、第六SPI总线和第二SPI总线对第一存储器中的ME镜像进行升级的目的。

需要说明的是：上述实施例提供的控制电路在对BMC升级BIOS镜像的过程进行控制时，仅以上述各功能模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能模块完成，即将各器件的内部结构划分成不同的功能模块，以完成以上描述的全部或者部分功能。另外，上述实施例提供的连通控制器与连通控制方法实施例属于同一构思，其具体实现过程详见方法实施例，这里不再赘述。

上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。

本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (26)

1.一种控制电路，其特征在于，所述控制电路包括：连通控制器、平台控制中心PCH、基板管理控制器BMC、转换器、用于存储管理引擎ME镜像的第一存储器和用于存储基本输入输出系统BIOS镜像的第二存储器；

所述PCH与所述转换器以第一串行外围接口SPI总线相连；所述转换器与所述第一存储器以第二SPI总线相连；所述BMC与所述连通控制器以第三SPI总线相连；所述连通控制器与所述第二存储器以第四SPI总线相连；

所述转换器，用于在所述BMC对所述BIOS镜像进行升级时，连通所述第一SPI总线与所述第二SPI总线之间的连接；

所述PCH，用于在所述BMC对所述BIOS镜像进行升级时，通过所述第一SPI总线与所述第二SPI总线读取所述第一存储器中的ME镜像；

所述连通控制器包括：第一连通开关，用于在所述BMC对所述BIOS镜像进行升级时，连通所述第三SPI总线和所述第四SPI总线之间的连接；

所述BMC，用于通过所述第三SPI总线和所述第四SPI总线对所述第二存储器中的BIOS镜像进行升级。

2.根据权利要求1所述的控制电路，其特征在于，所述BMC与所述连通控制器以局域总线相连；所述第一连通开关的初始状态为断开；

所述BMC，用于在发起BIOS升级流程时，通过所述局域总线向所述连通控制器发送第一连通指令；

所述连通控制器，用于根据所述第一连通指令控制所述第一连通开关连通。

3.根据权利要求1所述的控制电路，其特征在于，所述PCH与所述连通控制器以第五SPI总线相连；所述连通控制器，还包括：

第二连通开关，用于在所述PCH读取所述BIOS镜像时，连通所述第四SPI总线和所述第五SPI总线之间的连接；

所述PCH，用于通过所述第四SPI总线和所述第五SPI总线读取所述第二存储器中的BIOS镜像。

4.根据权利要求3所述的控制电路，其特征在于，

所述第一SPI总线和所述第五SPI总线由所述PCH通过同一片选信号控制，且所述第一SPI总线的初始状态为选通，所述第二连通开关的初始状态为断开；

或者，

所述第一SPI总线和所述第五SPI总线由所述PCH通过不同片选信号控制，且所述第一SPI总线的初始状态为断开，所述第二连通开关的初始状态为连通。

5.根据权利要求4所述的控制电路，其特征在于，

所述PCH，用于在所述第一SPI总线和所述第五SPI总线由所述PCH通过同一片选信号控制时，向所述连通控制器发送地址信号；

所述连通控制器，用于在检测出所述地址信号指向所述第二存储器时，控制所述第二连通开关连通。

6.根据权利要求4所述的控制电路，其特征在于，

所述PCH，用于在所述第一SPI总线和所述第五SPI总线由所述PCH通过不同片选信号控制、且接收到加载所述BIOS镜像的指令时，通过片选信号控制所述第一SPI总线选通。

7.根据权利要求1所述的控制电路，其特征在于，所述连通控制器与所述转换器通过第六SPI总线相连；所述连通控制器，还包括：

第三连通开关，用于在所述BMC对所述ME镜像进行升级时，连通所述第三SPI总线和所述第六SPI总线之间的连接；

所述转换器，用于在所述BMC对所述ME镜像进行升级时，连通所述第二SPI总线和所述第六SPI总线之间的连接；

所述BMC，用于通过所述第三SPI总线、所述第六SPI总线和所述第二SPI总线对所述第一存储器中的ME镜像进行升级。

8.根据权利要求7所述的控制电路，其特征在于，所述BMC与所述连通控制器以局域总线相连；所述第三连通开关的初始状态为断开；

所述BMC，用于在发起ME升级流程时，通过所述局域总线向所述连通控制器发送第二连通指令；

所述连通控制器，用于根据所述第二连通指令控制所述第三连通开关连通，并向所述转换器发送转换器控制信号；

所述转换器，用于根据所述转换器控制信号连通所述第二SPI总线和所述第六SPI总线之间的连接。

9.一种连通控制器，用于如权利要求1所述的控制电路中，其特征在于，所述连通控制器包括：

第一连通开关，用于在所述BMC对所述BIOS镜像进行升级时，连通所述第三SPI总线和所述第四SPI总线之间的连接，以便所述BMC通过所述第三SPI总线和所述第四SPI总线对所述第二存储器中的BIOS镜像进行升级。

10.根据权利要求9所述的连通控制器，其特征在于，所述BMC与所述连通控制器以局域总线相连；所述第一连通开关的初始状态为断开；所述连通控制器，还包括：

第一指令接收单元，用于接收第一连通指令，所述第一连通指令为所述BMC发起BIOS升级流程时，通过所述局域总线发送的指令；

第一开关控制单元，用于根据所述第一指令接收单元接收到的所述第一连通指令控制所述第一连通开关连通。

11.根据权利要求9所述的连通控制器，其特征在于，所述连通控制器与所述PCH以第五SPI总线相连接；所述连通控制器，还包括：

第二连通开关，用于在所述PCH读取所述BIOS镜像时，连通所述第四SPI总线和所述第五SPI总线之间的连接，以便所述PCH通过所述第四SPI总线和所述第五SPI总线读取所述第二存储器中的BIOS镜像。

12.根据权利要求11所述的连通控制器，其特征在于，所述第一SPI总线和所述第五SPI总线由所述PCH通过同一片选信号控制，所述第二连通开关的初始状态为断开；所述连通控制器，还包括：

地址解析单元，用于检测所述PCH发送的地址信号是否指向所述第二存储器；

第二开关控制单元，用于若所述地址解析单元检测出所述PCH发送的地址信号指向所述第二存储器，则控制所述第二连通开关连通，以便所述PCH通过所述第四SPI总线和所述第五SPI总线读取所述第二存储器中的BIOS镜像。

13.根据权利要求12所述的连通控制器，其特征在于，所述地址解析单元，具体用于对所述PCH发送的地址信号进行解码，并根据解码结果检测所述地址信号是否指向高位地址空间，若所述地址信号指向高位地址空间，则检测出所述PCH发送的地址信号指向所述第二存储器。

14.根据权利要求11所述的连通控制器，其特征在于，所述第一SPI总线和所述第五SPI总线由所述PCH通过不同片选信号控制，所述第二连通开关的初始状态为连通，以便所述PCH通过片选信号控制所述第五SPI总线选通后，通过所述第四SPI总线和所述第五SPI总线读取所述第二存储器中的BIOS镜像。

15.根据权利要求9所述的连通控制器，其特征在于，所述连通控制器与所述转换器以第六SPI总线相连接；所述连通控制器，还包括：

第三连通开关，用于在所述BMC对所述ME镜像进行升级时，连通所述第三SPI总线和所述第六SPI总线之间的连接，以便所述BMC通过所述第三SPI总线、所述第六SPI总线和所述第二SPI总线对所述第一存储器中的ME镜像进行升级。

16.根据权利要求15所述的连通的控制器，其特征在于，所述BMC与所述连通控制器以局域总线相连接；所述第三连通开关的初始状态为断开；所述连通控制器，还包括：

第二指令接收单元，用于接收第二连通指令，所述第二连通指令为所述BMC发起ME升级流程时，通过所述局域总线发送的指令；

第三开关控制单元，用于根据所述第二指令接收单元接收到的所述第二连通指令控制所述第三连通开关连通；

转换器控制单元，用于向所述转换器发送转换器控制信号，以便所述转换器根据所述转换器控制信号连通所述第二SPI总线和所述第六SPI总线之间的连接，以便所述BMC通过所述第三SPI总线、所述第六SPI总线和所述第二SPI总线对所述第一存储器中的ME镜像进行升级。

17.根据权利要求9至16任一所述的连通控制器，其特征在于，所述连通控制器为：复杂可编程逻辑器件CPLD。

18.一种连通控制方法，用于如权利要求1所述的控制电路中，其特征在于，所述连通控制方法包括：

在所述BMC对所述BIOS镜像进行升级时，连通所述第三SPI总线和所述第四SPI总线之间的连接，以便所述BMC通过所述第三SPI总线和所述第四SPI总线对所述第二存储器中的BIOS镜像进行升级。

19.根据权利要求18所述的方法，其特征在于，所述在所述BMC对所述BIOS镜像进行升级时，连通所述第三SPI总线和所述第四SPI总线之间的连接，包括：

接收第一连通指令，所述第一连通指令为所述BMC发起BIOS升级流程时，通过局域总线发送的指令；

根据所述第一连通指令连通所述第三SPI总线和所述第四SPI总线之间的连接；

其中，所述BMC与所述连通控制器以所述局域总线相连；所述第三SPI总线和所述第四SPI总线之间的连接的初始状态为断开。

20.根据权利要求18所述的方法，其特征在于，所述方法还包括：

在所述PCH读取所述BIOS镜像时，连通所述第四SPI总线和第五SPI总线之间的连接，以便所述PCH通过所述第四SPI总线和所述第五SPI总线读取所述第二存储器中的BIOS镜像；

其中，所述连通控制器与所述PCH以所述第五SPI总线相连接。

21.根据权利要求20所述的方法，其特征在于，所述在所述PCH读取所述BIOS镜像时，连通所述第四SPI总线和第五SPI总线之间的连接，包括：

检测所述PCH发送的地址信号是否指向所述第二存储器；

若检测结果为所述PCH发送的地址信号指向所述第二存储器，则连通所述第四SPI总线和第五SPI总线之间的连接，以便所述PCH通过所述第四SPI总线和所述第五SPI总线读取所述第二存储器中的BIOS镜像；

其中，所述第一SPI总线和所述第五SPI总线由所述PCH通过同一片选信号控制，所述第四SPI总线和第五SPI总线之间的连接的初始状态为断开。

22.根据权利要求21所述的方法，其特征在于，所述检测所述PCH发送的地址信号是否指向所述第二存储器，包括：

对所述PCH发送的地址信号进行解码，并根据解码结果检测所述地址信号是否指向高位地址空间，若所述地址信号指向高位地址空间，则检测出所述PCH发送的地址信号指向所述第二存储器。

23.根据权利要求20所述的方法，其特征在于，所述第四SPI总线和第五SPI总线之间的连接的初始状态为连通，以便所述PCH通过片选信号控制所述第五SPI总线选通后，通过所述第四SPI总线和所述第五SPI总线读取所述第二存储器中的BIOS镜像；

所述第一SPI总线和所述第五SPI总线由所述PCH通过不同片选信号控制。

24.根据权利要求18所述的方法，其特征在于，所述方法还包括：

在所述BMC对所述ME镜像进行升级时，连通所述第三SPI总线和第六SPI总线之间的连接，以便所述BMC通过所述第三SPI总线、所述第六SPI总线和所述第二SPI总线对所述第一存储器中的ME镜像进行升级；

其中，所述连通控制器与所述转换器以所述第六SPI总线相连接。

25.根据权利要求24所述的方法，其特征在于，所述在所述BMC对所述ME镜像进行升级时，连通所述第三SPI总线和第六SPI总线之间的连接，包括：

接收第二连通指令，所述第二连通指令为所述BMC发起ME升级流程时，通过局域总线发送的指令；

根据所述第二连通指令连通所述第三SPI总线和所述第六SPI总线之间的连接；并向所述转换器发送转换器控制信号，以便所述转换器根据所述转换器控制信号连通所述第二SPI总线和所述第六SPI总线之间的连接，以便所述BMC通过所述第三SPI总线、所述第六SPI总线和所述第二SPI总线对所述第一存储器中的ME镜像进行升级；

其中，所述BMC与所述连通控制器以所述局域总线相连接；所述第三SPI总线和所述第六SPI总线之间的连接的初始状态为断开。

26.一种主板，其特征在于，所述主板包括：如权利要求1至8任一所述的控制电路；

所述控制电路包括：如权利要求9至17任一所述的连通控制器、PCH、BMC、转换器、用于存储ME镜像的第一存储器和用于存储BIOS镜像的第二存储器。