CN114020681B - 逻辑盘符的分配方法、装置、系统、电子设备及存储介质 - Google Patents

逻辑盘符的分配方法、装置、系统、电子设备及存储介质 Download PDF

Info

Publication number
CN114020681B
CN114020681B CN202111241303.9A CN202111241303A CN114020681B CN 114020681 B CN114020681 B CN 114020681B CN 202111241303 A CN202111241303 A CN 202111241303A CN 114020681 B CN114020681 B CN 114020681B
Authority
CN
China
Prior art keywords
sas
card
target
controller
server
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111241303.9A
Other languages
English (en)
Other versions
CN114020681A (zh
Inventor
彭云武
史文举
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN202111241303.9A priority Critical patent/CN114020681B/zh
Publication of CN114020681A publication Critical patent/CN114020681A/zh
Application granted granted Critical
Publication of CN114020681B publication Critical patent/CN114020681B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/177—Initialisation or configuration control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3006—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system is distributed, e.g. networked systems, clusters, multiprocessor systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4411—Configuring for operating with peripheral devices; Loading of device drivers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/445—Program loading or initiating
    • G06F9/44505—Configuring for program initiating, e.g. using registry, configuration files
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本申请公开了逻辑盘符的分配方法、装置、系统、电子设备及存储介质。方法包括：监听服务器的启动事件，基于启动事件确定服务器的系统盘当前所处的目标元件；检测系统盘在目标元件对应的目标槽位序号；获取目标槽位序号对应的目标上电顺序，以及逻辑盘符的目标分配策略，其中，目标上电顺序包括服务器中各个元件的上电顺序；按照设备上电策略对服务器中的各个元件进行上电，并在服务器的各个元件上电完成后，按照目标分配策略为各个元件分配逻辑盘符。本申请通过编程逻辑器件与服务器中的各个元件连接，然后根据系统盘实际配置选择对应的元件先上电，加载完驱动后再让其他元件上电、实现系统盘优先使用逻辑盘符的需求。

Description

逻辑盘符的分配方法、装置、系统、电子设备及存储介质
技术领域
本申请涉及磁盘技术领域，尤其涉及一种逻辑盘符的分配方法、装置、系统、电子设备及存储介质。
背景技术
随着云计算、大数据、5G等快速发展，互联网公司的数据中心需要大量的服务器和存储设备，为支持大规模快速部署服务器操作系统安装，通常要求系统盘逻辑盘符是sda；但作为系统盘的物理磁盘可能挂在服务器南桥PCH芯片的SATA控制器，也可能挂在RAID卡的SASRAID控制器，还有可能挂在SAS卡的SAS IOC控制器。
另外服务器启动后，BIOS扫描到每个磁盘，然后SAS驱动为每个磁盘分配逻辑盘符，用于区分和访问每个磁盘。服务器设备上电，PCH芯片的SATA控制器、RAID卡的SAS RAID控制器、SAS卡的SAS IOC控制器同时上电，因为电路差异，PCH芯片的SATA控制器、SAS RAID控制器、SAS IOC控制器随机先上电，最终导致逻辑盘符无法优先分配到系统盘所在的设备。
发明内容
为了解决上述技术问题或者至少部分地解决上述技术问题，本申请提供了一种逻辑盘符的分配方法、装置、系统、电子设备及存储介质。
根据本申请实施例的一个方面，提供了一种逻辑盘符的分配方法，应用于编程逻辑器件，所述编程逻辑器件分别与服务器的PCH芯片、RAID卡以及SAS卡电源的使能管脚连接，所述方法包括：
监听服务器的启动事件，基于所述启动事件确定所述服务器的系统盘当前所处的目标元件，其中，所述目标元件为部署在所述服务器内的设备；
检测所述系统盘在所述目标元件对应的目标槽位序号；
获取所述目标槽位序号对应的目标上电顺序，以及逻辑盘符的目标分配策略，其中，所述目标上电顺序包括所述服务器中各个元件的上电顺序；
按照所述设备上电策略对所述服务器中的各个元件进行上电，并在所述服务器的各个元件上电完成后，按照所述目标分配策略为所述各个元件分配逻辑盘符。
进一步的，所述目标槽位序号包括：所述PCH芯片的SATA控制器的Port0，所述RAID卡SAS控制器的Port0以及所述SAS卡SAS控制器的Port0。
进一步的，所述按照所述设备上电策略对所述服务器中的各个元件进行上电，并在所述服务器的各个元件上电完成后，按照所述目标分配策略为所述各个元件分配逻辑盘符，包括：
在所述目标槽位序号为所述PCH芯片的SATA控制器的Port0的情况下，依次为PCH芯片，RAID卡以及SAS卡上电，并分别复位所述RAID卡和所述SAS卡的SAS控制器；
在扫描到PCH芯片的SATA控制器的情况下，驱动加载所述PCH芯片的SATA控制器，并分配逻辑盘符；
释放复位以使所述RAID卡和所述SAS卡重新接入，并对RAID卡和SAS卡下的数据盘分配逻辑盘符。
进一步的，所述按照所述设备上电策略对所述服务器中的各个元件进行上电，并在所述服务器的各个元件上电完成后，按照所述目标分配策略为所述各个元件分配逻辑盘符，包括：
在所述目标槽位序号为所述RAID卡SAS控制器的Port0的情况下，同时控制所述PCH芯片，所述RAID卡以及所述SAS卡上电，并分别复位所述PCH芯片的SATA控制器和所述SAS卡SAS控制器；
在扫描到RAID卡的SAS控制器的情况下，驱动加载所述RAID卡SAS控制器，并分配逻辑盘符；
释放复位以使所述PCH芯片的SATA控制器和所述SAS卡重新接入，并对所述PCH芯片的SATA控制器和SAS卡下的数据盘分配逻辑盘符。
进一步的，所述按照所述设备上电策略对所述服务器中的各个元件进行上电，并在所述服务器的各个元件上电完成后，按照所述目标分配策略为所述各个元件分配逻辑盘符，包括：
在所述目标槽位序号为所述SAS卡SAS控制器的Port0的情况下，同时控制所述PCH芯片、所述RAID卡以及所述SAS卡上电，并分别复位所述PCH芯片的SATA控制器和所述RAID卡SAS控制器；
在扫描到所述SAS卡的SAS控制器的情况下，驱动加载所述SAS卡SAS控制器，并分配逻辑盘符；
释放复位以使所述PCH芯片的SATA控制器和所述RAID卡重新接入，并对所述PCH芯片的SATA控制器和所述RAID卡下的数据盘分配逻辑盘符。
进一步的，在获取所述目标槽位序号对应的目标上电顺序，以及逻辑盘符的目标分配策略，之后所述方法还包括：
接收输入命令，其中，所述输入命令用于更新所述目标上电顺序，和/或所述目标分配策略；
根据所述输入命令所指示的上电顺序更新所述目标上电顺序，得到更新后的目标上电顺序，和/或，根据所述输入命令所指示的分配策略更新所述目标分配策略，得到更新后的目标分配策略。
根据本申请实施例的再一个方面，还提供了一种逻辑盘符的分配装置，包括：
监听模块，用于监听服务器的启动事件，基于所述启动事件确定所述服务器的系统盘当前所处的目标元件，其中，所述目标元件为部署在所述服务器内的设备；
检测模块，用于检测所述系统盘在所述目标元件对应的目标槽位序号；
获取模块，用于获取所述目标槽位序号对应的目标上电顺序，以及逻辑盘符的分配策略，其中，所述目标上电顺序包括所述服务器中各个元件的上电顺序；
分配模块，用于按照所述设备上电策略对所述服务器中的各个元件进行上电，并在所述服务器的各个元件上电完成后，按照所述逻辑盘符分配策略为所述各个元件分配逻辑盘符。
根据本申请实施例的再一个方面，还提供了一种逻辑盘符的分配系统，所述系统包括：第一中央处理器、第二中央处理器、编程逻辑器件、PCH芯片、RAID卡以及SAS卡；
所述第一中央处理器分别与PCH芯片和RAID卡连接，所述第二中央处理器与SAS卡连接，编程逻辑器件分别与服务器的PCH芯片、RAID卡以及SAS卡电源的使能管脚连接。
根据本申请实施例的另一方面，还提供了一种存储介质，该存储介质包括存储的程序，程序运行时执行上述的步骤。
根据本申请实施例的另一方面，还提供了一种电子装置，包括处理器、通信接口、存储器和通信总线，其中，处理器，通信接口，存储器通过通信总线完成相互间的通信；其中：存储器，用于存放计算机程序；处理器，用于通过运行存储器上所存放的程序来执行上述方法中的步骤。
本申请实施例还提供了一种包含指令的计算机程序产品，当其在计算机上运行时，使得计算机执行上述方法中的步骤。
本申请实施例提供的上述技术方案与现有技术相比具有如下优点：通过编程逻辑器件与服务器中的各个元件连接，然后根据系统盘实际配置选择对应的SATA/SAS控制器先上电，加载完驱动后再让其他SATA/SAS控制器上电、加载驱动完成系统初始化，实现系统盘优先使用逻辑盘符的需求。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的一种逻辑盘符的分配系统的框图；
图2为本申请实施例提供的一种逻辑盘符的分配方法的流程图；
图3为本申请另一实施例提供的一种逻辑盘符的分配方法的流程图；
图4为本申请实施例提供的一种逻辑盘符的分配装置的框图；
图5为本申请实施例提供的一种电子设备的结构示意图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。
需要说明的是，在本文中，诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个类似的实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
本申请实施例提供了一种逻辑盘符的分配方法、装置、系统、电子设备及存储介质。本发明实施例所提供的方法可以应用于任意需要的电子设备，例如，可以为服务器、终端等电子设备，在此不做具体限定，为描述方便，后续简称为电子设备。
根据本申请实施例的一个方面，提供了一种逻辑盘符的分配系统，如图1所示，系统包括：第一中央处理器(即图1中的CPU0)、第二中央处理器(即图1中的CPU1)、编程逻辑器件(即图1中的CPLD)、PCH芯片、RAID卡以及SAS卡。
在本申请实施例中，第一中央处理器(CPU0)分别与PCH芯片和RAID卡连接，第二中央处理器(CPU1)与SAS卡连接，编程逻辑器件(CPLD)分别与服务器的PCH芯片、RAID卡以及SAS卡电源的使能管脚连接。
需要说明的是，本申请实施例中的编程逻辑器件(Complex Programmable logicdevice，缩写CPLD)，主要采用CMOS EPROM、EEPROM、快闪存储器和SRAM等编程技术，构成了高密度、高速度和低功耗的可编程逻辑器件。
在本申请实施例中，编程逻辑器件用于控制PCH芯片的SATA控制器、RAID卡SAS控制器、SAS卡SAS控制器的reset信号。同时控制PCH芯片的SATA控制器、RAID卡SAS控制器和SAS卡SAS控制器的上电顺序，正常状态，复位状态；最终保证系统一次上电完成PCIe设备扫描、操作系统和驱动加载，磁盘盘符顺序控制分配的要求。
根据本申请实施例的一方面，还提供了一种逻辑盘符的分配方法的方法实施例。图2为本申请实施例提供的一种逻辑盘符的分配方法的流程图，如图2所示，该方法包括：
步骤S11，监听服务器的启动事件，基于启动事件确定服务器的系统盘当前所处的目标元件，其中，目标元件为部署在服务器内的设备。
本申请实施例提供的方法应用于服务器中的编程逻辑器件，该编程逻辑器件分别与服务器的PCH芯片、RAID卡以及SAS卡电源的使能管脚连接，以此达到控制PCH芯片的SATA控制器、RAID卡SAS控制器、SAS卡SAS控制器的reset信号。同时控制PCH芯片的SATA控制器、RAID卡SAS控制器和SAS卡SAS控制器的上电顺序，正常状态，复位状态；最终保证系统一次上电完成PCIe设备扫描、操作系统和驱动加载，磁盘盘符顺序控制分配的要求。
在本申请实施例中，编程逻辑器件监听服务器是否上电，在服务器出现上电的情况时，编程逻辑器件确定服务器触发启动事件，此时根据服务器启动事件确定服务器的系统盘当前所处的目标元件。目标元件可以是服务器中PCH芯片、RAID卡或者SAS卡。
步骤S12，检测系统盘在目标元件对应的目标槽位序号。
在本申请实施例中，目标元件对应的目标槽位序号包括：PCH芯片的SATA控制器的Port0，RAID卡SAS控制器的Port0以及SAS卡SAS控制器的Port0。
步骤S13，获取目标槽位序号对应的目标上电顺序，以及逻辑盘符的目标分配策略，其中，目标上电顺序包括服务器中各个元件的上电顺序。
在本申请实施例中，调用预先上传的配置文件，从配置文件中读取上电规则表，上电规则表中包括槽位序号与上电顺序和逻辑盘符分配策略之间的对应关系。
不同的槽位序号对应不同的上电顺序以及逻辑盘符的分配策略，具体的，在槽位序号为：PCH芯片的SATA控制器的Port0时，目标上电顺序为：PCH芯片优先上电，RAID卡和SAS卡同时上电或先后上电。逻辑盘符的分配策略为：优先为PCH芯片分配逻辑盘符。
在槽位序号为RAID卡SAS控制器的Port0时，上电顺序为：PCH芯片，RAID卡以及SAS卡同时上电。逻辑盘符的分配策略为：优先为RAID卡分配逻辑盘符。
在槽位序号为：SAS卡SAS控制器的Port0时，上电顺序为：PCH芯片，RAID卡以及SAS卡同时上电。逻辑盘符的分配策略为：优先为SAS卡分配逻辑盘符。
步骤S14，按照设备上电策略对服务器中的各个元件进行上电，并在服务器的各个元件上电完成后，按照目标分配策略为各个元件分配逻辑盘符。
在本申请实施例中，通过编程逻辑器件与服务器中的各个元件连接，然后根据系统盘实际配置选择对应的SATA/SAS控制器先上电，加载完驱动后再让其他SATA/SAS控制器上电、加载驱动完成系统初始化，实现了系统盘优先使用逻辑盘符的需求。另外，通过编程逻辑器件实现多个芯片上电顺序、复位状态的控制，还降低了硬件电路时序设计的要求，避免了系统盘盘符不固定的问题。
在本申请实施例中，步骤S14，按照设备上电策略对服务器中的各个元件进行上电，并在服务器的各个元件上电完成后，按照目标分配策略为各个元件分配逻辑盘符，包括以下步骤A1-A4：
步骤A1，在目标槽位序号为PCH芯片的SATA控制器的Port0的情况下，依次为PCH芯片，RAID卡以及SAS卡上电，并分别复位RAID卡和SAS卡的SAS控制器。
步骤A2，在扫描到PCH芯片的SATA控制器的情况下，驱动加载PCH芯片的SATA控制器，并分配逻辑盘符。
步骤A3，释放复位以使RAID卡和SAS卡重新接入，并对RAID卡和SAS卡下的数据盘分配逻辑盘符。
在本申请实施例中，在目标槽位序号为PCH芯片的SATA控制器的Port0的情况下，编程逻辑器件根据系统盘所处的目标槽位号选择PCH芯片的SATA控制器先上电。加载完驱动后再让RAID卡以及SAS卡上电的控制器上电，并在加载驱动完成系统初始化后，为PCH芯片的SATA控制器分配逻辑盘符，实现了系统盘优先使用逻辑盘符的需求。
在本申请实施例中，步骤S14，按照设备上电策略对服务器中的各个元件进行上电，并在服务器的各个元件上电完成后，按照目标分配策略为各个元件分配逻辑盘符，包括以下步骤B1-B3：
步骤B1，在目标槽位序号为RAID卡SAS控制器的Port0的情况下，同时控制PCH芯片，RAID卡以及SAS卡上电，并分别复位PCH芯片的SATA控制器和SAS卡SAS控制器。
步骤B2，在扫描到RAID卡的SAS控制器的情况下，驱动加载RAID卡SAS控制器，并分配逻辑盘符。
步骤B3，释放复位以使PCH芯片的SATA控制器和SAS卡重新接入，并对PCH芯片的SATA控制器和SAS卡下的数据盘分配逻辑盘符。
在本申请实施例中，在目标槽位序号为RAID卡SAS控制器的Port0的情况下，编程逻辑器件根据系统盘所处的目标槽位号同时控制PCH芯片，RAID卡以及SAS卡上电，并在加载驱动完成系统初始化后为RAID卡SAS控制器分配逻辑盘符，实现了系统盘优先使用逻辑盘符的需求。
在本申请实施例中，步骤S14，按照设备上电策略对服务器中的各个元件进行上电，并在服务器的各个元件上电完成后，按照目标分配策略为各个元件分配逻辑盘符，包括以下步骤C1-C3：
步骤C1，在目标槽位序号为SAS卡SAS控制器的Port0的情况下，同时控制PCH芯片、RAID卡以及SAS卡上电，并分别复位PCH芯片的SATA控制器和RAID卡SAS控制器。
步骤C2，在扫描到SAS卡的SAS控制器的情况下，驱动加载SAS卡SAS控制器，并分配逻辑盘符。
步骤C3，释放复位以使PCH芯片的SATA控制器和RAID卡重新接入，并对PCH芯片的SATA控制器和RAID卡下的数据盘分配逻辑盘符。
在本申请实施例中，在目标槽位序号为SAS卡SAS控制器的Port0的情况下，编程逻辑器件根据系统盘所处的目标槽位号同时控制PCH芯片，RAID卡以及SAS卡上电，并在加载驱动完成系统初始化后为SAS卡SAS控制器分配逻辑盘符，实现了系统盘优先使用逻辑盘符的需求。
在本申请实施例中，无论RAID卡、SAS卡配置数量以及安装的槽位的变化，都可以根据系统盘实际装配的物理槽位，在系统内启动阶段在线调整sys disk slot[1:0]参数值，由CPLD选择不同的磁盘初始化操作流程，确保系统盘优先占用逻辑盘符。
在本申请实施例中，如图3所示，在获取目标槽位序号对应的目标上电顺序，以及逻辑盘符的目标分配策略之后，方法还包括：
步骤S21，接收输入命令，其中，输入命令用于更新目标上电顺序，和/或目标分配策略。
步骤S22，根据输入命令所指示的上电顺序更新目标上电顺序，得到更新后的目标上电顺序，和/或，根据输入命令所指示的分配策略更新目标分配策略，得到更新后的目标分配策略。
在本申请实施例中，编程逻辑器件确定目标上电顺序和/或目标分配策略之后，编辑编程器件会检测是否存在外部传输的输入命令，如果存在输入命令，逻辑编程器件会对输入命令进行解析，确定该输入命令是否用于更新目标上电顺序和/或目标分配策略，如果输入命令用于更新目标上电顺序和/或目标分配策略时，编程逻辑器件会检测系统盘的状态，如果系统盘的状态处于空闲状态的情况下，则根据输入命令所指示的上电顺序更新目标上电顺序，得到更新后的目标上电顺序，和/或，根据输入命令所指示的分配策略更新目标分配策略，得到更新后的目标分配策略。
图4为本申请实施例提供的一种逻辑盘符的分配装置的框图，该装置可以通过软件、硬件或者两者的结合实现成为电子设备的部分或者全部。如图4所示，该装置包括：
监听模块41，用于监听服务器的启动事件，基于启动事件确定服务器的系统盘当前所处的目标元件，其中，目标元件为部署在服务器内的设备；
检测模块42，用于检测系统盘在目标元件对应的目标槽位序号；
获取模块43，用于获取目标槽位序号对应的目标上电顺序，以及逻辑盘符的分配策略，其中，目标上电顺序包括服务器中各个元件的上电顺序；
分配模块44，用于按照设备上电策略对服务器中的各个元件进行上电，并在服务器的各个元件上电完成后，按照逻辑盘符分配策略为各个元件分配逻辑盘符。
在本申请实施例中，目标槽位序号包括：PCH芯片的SATA控制器的Port0，RAID卡SAS控制器的Port0以及SAS卡SAS控制器的Port0。
在本申请实施例中，分配模块44，用于在目标槽位序号为PCH芯片的SATA控制器的Port0的情况下，依次为PCH芯片，RAID卡以及SAS卡上电，并分别复位RAID卡和SAS卡的SAS控制器；在扫描到PCH芯片的SATA控制器的情况下，驱动加载PCH芯片的SATA控制器，并分配逻辑盘符；释放复位以使RAID卡和SAS卡重新接入，并对RAID卡和SAS卡下的数据盘分配逻辑盘符。
在本申请实施例中，分配模块44，用于在目标槽位序号为RAID卡SAS控制器的Port0的情况下，同时控制PCH芯片，RAID卡以及SAS卡上电，并分别复位PCH芯片的SATA控制器和SAS卡SAS控制器；
在扫描到RAID卡的SAS控制器的情况下，驱动加载RAID卡SAS控制器，并分配逻辑盘符；
释放复位以使PCH芯片的SATA控制器和SAS卡重新接入，并对PCH芯片的SATA控制器和SAS卡下的数据盘分配逻辑盘符。
在本申请实施例中，分配模块44，用于在目标槽位序号为SAS卡SAS控制器的Port0的情况下，同时控制PCH芯片、RAID卡以及SAS卡上电，并分别复位PCH芯片的SATA控制器和RAID卡SAS控制器；在扫描到SAS卡的SAS控制器的情况下，驱动加载SAS卡SAS控制器，并分配逻辑盘符；释放复位以使PCH芯片的SATA控制器和RAID卡重新接入，并对PCH芯片的SATA控制器和RAID卡下的数据盘分配逻辑盘符。
在本申请实施例中，装置还包括：更新模块，用于接收输入命令，其中，输入命令用于更新目标上电顺序，和/或目标分配策略；根据输入命令所指示的上电顺序更新目标上电顺序，得到更新后的目标上电顺序，和/或，根据输入命令所指示的分配策略更新目标分配策略，得到更新后的目标分配策略。
本申请实施例还提供一种电子设备，如图5所示，电子设备可以包括：处理器1501、通信接口1502、存储器1503和通信总线1504，其中，处理器1501，通信接口1502，存储器1503通过通信总线1504完成相互间的通信。
存储器1503，用于存放计算机程序；
处理器1501，用于执行存储器1503上所存放的计算机程序时，实现上述实施例的步骤。
上述终端提到的通信总线可以是外设部件互连标准(Peripheral ComponentInterconnect，简称PCI)总线或扩展工业标准结构(Extended Industry StandardArchitecture，简称EISA)总线等。该通信总线可以分为地址总线、数据总线、控制总线等。为便于表示，图中仅用一条粗线表示，但并不表示仅有一根总线或一种类型的总线。
通信接口用于上述终端与其他设备之间的通信。
存储器可以包括随机存取存储器(Random Access Memory，简称RAM)，也可以包括非易失性存储器(non-volatile memory)，例如至少一个磁盘存储器。可选的，存储器还可以是至少一个位于远离前述处理器的存储装置。
上述的处理器可以是通用处理器，包括中央处理器(Central Processing Unit，简称CPU)、网络处理器(Network Processor，简称NP)等；还可以是数字信号处理器(Digital Signal Processing，简称DSP)、专用集成电路(Application SpecificIntegrated Circuit，简称ASIC)、现场可编程门阵列(Field－Programmable Gate Array，简称FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。
在本申请提供的又一实施例中，还提供了一种计算机可读存储介质，该计算机可读存储介质中存储有指令，当其在计算机上运行时，使得计算机执行上述实施例中任一所述的逻辑盘符的分配方法。
在本申请提供的又一实施例中，还提供了一种包含指令的计算机程序产品，当其在计算机上运行时，使得计算机执行上述实施例中任一所述的逻辑盘符的分配方法。
在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行所述计算机程序指令时，全部或部分地产生按照本申请实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，所述计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线(例如同轴电缆、光纤、数字用户线)或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质，(例如，软盘、硬盘、磁带)、光介质(例如，DVD)、或者半导体介质(例如固态硬盘SolidState Disk)等。
以上所述仅为本申请的较佳实施例而已，并非用于限定本申请的保护范围。凡在本申请的精神和原则之内所作的任何修改、等同替换、改进等，均包含在本申请的保护范围内。
以上所述仅是本申请的具体实施方式，使本领域技术人员能够理解或实现本申请。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所申请的原理和新颖特点相一致的最宽的范围。

Claims (6)

1.一种逻辑盘符的分配方法，应用于编程逻辑器件，其特征在于，所述编程逻辑器件分别与服务器的PCH芯片、RAID卡以及SAS卡电源的使能管脚连接，所述方法包括：
监听服务器的启动事件，基于所述启动事件确定所述服务器的系统盘当前所处的目标元件，其中，所述目标元件为部署在所述服务器内的设备；
检测所述系统盘在所述目标元件对应的目标槽位序号；
获取所述目标槽位序号对应的目标上电顺序，以及逻辑盘符的目标分配策略，其中，所述目标上电顺序包括所述服务器中各个元件的上电顺序；
按照所述目标上电顺序对所述服务器中的各个元件进行上电，并在所述服务器的各个元件上电完成后，按照所述目标分配策略为所述各个元件分配逻辑盘符；
所述目标槽位序号包括：所述PCH芯片的SATA控制器的Port0，所述RAID卡的SAS控制器的Port0以及所述SAS卡的SAS控制器的Port0；
所述按照所述目标上电顺序对所述服务器中的各个元件进行上电，并在所述服务器的各个元件上电完成后，按照所述目标分配策略为所述各个元件分配逻辑盘符，包括：
在所述目标槽位序号为所述PCH芯片的SATA控制器的Port0的情况下，依次为PCH芯片，RAID卡以及SAS卡上电，并分别复位所述RAID卡和所述SAS卡的SAS控制器；
在扫描到PCH芯片的SATA控制器的情况下，驱动加载所述PCH芯片的SATA控制器，并分配逻辑盘符；
释放复位以使所述RAID卡和所述SAS卡重新接入，并对RAID卡和SAS卡下的数据盘分配逻辑盘符；
所述按照所述目标上电顺序对所述服务器中的各个元件进行上电，并在所述服务器的各个元件上电完成后，按照所述目标分配策略为所述各个元件分配逻辑盘符，包括：
在所述目标槽位序号为所述RAID卡SAS控制器的Port0的情况下，同时控制所述PCH芯片，所述RAID卡以及所述SAS卡上电，并分别复位所述PCH芯片的SATA控制器和所述SAS卡SAS控制器；
在扫描到RAID卡的SAS控制器的情况下，驱动加载所述RAID卡SAS控制器，并分配逻辑盘符；
释放复位以使所述PCH芯片的SATA控制器和所述SAS卡重新接入，并对所述PCH芯片的SATA控制器和SAS卡下的数据盘分配逻辑盘符；
所述按照所述目标上电顺序对所述服务器中的各个元件进行上电，并在所述服务器的各个元件上电完成后，按照所述目标分配策略为所述各个元件分配逻辑盘符，包括：
在所述目标槽位序号为所述SAS卡SAS控制器的Port0的情况下，同时控制所述PCH芯片、所述RAID卡以及所述SAS卡上电，并分别复位所述PCH芯片的SATA控制器和所述RAID卡SAS控制器；
在扫描到所述SAS卡的SAS控制器的情况下，驱动加载所述SAS卡SAS控制器，并分配逻辑盘符；
释放复位以使所述PCH芯片的SATA控制器和所述RAID卡重新接入，并对所述PCH芯片的SATA控制器和所述RAID卡下的数据盘分配逻辑盘符。
2.根据权利要求1所述的方法，其特征在于，在获取所述目标槽位序号对应的目标上电顺序，以及逻辑盘符的目标分配策略，之后所述方法还包括：
接收输入命令，其中，所述输入命令用于更新所述目标上电顺序，和/或所述目标分配策略；
根据所述输入命令所指示的上电顺序更新所述目标上电顺序，得到更新后的目标上电顺序，和/或，根据所述输入命令所指示的分配策略更新所述目标分配策略，得到更新后的目标分配策略。
3.一种逻辑盘符的分配装置，应用于编程逻辑器件，所述编程逻辑器件分别与服务器的PCH芯片、RAID卡以及SAS卡电源的使能管脚连接，其特征在于，包括：
监听模块，用于监听服务器的启动事件，基于所述启动事件确定所述服务器的系统盘当前所处的目标元件，其中，所述目标元件为部署在所述服务器内的设备；
检测模块，用于检测所述系统盘在所述目标元件对应的目标槽位序号；
获取模块，用于获取所述目标槽位序号对应的目标上电顺序，以及逻辑盘符的分配策略，其中，所述目标上电顺序包括所述服务器中各个元件的上电顺序；
分配模块，用于按照所述目标上电顺序对所述服务器中的各个元件进行上电，并在所述服务器的各个元件上电完成后，按照所述逻辑盘符分配策略为所述各个元件分配逻辑盘符；
所述目标槽位序号包括：所述PCH芯片的SATA控制器的Port0，所述RAID卡的SAS控制器的Port0以及所述SAS卡的SAS控制器的Port0；
所述分配模块，具体用于：
在所述目标槽位序号为所述PCH芯片的SATA控制器的Port0的情况下，依次为PCH芯片，RAID卡以及SAS卡上电，并分别复位所述RAID卡和所述SAS卡的SAS控制器；
在扫描到PCH芯片的SATA控制器的情况下，驱动加载所述PCH芯片的SATA控制器，并分配逻辑盘符；
释放复位以使所述RAID卡和所述SAS卡重新接入，并对RAID卡和SAS卡下的数据盘分配逻辑盘符；
所述分配模块，具体用于：
在所述目标槽位序号为所述RAID卡SAS控制器的Port0的情况下，同时控制所述PCH芯片，所述RAID卡以及所述SAS卡上电，并分别复位所述PCH芯片的SATA控制器和所述SAS卡SAS控制器；
在扫描到RAID卡的SAS控制器的情况下，驱动加载所述RAID卡SAS控制器，并分配逻辑盘符；
释放复位以使所述PCH芯片的SATA控制器和所述SAS卡重新接入，并对所述PCH芯片的SATA控制器和SAS卡下的数据盘分配逻辑盘符；
所述分配模块，具体用于：
在所述目标槽位序号为所述SAS卡SAS控制器的Port0的情况下，同时控制所述PCH芯片、所述RAID卡以及所述SAS卡上电，并分别复位所述PCH芯片的SATA控制器和所述RAID卡SAS控制器；
在扫描到所述SAS卡的SAS控制器的情况下，驱动加载所述SAS卡SAS控制器，并分配逻辑盘符；
释放复位以使所述PCH芯片的SATA控制器和所述RAID卡重新接入，并对所述PCH芯片的SATA控制器和所述RAID卡下的数据盘分配逻辑盘符。
4.一种逻辑盘符的分配系统，其特征在于，所述系统包括：第一中央处理器、第二中央处理器、编程逻辑器件、PCH芯片、RAID卡以及SAS卡；
所述第一中央处理器分别与PCH芯片和RAID卡连接，所述第二中央处理器与SAS卡连接，编程逻辑器件分别与服务器的PCH芯片、RAID卡以及SAS卡电源的使能管脚连接；
所述编程逻辑器件基于上述权利要求1或2所述的方法进行逻辑盘符的分配。
5.一种存储介质，其特征在于，所述存储介质包括存储的程序，其中，所述程序运行时执行上述权利要求1或2所述的方法步骤。
6.一种电子设备，其特征在于，包括处理器、通信接口、存储器和通信总线，其中，处理器，通信接口，存储器通过通信总线完成相互间的通信；其中：
存储器，用于存放计算机程序；
处理器，用于通过运行存储器上所存放的程序来执行权利要求1或2所述的方法步骤。
CN202111241303.9A 2021-10-25 2021-10-25 逻辑盘符的分配方法、装置、系统、电子设备及存储介质 Active CN114020681B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111241303.9A CN114020681B (zh) 2021-10-25 2021-10-25 逻辑盘符的分配方法、装置、系统、电子设备及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111241303.9A CN114020681B (zh) 2021-10-25 2021-10-25 逻辑盘符的分配方法、装置、系统、电子设备及存储介质

Publications (2)

Publication Number Publication Date
CN114020681A CN114020681A (zh) 2022-02-08
CN114020681B true CN114020681B (zh) 2023-11-10

Family

ID=80057803

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111241303.9A Active CN114020681B (zh) 2021-10-25 2021-10-25 逻辑盘符的分配方法、装置、系统、电子设备及存储介质

Country Status (1)

Country Link
CN (1) CN114020681B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114115733B (zh) * 2021-11-12 2022-11-04 江苏安超云软件有限公司 用于RAID卡匹配盘符和slot号的方法及应用

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107422985A (zh) * 2017-05-17 2017-12-01 郑州云海信息技术有限公司 一种存储系统盘序的控制方法
CN107506151A (zh) * 2017-09-06 2017-12-22 郑州云海信息技术有限公司 一种通过reset SAS、raid卡调整系统下磁盘盘符顺序的方法
CN113326069A (zh) * 2020-02-28 2021-08-31 广东龙芯中科电子科技有限公司 操作系统启动方法、装置、电子设备及存储介质

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8443114B2 (en) * 2010-12-09 2013-05-14 Dell Products, Lp System and method for mapping a logical drive status to a physical drive status for multiple storage drives having different storage technologies within a server

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107422985A (zh) * 2017-05-17 2017-12-01 郑州云海信息技术有限公司 一种存储系统盘序的控制方法
CN107506151A (zh) * 2017-09-06 2017-12-22 郑州云海信息技术有限公司 一种通过reset SAS、raid卡调整系统下磁盘盘符顺序的方法
CN113326069A (zh) * 2020-02-28 2021-08-31 广东龙芯中科电子科技有限公司 操作系统启动方法、装置、电子设备及存储介质

Also Published As

Publication number Publication date
CN114020681A (zh) 2022-02-08

Similar Documents

Publication Publication Date Title
CN107526665B (zh) 机箱管理系统及机箱管理方法
CN1085864C (zh) 用于pci总线计算机具有有效/无效扩充rom的内插式板卡
US8943302B2 (en) Method of flashing bios using service processor and computer system using the same
US7711945B2 (en) Universal computer product hardware configuration initialization handling method and system
US10372639B2 (en) System and method to avoid SMBus address conflicts via a baseboard management controller
CN102272723A (zh) 用于快速启动usb装置的系统、设备及方法
US7127603B2 (en) System and method for manufacture of information handling systems with selective option ROM executions
US7080164B2 (en) Peripheral device having a programmable identification configuration register
CN114020681B (zh) 逻辑盘符的分配方法、装置、系统、电子设备及存储介质
CN112698871A (zh) 在多cpu设备中使用option-rom的网络适配器配置
US20100325326A1 (en) Device information management system and device information management method
CN103412838B (zh) 一种扩展系统、通信方法、地址配置方法、设备及装置
US7752429B2 (en) Computer system and boot code accessing method thereof
US9946552B2 (en) System and method for detecting redundant array of independent disks (RAID) controller state from baseboard management controller (BMC)
US20080276121A1 (en) Method and infrastructure for recognition of the resources of a defective hardware unit
CN101189577B (zh) 通过自动改变索引来访问配置寄存器的方法和装置
CN101470618A (zh) 硬盘背板与系统识别的方法
US10628309B1 (en) Loading a serial presence detect table according to jumper settings
US20090172234A1 (en) Apparatus and method for identifying system style
US11144486B2 (en) System and method for overcoming in-band interrupt starvation with dynamic address remapping
CN113778482A (zh) 一种运行程序的动态更新方法、嵌入式控制器及电子设备
US20120066429A1 (en) Peripheral Device, Program and Methods for Responding to a Warm Reboot Condition
CN112835516A (zh) 一种raid卡监控管理方法、系统及装置
CN114138572B (zh) NVMe背板的NVMe盘热插拔管理方法及相关组件
CN117234431B (zh) 缓存管理方法、装置、电子设备及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant