CN111913668B - 一种ip复用下检纠查存储器数据准确性的方法 - Google Patents

一种ip复用下检纠查存储器数据准确性的方法 Download PDF

Info

Publication number
CN111913668B
CN111913668B CN202010786975.7A CN202010786975A CN111913668B CN 111913668 B CN111913668 B CN 111913668B CN 202010786975 A CN202010786975 A CN 202010786975A CN 111913668 B CN111913668 B CN 111913668B
Authority
CN
China
Prior art keywords
data
state
checking
bus
write
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010786975.7A
Other languages
English (en)
Other versions
CN111913668A (zh
Inventor
王亚军
杨亮
桂江华
董利
匡正阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 58 Research Institute
Original Assignee
CETC 58 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 58 Research Institute filed Critical CETC 58 Research Institute
Priority to CN202010786975.7A priority Critical patent/CN111913668B/zh
Publication of CN111913668A publication Critical patent/CN111913668A/zh
Application granted granted Critical
Publication of CN111913668B publication Critical patent/CN111913668B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Computer Security & Cryptography (AREA)
  • Debugging And Monitoring (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明公开一种IP复用下检纠查存储器数据准确性的方法，属于SoC技术领域。在系统总线与存储器控制器之间插入具有纠检错功能的转接桥，用于扩展存储器控制器的数据位宽，增加校验位；所述转接桥提供校验位的存储空间，与系统总线的数据共享地址线。本发明以系统总线有效数据宽度与存储单元数据位宽为比较对象，还增加了当系统总线有效数据与存储数据位宽不对应时，读操作出错情况下数据的处理方法，增加了存储单元数据的写回操作。

Description

一种IP复用下检纠查存储器数据准确性的方法
技术领域
本发明涉及SoC技术领域，特别涉及一种IP复用下检纠查存储器数据准确性的方法。
背景技术
随着集成电路的发展，SoC技术成为超大规模集成电路设计普遍采用的设计方法及手段。SoC技术以IP复用为基础，可降低研发成本，加快开发周期。IP复用技术重复利用IP提高设计能力，压缩设计与制造之前的鸿沟，利用经过硅验证的IP可降低设计风险及成本。
SoC产品在某些领域出于工作环境的考虑或者产品本身安全特性的思量，会增强其对可靠性要求。比如，存储单元内单比特数据的翻转可能对系统软硬件造成一定影响。普遍的，诸多CPU内核中存储单元都会集成检纠错逻辑，减低系统错误率。另一方面，大量的数据通过外置存储器来处理，CPU通过系统总线向存储器控制器发出请求，存储器控制器访存外置存储器。因此，纠检错外部存储器的数据也很有必要。
对于存储器控制器IP，在设计阶段更改其内部结构，不易实现，且可复用性较低。针对AHB或CLB等总线没有ECC功能，在专利CN102831028 A公开一种基于数据总线的ECC纠错方法及系统，将总线Master处理成符合ECC位宽要求的访问，通过总线复用ECC保护电路。该方法通过在总线上增加纠检错功能的单元，提高了ECC纠错的复用性；在数据流处理上，以命令数据与ECC基本保护单元大小为比较对象。然而，当读数据校验出错时，其未能提供写回功能，不能保证数据一致性且再次读数据时依然会出现校验错误。另一方面，其处理数据流的方法基于ECC基本保护单元支持的位宽，当外设的数据宽度小于ECC基本保护单元支持的位宽时，灵活度降低，在不同存储空间的处理方式上，其提供的可配置性相对不够。
发明内容
本发明的目的在于提供一种IP复用下检纠查存储器数据准确性的方法，通过转接桥检查纠错访存数据，极简改进存储器控制器，增强数据可靠性。
为实现上述目的，本发明提供一种IP复用下检纠查存储器数据准确性的方法，包括：
在系统总线与存储器控制器之间插入具有纠检错功能的转接桥，用于扩展存储器控制器的数据位宽，增加校验位；
所述转接桥提供校验位的存储空间，与系统总线的数据共享地址线。
可选的，所述转接桥通过数据总线slave与系统总线通信，通过数据总线master与包括所述存储器控制器在内的外部设备相连。
可选的，所述转接桥包括配置总线接口、空间配置模块、校验模块、DEBUG模块和缓存模块；其中，
所述空间配置模块通过所述配置总线接口为所述转接桥分配存储空间；
所述校验模块包括多种类型的校验基本单元，不同类型支持不同比特位的校验，根据存储数据宽度选择对应比特位的校验基本单元，提供校验码、错误类型、校验数据和错误提示；
所述DEBUG模块通过所述配置总线接口访问，注入错误、提供警报配置、写回使能和反馈校验失败信息；
所述缓存模块缓存所述数据总线slave的写操作信息，根据系统总线协议适配缓存宽度，包括数据、地址、数据宽度和数据传输类型。
可选的，所述转接桥还包括状态控制模块，所述状态控制模块默认处于IDLE状态，当数据总线slave存在请求，所述状态控制模块判断请求类型，读请求进入读状态，写请求进入写预取状态；
写预取状态：若数据总线slave的有效数据宽度小于存储单元的数据宽度，进入读状态，标记为读后写FLAG；否则，进入写状态；
读状态：完成读操作，对读取数据进行校验，进入读结束状态；
读结束状态：若读后写FLAG有效，读数据正确或错误可校验，进入写状态；若读后写FLAG无效，向数据总线slave返回读数据；若读数据错误可校验，进入写状态，标记写回FLAG；若读数据错误不可校验，反馈错误信息；否则，进入IDLE态；
写状态：生成校验码，完成写操作，进入IDLE态。
可选的，所述状态控制模块处于IDLE态时，更新转接桥的配置，数据总线slave地址命中转接桥程序空间起始地址，或数据总线slave地址命中数据空间起始地址时，启动状态跳转。
可选的，所述配置总线接口为所述转接桥分配存储空间包括：定义程序空间及数据空间的起始地址、校验使能及该空间对应的存储数据宽度。
可选的，注入错误包括读写操作时数据错误和校验码错误注入；提供警报配置包括警报状态及警报使能；反馈校验失败信息包括失效类型、失效发生地址、数据及校验值；其中，注入错误是将数据总线slave操作的数据与注入的数据进行位操作。
可选的，所述系统总线为片内总线，不同的SoC系统采用的总线协议不同，所述数据总线slave、所述数据总线master和所述配置总线接口满足系统总线的协议及其时序要求；所述转接桥中配置总线接口空间与转接桥程序及数据空间不重合。
在本发明中提供了一种IP复用下检纠查存储器数据准确性的方法，在系统总线与存储器控制器之间插入具有纠检错功能的转接桥，用于扩展存储器控制器的数据位宽，增加校验位；所述转接桥提供校验位的存储空间，与系统总线的数据共享地址线。本发明以系统总线有效数据宽度与存储单元数据位宽为比较对象，还增加了当系统总线有效数据与存储数据位宽不对应时，读操作出错情况下数据的处理方法，增加了存储单元数据的写回操作。
本发明具有以下有益效果：
(1)通过转接桥检查纠错访存数据，仅扩展存储器控制器的数据位宽，增加校验位，易于实现；且可复用性较高，对于有同样要求的外设，可共用转接桥；
(2)考虑到通过该转接桥的存储数据宽度不同，提供支持不同比特位的校验基本单元，易于使用；增加缓存模块，在总线有效数据与存储数据位宽不对应时，一定程度上缓解校验逻辑对系统总线的影响。
附图说明
图1是本发明提供的IP复用下检纠查存储器数据准确性的方法的整体示意图；
图2是本发明提供的状态控制模块响应数据总线slave请求的流程图；
图3是本发明实施例二中挂载不同数据宽度存储器的示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的一种IP复用下检纠查存储器数据准确性的方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
实施例一
本发明提供了一种IP复用下检纠查存储器数据准确性的方法，如图1所示，在系统总线与存储器控制器之间插入具有纠检错功能的转接桥，用于扩展存储器控制器的数据位宽，增加校验位；所述转接桥提供校验位的存储空间，与系统总线的数据共享地址线。
请继续参阅图1，所述转接桥包括数据总线slave、数据总线master、配置总线接口、空间配置模块、校验模块、DEBUG模块和缓存模块。所述系统总线为片内总线，不同的SoC系统采用的片内总线协议有差异，本发明的方法可适用于不同的总线协议，仅需在数据总线slave、数据总线master、配置总线接口上根据相应协议设计，以满足总线协议及时序要求，完成通信。本实施例一中采用AHB总线协议，数据总线slave、数据总线master、配置总线接口满足AHB总线协议及其时序要求。所述转接桥通过数据总线slave与系统总线通信，通过数据总线master与包括所述存储器控制器在内的外部设备相连。所述空间配置模块通过所述配置总线接口为所述转接桥分配存储空间，其中，配置总线接口空间与转接桥程序及数据空间不重合。所述配置总线接口为所述转接桥分配存储空间包括：定义程序空间及数据空间的起始地址、校验使能及该空间对应的存储数据宽度。
所述校验模块包括多种类型的校验基本单元，不同类型支持不同比特位的校验，根据存储数据宽度选择对应比特位的校验基本单元，提供校验码、错误类型、校验数据和错误提示等。在该实施例中，校验模块选择ECC校验算法实现数据校验，生成校验码。有效数据位数为8bit、16bit、32bit时，校验位数分别为5bit、6bit、7bit。ECC校验模块包含3种ECC校验基本单元，分别在8bit、16bit、32bit存储数据宽度时，提供有效数据ECC校验码的生成、1bit错误的纠错和多bit错误的检错。ECC校验模块根据访存的存储数据宽度选择有效的ECC校验基本单元。此外，扩展存储器控制器的数据位宽，增加8bit校验位用于传输校验码。
所述DEBUG模块通过所述配置总线接口访问，注入错误、提供警报配置、写回使能和反馈校验失败信息；注入错误包括读写操作时数据错误和校验码错误注入；提供警报配置包括警报状态及警报使能；反馈校验失败信息包括失效类型、失效发生地址、数据及校验值；其中，注入错误是将数据总线slave操作的数据与注入的数据进行位操作。本实施例一中，警报由中断实现，中断发生后，软件进入中断服务程序，根据校验失败信息，即失效发生地址、数据等处理错误。
所述缓存模块缓存所述数据总线slave的写操作信息，根据系统总线协议适配缓存宽度，包括数据、地址、数据宽度和数据传输类型。缓存深度由电路的使用情况而定，当存在较多总线有效数据宽度大于存储数据宽度且传输长度较长的情况时，缓存深度需适当增加。若为写操作，在缓存模块不满的情况，响应总线请求，缓存模块为满，则不能立即响应系统总线请求。
所述转接桥还包括状态控制模块，请参阅图2，是所述状态控制模块响应数据总线请求的流程图。所述状态控制模块默认处于IDLE状态，当数据总线slave存在请求，所述状态控制模块判断请求类型，读请求进入读状态，写请求进入写预取状态；其中，
写预取状态：若数据总线slave的有效数据宽度小于存储单元的数据宽度，进入读状态，标记为读后写FLAG；否则，进入写状态；其中，通过系统总线信息获取总线操作的有效数据宽度；
读状态：完成读操作，对读取数据进行校验，进入读结束状态；
读结束状态：若读后写FLAG有效，读数据正确或错误可校验，进入写状态；若读后写FLAG无效，向数据总线slave返回读数据；若读数据错误可校验，进入写状态，标记写回FLAG；若读数据错误不可校验，反馈错误信息；否则，进入IDLE态；
写状态：生成校验码，完成写操作，进入IDLE态。
所述状态控制模块处于IDLE态时，更新转接桥的配置，数据总线slave地址命中转接桥程序空间起始地址，或数据总线slave地址命中数据空间起始地址时，启动状态跳转。
应用本发明提供的IP复用下检纠查存储器数据准确性的方法：
实施例二
请参见图3，本发明的方法用于一款SoC电路，外部挂载不同数据宽度的存储单元，如8bit、16bit、32bit的存储单元用于存储数据，增加8bit校验存储单元用于存储校验码。CPU或DMA通过系统总线访问存储器控制器，由存储器控制器访存外部存储器。集成ECC校验模块的转接桥，通过数据总线slave与CPU通信，通过数据总线master与存储器控制器连接。在使用外部存储单元前，通过软件程序配置转接桥的DEBUG模块和空间配置模块，如配置8bit、16bit、32bit的存储单元所占用空间的存储数据宽度，配置使能ECC校验功能的存储空间，使能写回功能和中断警报功能。
当系统总线有效数据宽度与访问的存储单元数据宽度吻合时，状态控制模块状态转换较为简单。写操作，即从缓存模块取出相应总线信息，通过ECC校验模块生成ECC校验码，将其转给存储器控制器。读操作，即读取存储单元数据，由ECC校验模块提供校验数据及校验结果，出现多bit数据错误，即反馈错误信息，1bit错误或无错误，校验后反馈数据给系统总线。
当系统总线有效数据宽度大于访问的存储单元数据宽度时，若为写操作，将系统总线有效数据划分为多个存储数据宽度的数据写入，若为读操作，将读取的存储单元数据进行拼接，当读出数据存在1bit错误时，可通过ECC校验模块完成纠错，同时，将正确的数据写回存储单元，执行一次写操作。
当系统总线有效数据宽度小于访问的存储单元数据宽度时，比如half word总线操作与32bit存储单元，若为写操作，将存储单元内的数据读出与系统总线有效数据进行拼接，其中高16bit与低16bit根据系统总线访问地址选择；若为读操作，正常读取即可，当读出数据存在1bit错误时，可通过ECC校验模块完成纠错，同时，将正确的数据写回存储单元，执行一次写操作。
测试阶段，使能DEBUG模块注入错误功能，分别注入1bit错误和2bit错误，分别在读操作和写操作时注入，使能错误发生时中断使能。测试结果表明，当1bit错误发生时，中断发生，从失效发生地址、数据看，ECC校验模块能检测并纠正错误。当2bit错误发生时，中断发生，从失效发生地址、数据看，ECC校验模块能检测错误。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (6)

1.一种IP复用下检纠查存储器数据准确性的方法，其特征在于，包括：
在系统总线与存储器控制器之间插入具有纠检错功能的转接桥，用于扩展存储器控制器的数据位宽，增加校验位；
所述转接桥提供校验位的存储空间，与系统总线的数据共享地址线；
所述转接桥通过数据总线slave与系统总线通信，通过数据总线master与包括所述存储器控制器在内的外部设备相连；
所述转接桥包括配置总线接口、空间配置模块、校验模块、DEBUG模块和缓存模块；其中，所述空间配置模块通过所述配置总线接口为所述转接桥分配存储空间；
所述校验模块包括多种类型的校验基本单元，不同类型支持不同比特位的校验，根据存储数据宽度选择对应比特位的校验基本单元，提供校验码、错误类型、校验数据和错误提示；
所述DEBUG模块通过所述配置总线接口访问，注入错误、提供警报配置、写回使能和反馈校验失败信息；
所述缓存模块缓存所述数据总线slave的写操作信息，根据系统总线协议适配缓存宽度，包括数据、地址、数据宽度和数据传输类型。
2.如权利要求1所述的IP复用下检纠查存储器数据准确性的方法，其特征在于，所述转接桥还包括状态控制模块，所述状态控制模块默认处于IDLE状态，当数据总线slave存在请求，所述状态控制模块判断请求类型，读请求进入读状态，写请求进入写预取状态；
写预取状态：若数据总线slave的有效数据宽度小于存储单元的数据宽度，进入读状态，标记为读后写FLAG；否则，进入写状态；
读状态：完成读操作，对读取数据进行校验，进入读结束状态；
读结束状态：若读后写FLAG有效，读数据正确或错误可校验，进入写状态；若读后写FLAG无效，向数据总线slave返回读数据；若读数据错误可校验，进入写状态，标记写回FLAG；若读数据错误不可校验，反馈错误信息；否则，进入IDLE态；
写状态：生成校验码，完成写操作，进入IDLE态。
3.如权利要求2所述的IP复用下检纠查存储器数据准确性的方法，其特征在于，所述状态控制模块处于IDLE态时，更新转接桥的配置，数据总线slave地址命中转接桥程序空间起始地址，或数据总线slave地址命中数据空间起始地址时，启动状态跳转。
4.如权利要求1所述的IP复用下检纠查存储器数据准确性的方法，其特征在于，所述配置总线接口为所述转接桥分配存储空间包括：定义程序空间及数据空间的起始地址、校验使能及该空间对应的存储数据宽度。
5.如权利要求1所述的IP复用下检纠查存储器数据准确性的方法，其特征在于，注入错误包括读写操作时数据错误和校验码错误注入；提供警报配置包括警报状态及警报使能；反馈校验失败信息包括失效类型、失效发生地址、数据及校验值；其中，注入错误是将数据总线slave操作的数据与注入的数据进行位操作。
6.如权利要求1所述的IP复用下检纠查存储器数据准确性的方法，其特征在于，所述系统总线为片内总线，不同的SoC系统采用的总线协议不同，所述数据总线slave、所述数据总线master和所述配置总线接口满足系统总线的协议及其时序要求；所述转接桥中配置总线接口空间与转接桥程序及数据空间不重合。
CN202010786975.7A 2020-08-07 2020-08-07 一种ip复用下检纠查存储器数据准确性的方法 Active CN111913668B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010786975.7A CN111913668B (zh) 2020-08-07 2020-08-07 一种ip复用下检纠查存储器数据准确性的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010786975.7A CN111913668B (zh) 2020-08-07 2020-08-07 一种ip复用下检纠查存储器数据准确性的方法

Publications (2)

Publication Number Publication Date
CN111913668A CN111913668A (zh) 2020-11-10
CN111913668B true CN111913668B (zh) 2022-08-02

Family

ID=73287337

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010786975.7A Active CN111913668B (zh) 2020-08-07 2020-08-07 一种ip复用下检纠查存储器数据准确性的方法

Country Status (1)

Country Link
CN (1) CN111913668B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113495862A (zh) * 2021-06-29 2021-10-12 山东华芯半导体有限公司 一种具有ecc功能的总线桥装置
CN115567167B (zh) * 2022-12-06 2023-03-31 芯动微电子科技(珠海)有限公司 一种总线传输数据纠错方法及装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103389924A (zh) * 2013-07-25 2013-11-13 苏州国芯科技有限公司 应用于随机存储器的ecc存储系统
CN110299183A (zh) * 2018-12-26 2019-10-01 贵阳忆芯科技有限公司 In-LineECC模块及其实现方法
CN110310693A (zh) * 2018-12-26 2019-10-08 贵阳忆芯科技有限公司 具有缓存的In-Line ECC模块

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7206891B2 (en) * 2002-09-26 2007-04-17 Lsi Logic Corporation Multi-port memory controller having independent ECC encoders

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103389924A (zh) * 2013-07-25 2013-11-13 苏州国芯科技有限公司 应用于随机存储器的ecc存储系统
CN110299183A (zh) * 2018-12-26 2019-10-01 贵阳忆芯科技有限公司 In-LineECC模块及其实现方法
CN110310693A (zh) * 2018-12-26 2019-10-08 贵阳忆芯科技有限公司 具有缓存的In-Line ECC模块

Also Published As

Publication number Publication date
CN111913668A (zh) 2020-11-10

Similar Documents

Publication Publication Date Title
JP7121875B1 (ja) パーシステントメモリシステム等のデータ完全性
US7032158B2 (en) System and method for recognizing and configuring devices embedded on memory modules
TWI511150B (zh) 具儲存有錯誤校正碼資訊的資料之第一部分及儲存無錯誤校正碼資訊的資料之第二部分的記憶體子系統
US5313627A (en) Parity error detection and recovery
US7206891B2 (en) Multi-port memory controller having independent ECC encoders
US9411537B2 (en) Embedded multimedia card (EMMC), EMMC system including the EMMC, and method of operating the EMMC
US7257762B2 (en) Memory interface with write buffer and encoder
CN111913668B (zh) 一种ip复用下检纠查存储器数据准确性的方法
CN103137215A (zh) 向存储器提供低延时错误纠正码能力
CN116312722A (zh) 用于验证存储器适当操作的错误纠正码校验位的冗余存储
CN113495862A (zh) 一种具有ecc功能的总线桥装置
WO2018200963A1 (en) Dram memories with integrated error correction
CN110310693B (zh) 具有缓存的In-Line ECC模块
US8489978B2 (en) Error detection
US20100146224A1 (en) Request processing device, request processing system, and access testing method
US11249839B1 (en) Method and apparatus for memory error detection
CN110299183B (zh) In-LineECC模块及其实现方法
CN111625199A (zh) 提升固态硬盘数据通路可靠性的方法、装置、计算机设备及存储介质
JP3962853B2 (ja) メモリデータ誤り訂正方法
KR100526547B1 (ko) 듀얼 칩을 구비하는 단말기에서 ｎａｎｄ 플래쉬 메모리관리방법
US20240134743A1 (en) Electronic device, electronic system, method for operating an electronic device, and method for operating an electronic system
CN112346922A (zh) 服务器装置及其通讯协议方法
CN116361233A (zh) 一种微控制器
JPH04130550A (ja) メモリ装置
GB2454597A (en) Packet receiving buffer where packet sub-blocks are stored as linked list with sequence numbers and start/end flags to detect read out errors

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant