TWI511150B - 具儲存有錯誤校正碼資訊的資料之第一部分及儲存無錯誤校正碼資訊的資料之第二部分的記憶體子系統 - Google Patents
具儲存有錯誤校正碼資訊的資料之第一部分及儲存無錯誤校正碼資訊的資料之第二部分的記憶體子系統 Download PDFInfo
- Publication number
- TWI511150B TWI511150B TW099130026A TW99130026A TWI511150B TW I511150 B TWI511150 B TW I511150B TW 099130026 A TW099130026 A TW 099130026A TW 99130026 A TW99130026 A TW 99130026A TW I511150 B TWI511150 B TW I511150B
- Authority
- TW
- Taiwan
- Prior art keywords
- memory
- information
- ecc
- address
- memory subsystem
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
- G06F11/1052—Bypassing or disabling error detection or correction
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Storage Device Security (AREA)
Description
本發明係有關一種具儲存有錯誤校正碼資訊的資料之第一部份以及儲存無錯誤校正碼資訊的資料之第二部份的記憶體子系統。
一種電子裝置,例如一電腦,使用具有一或多個記憶體裝置的一記憶體子系統。在某些狀況中,可把該記憶體子系統組配成可儲存具有錯誤校正碼(ECC)資訊的資料,以使得能夠檢測該資料中某些類型的錯誤並且對其進行校正。可使用該ECC資訊以針對該資料中高達預定數量位元的錯誤提供保護。
與針對儲存在一記憶體子系統中之資料使用ECC保護技術的一相關聯議題是,ECC資訊可佔用儲存容量的一實質部份。針對具有某種長度(例如,一位元組)的每個資料位元集合,儲存對應的ECC資訊。例如,針對每個資料位元組,伴隨的ECC資訊可佔用5或6個位元。因此,當使用ECC保護技術時,便會縮減一記憶體子系統的可得儲存容量。
本發明揭露一種系統,其包含:具有至少一記憶體裝置的一記憶體子系統;以及用以控制該記憶體子系統之存取的一記憶體控制器,其中該記憶體控制器受組配成可把具有錯誤校正碼(ECC)資訊的資料儲存在該記憶體子系統的一第一部份中,並且把不具有ECC資訊的資料儲存在該記憶體子系統的一第二部份中。
將參照下面的圖式來說明本發明的某些實施例;第1圖與第3圖以方塊圖展示出結合了本發明某些實施例的多個例示系統;第2圖展示出根據本發明一實施例的多個位址空間;以及第4圖以流程圖展示出根據本發明一實施例之一種由一記憶體控制器進行的程序。
根據某些實施例,可把具有一或多個記憶體裝置的一記憶體子系統組配成具有多個部份,其中第一部份包含具有錯誤校正碼(ECC)資訊的資料,且一第二部份包含不具有ECC資訊的資料。一種例示ECC類型為漢明碼(Hamming code),其能夠校正單一位元錯誤並且檢測二位元錯誤。在其他實行方案中可使用其他類型的ECC。大致上,ECC資訊表示允許進行資料錯誤之檢測與校正動作的任何資訊。該ECC資訊係用以檢測相關聯資料中的一錯誤,且如果該錯誤牽涉到高達某種數量的資料位元(例如,一或多個),便可使用該ECC資訊來校正該資料。
如本文中使用地,〝資料〞一語係大致上表示使用者資料、軟體應用程式資料、軟體碼、或代表一系統中之多個部件或者代表位於該系統外部之裝置或使用者而受儲存的任何其他資訊。儲存在一記憶體子系統中的資料係與控制資訊(例如,ECC資訊)成對比,該控制資訊(例如,ECC資訊)係與該資料相關聯,且係用來致能與該資料有關之一或多個任務的效能,例如錯誤檢測及/或校正、狀態指示等等。
係把控制該記憶體子系統之存取的一記憶體控制器組配成可把具有ECC資訊的資料儲存在該記憶體子系統的該第一部份中,且把不具有ECC資訊的資料儲存在該記憶體子系統的該第二部份中。因此,在該記憶體子系統的該第二部份中並未備置ECC保護功能。
藉著能夠把該記憶體子系統劃分成可組配性地使ECC保護功能有效與無效的多個部份,可以更有效地管理與使用該記憶體子系統的儲存容量。習知上來說,ECC保護功能係針對整個記憶體子系統有效或無效。如果有效,表示所有的儲存在該記憶體子系統中的資料必須要備置有ECC資訊。然而,如果ECC保護功能是無效的,便不使資料儲存有ECC資訊,這在某些資料發生錯誤時會產生系統操作錯誤。
可儲存在該記憶體子系統中不受ECC保護之該部份中之資料的一實例為視訊資料。一視訊應用程式的一項特徵為有相對大量的視訊資料,且需要使用高記憶體頻寬來儲存該種視訊資料。發生在視訊資料中的一錯誤通常不會導致一系統錯誤。實際上,視訊資料中的一錯誤僅會造成視覺痕跡。
另一方面,例如,與軟體程式碼相關聯之資料中的錯誤可能會使一系統當機。因此,應該把該種資料儲存在該記憶體子系統之受ECC保護的該部份中。
藉著能夠針對該記憶體子系統的一部份使ECC保護有效但針對該記憶體子系統的另一個部份使ECC保護無效,可以在增進記憶體子系統效能以及提升資料整體性之間達成一種均衡狀況。可把被視為重要的資訊儲存在該記憶體子系統中具有ECC保護功能的該部份中。然而,可把不重要資料儲存在該記憶體子系統中不具ECC保護功能的該部份中。
上面的說明提及了一種可包括一或多個記憶體裝置的記憶體子系統。在一替代實施例中,該記憶體子系統僅包括一單一記憶體裝置。如本文中使用地,〝單一記憶體裝置〞一語係表示一種具有記憶體儲存電路的裝置,該記憶體儲存電路係受備置在一單一支援基體上。在某些實施例中,該支援基體為一種半導體基體,其上形成有記憶體胞元以及相關聯周邊控制電路,以提供一種記憶體晶片。〝晶片〞一語係表示其電路包封在封裝中的一種積體電路裝置。
在當中備置有一單一記憶體裝置的一實施例中,係把該記憶體裝置的一第一部份組配成可儲存具有冗餘資訊的資料,而把該記憶體裝置的一第二部份組配成可儲存不具有冗餘資訊的資料。冗餘資訊的一實例為ECC資訊。替代地,冗餘資訊可表示用以檢測或者檢測並校正資料錯誤的其他類型控制資訊。該種冗餘資訊的其他類型實例包括同位位元資訊、循環冗餘檢查(CRC)資訊等等。
第1圖展示出一種例示系統100,其包括耦合至記憶體控制器104的記憶體裝置102,其中記憶體控制器104控制記憶體裝置102的存取。雖然係在記憶體控制器104以及記憶體裝置102之間展示出直接鏈結106,要注意的是,在某些實行方案中,記憶體控制器104可間接地連接至記憶體裝置102,例如透過一中介控制器。
記憶體控制器104包括控制電路108,其接收用以存取(讀取或寫入)記憶體裝置102的請求,並且透過鏈結106對記憶體裝置102發佈命令,以進行所要求的存取動作。記憶體控制器104亦包括至少一個組態暫存器110,其根據一實施例儲存組態資訊。組態暫存器110中的該組態資訊可表示記憶體裝置102中的哪個部份要儲存具有冗餘資訊(例如,ECC資訊)的資料,且記憶體裝置102中的哪一個其他部份要儲存沒有冗餘資訊(例如,ECC資訊)的資料。
記憶體裝置102中未受ECC保護的該部份具有較大頻寬,因為記憶體裝置102的所有資料接腳均可用來輸入與輸出資料。另一方面,記憶體裝置102中受ECC保護的該部份具有較低頻寬,因為記憶體裝置102之該等資料接腳的一部份係用來輸入並且輸出ECC資訊。要注意的是,記憶體裝置102的〝資料接腳〞係假設一種並行資料輸入/輸出(I/O)實行方案,其中有多個用以輸入與輸出多個資料位元的資料接腳。具有並行I/O實行方案之記憶體裝置實例包括DDR2(第2代雙資料傳輸率)以及DDR3 DRAM(動態隨機存取記憶體)。然而,在某些其他實行方案中,記憶體裝置102可具有一種串列資料I/O實行方案,例如RAMBUS記憶體裝置或一FBD(全緩衝式雙重記憶體模組)記憶體裝置。藉著使用具有一串列I/O實行方案的一記憶體裝置,存取該記憶體裝置中受ECC保護之該部份的動作將使該資料I/O頻寬的一部份受到ECC資訊之輸入或輸出動作的耗用。
記憶體控制器104亦包括各種不同介面埠口112與114。介面埠口112可用來連接至視訊控制器116,且介面埠口114可用來連接至處理器118。視訊控制器116與處理器118係獨立於記憶體控制器104。亦可在記憶體控制器104中備置其他介面埠口,以供連接至系統100中的其他類型裝置。透過記憶體控制器104之該等介面埠口連接的該等裝置被視為〝請求器〞,其能夠遞送用以存取記憶體裝置102的請求。
在一替代實施例中,並不在記憶體控制器104中提供連接到對應不同裝置的多個介面埠口,而是在記憶體控制器104中備置一介面埠口,以供連接至另一個控制器,其中此另一個控制器可用來連接至其他裝置(例如,視訊控制器116與處理器118),其能夠遞送請求到記憶體控制器104以供存取記憶體裝置102。舉另一個替代方案來說,可實行一匯流排結構,其中多個請求器(請求要存取記憶體控制器104的多個裝置)可針對一共享通訊匯流排進行仲裁。
在某些實施例中,系統100為一種嵌入式系統,其表示一種晶片上系統。在一種嵌入式系統中,記憶體控制器104、視訊控制器116、處理器118、以及其他裝置(未展示)可形成在一共同基體上。一種嵌入式系統的一特徵在於該種嵌入式系統的成本可能相對地低,且所耗用的功率相對地低。在某些實行方案中,一種嵌入式系統可連接至一外部記憶體裝置。替代地,該記憶體裝置可與該嵌入式系統的其他部件備置在相同的基體上。
第2圖展示出根據本發明一實施例之可能出現在系統100中的三個位址空間。記憶體位址空間202為第1圖之記憶體裝置102的位址空間。記憶體位址空間202代表記憶體裝置102上可用來儲存資訊(包括資料以及控制資訊,例如ECC資訊)的整個可得空間。
根據某些實施例,將把記憶體裝置102的記憶體位址空間202劃分為受ECC保護的一第一部份204以及不受ECC保護的一第二部份206。雖然第2圖展示出一特定實施例,要注意的是,可以實行其他實施例。在第2圖中,記憶體位址空間202的下部份204受ECC保護,而上部份206則是不受ECC保護。替代地,下部份204可為不受ECC保護,而上部份206可為受ECC保護。舉另一個替代實施例來說,可以界定出受ECC保護部份以及不受ECC保護部份的一種較複雜配置方式,其中該等受ECC保護部份以及不受ECC保護部份可交錯,或者具有某些相對於彼此的其他複雜配置方式。該種複雜配置方式的定義可藉著在該記憶體控制器中使用多個組態暫存器的方式來完成。
在第2圖的實例中,係把視訊資料214儲存在記憶體位址空間202的未受ECC保護部份206,其從受ECC保護部份204之末端的差異量V開始。第2圖中的參數L為一可組配參數,其數值可利用第1圖的組態暫存器110來設定。參數L界定了對受ECC保護記憶體配置的位址空間量。在第2圖的例示實行方案中,係假設ECC保護功能是依據位元組來進行的,且因為16位元寬記憶體裝置的實際限制關係,將耗用受ECC保護記憶體部份204的一半。在其他實行方案中,ECC控制資訊會耗用該受ECC保護記憶體部份204的不同量。
因著在記憶體位址空間202的第一部份204中進行ECC保護,在此第一部份204中實際上可用來儲存與一請求器(例如,第1圖的處理器118)相關聯之資料的可得位址空間會受到縮減。將把此經縮減位址空間表示為第2圖中的處理器位址空間208,其代表記憶體裝置102中實際上可用來儲存處理器118之資料的可得部分。
如第2圖所示,記憶體位址空間202之部份204的容量為2*L,其中2*L代表記憶體位址空間202之部份204的長度(位元或位元組)。處理器位址空間208亦具有受ECC保護部份210與部份212。然而,處理器位址空間208之受ECC保護部份210的長度比原始記憶體位址空間202之部份204的長度來得短。在第2圖的實例中,處理器位址空間208的受ECC保護部份210具有長度L,其為記憶體位址空間202之部份204之長度(2*L)的一半。這是根據一種假設,即,儲存在部份204中的該ECC資訊將呈現出部份204中不可用來儲存資料的一半。在一實例中,為了保護8位元的資料,該ECC碼的長度可為5位元或6位元。一種典型記憶體裝置配置具有16個資料接腳。因此,在該種配置中,可使用該等資料位元中的8個資料位元來把資料輸入且輸出到該記憶體裝置的受ECC保護部份204中,而剩下的8個資料接腳可用來輸入且輸出ECC資訊(要注意的是,該等資料接腳中的2或3個資料接腳是未使用的,依據該ECC資訊的長度為5位元或6位元而定)。在其他實行方案中,其他配置方式亦是可能的。例如,該等2或3資料接腳可用來輸入或輸出資料,假設係把記憶體控制器104組配成可支援該種定址方式。
請再次參照第2圖,處理器位址空間208之未受ECC保護部份212的長度與記憶體位址空間202之未受ECC保護部份206的長度相同。在第2圖的實例中,係把來自視訊控制器位址空間216之視訊記憶體的視訊資料214儲存在處理器位址空間208的未受ECC保護部份212中。視訊控制器位址空間216表示與第1圖之視訊控制器116相關聯的位址空間。
第3圖展示出系統100A的一替代實施例,該系統具有用以控制記憶體子系統300之存取的記憶體控制器104A,該記憶體子系統300包括多個記憶體裝置302(不像第1圖的實施例,其僅包括一個單一記憶體裝置)。記憶體控制器104A中的控制電路108A能夠控制記憶體子系統300中之多個記憶體裝置302的存取,且使用至少一個組態暫存器110A來儲存組態資訊,該組態資訊表示記憶體子系統300的哪些部份係藉由ECC資訊而受到保護,且記憶體子系統300的哪些部份並未藉由ECC資訊而受到保護。
如第4圖所示,在操作中,第1圖的記憶體控制器104或第3圖的記憶體控制器104A分別地接收一請求(在步驟402),其用以分別地存取記憶體(第1圖的記憶體裝置102或第3圖的記憶體子系統300)。可從多個請求器中的任一個接收到該請求,例如包括第1圖的視訊控制器116或處理器118。
將利用儲存在記憶體控制器104或記憶體控制器104A中的映射資訊(111或111A)來把該請求的位址轉譯成一記憶體位址(在步驟404)。將進行該轉譯動作,因為在該記憶體之受ECC保護部份中提供ECC保護功能的動作已經縮減了用來儲存一請求器之資料的可得空間。如第2圖所示,一已接收請求的一位址可位於處理器位址空間208中。此位址被轉譯成記憶體位址空間202中的一記憶體位址。例如,可把處理器位址空間208之受ECC保護部份210中的一位址K轉譯成記憶體位址空間202中之受ECC保護部份204中的2*K。處理器位址空間208之未受ECC保護部份212中的一位址M具有2個部件:L+N,其中L為該處理器位址空間之受ECC保護部份212的長度,且N為從L到處理器位址空間208之未受ECC保護部份212的一差異。在此狀況中,位址N將被轉譯成2*L+N。在其他實行方案中,可進行其他的轉譯方式。
儲存在記憶體控制器104中的映射資訊111或儲存在記憶體控制器104A中的映射資訊111A提供了處理器位址空間208以及記憶體位址空間202之間的相關性。映射資訊111或映射資訊111A,其可被儲存在記憶體控制器104或記憶體控制器104A的儲存媒體中,說明了因為把ECC資訊儲存在記憶體的受ECC保護部份中而縮減了可得資料空間的狀況。
接下來,在轉譯了該已接收請求中的位址之後,將判定該已接收請求是否針對該記憶體裝置之受ECC保護部份中的資料(在步驟406)。若是,由該記憶體控制器進行的一記憶體命令(對應於該已接收請求)(在步驟408)將考量該ECC資訊。如果該記憶體命令是一讀取命令(假設於第2圖中說明的例示實行方案),便可進行額外的讀取操作以說明ECC資訊耗用的頻寬。然而,如果該記憶體命令為一寫入命令,該記憶體控制器便產生該對應的ECC資訊以供寫入到該記憶體裝置。
另一方面,如果判定出該請求是針對一未受ECC保護部份中的資料(在步驟406),便進行一記憶體命令(對應於該已接收請求)(在步驟410),而不考量ECC資訊。
如上所述,可以藉著能夠把該記憶體子系統劃分成受ECC保護的一部份以及未受ECC保護的另一個部份而更有效地使用一記憶體子系統。此種方式的優點尤其在僅具有一單一記憶體裝置(例如,一單一記憶體晶片)的一系統中更為明顯,因為可組配該單一記憶體裝置,以使得ECC不會套用到所有儲存在該單一記憶體裝置中的資料。針對牽涉到大量資料且絕對資料完整性並不重要的應用程式來說,例如一視訊應用程式,可把該種應用程式的資料儲存在該記憶體的未受ECC保護部份中。
在上面的說明中,已經列出多個細節以供了解本發明。然而,熟知技藝者將可了解的是,不需要該等細節亦能實現本發明。儘管已經參照有限數量的實施例來說明本發明,熟知技藝者將可從其了解多種修改方案與變化方案。所意圖的是,以下的申請專利範圍涵蓋著屬於本發明真實精神與範圍的該等修改方案與變化方案。
100...系統
100A...系統
102...記憶體裝置
104...記憶體控制器
104A...記憶體控制器
106...直接鏈結
108...控制電路
108A...控制電路
110...組態暫存器
110A...組態暫存器
111...映射資訊
111A...映射資訊
112...介面埠口
114...介面埠口
116...視訊控制器
118...處理器
202...記憶體位址空間
204...第一部份
206...第二部份
208...處理器位址空間
210...受ECC保護部份
212...未受ECC保護部份
214...視訊資料
216...視訊控制器位址空間
300...記憶體子系統
302...記憶體裝置
402~410...方法步驟
第1圖與第3圖以方塊圖展示出結合了本發明某些實施例的多個例示系統;
第2圖展示出根據本發明一實施例的多個位址空間;以及
第4圖以流程圖展示出根據本發明一實施例之一種由一記憶體控制器進行的程序。
100...系統
102...記憶體裝置
104...記憶體控制器
106...直接鏈結
108...控制電路
110...組態暫存器
111...映射資訊
112...介面埠口
114...介面埠口
116...視訊控制器
118...處理器
Claims (16)
- 一種電子系統,其包含:具有至少一記憶體裝置的一記憶體子系統;以及用以控制該記憶體子系統之存取的一記憶體控制器,其中該記憶體控制器受組配成可把具有錯誤校正碼(ECC)資訊的資料儲存在該記憶體子系統的一第一部份中,且把不具有ECC資訊的資料儲存在該記憶體子系統的一第二部份中,且其中該記憶體控制器組配來進一步:接收來自一請求器而用以存取該記憶體子系統的一請求;把該請求轉換成發送到該記憶體子系統的至少一記憶體命令;以及把該請求的一位址轉譯為該記憶體子系統的一位址,以包括在該至少一記憶體命令中,其中把該請求的該位址轉譯為該記憶體子系統的該位址是基於映射資訊,其說明了因為把ECC資訊儲存在該第一部份中而造成的記憶體子系統中可用資料空間的縮減。
- 如申請專利範圍第1項之系統,其中該記憶體子系統包括一單一記憶體裝置,其中該記憶體子系統的第一部份係用以儲存具有ECC資訊的資料,且該記憶體子系統的第二部份係用以儲存不具有ECC資訊的資料。
- 如申請專利範圍第1項之系統,其中該記憶體控制器係以組態資訊組配,該組態資訊用以指出該記憶體子系統的該第一部份將受到ECC資訊的保護,且該記憶體子系統 的該第二部份並不受到ECC資訊的保護。
- 如申請專利範圍第3項之系統,其中該記憶體控制器包括至少一組態暫存器來儲存該組態資訊。
- 如申請專利範圍第1項之系統,其中該記憶體控制器包括映射該請求器的一第一位址空間到該記憶體子系統的一第二位址空間的該映射資訊,且其中該第一位址空間小於該第二記憶體空間。
- 如申請專利範圍第5項之系統,其中該請求的該位址轉譯為該記憶體子系統的該位址,係基於該映射資訊。
- 如申請專利範圍第1項之系統,其中該記憶體控制器是透過一直接鏈結連接到該記憶體子系統。
- 一種儲存方法,其包含下列步驟:藉由一記憶體控制器把具有冗餘資訊的資料儲存在一記憶體裝置的一第一部份中,且把不具有冗餘資訊的資料儲存在該記憶體裝置的一第二部份中;及把映射資訊儲存在該記憶體控制器中,該映射資訊把使用該記憶體裝置的一請求器的一位址空間映射至該記憶體裝置的一位址空間,其中該請求器的該位址空間比該記憶體裝置的該位址空間小。
- 如申請專利範圍第8項之方法,其中儲存具有冗餘資訊之資料的步驟包含儲存具有錯誤校正碼(ECC)資訊的資料,而其中儲存不具有冗餘資訊之資料的步驟包含儲存不具有ECC資訊的資料。
- 如申請專利範圍第8項之方法,其另包含下列步驟: 由該記憶體控制器接收來自該請求器而用以存取該記憶體裝置的一請求;以及使用該映射資訊把該請求的一位址轉譯成該記憶體裝置之該位址空間中的一位址,其中該請求的該位址是在該請求器的該位址空間中。
- 如申請專利範圍第10項之方法,其另包含透過在該記憶體控制器及該記憶體裝置之間的一直接鏈結,藉由該記憶體控制器把該請求轉換成遞送到該記憶體裝置的一或多個記憶體命令。
- 如申請專利範圍第10項之方法,其中把該請求的該位址轉譯為該記憶體裝置的該位址空間的該位址,說明了因為在該記憶體裝置的第一部份中儲存了該冗餘資訊而造成在該記憶體裝置中可用資料空間的縮減。
- 一種用以與記憶體子系統共同使用之具有至少一記憶體裝置的記憶體控制器,包含:一控制電路,傳送命令到該記憶體子系統;及一儲存器,儲存以下資訊:組態資訊,其表示該記憶體子系統的一第一部份是用以儲存具有錯誤校正碼(ECC)資訊的資料,及該記憶體子系統的第二部份是用以儲存不具有ECC資訊的資料;及映射資訊,其把使用該記憶體子系統的一請求器的一第一位址空間,映射至該記憶體子系統的一第二位址空間,其中該第一位址空間比該第二位址空間小。
- 如申請專利範圍第13項之記憶體控制器,其中該控制電路進一步組配來:從該請求器接收一請求以存取該記憶體子系統;及使用該映射資訊來把在該第一位址空間中的該請求的一位址轉譯成該第二位址空間的一位址。
- 如申請專利範圍第14項之記憶體控制器,其中該控制電路組配來進一步將該請求轉換成一或多個記憶體命令,其透過該記憶體控制器及該記憶體子系統之間的一直接鏈結遞送到該記憶體子系統。
- 如申請專利範圍第13項之記憶體控制器,其中該記憶體子系統包括一單一記憶體裝置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/US2009/056467 WO2011031260A1 (en) | 2009-09-10 | 2009-09-10 | Memory subsystem having a first portion to store data with error correction code information and a second portion to store data without error correction code information |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201117219A TW201117219A (en) | 2011-05-16 |
TWI511150B true TWI511150B (zh) | 2015-12-01 |
Family
ID=43732710
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW099130026A TWI511150B (zh) | 2009-09-10 | 2010-09-06 | 具儲存有錯誤校正碼資訊的資料之第一部分及儲存無錯誤校正碼資訊的資料之第二部分的記憶體子系統 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8738995B2 (zh) |
TW (1) | TWI511150B (zh) |
WO (1) | WO2011031260A1 (zh) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8700972B2 (en) * | 2011-08-17 | 2014-04-15 | Broadcom Corporation | Adaptive ultra-low voltage memory |
US8645811B2 (en) * | 2011-10-27 | 2014-02-04 | Dell Products L.P. | System and method for selective error checking |
US9612901B2 (en) * | 2012-03-30 | 2017-04-04 | Intel Corporation | Memories utilizing hybrid error correcting code techniques |
US20140157043A1 (en) * | 2012-03-30 | 2014-06-05 | Joshua D. Ruggiero | Memories utilizing hybrid error correcting code techniques |
US20140215174A1 (en) * | 2013-01-25 | 2014-07-31 | Infineon Technologies Ag | Accessing Memory with Security Functionality |
JP6486723B2 (ja) | 2015-01-21 | 2019-03-20 | 東芝メモリ株式会社 | メモリシステムおよび処理装置 |
US10289475B2 (en) * | 2015-01-21 | 2019-05-14 | Toshiba Memory Corporation | Memory system |
US11048583B1 (en) * | 2015-09-11 | 2021-06-29 | Green Mountain Semiconductor Inc. | Flexible, low-latency error correction architecture for semiconductor memory products |
US10025664B2 (en) * | 2015-12-22 | 2018-07-17 | Western Digital Technologies, Inc. | Selective buffer protection |
US11675659B2 (en) * | 2016-07-15 | 2023-06-13 | Advanced Micro Devices, Inc. | DDR memory error recovery |
US9983930B2 (en) | 2016-07-28 | 2018-05-29 | Qualcomm Incorporated | Systems and methods for implementing error correcting code regions in a memory |
US20190243566A1 (en) * | 2018-02-05 | 2019-08-08 | Infineon Technologies Ag | Memory controller, memory system, and method of using a memory device |
US10897273B2 (en) * | 2018-06-27 | 2021-01-19 | Western Digital Technologies, Inc. | System-level error correction coding allocation based on device population data integrity sharing |
US10802908B2 (en) | 2018-07-31 | 2020-10-13 | Western Digital Technologies, Inc. | Data dependent allocation of error correction resources |
CN109947368A (zh) * | 2019-03-21 | 2019-06-28 | 记忆科技(深圳)有限公司 | 数据可靠性检测方法、装置、计算机设备及存储介质 |
US11768731B2 (en) * | 2019-05-03 | 2023-09-26 | Infineon Technologies Ag | System and method for transparent register data error detection and correction via a communication bus |
US10867655B1 (en) * | 2019-07-08 | 2020-12-15 | Micron Technology, Inc. | Methods and apparatus for dynamically adjusting performance of partitioned memory |
US10963336B2 (en) * | 2019-08-29 | 2021-03-30 | Micron Technology, Inc. | Semiconductor device with user defined operations and associated methods and systems |
US11200118B2 (en) * | 2019-08-29 | 2021-12-14 | Micron Technology, Inc. | Semiconductor device with modified command and associated methods and systems |
US11449577B2 (en) | 2019-11-20 | 2022-09-20 | Micron Technology, Inc. | Methods and apparatus for performing video processing matrix operations within a memory array |
US11853385B2 (en) | 2019-12-05 | 2023-12-26 | Micron Technology, Inc. | Methods and apparatus for performing diversity matrix operations within a memory array |
US11217323B1 (en) | 2020-09-02 | 2022-01-04 | Stmicroelectronics International N.V. | Circuit and method for capturing and transporting data errors |
US11698833B1 (en) | 2022-01-03 | 2023-07-11 | Stmicroelectronics International N.V. | Programmable signal aggregator |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6941505B2 (en) * | 2000-09-12 | 2005-09-06 | Hitachi, Ltd. | Data processing system and data processing method |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6279072B1 (en) | 1999-07-22 | 2001-08-21 | Micron Technology, Inc. | Reconfigurable memory with selectable error correction storage |
US7464241B2 (en) * | 2004-11-22 | 2008-12-09 | Intel Corporation | Memory transaction burst operation and memory components supporting temporally multiplexed error correction coding |
US7617437B2 (en) | 2006-02-21 | 2009-11-10 | Freescale Semiconductor, Inc. | Error correction device and method thereof |
US7774684B2 (en) * | 2006-06-30 | 2010-08-10 | Intel Corporation | Reliability, availability, and serviceability in a memory device |
-
2009
- 2009-09-10 WO PCT/US2009/056467 patent/WO2011031260A1/en active Application Filing
- 2009-09-10 US US13/384,678 patent/US8738995B2/en active Active
-
2010
- 2010-09-06 TW TW099130026A patent/TWI511150B/zh not_active IP Right Cessation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6941505B2 (en) * | 2000-09-12 | 2005-09-06 | Hitachi, Ltd. | Data processing system and data processing method |
Also Published As
Publication number | Publication date |
---|---|
WO2011031260A1 (en) | 2011-03-17 |
TW201117219A (en) | 2011-05-16 |
US20120124448A1 (en) | 2012-05-17 |
US8738995B2 (en) | 2014-05-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI511150B (zh) | 具儲存有錯誤校正碼資訊的資料之第一部分及儲存無錯誤校正碼資訊的資料之第二部分的記憶體子系統 | |
JP7121875B1 (ja) | パーシステントメモリシステム等のデータ完全性 | |
JP5303477B2 (ja) | 非eccコンポーネントにおけるeccの実装 | |
US8245109B2 (en) | Error checking and correction (ECC) system and method | |
CN112867993B (zh) | 用于嵌入式ecc保护的方法及系统 | |
JP6101807B2 (ja) | 高信頼性メモリコントローラ | |
US10606696B2 (en) | Internally-generated data storage in spare memory locations | |
CN109478158A (zh) | Ddr存储器错误恢复 | |
US9785570B2 (en) | Memory devices and modules | |
CN103137215A (zh) | 向存储器提供低延时错误纠正码能力 | |
TW201407629A (zh) | 區域錯誤檢測及全域錯誤校正技術 | |
WO2004107175A1 (en) | Memory integrated circuit including an error detection mechanism for detecting errors in address and control signals | |
US7552249B2 (en) | Direct memory access circuit and disk array device using same | |
CN102117236A (zh) | 使集成存储器控制器能透明地与有缺陷存储器装置工作 | |
CN111913668B (zh) | 一种ip复用下检纠查存储器数据准确性的方法 | |
US9147499B2 (en) | Memory operation of paired memory devices | |
KR102334739B1 (ko) | 메모리 모듈, 시스템, 및 그것의 에러 정정 방법 | |
US8964495B2 (en) | Memory operation upon failure of one of two paired memory devices | |
KR20070074322A (ko) | 메모리 시스템에 있어서 메모리 미러링 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |