KR20070074322A - 메모리 시스템에 있어서 메모리 미러링 방법 - Google Patents

메모리 시스템에 있어서 메모리 미러링 방법 Download PDF

Info

Publication number
KR20070074322A
KR20070074322A KR1020060002314A KR20060002314A KR20070074322A KR 20070074322 A KR20070074322 A KR 20070074322A KR 1020060002314 A KR1020060002314 A KR 1020060002314A KR 20060002314 A KR20060002314 A KR 20060002314A KR 20070074322 A KR20070074322 A KR 20070074322A
Authority
KR
South Korea
Prior art keywords
data
memory
mirroring
memory device
mode
Prior art date
Application number
KR1020060002314A
Other languages
English (en)
Inventor
정일규
최재영
김형석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060002314A priority Critical patent/KR20070074322A/ko
Publication of KR20070074322A publication Critical patent/KR20070074322A/ko

Links

Images

Classifications

    • E—FIXED CONSTRUCTIONS
    • E03—WATER SUPPLY; SEWERAGE
    • E03D—WATER-CLOSETS OR URINALS WITH FLUSHING DEVICES; FLUSHING VALVES THEREFOR
    • E03D1/00—Water flushing devices with cisterns ; Setting up a range of flushing devices or water-closets; Combinations of several flushing devices
    • E03D1/30—Valves for high or low level cisterns; Their arrangement ; Flushing mechanisms in the cistern, optionally with provisions for a pre-or a post- flushing and for cutting off the flushing mechanism in case of leakage
    • E03D1/304—Valves for high or low level cisterns; Their arrangement ; Flushing mechanisms in the cistern, optionally with provisions for a pre-or a post- flushing and for cutting off the flushing mechanism in case of leakage with valves with own buoyancy
    • E—FIXED CONSTRUCTIONS
    • E03—WATER SUPPLY; SEWERAGE
    • E03D—WATER-CLOSETS OR URINALS WITH FLUSHING DEVICES; FLUSHING VALVES THEREFOR
    • E03D1/00—Water flushing devices with cisterns ; Setting up a range of flushing devices or water-closets; Combinations of several flushing devices
    • E03D1/02—High-level flushing systems
    • E03D1/14—Cisterns discharging variable quantities of water also cisterns with bell siphons in combination with flushing valves
    • E03D1/142—Cisterns discharging variable quantities of water also cisterns with bell siphons in combination with flushing valves in cisterns with flushing valves
    • E03D1/145—Cisterns discharging variable quantities of water also cisterns with bell siphons in combination with flushing valves in cisterns with flushing valves having multiple flush outlets
    • E—FIXED CONSTRUCTIONS
    • E03—WATER SUPPLY; SEWERAGE
    • E03D—WATER-CLOSETS OR URINALS WITH FLUSHING DEVICES; FLUSHING VALVES THEREFOR
    • E03D1/00—Water flushing devices with cisterns ; Setting up a range of flushing devices or water-closets; Combinations of several flushing devices
    • E03D1/30—Valves for high or low level cisterns; Their arrangement ; Flushing mechanisms in the cistern, optionally with provisions for a pre-or a post- flushing and for cutting off the flushing mechanism in case of leakage
    • E03D1/33—Adaptations or arrangements of floats
    • E—FIXED CONSTRUCTIONS
    • E03—WATER SUPPLY; SEWERAGE
    • E03D—WATER-CLOSETS OR URINALS WITH FLUSHING DEVICES; FLUSHING VALVES THEREFOR
    • E03D1/00—Water flushing devices with cisterns ; Setting up a range of flushing devices or water-closets; Combinations of several flushing devices
    • E03D1/30—Valves for high or low level cisterns; Their arrangement ; Flushing mechanisms in the cistern, optionally with provisions for a pre-or a post- flushing and for cutting off the flushing mechanism in case of leakage
    • E03D1/34—Flushing valves for outlets; Arrangement of outlet valves
    • E—FIXED CONSTRUCTIONS
    • E03—WATER SUPPLY; SEWERAGE
    • E03D—WATER-CLOSETS OR URINALS WITH FLUSHING DEVICES; FLUSHING VALVES THEREFOR
    • E03D5/00—Special constructions of flushing devices, e.g. closed flushing system
    • E03D5/003—Grey water flushing systems
    • E03D5/006—Constructional details of cisterns for using greywater
    • E—FIXED CONSTRUCTIONS
    • E03—WATER SUPPLY; SEWERAGE
    • E03D—WATER-CLOSETS OR URINALS WITH FLUSHING DEVICES; FLUSHING VALVES THEREFOR
    • E03D5/00—Special constructions of flushing devices, e.g. closed flushing system
    • E03D5/02—Special constructions of flushing devices, e.g. closed flushing system operated mechanically or hydraulically (or pneumatically) also details such as push buttons, levers and pull-card therefor
    • E03D5/09—Special constructions of flushing devices, e.g. closed flushing system operated mechanically or hydraulically (or pneumatically) also details such as push buttons, levers and pull-card therefor directly by the hand
    • E—FIXED CONSTRUCTIONS
    • E03—WATER SUPPLY; SEWERAGE
    • E03D—WATER-CLOSETS OR URINALS WITH FLUSHING DEVICES; FLUSHING VALVES THEREFOR
    • E03D1/00—Water flushing devices with cisterns ; Setting up a range of flushing devices or water-closets; Combinations of several flushing devices
    • E03D1/003—Cisterns in combination with wash-basins, urinals, or the like

Landscapes

  • Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Hydrology & Water Resources (AREA)
  • Public Health (AREA)
  • Water Supply & Treatment (AREA)
  • Aviation & Aerospace Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 발명은 메모리 시스템의 메모리 미러링 방법에 관한 것이다. 발명에 따른 메모리 시스템에 있어서 메모리 미러링 방법은 데이터를 메모리 장치에 저장하고, 상기 데이터를 상기 메모리 장치의 일정한 영역에 미러링(mirroring) 해두는 단계; 메모리 제어기가 상기 메모리 장치에 저장된 상기 데이터를 읽고 불량을 판단하는 단계; 및 상기 데이터가 불량일 경우 상기 메모리 장치에 미러링 해두었던 상기 데이터를 읽어 오는 단계를 포함한다. 본 발명에 따른 메모리 시스템의 메모리 미러링 방법은 메모리 장치마다 데이터를 저장하는 데이터 섹션과 미러링 데이터를 복사하는 미러링 데이터 섹션을 구비하여, 채널의 효율성을 높이게 된다.
미러링 시스템

Description

메모리 시스템에 있어서 메모리 미러링 방법{Method For Memory Mirroring In Memory System}
도 1은 일반적인 메모리 미러링을 사용하는 메모리 시스템을 도시하고 있다.
도 2는 본 발명에 따른 메모리 시스템을 도시하고 있다.
도 3은 본 발명에 따른 메모리 시스템에서 메모리 미러링 방법을 도시하고 있다.
*도면의 주요부분에 대한 부호의 설명*
M1~M8: 메모리 장치
10: 메모리 제어기
12: 주채널
14: 미러채널
22,24: 채널
본 발명은 메모리 시스템에 관한 것으로, 좀 더 구체적으로 메모리 시스템의 메모리 미러링 방법에 관한 것이다.
컴퓨터 시스템은 전형적으로 메모리 장치를 포함한다. DRAM들은 비교적 큰 양의 데이터를 저장하는데 통상적으로 사용되는 메모리 장치이다. 메모리 제어기는 DRAMs에게 기록 요청 및 판독 요청을 발생한다. 기록 요청에 응답하여 저장될 데이터가 프로세서 또는 다른 칩으로부터 올 수 있다. 판독 요청에 응답하여 DRAM에 의해 제공되는 데이터가 프로세서 또는 또 다른 칩에 의해 사용될 수 있다. 메모리 제어기는 프로세서로부터 물리적으로 분리된 칩에 있거나, 혹은 프로세서와 동일한 칩상에 있을 수 있다.
서버 시스템을 구비한 컴퓨터 시스템은 메모리 시스템(memory sytem)이 절대적 크기 및 장치 밀도에서 증가되고 있다. 메모리 시스템이 보다 커짐에 따라 메모리 시스템을 구현하는데 사용되는 DRAM장치에서 소프트 및 하드 오류(soft and hard errors)의 발생도 증가 되고 있다. 메모리 시스템이 커질수록, 메모리 제어기에 의해 다루어지는 임의의 소정 양의 데이터에서의 멀티비트 오류(multi-bit error)의 통계적인 확률도 커진다. 다수의 경우에, 메모리 제어기는 플랫폼 프로세서 복합체(complex)의 소량의 캐시라인(cache-line) 크기에 대응하는 고정형 데이터 크기에 작용한다. 예를 들면, 64 바이트 라인을 가진 CPU를 위해 설계된 메모리 제어기는 8개의 64 비트 단편(fragments)을 독립적으로 저장할 수 있다.
최근 서버 시스템 제품은 DRAM 메모리 시스템에서 소프트 및 하드 오류의 시스템 영향을 제한하려는 목표로 몇 가지 특징을 제시해 왔다. 일반적으로 메모리 제어기는 "ECC(Error Correcting Code)" 알고리즘을 구현하고 있다. 추가 데이터 비트가 각 캐시라인 단편을 따라 함께 저장됨으로, 정렬된 니블(nibble)내의 임의 의 단일 비트 오류 또는 비트 오류의 결합이 하드웨어에서 정정될 수 있다.
이러한 메카니즘은 전체 x4 DRAM 장치까지 영향을 주는 하드 오류가 존재하는 경우 뿐만 아니라 우발적인 단일 비트 소프트 오류가 존재하는 경우에도 시스템이 신뢰성있게 계속 동작할 수 있도록 해준다. 이 알고리즘의 확장은 고장난 x8 DRAM 장치를 보호하는 데도 사용될 수 있다.
그러나 제한된 정정 코드(전형적으로 매 64 데이터 비트에 대해 8 검사 비트, 또는 매 128 데이터 비트에 대해 16 검사 비트)가 영향을 받은 데이터에 걸쳐 분산된 둘 또는 그 이상의 비트 오류의 모든 순열을 커버할 수 없을 수도 있으므로, 메모리 저장소에 대한 단일 액세스에서 다수의 소프트 오류를 만날때, ECC 메카니즘이 고장날 수 있다.
미러링 데이터(mirroring data)는 주 메모리 저장소 내의 모든 데이터의 두개 복사본(copies)을 유지관리하는 것을 의미한다. 모든 데이터 비트를 미러링하게 되면 소정의 메모리 시스템 구현의 유효 용량이 절반으로 줄어든다. 또한, 오늘날 사용가능한 기지의 해결방안은 미러링 능력을 제공하기 위하여 메모리 서브시스템의 사용가능한 대역폭을 절반으로 줄일 것을 요구한다.
도 1은 일반적인 메모리 미러링을 사용하는 메모리 시스템을 도시하고 있다. 도 1를 참조하면 시스템은 메모리 제어기(10), 주 채널(12) 및 미러 채널(14)를 포함한다. 메모리 장치(M1,M3,M5,M7)는 주 채널(16)에 연결되고, 메모리 장치(M2, M4,M6,M8)은 미러 채널(14)에 연결되어 있다. 주 데이터 섹션(DA1, DB1, DA2, DB2)은 메모리 장치(M1,M3,M5,M7)에 있는 메모리칩에 제공되며, 리던던트(Redandant) 데이터 섹션(RDA1, RDB1, RDA2, RDB3)은 메모리 장치(M2,M4,M6,M8)에 있는 메모리칩에 제공된다. 주 데이터섹션(DA1, DB1, DA2, DB2)은 리던던트 데이터 섹션(RDA1, RDB1,RDA2,RDB2)과 동일한다.
그런데 종래의 메모리 시스템은 미러링 데이터를 저장하기 위하여 미러링 데이터 처리만을 위한 채널을 사용하고 있다. 도 2를 참조하면 한개 채널은 정상 동작하고, 나머지 채널은 데이터 미러링 동작을 위해 사용되고 있다. 이는 메모리 채널이 효율적으로 이용되지 못하고 있음을 말해 준다.
본 발명은 상술한 문제점을 해결하기 위하여 제안된 것으로, 본 발명의 목적은 데이터를 미러링하는데 있어서 메모리 시스템의 채널을 효율적으로 이용할 수 있는 메모리 미러링 방법을 제공하는데 있다.
본 발명에 따른 메모리 시스템에 있어서 메모리 미러링 방법은 데이터를 메모리 장치에 저장하고, 상기 데이터를 상기 메모리 장치의 일정한 영역에 미러링(mirroring) 해두는 단계; 메모리 제어기가 상기 메모리 장치에 저장된 상기 데이터를 읽고 불량을 판단하는 단계; 및 상기 데이터가 불량일 경우 상기 메모리 장치에 미러링 해두었던 상기 데이터를 읽어 오는 단계를 포함한다.
이 실시예에 있어서, 상기 메모리 장치는 데이터를 미러링하는 미러링 모드를 지원하는 것을 특징으로 한다.
이 실시예에 있어서, 상기 메모리 제어기는 상기 메모리 장치의 미러링 모드 를 선택할 수 있는 것을 특징으로 한다.
이 실시예에 있어서, 상기 미러링 모드는 모드 레지스터 셋(MRS)를 이용하는 것을 특징으로 한다.
이 실시예에 있어서, 상기 메모리 장치는 DRAM인 것을 특징으로 한다.
이 실실예에 있어서, 상기 메모리 시스템은 FBDIMM(Fully Buffered Dual In-line Memory Module)을 사용하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 본 발명의 실시예를 첨부된 도면을 참조하여 설명한다.
도 2는 본 발명에 따른 메모리 시스템을 도시하고 있다. 도 2를 참조하면 메모리 시스템은 메모리 제어기(10), 제 1 채널(22) 및 제 2 채널(24)를 포함하고 있다. 제 1 채널(22)에는 메모리 장치들(M1,M3,M5,M7)이 연결되어 있다. 제 2 채널에는 메모리 장치들(M2,M4,M6,N8)이 연결되어 있다. 메모리 장치들(M1~M8)은 각각 데이터 섹션(DA1~DA4,DB1~DB4)과 리던던트 데이터 섹션(RDA1~RDA4,RDB1~RDB4)를 포함하고 있다.
메모리 제어기(10)는 메모리 장치들(M1~M8)로부터 읽어온 데이터에 오류가 있는지를 판단할 수 있다. 메모리 장치들(M1~M8)은 셀이나 코어의 불량 혹은 어드레스 접근에 따른 신뢰성 불량 등으로 데이터 오류를 발생할 수 있다.
각각의 메모리 장치들(M1~M8)은 미러드 모드(Mirrored Mode)를 지원하고 있다. 미러드 모드일 경우, 메모리 장치는 데이터 섹션(DA1~DA4,DB1~DB4)과 리던던트 데이터 섹션(RDA1~RDA4,RDB1~RDB4)에 동일한 데이터를 저장해 둔다.
메모리 장치는 디램(DRAM)을 이용할 수 있다. 예를 들어 512Mb 디램을 가정한다. 디램은 미러드 모드를 지원하고 있다. 미러드 모드에 따라 디램은 두 개의 256Mb로 분리되어 동작하게 된다. 미러드 모드일 때 디램은 데이터 섹션으로 256Mb 사용하고, 리던던트 데이터 섹션으로 256Mb를 사용한다. 데이터를 미러링하고자 할 때, 데이터 섹션에 해당하는 256Mb에 데이터를 저장하고, 나머지 리던던트 데이터 섹션에 동일한 데이터를 복사해 둔다. 메모리 제어기가 디램으로부터 데이터를 읽은 후 불량을 감지하면, 복사해 두었던 리던던트 데이터 섹션에 저장된 데이터를 사용하여 불량을 제거한다.
디램의 미러드 모드는 모드 레지스터 셋(MRS)를 이용할 수 있다. 메모리 제어기(10)는 데이터를 미러링 할 때 디램의 MRS에 신호를 전달하여 디램이 미러드 모드에서 동작하도록 한다.
도 3은 본 발명에 따른 메모리 시스템에서 메모리 미러링 방법을 도시하고 있다.
S10단계는 메모리 장치가 데이터를 저장하고 미러링 데이터를 복사해 두는 단계이다. 메모리 시스템은 시스템을 안정성을 위해 미러링 데이터를 복사해 두고 있다. 이를 위해 메모리 제어기(10)는 메모리 장치가 미러드 모드에서 동작하도록 제어 신호를 전달한다. 제어 신호에 응답하여 메모리 장치는 미러드 모드에서 동작하게 된다. 이 때 메모리 장치는 데이터를 저장하는 데이터 섹션과 데이터를 미러링하는 미러링 데이터 섹션으로 구분된다. 메모리 제어기(10)는 저장하고자 하는 데이터에 해당하는 정보를 메모리 장치에 전달한다. 메모리 장치는 해당 데이터를 데이터 섹션에 저장함과 동시에 미러링 데이터 섹션에 동일한 데이터를 복사해 둔다.
S20단계는 메모리 제어기(10)가 메모리 장치의 데이터 섹션으로부터 데이터를 읽고 해당 데이터에 오류가 있는지를 판단하는 단계이다. 만약 오류가 없다면, 메모리 제어기(10)는 읽은 데이터를 수용하여 동작을 종료한다. 만약 오류가 있다면, 메모리 제어기(10)는 메모리 장치의 미러링 데이터를 읽어 온다. 오류가 있을 때, 메모리 제어기(10)는 메모리 장치에 미러링 데이터 섹션에 있는 미러링 데이터를 데이터 섹션으로 복사하도록 명령할 수도 있다.
S30단계는 메모리 제어기(10)가 메모리 장치로부터 미러링 데이터를 읽어오는 단계이다. 데이터에 오류가 발견될 경우, 메모리 제어기(10)는 메모리 장치에 제어 신호를 전달하여 미러드 모드를 결정된다. 미러드 모드에 따라 메모리 제어기(10)는 데이터 섹션에서 데이터를 읽지 않고 미러링 데이터 섹션에서 데이터를 읽어 온다. 한편 미러드 모드에 따라 미러링 데이터 섹션의 미러링 데이터를 데이터 섹션에 복사할 수도 있다. 그 후 메모리 제어기(10)는 데이터 섹션의 새로운 데이터를 읽어 온다. 이는 메모리 장치의 미러드 모드를 어떻게 정의하느냐에 따라 달라진다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시예에 관하여 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지로 변형할 수 있다. 그러므로 본 발명의 범위는 상술한 실시예에 국한되어 정해져서는 안되며 후술하는 특허청구범위 뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.
상술한 바와 같이 본 발명에 따른 메모리 시스템의 메모리 미러링 방법은 메모리 장치마다 데이터를 저장하는 데이터 섹션과 미러링 데이터를 복사하는 미러링 데이터 섹션을 구비하여, 채널의 효율성을 높이게 된다.

Claims (6)

  1. 메모리 시스템에 있어서:
    데이터를 메모리 장치에 저장하고, 상기 데이터를 상기 메모리 장치의 일정한 영역에 미러링(mirroring) 해두는 단계;
    메모리 제어기가 상기 메모리 장치에 저장된 상기 데이터를 읽고 불량을 판단하는 단계;
    상기 데이터가 불량일 경우 상기 메모리 장치에 미러링 해두었던 상기 데이터를 읽어 오는 단계를 포함하는 메모리 미러링 방법.
  2. 제 1 항에 있어서,
    상기 메모리 장치는 데이터를 미러링하는 미러링 모드를 지원하는 것을 특징으로 하는 메모리 미러링 방법.
  3. 제 2 항에 있어서,
    상기 메모리 제어기는 상기 메모리 장치의 미러링 모드를 선택할 수 있는 것을 특징으로 하는 메모리 미러링 방법.
  4. 제 3 항에 있어서,
    상기 미러링 모드는 모드 레지스터 셋(MRS)를 이용하는 것을 특징으로 하는 메모리 미러링 방법.
  5. 제 1 항에 있어서,
    상기 메모리 장치는 DRAM인 것을 특징으로 하는 메모리 미러링 방법.
  6. 제 1 항에 있어서,
    상기 메모리 시스템은 FBDIMM(Fully Buffered Dual In-line Memory Module)을 사용하는 것을 특징으로 하는 메모리 미러링 방법.
KR1020060002314A 2006-01-09 2006-01-09 메모리 시스템에 있어서 메모리 미러링 방법 KR20070074322A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060002314A KR20070074322A (ko) 2006-01-09 2006-01-09 메모리 시스템에 있어서 메모리 미러링 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060002314A KR20070074322A (ko) 2006-01-09 2006-01-09 메모리 시스템에 있어서 메모리 미러링 방법

Publications (1)

Publication Number Publication Date
KR20070074322A true KR20070074322A (ko) 2007-07-12

Family

ID=38508510

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060002314A KR20070074322A (ko) 2006-01-09 2006-01-09 메모리 시스템에 있어서 메모리 미러링 방법

Country Status (1)

Country Link
KR (1) KR20070074322A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010062305A2 (en) * 2008-10-28 2010-06-03 Micron Technology, Inc. Solid state drive operation
US11664083B2 (en) 2019-10-07 2023-05-30 Samsung Electronics Co., Ltd. Memory, memory system having the same and operating method thereof

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010062305A2 (en) * 2008-10-28 2010-06-03 Micron Technology, Inc. Solid state drive operation
WO2010062305A3 (en) * 2008-10-28 2010-07-22 Micron Technology, Inc. Solid state drive operation
US8291181B2 (en) 2008-10-28 2012-10-16 Micron Technology, Inc. Temporary mirroring, logical segregation, and redundant programming or addressing for solid state drive operation
US9483203B2 (en) 2008-10-28 2016-11-01 Micron Technology, Inc. Temporary mirroring, logical segregation, and redundant programming or addressing for solid state drive operation
US11664083B2 (en) 2019-10-07 2023-05-30 Samsung Electronics Co., Ltd. Memory, memory system having the same and operating method thereof

Similar Documents

Publication Publication Date Title
CN109416666B (zh) 用于存储和读取多个缓存行的装置和方法
US5867642A (en) System and method to coherently and dynamically remap an at-risk memory area by simultaneously writing two memory areas
US6754858B2 (en) SDRAM address error detection method and apparatus
US8874979B2 (en) Three dimensional(3D) memory device sparing
US8341499B2 (en) System and method for error detection in a redundant memory system
TWI501251B (zh) 區域錯誤檢測及全域錯誤校正技術
US8086783B2 (en) High availability memory system
US8869007B2 (en) Three dimensional (3D) memory device sparing
US7840860B2 (en) Double DRAM bit steering for multiple error corrections
KR20100117134A (ko) 메모리 셀프-리프레시 전력을 절약하기 위한 시스템들, 방법들 및 장치들
US9898365B2 (en) Global error correction
Mittal et al. A survey of techniques for improving error-resilience of DRAM
US11218165B2 (en) Memory-mapped two-dimensional error correction code for multi-bit error tolerance in DRAM
KR20170054182A (ko) 반도체 장치
JP4349532B2 (ja) メモリ制御装置、メモリ制御方法、情報処理システム、そのプログラム及び記憶媒体
US20040225944A1 (en) Systems and methods for processing an error correction code word for storage in memory components
US11789811B2 (en) Techniques for storing data to enhance recovery and detection of data corruption errors
US7873895B2 (en) Memory subsystems with fault isolation
US9690649B2 (en) Memory device error history bit
US20180293130A1 (en) Memory module with dedicated repair devices
US20160139988A1 (en) Memory unit
US9106260B2 (en) Parity data management for a memory architecture
US7392347B2 (en) Systems and methods for buffering data between a coherency cache controller and memory
US11347608B2 (en) Memory module with dedicated repair devices
KR20070074322A (ko) 메모리 시스템에 있어서 메모리 미러링 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E601 Decision to refuse application