CN102117236A - 使集成存储器控制器能透明地与有缺陷存储器装置工作 - Google Patents

使集成存储器控制器能透明地与有缺陷存储器装置工作 Download PDF

Info

Publication number
CN102117236A
CN102117236A CN200910215285XA CN200910215285A CN102117236A CN 102117236 A CN102117236 A CN 102117236A CN 200910215285X A CN200910215285X A CN 200910215285XA CN 200910215285 A CN200910215285 A CN 200910215285A CN 102117236 A CN102117236 A CN 102117236A
Authority
CN
China
Prior art keywords
logic
marginal
memory module
integrated circuit
condition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200910215285XA
Other languages
English (en)
Inventor
S·M·达塔
J·W·亚历山大
M·S·纳图
R·罕纳
M·J·库马
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN102117236A publication Critical patent/CN102117236A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4078—Safety or protection circuits, e.g. for preventing inadvertent or unauthorised reading or writing; Status cells; Test cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/46—Test trigger logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50016—Marginal testing, e.g. race, voltage or current testing of retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5002—Characteristic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5004—Voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C2029/5606—Error catch memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本发明名称为“使集成存储器控制器能透明地与有缺陷存储器装置工作”。本发明的实施例主要涉及用于使集成存储器控制器能够透明地与有缺陷的存储器装置工作的系统、方法和设备。在一些实施例中，在存储器模块的正常操作期间在存储器模块上强制实行边际条件。术语“边际条件”指不符合存储器模块的指定(或“正常”)操作条件的条件。存储器模块可响应边际条件而表现出故障，并且补偿机制可减轻故障。

Description

使集成存储器控制器能透明地与有缺陷存储器装置工作
技术领域
本发明的实施例主要涉及集成电路领域，并且更具体地说，涉及用于使得集成存储器控制器能够透明地与有缺陷的存储器装置工作的系统、方法和设备。
背景技术
动态随机存取存储器装置(DRAM)的密度一直在以相当大的速率增长。另外，存储器模块上DRAM的数量(以及计算系统中存储器模块的数量)也一直在以相当大的速率增长。所有这些制造的组件服从相同的统计成品率模式，并且这意味着在DRAM密度增大时，制造的组件中在有缺陷的比特的风险方面存在对应的增大。DRAM的当前成品率大约是90％。带有有缺陷的比特的组件被丢弃，并且如果可能的话作为更低密度芯片出售。另一方面，不断增大的计算机操作系统的存储器封装(footprint)和数据处理需求继续推动计算系统中对更大存储器子系统的需要。在几乎所有段中，存储器子系统成本正变成计算系统的总成本的一个相当大的部分。
发明内容
本发明提供一种集成电路，包括：第一逻辑，在存储器模块的正常操作期间在所述存储器模块上强制实行边际条件，其中所述存储器模块将与所述第一逻辑耦合；以及第二逻辑，补偿在所述存储器模块上强制实行的所述边际条件。
本发明还提供一种方法，包括：初始化计算系统；在存储器模块的正常操作期间在所述存储器模块上强制实行边际条件；以及补偿在所述存储器模块上强制实行的所述边际条件。
本发明还提供一种系统，包括：存储器模块，提供用于计算系统的主存储器的至少一部分；以及集成电路，经存储器互连与所述存储器模块耦合。所述集成电路包括第一逻辑，在所述存储器模块的正常操作期间在所述存储器模块上强制实行边际条件；以及第二逻辑，补偿在所述存储器模块上强制实行的所述边际条件。
附图说明
在附图的图形中，本发明的实施例通过示例方式而不是限制方式来示出，图中，相似的引用数字表示类似的元件。
图1是示出根据本发明的一个实施例实现的计算系统的选定方面的高层框图。
图2是示出在存储器模块上强制实行边际条件和补偿强制实行的边际条件的逻辑的选定方面的框图。
图3是示出根据本发明的一个实施例的用于操作存储器模块的方法的选定方面的流程图。
图4是示出根据本发明的一个实施例、用于补偿在存储器模块上强制实行的边际条件的方法的选定方面的流程图。
具体实施方式
本发明的实施例主要涉及用于使得集成存储器控制器能够透明地与有缺陷的存储器装置工作的系统、方法和设备。在一些实施例中，在存储器模块的正常操作期间在存储器模块上强制实行边际条件。术语“边际条件”指不符合存储器模块的指定(或“正常”)操作条件的条件。存储器模块可响应边际条件而表现出故障，并且补偿机制可减轻故障。
图1是示出根据本发明的一个实施例实现的计算系统的选定方面的高层框图。系统100包括集成电路102、DRAM子系统104和存储器互连106。在备选实施例中，系统100可包括更多元件、更少元件和/或不同元件。
集成电路102包括控制与DRAM子系统104的信息的传送的逻辑。在所示实施例中，集成电路102包括处理器核108和逻辑110。处理器核108可以是广范围的处理器核的任何核，包括通用处理器核、图形处理器核及诸如此类。逻辑110在广义上表示广泛的逻辑阵列，包括例如存储器控制器、非核(uncore)及诸如此类。
在一些实施例中，逻辑110还包括在存储器模块上(或DRAM子系统104的另一元件上)强制实行边际条件的逻辑和补偿强制实行的边际条件的逻辑。术语“边际条件”在广义上指超出(公共的或专有的)规范、标准、协议及诸如此类所定义的正常操作条件的界限的条件。例如，在规范或标准中一般为存储器模块定义关于电压、温度和刷新率的正常操作条件。短语“强制实行边际条件”指在被视为装置的“正常”值的范围之外操作装置(例如，存储器模块)。
在一些实施例中，“强制实行边际条件”指强制实行被视为“正常”的值(例如，如规范、标准或诸如此类所定义的)之外的电压、温度和/或刷新率。例如，在一些实施例中，逻辑110强制实行某个刷新率，其低于为存储器模块112指定的刷新率。强制实行更低刷新率的优点包括在整体系统性能方面的提高，因为系统在刷新中对其存储器花费更少的时间。另外，DRAM子系统104消耗的功率可通过降低刷新率而降低。类似地，在更低电压下操作能产生功率节省。在备选实施例中，逻辑110可在存储器模块112上(和/或DRAM子系统104的任何其它元件和/或互连106上)强制实行不同的边际条件。
短语“补偿强制实行的边际条件”指检测DRAM子系统104的性能变化和/或补偿那些变化。例如，在一些实施例中，逻辑110在存储器模块112上强制实行降低的刷新率。模块112中一些存储器位置可能响应降低的刷新率而表现出缺陷。逻辑110可检测到那些缺陷并对它们进行补偿。例如，在一些实施例中，逻辑110可将存储在“有缺陷”存储器位置中的信息转移到另一位置(例如，已知操作正常的位置)。下面参照图2-4，进一步论述逻辑110的方面。
DRAM子系统104为系统100提供至少一部分主存储器。在所示实施例中，DRAM子系统104包括一个或多个存储器模块112。模块112可以是广范围的存储器模块的任何模块，包括双列直插式存储器模块(DIMM)、小外形DIMM(SO-DIMM)及诸如此类。每个模块112可具有一个或多个DRAM 114(并可能具有其它元件，如寄存器、缓冲器及诸如此类)。DRAM 114可以是广范围的装置的任何装置，包括几乎任何一代的双倍数据速率(DDR)DRAM。
图1所示的实施例示出集成存储器控制器(例如，与处理器集成)。然而，要理解，在一些实施例中，存储器控制器可以是用于计算系统100的芯片组的一部分。在此类实施例中，强制实行边际条件的逻辑和补偿边际条件的逻辑也可以是计算系统的一部分。
图2是示出在存储器模块上强制实行边际条件的逻辑和补偿强制实行的边际条件的逻辑的选定方面的框图。在所示实施例中，集成电路200包括边际条件逻辑201、纠错码(ECC)202、硬错误检测逻辑204、重新安置逻辑206和存储器映射208。在备选实施例中，集成电路200可包括更多元件、更少元件和/或不同元件。
边际条件逻辑201包括在DRAM子系统(例如，图2所示的DRAM子系统204)的一个或多个元件上强制实行边际条件的逻辑。在一些实施例中，逻辑201包括以降低的刷新率操作一个或多个存储器模块的逻辑。在其它实施例中，逻辑201包括在存储器子系统上强制实行边际电压和/或边际温度的逻辑。在仍有的其它实施例中，逻辑201可在DRAM子系统的一个或多个元件上强制实行不同的边际条件。
ECC逻辑202包括检测和校正从DRAM子系统(例如，图1所示的DRAM子系统104)读取的信息(例如，数据和/或代码)中的选定错误的逻辑。例如，ECC逻辑202可与存储器互连(例如，图1所示的互连106)的选定部分耦合。在数据通过互连(从存储器模块)到达时，ECC 202检查数据中是否有错误。ECC 202可使用广范围的算法的任何算法来检查数据(例如，奇偶校验、单错误校正-双错误检测(SECDEC)、Chipkill及诸如此类)。在一些实施例中，如果ECC 202检测到错误，则它将有关错误的信息转发到逻辑204。
在一些实施例中，硬错误检测逻辑204确定检测到的错误是硬错误还是软错误。术语“软错误”指存储的信息中不是由于硬件缺陷造成的错误(例如，由于阿尔法撞击造成的错误)。“硬错误”指由于硬件缺陷造成的错误。例如，由于存储器模块在边际条件中操作而变坏的比特是硬错误。在一些实施例中，逻辑204基于错误是否持续存在来确定是否有硬错误。例如，逻辑204可使用重放逻辑(replay logic)多次写入和读取某个存储器位置以确定一个或多个比特是否持续有错。重放逻辑可以是预先存在的重放逻辑(例如，在存储器控制器中)，或者它可以是作为逻辑204的部分的重放逻辑。
在一些实施例中，如果逻辑204检测到“硬错误”，则重新安置逻辑206将有缺陷的存储器位置中存储的信息转移到另一存储器位置(例如，正在正常操作的保留的存储器位置)。在本文中使用时，术语“重新安置”是指将信息从有缺陷的区域转移到已知良好的区域。重新安置还可包括构建和使用存储器映射208。例如，用于重新安置的过程流程可包括更改指针、更改表项目(table entry)及诸如此类。存储器映射208是逻辑结构，其提供对重新安置的信息的映射和/或提供哪些存储器位置当前有缺陷的指示。存储器映射208可在系统的正常操作期间构建和使用(例如，在实时而不是制造时间期间)。当有缺陷的位置被标识，并且信息被重新安置时，逻辑206构建和使用存储器映射208。重新安置在“硬”错误导致系统故障或数据损坏前被执行。
在一些实施例中，补偿边际条件的逻辑的至少一部分可选地在软件中执行。例如，与检测硬错误、重新安置信息和/或构建/使用存储器映射相关联的任务中的一些或所有可由软件210来执行。在一些实施例中，软件210是处理程序，如系统管理中断处理程序(例如，SMI处理程序)。在其它实施例中，软件210可以是操作系统(OS)内核的部分。
图3是示出根据本发明的一个实施例的用于操作存储器模块的方法的选定方面的流程图。在一些实施例中，图3所示的过程流程可由诸如图1所示的系统100等计算系统来执行。参照过程框302，计算系统被初始化。术语“初始化”是指例如引导、重新引导、启动、上电和诸如此类。
在304，边际条件逻辑(例如，逻辑201或其它逻辑)强制实行边际条件。在一些实施例中，边际条件是降低的刷新率。在其它实施例中，边际条件是边际操作电压和/或边际温度。在仍有的其它实施例中，边际条件可以是与用于DRAM子系统的“正常”操作条件有差异的几乎任何其它条件。
在306，补偿边际条件的逻辑执行动作。在一些实施例中，补偿边际条件包括检测硬错误和将信息重新安置到已知良好的存储器位置。在一些实施例中，补偿逻辑使用存储器映射来引用用于重新安置的数据的新位置。
图4是示出根据本发明的一个实施例、用于检测和补偿在存储器模块上强制实行的边际条件的方法的选定方面的流程图。在一些实施例中，图4所示过程由硬件(例如，图2所示的集成电路200的元件)执行。在其它实施例中，过程(或部分过程)可由软件(例如，图2所示的软件210)执行。
参照过程框402，ECC码(例如，图2所示的ECC 202)检测到从存储器模块读取的信息中的错误。ECC码可使用广范围的算法的任何算法，包括奇偶校验、SECDED、Chipkill及诸如此类。如果ECC码检测到错误，则在404，硬错误检测逻辑确定检测到的错误是硬错误还是软错误。在一些实施例中，如果错误持续存在，则它被视为是硬错误。如果硬错误检测逻辑确定错误不是硬错误，则如406所示，错误由ECC码以常规方式来处理。
如果检测到硬错误，则重新安置逻辑可将当前位于“有缺陷的”存储器位置中的数据转移到已知良好的位置(408)。在一些实施例中，重新安置逻辑可保留一个或多个运行正常的“备用”存储器位置(例如，行、行的部分、列(rank)及诸如此类)。当检测到硬错误时，有缺陷的存储器位置中的信息可转移到备用位置之一。在一些实施例中，重新安置逻辑使用存储器映射来引用用于重新安置的数据的新位置并指示有缺陷的位置在何处。
本发明的实施例的元件也可作为用于存储机器可执行指令的机器可读媒体来提供。机器可读媒体可包括但不限于闪速存储器、光盘、压缩磁盘只读存储器(CD-ROM)、数字多功能/视频磁盘(DVD)ROM、随机存取存储器(RAM)、可擦除可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)、磁卡或光学卡、传播媒体或适合存储电子指令的其它类型的机器可读媒体。例如，本发明的实施例可以作为计算机程序下载，计算机程序可经通信链路(例如，调制解调器或网络连接)，通过载波或其它传播媒体中包含的数据信号，从远程计算机(例如，服务器)传送到请求的计算机(例如，客户端)。
在上面的描述中，使用某些术语来描述本发明的实施例。例如，术语“逻辑”表示执行一个或多个功能的硬件、固件、软件(或它们的任何组合)。例如，“硬件”的示例包括但不限于集成电路、有限状态机或甚至组合逻辑。集成电路可采用处理器的形式，例如微处理器、专用集成电路、数字信号处理器、微控制器或诸如此类。
应理解，遍及本说明书对“一个实施例”或“实施例”的引用是指结合该实施例描述的特定特征、结构或特性包括在本发明的至少一个实施例中。因此，强调的且应理解的是，本说明书的不同部分中对“实施例”或“一个实施例”或“备选实施例”的两个或更多引用不一定全部指相同实施例。此外，特定的特征、结构或特性可在本发明的一个或多个实施例中以适合的方式组合。
类似地，应理解，在本发明的实施例的以上描述中，各种特征有时分组在单个实施例、图形或其描述中以便简化公开内容，从而帮助理解各个发明方面的一个或多个方面。然而，公开内容的此方法不可解释为反映所要求权利的主题需要比每个权利要求中项明确记载的更多特征的用意。相反，如所附述权利要求所反映的，发明的方面在于少于单个上述公开的实施例的所有特征。因此，具体实施方式部分之后的权利要求由此明确结合在此具体实施方式部分中。

Claims (28)

1.一种集成电路，包括：
第一逻辑，在存储器模块的正常操作期间在所述存储器模块上强制实行边际条件，其中所述存储器模块将与所述第一逻辑耦合；以及
第二逻辑，补偿在所述存储器模块上强制实行的所述边际条件。
2.如权利要求1所述的集成电路，其中所述边际条件是边际操作电压。
3.如权利要求1所述的集成电路，其中所述边际条件是边际操作温度。
4.如权利要求1所述的集成电路，其中所述边际条件是边际刷新率。
5.如权利要求4所述的集成电路，其中所述第二逻辑是补偿所述边际刷新率的逻辑。
6.如权利要求5所述的集成电路，其中所述第二逻辑包括硬错误检测逻辑以检测与所述存储器模块上的存储器位置相关联的硬错误。
7.如权利要求6所述的集成电路，其中所述第二逻辑还包括重新安置逻辑以重新安置离开所述存储器位置的数据。
8.如权利要求7所述的集成电路，还包括：
与所述第二逻辑耦合的纠错逻辑，所述纠错逻辑检测所述存储器模块上存储的信息中的错误。
9.如权利要求1所述的集成电路，还包括：
一个或多个处理器核。
10.如权利要求9所述的集成电路，还包括：
存储器控制器，控制与所述存储器模块的信息的传送。
11.一种方法，包括：
初始化计算系统；
在存储器模块的正常操作期间在所述存储器模块上强制实行边际条件；以及
补偿在所述存储器模块上强制实行的所述边际条件。
12.如权利要求11所述的方法，其中所述边际条件是边际操作电压。
13.如权利要求11所述的方法，其中所述边际条件是边际操作温度。
14.如权利要求11所述的方法，其中所述边际条件是边际刷新率。
15.如权利要求14所述的方法，其中补偿在所述存储器模块上强制实行的所述边际条件包括：
检测与所述存储器模块上的存储器位置相关联的硬错误。
16.如权利要求15所述的方法，其中检测与所述存储器模块上的存储器位置相关联的硬错误包括：
使用纠错逻辑来检测从所述存储器位置读取的信息中的错误；以及
确定所检测的错误是硬错误还是软错误。
17.如权利要求16所述的方法，其中确定所检测的错误是硬错误还是软错误包括：
确定所述错误是否持续存在。
18.如权利要求15所述的方法，其中补偿在所述存储器模块上强制实行的所述边际条件还包括：
将信息从所述存储器位置重新安置到另一存储器位置。
19.一种系统，包括：
存储器模块，提供用于计算系统的主存储器的至少一部分；以及
集成电路，经存储器互连与所述存储器模块耦合，所述集成电路包括
第一逻辑，在所述存储器模块的正常操作期间在所述存储器模块上强制实行边际条件；以及
第二逻辑，补偿在所述存储器模块上强制实行的所述边际条件。
20.如权利要求19所述的系统，其中所述边际条件是边际操作电压。
21.如权利要求19所述的系统，其中所述边际条件是边际操作温度。
22.如权利要求19所述的系统，其中所述边际条件是边际刷新率。
23.如权利要求22所述的系统，其中所述第二逻辑是补偿所述边际刷新率的逻辑。
24.如权利要求23所述的系统，其中所述第二逻辑包括硬错误检测逻辑以检测与所述存储器模块上的存储器位置相关联的硬错误。
25.如权利要求24所述的系统，其中所述第二逻辑还包括重新安置逻辑以重新安置离开所述存储器位置的数据。
26.如权利要求25所述的系统，其中，所述集成电路还包括：
与所述第二逻辑耦合的纠错逻辑，所述纠错逻辑检测所述存储器模块上存储的信息中的错误。
27.如权利要求26所述的系统，其中，所述集成电路还包括：
一个或多个处理器核。
28.如权利要求26所述的系统，其中，所述集成电路还包括：
存储器控制器，控制与所述存储器模块的信息的传送。
CN200910215285XA 2008-12-30 2009-12-28 使集成存储器控制器能透明地与有缺陷存储器装置工作 Pending CN102117236A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/345,948 US20100169729A1 (en) 2008-12-30 2008-12-30 Enabling an integrated memory controller to transparently work with defective memory devices
US12/345948 2008-12-30

Publications (1)

Publication Number Publication Date
CN102117236A true CN102117236A (zh) 2011-07-06

Family

ID=42115417

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910215285XA Pending CN102117236A (zh) 2008-12-30 2009-12-28 使集成存储器控制器能透明地与有缺陷存储器装置工作

Country Status (4)

Country Link
US (1) US20100169729A1 (zh)
EP (1) EP2204818A3 (zh)
KR (1) KR101141487B1 (zh)
CN (1) CN102117236A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017215377A1 (zh) * 2016-06-16 2017-12-21 中兴通讯股份有限公司 内存硬错误的处理方法及装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7984250B2 (en) * 2008-12-31 2011-07-19 Intel Corporation Dynamic updating of thresholds in accordance with operating conditons
TW201302793A (zh) 2010-09-03 2013-01-16 Glaxo Group Ltd 新穎之抗原結合蛋白
US9786356B2 (en) * 2015-01-30 2017-10-10 Qualcomm Incorporated Memory device with adaptive voltage scaling based on error information
EP3453022B1 (en) 2016-05-02 2022-07-06 INTEL Corporation Internal error checking and correction (ecc) with extra system bits
US10120749B2 (en) 2016-09-30 2018-11-06 Intel Corporation Extended application of error checking and correction code in memory
KR102387195B1 (ko) 2017-11-30 2022-04-18 에스케이하이닉스 주식회사 메모리 시스템 및 이의 에러 정정 방법
US11656938B2 (en) * 2020-09-28 2023-05-23 Micron Technology, Inc. Preemptive read verification after hardware write back

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6415388B1 (en) * 1998-10-30 2002-07-02 Intel Corporation Method and apparatus for power throttling in a microprocessor using a closed loop feedback system
US6467048B1 (en) * 1999-10-07 2002-10-15 Compaq Information Technologies Group, L.P. Apparatus, method and system for using cache memory as fail-over memory
US20070226405A1 (en) * 2006-02-10 2007-09-27 Takao Watanabe Information processor
US20080235555A1 (en) * 2007-03-20 2008-09-25 International Business Machines Corporation Method, apparatus, and system for retention-time control and error management in a cache system comprising dynamic storage

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09244770A (ja) * 1996-03-11 1997-09-19 Ricoh Co Ltd 電子機器の電圧低下制御装置
US5870614A (en) * 1996-09-25 1999-02-09 Philips Electronics North America Corporation Thermostat controls dsp's temperature by effectuating the dsp switching between tasks of different compute-intensity
US5956350A (en) * 1997-10-27 1999-09-21 Lsi Logic Corporation Built in self repair for DRAMs using on-chip temperature sensing and heating
JPH11144494A (ja) * 1997-11-12 1999-05-28 Nec Corp 半導体メモリ
US6351827B1 (en) * 1998-04-08 2002-02-26 Kingston Technology Co. Voltage and clock margin testing of memory-modules using an adapter board mounted to a PC motherboard
US6085334A (en) * 1998-04-17 2000-07-04 Motorola, Inc. Method and apparatus for testing an integrated memory device
US6005824A (en) * 1998-06-30 1999-12-21 Lsi Logic Corporation Inherently compensated clocking circuit for dynamic random access memory
US6574763B1 (en) * 1999-12-28 2003-06-03 International Business Machines Corporation Method and apparatus for semiconductor integrated circuit testing and burn-in
JP2001208798A (ja) * 2000-01-26 2001-08-03 Mitsubishi Electric Corp 半導体回路のテスト方法および装置
US6973605B1 (en) * 2001-06-15 2005-12-06 Artisan Components, Inc. System and method for assured built in self repair of memories
US7260758B1 (en) * 2001-09-07 2007-08-21 Lsi Corporation Method and system for performing built-in self-test routines using an accumulator to store fault information
US6754117B2 (en) * 2002-08-16 2004-06-22 Micron Technology, Inc. System and method for self-testing and repair of memory modules
US20040215912A1 (en) * 2003-04-24 2004-10-28 George Vergis Method and apparatus to establish, report and adjust system memory usage
US7099221B2 (en) * 2004-05-06 2006-08-29 Micron Technology, Inc. Memory controller method and system compensating for memory cell data losses
US7272758B2 (en) * 2004-08-31 2007-09-18 Micron Technology, Inc. Defective memory block identification in a memory device
US7424663B2 (en) * 2005-01-19 2008-09-09 Intel Corporation Lowering voltage for cache memory operation
US8020038B2 (en) * 2006-09-28 2011-09-13 Hewlett-Packard Development Company, L.P. System and method for adjusting operating points of a processor based on detected processor errors
JP4939234B2 (ja) * 2007-01-11 2012-05-23 株式会社日立製作所 フラッシュメモリモジュール、そのフラッシュメモリモジュールを記録媒体として用いたストレージ装置及びそのフラッシュメモリモジュールのアドレス変換テーブル検証方法
US8078918B2 (en) * 2008-02-07 2011-12-13 Siliconsystems, Inc. Solid state storage subsystem that maintains and provides access to data reflective of a failure risk

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6415388B1 (en) * 1998-10-30 2002-07-02 Intel Corporation Method and apparatus for power throttling in a microprocessor using a closed loop feedback system
US6467048B1 (en) * 1999-10-07 2002-10-15 Compaq Information Technologies Group, L.P. Apparatus, method and system for using cache memory as fail-over memory
US20070226405A1 (en) * 2006-02-10 2007-09-27 Takao Watanabe Information processor
US20080235555A1 (en) * 2007-03-20 2008-09-25 International Business Machines Corporation Method, apparatus, and system for retention-time control and error management in a cache system comprising dynamic storage

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017215377A1 (zh) * 2016-06-16 2017-12-21 中兴通讯股份有限公司 内存硬错误的处理方法及装置

Also Published As

Publication number Publication date
EP2204818A3 (en) 2010-10-06
EP2204818A2 (en) 2010-07-07
KR20100080383A (ko) 2010-07-08
KR101141487B1 (ko) 2012-07-02
US20100169729A1 (en) 2010-07-01

Similar Documents

Publication Publication Date Title
CN101960532B (zh) 用于节省存储器自刷新功率的系统、方法和装置
US10824499B2 (en) Memory system architectures using a separate system control path or channel for processing error information
CN102117236A (zh) 使集成存储器控制器能透明地与有缺陷存储器装置工作
US10002043B2 (en) Memory devices and modules
US8874979B2 (en) Three dimensional(3D) memory device sparing
US7694093B2 (en) Memory module and method for mirroring data by rank
US8745323B2 (en) System and method for controller independent faulty memory replacement
CN114245891A (zh) 用于持久性存储器系统等的数据完整性
CN104094351A (zh) 内存模块缓冲器数据存储
US9116700B2 (en) Computer memory power management
US10395750B2 (en) System and method for post-package repair across DRAM banks and bank groups
CN103137215A (zh) 向存储器提供低延时错误纠正码能力
US20040237001A1 (en) Memory integrated circuit including an error detection mechanism for detecting errors in address and control signals
US20210191811A1 (en) Memory striping approach that interleaves sub protected data words
US20220350500A1 (en) Embedded controller and memory to store memory error information
US20210279122A1 (en) Lifetime telemetry on memory error statistics to improve memory failure analysis and prevention
US11538550B2 (en) System and method for repairing memory
US20140032855A1 (en) Information processing apparatus and method
CN110737539B (zh) 裸片级错误恢复方案
US11281277B2 (en) Power management for partial cache line information storage between memories
KR20190052490A (ko) 반도체 메모리 모듈, 반도체 메모리 시스템, 그리고 반도체 메모리 모듈을 액세스하는 액세스 방법
US20240096439A1 (en) Selective per die dram ppr for cxl type 3 device
US20230214151A1 (en) Memory system and operating method thereof
US20240118970A1 (en) Techniques for memory scrubbing associated with reliability availability and serviceability features
US20240241778A1 (en) In-system mitigation of uncorrectable errors based on confidence factors, based on fault-aware analysis

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110706