CN103389924A - 应用于随机存储器的ecc存储系统 - Google Patents
应用于随机存储器的ecc存储系统 Download PDFInfo
- Publication number
- CN103389924A CN103389924A CN2013103166790A CN201310316679A CN103389924A CN 103389924 A CN103389924 A CN 103389924A CN 2013103166790 A CN2013103166790 A CN 2013103166790A CN 201310316679 A CN201310316679 A CN 201310316679A CN 103389924 A CN103389924 A CN 103389924A
- Authority
- CN
- China
- Prior art keywords
- ecc
- bus
- random access
- access memory
- input end
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本发明提供一种应用于随机存储器的ECC存储系统，包括主设备模块、随机存储器和位于主设备模块和随机存储器之间的总线连接器；随机存储器和总线连接器之间设有一总线ECC桥接模块，该总线ECC桥接模块包括至少2个选通控制寄存器、至少2个总线应答选通器、至少2个总线传输选通器和ECC桥接器，该ECC桥接器包括与总线连接器连接的总线Master接口、与随机存储器连接的总线Slave接口、ECC校验码生成电路、ECC校验电路、ECC纠错电路和控制模块；总线传输选通器的第一总线输入端和ECC桥接器的编码输入端均连接到总线连接器；总线应答选通器的第一应答输入端和ECC桥接器的解码输入端均连接到随机存储器端。本发明可灵活选择各个随机存储器是否需要ECC校验或者随机存储器内是否需要ECC校验，方便系统的扩展应用且提高了整体的效率。
Description
技术领域
本发明涉及一种随机存储器系统，具体涉及一种应用于随机存储器的ECC存储系统。
背景技术
受电磁干扰或工艺缺陷的影响，随机存储设备或总线传输存在一定的单Bit状态翻转错误的几率。这在汽车电子等可靠性要求极高的系统中是不能允许的。所以在可靠性要求较高的嵌入式系统中一般会在总线级加入支持纠错和检错的ECC功能。挂载在总线上的Slave可以共享ECC逻辑，而且原IP基本可以在重用的基础上得到ECC保护。
在现有的技术中，挂载在总线上的需要ECC保护的Slave是通过外挂一个ECC模块实现的，系统设计人员要在设计初始阶段就分配好需要ECC保护的memory区域，并将该区域映射到相应的Slave端口，在外部通过ECC模块进行保护。该方法比较不灵活，而且一旦相应的memory空间被设定为受ECC保护的区域，即使在不同的应用场合不再需要对该区域进行ECC保护，仍然不能重用该区域，不仅灵活性差，而且可移植性也较低，不利于系统性能的提升。
发明内容
本发明目的是提供一种应用于随机存储器的ECC存储系统，该总线ECC校验装置可根据不同的应用场合灵活选择各个随机存储器是否需要ECC校验或者随机存储器内是否需要ECC校验，方便系统的扩展应用，且提高了整体的效率、灵活实现可重用该区域，而且可移植性也好，有利于系统性能的提升。
为达到上述目的，本发明采用的技术方案是：一种应用于随机存储器的ECC存储系统，包括主设备模块、随机存储器和位于主设备模块和随机存储器之间的总线连接器；所述随机存储器和总线连接器之间设有一总线ECC桥接模块，该总线ECC桥接模块包括至少2个选通控制寄存器、至少2个总线应答选通器、至少2个总线传输选通器和ECC桥接器，该ECC桥接器包括与总线连接器连接的总线Master接口、与随机存储器连接的总线Slave接口、ECC校验码生成电路、ECC校验电路、ECC纠错电路和控制模块，所述控制模块包含一组状态机，响应总线对随机存储器的访问请求，产生相应的控制信号，控制ECC校验码生成电路、ECC校验电路和ECC纠错电路，完成总线数据的ECC编码、解码和纠错，并实现不同状态之间的跳转；
所述总线传输选通器的第一总线输入端和ECC桥接器的Master编码输入端均连接到所述总线连接器，所述ECC桥接器的Slave编码输出端连接到所述总线传输选通器的第二总线输入端，所述总线传输选通器的第一总线输入端用于接收来自主设备模块的存储数据，所述总线传输选通器的第二总线输入端用于接收来自ECC桥接器的具有ECC校验码的编码存储数据，总线传输选通器的输出端和控制端分别连接到随机存储器和选通控制寄存器，所述总线传输选通器根据选通控制寄存器的配置从而将第一总线输入端、第二总线输入端中一端数据传输给所述随机存储器；
所述总线应答选通器的第一应答输入端和ECC桥接器的Slave解码输入端均连接到所述随机存储器，所述ECC桥接器的Master解码输出端连接到所述总线应答选通器的第二应答输入端，所述总线应答选通器的第一应答输入端用于接收来自随机存储器的存储数据，所述总线应答选通器的第二应答输入端用于接收来自ECC桥接器的解码存储数据，总线应答选通器的输出端和控制端分别连接到总线连接器和选通控制寄存器，所述总线应答选通器根据选通控制寄存器的配置从而将第一应答输入端、第二应答输入端中一端数据传输给所述供主设备模块读取的总线连接器；
所述选通控制寄存器、总线应答选通器和总线传输选通器的数目相等。
上述技术方案中的进一步改进方案如下：
1. 上述方案中，所述随机存储器内分为校验数据存储区和非校验数据存储区，所述校验数据存储区用于存储经所述ECC桥接器生成相应ECC码的存储数据，所述非校验数据存储区用于存储来自总线的存储数据。
2. 上述方案中，所述随机存储器数目至少2个，其中部分随机存储器用于存储校验数据，其余随机存储器用于存储非校验数据。
由于上述技术方案运用，本发明与现有技术相比具有下列优点和效果：
1. 本发明应用于随机存储器的ECC存储系统，可根据不同的应用场合灵活选择各个随机存储器是否需要ECC校验或者随机存储器内是否需要ECC校验，方便系统的扩展应用，且灵活实现可重用该区域，可移植性也好，有利于系统性能的提升。
2. 本发明应用于随机存储器的ECC存储系统，其ECC桥接器侦查总线Master访问信号，判断是否存在对slave的有效访问请求，若是，总线Master接口发出操作命令数据给ECC控制模块，若否，总线Master接口直接将操作命令数据旁路；其编/解码过程是通过基于数据总线的ECC桥接器来完成的，首先ECC桥接器判断总线Master发出的操作命令数据的种类，若为写操作，进入总线写状态，写数据总线通过ECC校验码生成电路生成纠错编码，并和原数据合并后传递给指定Slave。若操作命令数据为读操作，向Slave发出一个读请求，ECC桥接器中的ECC校验电路对读回数据进行校验，若无错误，则将读数据传递给总线Master；若有错误，ECC桥接器中的ECC纠错电路进入纠错状态，若纠错失败，向总线Master发出访问出错信号，若纠错成功，将纠错后的数据传递给总线Master。
附图说明
附图1为现有随机存储器的总线系统示意图；
附图2为本发明应用于随机存储器的ECC存储系统示意图；
附图3为本发明ECC桥接器结构示意图；
附图4为本发明ECC桥接器内部状态机原理图。
以上附图中：1、主设备模块；2、随机存储器；3、总线连接器；4、总线ECC桥接模块；5、选通控制寄存器；6、总线应答选通器；7、总线传输选通器；8、ECC桥接器；9、控制模块；10、ECC纠错电路；11、总线Master接口；12、总线Slave接口；13、ECC校验码生成电路；14、ECC校验电路。
具体实施方式
下面结合附图及实施例对本发明作进一步描述：
实施例：一种应用于随机存储器的ECC存储系统，包括主设备模块1、随机存储器2和位于主设备模块1和随机存储器2之间的总线连接器3；所述随机存储器2和总线连接器3之间设有一总线ECC桥接模块4，该总线ECC桥接模块4包括至少2个选通控制寄存器5、至少2个总线应答选通器6、至少2个总线传输选通器7和ECC桥接器8，该ECC桥接器8包括与总线连接器3连接的总线Master接口11、与随机存储器连接的总线Slave接口12、ECC校验码生成电路13、ECC校验电路14、ECC纠错电路10和控制模块9，所述控制模块9包含一组状态机，响应总线对随机存储器的访问请求，产生相应的控制信号，控制ECC校验码生成电路13、ECC校验电路14和ECC纠错电路10，完成总线数据的ECC编码、解码和纠错，并实现不同状态之间的跳转；
ECC桥接器侦查总线Master的访问信号，判断master是否对slave发出了有效的总线访问，若是，则启动内部状态机，总线Master接口发出操作命令数据给ECC控制模块，若否，内部状态机不发生变化；
ECC桥接器判断总线Master发出的操作命令为读时，向Slave发出一个读请求，并对读回数据进行ECC校验。如读回数据无ECC校验错，则将解码后读数据传递给总线Master。如发现校验错，进入纠错状态。如纠错失败，向总线Master发出访问出错信号。如纠错成功，将纠错后的数据传递给总线Master；当ECC桥接器判断总线Master发出的操作命令为写时，进入总线写状态，写数据总线通过ECC校验码生成逻辑生成校验位，并和原数据合并成写数据总线，传递给Slave；
所述总线传输选通器7的第一总线输入端和ECC桥接器8的Master编码输入端均连接到所述总线连接器3，所述ECC桥接器8的Slave编码输出端连接到所述总线传输选通器7的第二总线输入端，所述总线传输选通器7的第一总线输入端用于接收来自主设备模块1的存储数据，所述总线传输选通器7的第二总线输入端用于接收来自ECC桥接器8的具有ECC校验码的编码存储数据，总线传输选通器7的输出端和控制端分别连接到随机存储器2和选通控制寄存器5，所述总线传输选通器7根据选通控制寄存器5的配置从而将第一总线输入端、第二总线输入端中一端数据传输给所述随机存储器2；
所述总线应答选通器6的第一应答输入端和ECC桥接器8的Slave解码输入端均连接到所述随机存储器2，所述ECC桥接器8的Master解码输出端连接到所述总线应答选通器6的第二应答输入端，所述总线应答选通器6的第一应答输入端用于接收来自随机存储器的存储数据，所述总线应答选通器6的第二应答输入端用于接收来自ECC桥接器8的解码存储数据，总线应答选通器6的输出端和控制端分别连接到总线连接器3和选通控制寄存器5，所述总线应答选通器6根据选通控制寄存器5的配置从而将第一应答输入端、第二应答输入端中一端数据传输给所述供主设备模块1读取的总线连接器3；
所述选通控制寄存器5、总线应答选通器6和总线传输选通器7的数目相等。
上述随机存储器2内分为校验数据存储区和非校验数据存储区，所述校验数据存储区用于存储经所述ECC桥接器8生成相应ECC码的存储数据，所述非校验数据存储区用于存储来自总线连接器3的存储数据。
上述随机存储器2数目至少2个，其中部分随机存储器2用于存储校验数据，其余随机存储器2用于存储非校验数据。
通过一组寄存器0～寄存器n来控制相应的n个slave即随机存储器2是否要进行ECC保护，当寄存器n为“0”时，默认不需要对slave_n进行ECC保护；当寄存器n设为“1”时，表示需要对slave_n进行ECC保护；从图中可以看到，总线连接器输出的总线传输信号一路直接输入到了总线传输选通器的一个输入端，总线连接器输出的总线传输信号经过ECC编码后得到了带有ECC编码的另一路总线传输信号输入到了总线传输选通器的另外一个输入端；同理，总线应答信号也是一样，连接总线应答选通器的一路输入直接来自于slave的输出端口，另一路是slave输出的应答信号经过ECC译码后的信号；总线传输选通器和总线应答选通器的选通端是由选通控制寄存器0～选通控制寄存器n来控制的，系统可以灵活控制各个slave是否需要ECC校验，方便系统的扩展应用。
上述实施例只为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。
Claims (3)
1. 一种应用于随机存储器的ECC存储系统，包括主设备模块（1）、随机存储器（2）和位于主设备模块（1）和随机存储器（2）之间的总线连接器（3）；其特征在于：所述随机存储器（2）和总线连接器（3）之间设有一总线ECC桥接模块（4），该总线ECC桥接模块（4）包括至少2个选通控制寄存器（5）、至少2个总线应答选通器（6）、至少2个总线传输选通器（7）和ECC桥接器（8），该ECC桥接器（8）包括与总线连接器（3）连接的总线Master接口（11）、与随机存储器连接的总线Slave接口（12）、ECC校验码生成电路（13）、ECC校验电路（14）、ECC纠错电路（10）和控制模块（9），所述控制模块（9）包含一组状态机，响应总线对随机存储器的访问请求，产生相应的控制信号，控制ECC校验码生成电路（13）、ECC校验电路（14）和ECC纠错电路（10），完成总线数据的ECC编码、解码和纠错，并实现不同状态之间的跳转；
所述总线传输选通器（7）的第一总线输入端和ECC桥接器（8）的Master编码输入端均连接到所述总线连接器（3），所述ECC桥接器（8）的Slave编码输出端连接到所述总线传输选通器（7）的第二总线输入端，所述总线传输选通器（7）的第一总线输入端用于接收来自主设备模块（1）的存储数据，所述总线传输选通器（7）的第二总线输入端用于接收来自ECC桥接器（8）的具有ECC校验码的编码存储数据，总线传输选通器（7）的输出端和控制端分别连接到随机存储器（2）和选通控制寄存器（5），所述总线传输选通器（7）根据选通控制寄存器（5）的配置从而将第一总线输入端、第二总线输入端中一端数据传输给所述随机存储器（2）；
所述总线应答选通器（6）的第一应答输入端和ECC桥接器（8）的Slave解码输入端均连接到所述随机存储器（2），所述ECC桥接器（8）的Master解码输出端连接到所述总线应答选通器（6）的第二应答输入端，所述总线应答选通器（6）的第一应答输入端用于接收来自随机存储器的存储数据，所述总线应答选通器（6）的第二应答输入端用于接收来自ECC桥接器（8）的解码存储数据，总线应答选通器（6）的输出端和控制端分别连接到总线连接器（3）和选通控制寄存器（5），所述总线应答选通器（6）根据选通控制寄存器（5）的配置从而将第一应答输入端、第二应答输入端中一端数据传输给所述供主设备模块（1）读取的总线连接器（3）；
所述选通控制寄存器（5）、总线应答选通器（6）和总线传输选通器（7）的数目相等。
2. 根据权利要求1所述的应用于随机存储器的ECC存储系统，其特征在于：所述随机存储器（2）内分为校验数据存储区和非校验数据存储区，所述校验数据存储区用于存储经所述ECC桥接器（8）生成相应ECC码的存储数据，所述非校验数据存储区用于存储来自总线连接器（3）的存储数据。
3. 根据权利要求1所述的应用于随机存储器的ECC存储系统，其特征在于：所述随机存储器（2）数目至少2个，其中部分随机存储器（2）用于存储校验数据，其余随机存储器（2）用于存储非校验数据。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310316679.0A CN103389924B (zh) | 2013-07-25 | 2013-07-25 | 应用于随机存储器的ecc存储系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310316679.0A CN103389924B (zh) | 2013-07-25 | 2013-07-25 | 应用于随机存储器的ecc存储系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103389924A true CN103389924A (zh) | 2013-11-13 |
| CN103389924B CN103389924B (zh) | 2016-04-06 |
Family
ID=49534203
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310316679.0A Active CN103389924B (zh) | 2013-07-25 | 2013-07-25 | 应用于随机存储器的ecc存储系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103389924B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111913668A (zh) * | 2020-08-07 | 2020-11-10 | 中国电子科技集团公司第五十八研究所 | 一种ip复用下检纠查存储器数据准确性的方法 |
| CN112749384A (zh) * | 2019-10-30 | 2021-05-04 | 盈甲医疗科技(北京)有限公司 | 一种设备接入方法及其加密接口电路 |
| WO2022156386A1 (zh) * | 2021-01-20 | 2022-07-28 | 沐曦集成电路(上海)有限公司 | 隐藏ecc编码延时的存储系统及方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040225943A1 (en) * | 2003-05-09 | 2004-11-11 | Brueggen Christopher M. | Systems and methods for providing error correction code testing functionality |
| US20040225944A1 (en) * | 2003-05-09 | 2004-11-11 | Brueggen Christopher M. | Systems and methods for processing an error correction code word for storage in memory components |
| US20100306622A1 (en) * | 2009-05-28 | 2010-12-02 | Takahide Nishiyama | Memory system and data transfer method |
| CN101964205A (zh) * | 2010-09-17 | 2011-02-02 | 记忆科技(深圳)有限公司 | 基于固态硬盘的ecc模块动态复用系统及方法 |
| CN102124527A (zh) * | 2008-05-16 | 2011-07-13 | 弗森-艾奥公司 | 用于检测和替代失效的数据存储器的装置、系统和方法 |
| US20110283165A1 (en) * | 2010-05-14 | 2011-11-17 | Takahide Nishiyama | Memory system and data transfer method of the same |
-
2013
- 2013-07-25 CN CN201310316679.0A patent/CN103389924B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040225943A1 (en) * | 2003-05-09 | 2004-11-11 | Brueggen Christopher M. | Systems and methods for providing error correction code testing functionality |
| US20040225944A1 (en) * | 2003-05-09 | 2004-11-11 | Brueggen Christopher M. | Systems and methods for processing an error correction code word for storage in memory components |
| CN102124527A (zh) * | 2008-05-16 | 2011-07-13 | 弗森-艾奥公司 | 用于检测和替代失效的数据存储器的装置、系统和方法 |
| US20100306622A1 (en) * | 2009-05-28 | 2010-12-02 | Takahide Nishiyama | Memory system and data transfer method |
| US20110283165A1 (en) * | 2010-05-14 | 2011-11-17 | Takahide Nishiyama | Memory system and data transfer method of the same |
| CN101964205A (zh) * | 2010-09-17 | 2011-02-02 | 记忆科技(深圳)有限公司 | 基于固态硬盘的ecc模块动态复用系统及方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112749384A (zh) * | 2019-10-30 | 2021-05-04 | 盈甲医疗科技(北京)有限公司 | 一种设备接入方法及其加密接口电路 |
| CN111913668A (zh) * | 2020-08-07 | 2020-11-10 | 中国电子科技集团公司第五十八研究所 | 一种ip复用下检纠查存储器数据准确性的方法 |
| CN111913668B (zh) * | 2020-08-07 | 2022-08-02 | 中国电子科技集团公司第五十八研究所 | 一种ip复用下检纠查存储器数据准确性的方法 |
| WO2022156386A1 (zh) * | 2021-01-20 | 2022-07-28 | 沐曦集成电路(上海)有限公司 | 隐藏ecc编码延时的存储系统及方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103389924B (zh) | 2016-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5107880B2 (ja) | データ転送処理装置及び方法 | |
| CN102084341B (zh) | 用于在高速串行链路中使用的循环冗余码 | |
| US9411537B2 (en) | Embedded multimedia card (EMMC), EMMC system including the EMMC, and method of operating the EMMC | |
| US8238244B2 (en) | Packet deconstruction/reconstruction and link-control | |
| CN109643257A (zh) | 存储器系统中的链路纠错 | |
| CN103389923B (zh) | 随机存储器访问总线ecc校验装置 | |
| KR20160018987A (ko) | 인터페이스 회로 및 그것의 패킷 전송 방법 | |
| CN108334419B (zh) | 一种数据恢复的方法和装置 | |
| EP2960777B1 (en) | Data protection method, apparatus and device | |
| CN105790830A (zh) | 光模块在位检测方法和装置 | |
| CN103389924B (zh) | 应用于随机存储器的ecc存储系统 | |
| CN102467975A (zh) | 数据错误检查方法、数据传输方法和半导体存储装置 | |
| CN102831028A (zh) | 基于数据总线的ecc纠错方法及系统 | |
| CN101923494A (zh) | 一种存储器控制器验证系统、方法及记分板 | |
| KR102338323B1 (ko) | 통신 메커니즘을 포함하는 컴퓨팅 시스템 및 그것의 동작 방법 | |
| KR20110003726A (ko) | Ｓａｔａ 인터페이스에서의 ｃｒｃ 관리 방법 및 이를 구현한 데이터 저장 장치 | |
| CN111913668B (zh) | 一种ip复用下检纠查存储器数据准确性的方法 | |
| CN103389922B (zh) | 用于随机存储器的总线ecc校验系统 | |
| US20110066925A1 (en) | Error detection | |
| CN104240752A (zh) | 半导体器件、半导体系统以及半导体器件的控制方法 | |
| CN104471645B (zh) | 采用检错编码的事务的存储器设备的定时优化装置和方法 | |
| CN103399829A (zh) | 高可靠性随机存储系统 | |
| US10210034B2 (en) | Electronic device with recording functionality and method for recording thereof | |
| CN115827308A (zh) | 一种固态硬盘数据纠错方法及一种固态硬盘 | |
| CN110633225A (zh) | 实体存储对照表产生装置及方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 215011 Zhuyuan Road 209, New District, Suzhou City, Jiangsu Province Patentee after: Suzhou Guoxin Technology Co., Ltd. Address before: 215011 Zhuyuan Road 209, New District, Suzhou City, Jiangsu Province Patentee before: C*Core Technology (Suzhou) Co., Ltd. |
|
| CP01 | Change in the name or title of a patent holder |