CN117632571A - 数据处理方法、装置及电子设备 - Google Patents
数据处理方法、装置及电子设备 Download PDFInfo
- Publication number
- CN117632571A CN117632571A CN202210957838.4A CN202210957838A CN117632571A CN 117632571 A CN117632571 A CN 117632571A CN 202210957838 A CN202210957838 A CN 202210957838A CN 117632571 A CN117632571 A CN 117632571A
- Authority
- CN
- China
- Prior art keywords
- data
- error correction
- correction code
- storage device
- verification result
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003672 processing method Methods 0.000 title claims abstract description 40
- 238000012937 correction Methods 0.000 claims abstract description 424
- 238000012795 verification Methods 0.000 claims abstract description 166
- 238000000034 method Methods 0.000 claims abstract description 105
- 238000013524 data verification Methods 0.000 claims abstract description 58
- 238000012545 processing Methods 0.000 claims description 87
- 230000005540 biological transmission Effects 0.000 claims description 39
- 238000004590 computer program Methods 0.000 claims description 15
- 238000010586 diagram Methods 0.000 description 23
- 230000006870 function Effects 0.000 description 9
- 230000003287 optical effect Effects 0.000 description 5
- 238000004891 communication Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 230000003190 augmentative effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000013307 optical fiber Substances 0.000 description 2
- 230000000644 propagated effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- 238000013500 data storage Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 239000008187 granular material Substances 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本公开提供一种数据处理方法、装置及电子设备,该方法包括:电子设备在存储设备中获取第一数据和第一纠错码,所述第一纠错码为所述存储设备存储所述第一数据时生成的纠错码;所述电子设备根据所述第一数据,生成第二纠错码;所述电子设备根据所述第一纠错码和所述第二纠错码,对所述第一数据进行验证,得到第一验证结果;所述电子设备根据所述第一验证结果,对所述第一数据进行处理。提高数据验证的准确度和数据的可靠性。
Description
技术领域
本公开实施例涉及数据存储技术领域,尤其涉及一种数据处理方法、装置及电子设备。
背景技术
电子设备在向内存中存储数据时,通过错误检查和纠正(Error CorrectingCode,ECC)技术可以保证数据的可靠性。
目前,电子设备通过ecc数据可以保护内存颗粒出错对数据产生的影响。例如,内存可以获取数据对应的ecc数据,并将ecc数据存储在额外的存储器中,在电子设备读取数据时,内存可以根据数据生成新的ecc数据,并通过新的ecc数据和额外的存储器存储的ecc数据进行校验,若ecc数据不同,则说明数据在内存中存储时发生错误。但是,根据上述方法,电子设备只能识别内存颗粒存在故障时数据出错的情况,而无法识别数据在链路传输的过程中出错的情况,进而导致对数据验证的准确度较低。
发明内容
本公开提供一种数据处理方法、装置及电子设备,用于解决现有技术中对数据验证的准确度较低的技术问题。
第一方面,本公开提供一种数据处理方法,该方法包括:
电子设备在存储设备中获取第一数据和第一纠错码,所述第一纠错码为所述存储设备存储所述第一数据时生成的纠错码;
所述电子设备根据所述第一数据,生成第二纠错码;
所述电子设备根据所述第一纠错码和所述第二纠错码,对所述第一数据进行验证,得到第一验证结果;
所述电子设备根据所述第一验证结果,对所述第一数据进行处理。
第二方面,本公开提供一种数据处理方法,该方法包括:
存储设备接收电子设备发送的第一数据和第三纠错码,所述第三纠错码为所述电子设备根据所述第一数据生成的纠错码;
所述存储设备根据所述第一数据生成第一纠错码,并根据所述第一纠错码和所述第三纠错码,对所述第一数据进行验证,得到第二验证结果;
所述存储设备根据所述第二验证结果,对所述第一数据和所述第一纠错码进行处理。
第三方面,本公开提供一种数据处理装置,该数据处理装置包括获取模块、生成模块、验证模块和处理模块,其中:
所述获取模块用于,在存储设备中获取第一数据和第一纠错码,所述第一纠错码为所述存储设备存储所述第一数据时生成的纠错码;
所述生成模块用于,根据所述第一数据,生成第二纠错码;
所述验证模块用于,根据所述第一纠错码和所述第二纠错码,对所述第一数据进行验证,得到第一验证结果;
所述处理模块用于,根据所述第一验证结果,对所述第一数据进行处理。
第四方面,本公开提供一种数据处理装置,该数据处理装置包括接收模块、生成模块、验证模块和处理模块,其中:
所述接收模块用于,接收电子设备发送的第一数据和第三纠错码,所述第三纠错码为所述电子设备根据所述第一数据生成的纠错码;
所述生成模块用于,根据所述第一数据生成第一纠错码;
所述验证模块用于,根据所述第一纠错码和所述第三纠错码,对所述第一数据进行验证,得到第二验证结果;
所述处理模块用于,根据所述第二验证结果,对所述第一数据和所述第一纠错码进行处理。
第五方面,本公开实施例提供一种电子设备,包括:处理器和存储器;
所述存储器存储计算机执行指令;
所述处理器执行所述存储器存储的计算机执行指令,使得所述至少一个处理器执行如上第一方面以及第一方面各种可能涉及的所述数据处理方法。
第六方面,本公开实施例提供一种存储设备,包括:处理器和存储器;
所述存储器存储计算机执行指令;
所述处理器执行所述存储器存储的计算机执行指令,使得所述至少一个处理器执行如上第二方面以及第二方面各种可能涉及的所述数据处理方法。
第七方面,本公开提供一种计算机可读存储介质,所述计算机可读存储介质中存储有计算机执行指令,当处理器执行所述计算机执行指令时,实现如上任一方面以及任一方面各种可能涉及的数据处理方法。
第八方面,本公开提供一种计算机程序产品,包括计算机程序,所述计算机程序被处理器执行时实现如上任一方面以及任一方面各种可能涉及的数据处理方法。
本公开提供一种数据处理方法、装置及电子设备,电子设备在存储设备中获取第一数据和第一纠错码,其中,第一纠错码为存储设备存储第一数据时生成的纠错码,电子设备根据第一数据,生成第二纠错码,电子设备根据第一纠错码和第二纠错码,对第一数据进行验证,得到第一验证结果,电子设备根据第一验证结果,对第一数据进行处理。在上述方法中,由于第一纠错码为存储设备存储第一数据时生成的纠错码,第二纠错码为电子设备从内存设备获取第一数据时生成的纠错码,因此,通过第一纠错码和第二纠错码可以识别第一数据在发送过程中出现的问题和第一数据在存储设备中存储过程中出现的问题,进而提高对数据验证的准确度。
附图说明
为了更清楚地说明本公开实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍,显而易见地,下面描述中的附图是本公开的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为本公开实施例提供的一种应用场景示意图;
图2为本公开实施例提供的一种数据处理方法的流程示意图;
图3为本公开实施例提供的一种获取第一数据和第一纠错码的示意图;
图4为本公开实施例提供的一种向存储设备发送第一数据的方法示意图;
图5A为本公开实施例提供的一种发送第一数据和第三纠错码的示意图;
图5B为本公开实施例提供的另一种发送第一数据和第三纠错码的示意图;
图6为本公开实施例提供的另一种数据处理方法的流程示意图;
图7为本公开实施例提供的一种发送第一数据的方法示意图;
图8为本公开实施例提供的一种数据处理方法的过程示意图;
图9为本公开实施例提供的一种数据处理装置的结构示意图;
图10为本公开实施例提供的另一种数据处理装置的结构示意图;以及,
图11为本公开实施例提供的一种电子设备的结构示意图。
具体实施方式
这里将详细地对示例性实施例进行说明,其示例表示在附图中。下面的描述涉及附图时,除非另有表示,不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本公开相一致的所有实施方式。相反,它们仅是与如所附权利要求书中所详述的、本公开的一些方面相一致的装置和方法的例子。
需要说明的是,在本文中,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
为了便于理解,首先对本公开实施例所涉及的概念进行说明。
电子设备:是一种具有无线收发功能的设备。电子设备可以部署在陆地上,包括室内或室外、手持、穿戴或车载;也可以部署在水面上(如轮船等)。所述电子设备可以是手机(mobile phone)、平板电脑(Pad)、带无线收发功能的电脑、虚拟现实(virtual reality,VR)电子设备、增强现实(augmented reality,AR)电子设备、工业控制(industrialcontrol)中的无线终端、车载电子设备、无人驾驶(self driving)中的无线终端、远程医疗(remote medical)中的无线电子设备、智能电网(smart grid)中的无线电子设备、运输安全(transportation safety)中的无线电子设备、智慧城市(smart city)中的无线电子设备、智慧家庭(smart home)中的无线电子设备、可穿戴电子设备等。本公开实施例所涉及的电子设备还可以称为终端、用户设备(user equipment,UE)、接入电子设备、车载终端、工业控制终端、UE单元、UE站、移动站、移动台、远方站、远程电子设备、移动设备、UE电子设备、无线通信设备、UE代理或UE装置等。电子设备也可以是固定的或者移动的。
在相关技术中,电子设备可以通过ecc技术对内存中存储的数据进行验证,避免数据在存储过程中出错。目前,电子设备可以识别由于内存硬件问题导致的数据出错的情况。例如,内存生成数据对应的ecc数据时,可以将ecc数据单独存储在其它的存储设备中,在电子设备读取数据时,内存可以再次生成数据对应的ecc数据,进而将两个ecc数据进行比较,若ecc数据不同,则说明数据在内存设备存储的过程中出现问题,进而停止使用该数据的业务。但是,通过额外保存ecc数据的方式只能识别内存硬件故障导致数据出错的情况,而无法识别数据在链路传输的过程中出错的情况,例如,若数据是在传输过程中出错,则内存设备产生的两个ecc也是相同的,这样导致对数据验证的准确度较低。
为了解决相关技术中对数据验证的准确度较低的技术问题,本公开实施例提供一种数据处理方法,电子设备在存储设备中获取第一数据和第一纠错码,其中,第一纠错码为存储设备存储第一数据时生成的纠错码,电子设备根据第一数据,生成第二纠错码,电子设备根据第一纠错码和第二纠错码,对第一数据进行验证,得到第一验证结果,若第一验证结果为第一数据验证不通过,则电子设备对第一数据进行纠错处理或生成第一数据对应的中断信号,若第一验证结果为第一数据验证通过,则电子设备根据第一数据进行业务处理。这样,若第一数据发生错误,电子设备可以及时的对第一数据进行纠错或生成第一数据的中断信号,提高第一数据的可靠性,并且,由于第一纠错码为存储设备存储第一数据时生成的纠错码,第二纠错码为电子设备从内存设备获取第一数据时生成的纠错码,因此,通过第一纠错码和第二纠错码可以识别第一数据在发送过程中出现的问题和第一数据在存储设备中存储过程中出现的问题,进而提高对数据验证的准确度。
下面,结合图1,对本公开实施例的应用场景进行说明。
图1为本公开实施例提供的一种应用场景示意图。请参见图1,包括:电子设备。其中,电子设备中包括内存和片上系统。内存中包括128比特数据和第一纠错码,其中,第一纠错码为内存获取128比特数据时,根据128比特数据生成的纠错码。片上系统接收内存发送的128比特数据和第一纠错码,并根据128比特数据生成第二纠错码。片上系统根据第一纠错码和第二纠错码确定128比特数据正确,电子设备根据128比特数据进行业务处理。在上述方法中,由于第一纠错码为存储设备存储第一数据时生成的纠错码,第二纠错码为电子设备从内存设备获取第一数据时生成的纠错码,因此,通过第一纠错码和第二纠错码可以确定128比特数据在存储和发送的过程中都没出错,进而提高对数据验证的准确度和数据可靠性。
下面以具体地实施例对本公开的技术方案以及本公开的技术方案如何解决上述技术问题进行详细说明。下面这几个具体的实施例可以相互结合,对于相同或相似的概念或过程可能在某些实施例中不再赘述。下面将结合附图,对本公开的实施例进行描述。
图2为本公开实施例提供的一种数据处理方法的流程示意图。请参见图2,该方法可以包括:
S201、电子设备在存储设备中获取第一数据和第一纠错码。
本公开实施例的执行主体可以为电子设备,也可以为设置在电子设备中的数据处理装置。其中,数据处理装置可以通过软件实现,数据处理装置也可以通过软件和硬件的结合实现。
可选的,电子设备可以通过片上系统(System on Chip,SOC)可以在电子设备的内存中获取第一数据。可选的,第一数据为电子设备预先在内存中存储的业务数据。例如,用户使用电子设备登陆业务系统,并在业务系统修改用户数据,则修改后的用户数据可以为第一数据,电子设备可以将修改后的用户数据存储在内存中。例如,内存设备可以为第5代低功耗双倍数据速率内存(Low Power Double Data Rate SDRAM 5,LPDDR5)。可选的,存储设备可以为电子设备内部的存储设备,也可以为电子设备外部的存储设备,本公开实施例对此不作限定。
可选的,第一纠错码用于对第一数据进行纠错。例如,第一纠错码可以为第一数据对应的ecc数据,电子设备通过ecc数据可以确定第一数据是否出错。可选的,第一纠错码为存储设备存储第一数据时生成的纠错码。例如,在SOC向内存中存储第一数据时,若内存接收到第一数据,则内存根据第一数据生成第一数据对应的ecc数据,并存储第一数据和第一数据对应的ecc数据。
可选的,在电子设备接收到第一数据对应的数据获取请求时,电子设备可以在存储设备中获取第一数据和第一纠错码。例如,数据获取请求中可以包括待获取数据的标识,在电子设备接收到数据获取请求时,电子设备可以根据待获取数据的标识,确定SOC需要读取的数据,在SOC从内存中读取该数据时,内存可以向电子设备中的SOC发送该数据和该数据对应的ecc数据。
下面,结合图3,对电子设备在存储设备中获取第一数据和第一纠错码的过程进行说明。
图3为本公开实施例提供的一种获取第一数据和第一纠错码的示意图。请参见图3,包括电子设备。其中,电子设备中包括片上系统SOC和内存。在电子设备接收到第一数据的获取请求时,片上系统SOC可以向内存发送第一数据的请求消息,内存根据第一数据的请求消息,向SOC发送第一数据和第一数据对应的第一纠错码。
S202、电子设备根据第一数据,生成第二纠错码。
可选的,第二纠错码用于对第一数据进行纠错。例如,第二纠错码可以为第一数据对应的ecc数据,电子设备通过ecc数据可以确定第一数据是否出错。可选的,第二纠错码为电子设备在存储设备中获取得到第一数据之后,根据第一数据生成的纠错码。例如,内存可以向电子设备发送第一数据和内存存储第一数据时生成的第一数据对应的第一纠错码,电子设备接收到内存发送的第一数据和第一纠错码时,根据第一数据生成第二纠错码。
S203、电子设备根据第一纠错码和第二纠错码,对第一数据进行验证,得到第一验证结果。
可选的,第一验证结果用于指示电子设备从内存设备中获取的第一数据是否出错。例如,若第一验证结果为第一数据验证通过,则说明第一数据在存储和/或发送的过程中没有出错,若第一验证结果为第一数据验证不通过,则说明第一数据在存储和/或发送的过程中出错。
可选的,可以根据如下可行的实现方式,对第一数据进行验证,得到第一验证结果:电子设备获取第一纠错码与第二纠错码的第一匹配程度。可选的,第一匹配程度用于指示第一纠错码和第二纠错码的相似度。例如,第一纠错码和第二纠错码的位宽可以为8比特,通过第一纠错码和第二纠错码的位异或运算,得到所述第一纠错码和第二纠错码的第一匹配程度。
电子设备根据第一匹配程度,得到第一验证结果。可选的,若第一匹配程度大于或等于第一阈值,则电子设备确定第一验证结果为第一数据验证通过。例如,若第一纠错码和第二纠错码的每个比特位的数据都相同,则电子设备确定第一纠错码和第二纠错码之间的第一验证结果为第一数据验证通过。例如,若第一纠错码和第二纠错码相同,则说明第一数据在存储或发送的过程中没有出错,电子设备可以使用第一数据进行业务处理。
可选的,若第一匹配程度小于第一阈值,则电子设备确定第一验证结果为第一数据验证不通过。例如,若第一纠错码和第二纠错码的位异或运算之后,运算结果和预设的结果(第一纠错码和第二纠错码完全相同时位异或运算结果)相比发生1比特位的翻转,则确定第一匹配程度小于第一阈值,电子设备确定第一纠错码和第二纠错码之间的第一验证结果为第一数据验证不通过。这样,电子设备可以通过第一纠错码和第二纠错码,准确的确定第一数据是否出错,进而提高数据的可靠性。
S204、电子设备根据第一验证结果,对第一数据进行处理。
可选的,电子设备根据第一验证结果,对第一数据进行处理,有如下两种情况:
情况1:第一验证结果为第一数据验证通过。
可选的,若第一验证结果为第一数据验证通过,则电子设备根据第一数据进行业务处理。例如,在电子设备接收到页面显示请求时,电子设备可以在内存中获取该页面对应的页面数据,若第一验证结果为该页面数据验证通过,则说明页面数据在存储或发送的过程中没有出错,电子设备可以根据页面数据显示对应的页面。
情况2:第一验证结果为第一数据验证不通过。
可选的,若第一验证结果为第一数据验证不通过,则电子设备对第一数据进行纠错处理或生成第一数据对应的中断信号。可选的,中断信号用于指示电子设备停止使用第一数据。例如,在电子设备中接收到页面显示请求时,电子设备可以在内存中获取该页面对应的页面数据,若第一验证结果为页面数据验证不通过,则说明页面数据在存储或发送的过程中出错,若电子设备可以对页面数据进行纠错,则电子设备根据纠错之后的页面数据显示对应的页面,若电子设备无法对页面数据进行纠错,则电子设备生成页面数据对应的中断信号,并通过该中断信号停止显示页面数据对应的页面。
可选的,可以根据如下可行的实现方式对第一数据进行纠错处理:获取第一纠错码与第二纠错码之间不同的数据的位宽,在位宽小于或等于预设阈值时,对第一数据进行纠错处理。例如,若第一纠错码和第二纠错码之间存在1比特位的数据不同,则电子设备可以对第一数据进行纠错处理(如,第一纠错码和第二纠错码都为ecc数据,电子设备可以通过ecc数据中的奇偶校验位确定第一数据出错的位置,进而对第一数据就行纠正)。
可选的,可以根据如下可行的实现方式生成第一数据对应的中断信号:获取第一纠错码与第二纠错码之间不同的数据的位宽,在位宽大于预设阈值时,生成第一数据对应的中断信号。例如,若第一纠错码和第二纠错码之间存在2比特位的数据不同,则电子设备无法对第一数据进行纠错处理,电子设备可以生成中断信号(可以为SOC生成中断信号,也可以为内存生成中断信号),以停止使用第一数据。
本公开实施例提供一种数据处理方法,电子设备在存储设备中获取第一数据和第一纠错码,电子设备根据第一数据,生成第二纠错码,电子设备根据第一纠错码和第二纠错码,对第一数据进行验证,得到第一验证结果,若第一验证结果为第一数据验证不通过,则电子设备对第一数据进行纠错处理或生成第一数据对应的中断信号,若第一验证结果为第一数据验证通过,则电子设备根据第一数据进行业务处理。这样,电子设备可以通过第一纠错码和第二纠错码,准确的判断第一数据是否出错,并且在第一数据出错时可以对第一数据进行纠错,进而提高第一数据的可靠性,并且,由于第一纠错码为存储设备存储第一数据时生成的纠错码,第二纠错码为电子设备从内存设备获取第一数据时生成的纠错码,因此,通过第一纠错码和第二纠错码可以识别第一数据在发送过程中出现的问题和第一数据在存储设备中存储过程中出现的问题,进而提高对数据验证的准确度。
在图2所示的实施例的基础上,电子设备在存储设备中获取第一数据和第一纠错码之前,电子设备还可以向存储设备发送第一数据,下面,结合图4,对电子设备向内存设备发送第一数据的过程进行说明。
图4为本公开实施例提供的一种向存储设备发送第一数据的方法示意图。请参见图4,该方法流程包括:
S401、电子设备获取第一数据,并根据第一数据生成第三纠错码。
可选的,第三纠错码用于对第一数据进行纠错。例如,第三纠错码可以为第一数据对应的ecc数据,电子设备通过ecc数据可以确定第一数据是否出错。可选的,第三纠错码为电子设备获取第一数据时生成的纠错码。例如,例如,在电子设备需要对数据进行写操作时,电子设备可以获取该数据的第三纠错码。
S402、电子设备向存储设备发送第一数据和第三纠错码,以使存储设备根据第三纠错码对第一数据进行验证。
可选的,可以通过如下可行的实现方式,向存储设备发送第一数据和第三纠错码:电子设备获取电子设备向存储设备发送第一数据所需的第一时钟周期。例如,电子设备向存储设备发送第一数据需要16个时钟周期。电子设备获取电子设备向存储设备发送第三纠错码所需的第二时钟周期。例如,若电子设备在向存储设备发送第一数据需要16个时钟周期,并且向存储设备发送ecc数据时还需1个时钟周期,则第一时钟周期为16个时钟周期,第二时钟周期为1个时钟周期。
电子设备将第一时钟周期和第二时钟周期的和,确定为电子设备向存储设备发送一次数据的发送周期。例如,在SOC从内存读数据或者向内存写数据时,发送一次数据所需的周期为发送周期。例如,若第一时钟周期为16个时钟周期,第二时钟周期为1个时钟周期,则电子设备向存储设备发送一次数据的发送周期为17个时钟周期,即,电子设备向内存设备传输的最小粒度为17个时钟周期发送的数据。这样,可以避免带宽的浪费(如,若第一数据占满一个发送周期,则还需在下一个发送周期发送一个ecc数据,由于ecc数据较小,因此,该发送周期内的其它时钟周期发送的数据为空,导致带宽浪费),电子设备可以将第一数据和第三纠错码在一个发送周期内发送至内存设备,进而提高数据发送的效率和数据发送的灵活度。
可选的,可以通过增加ecc信号线发送ecc数据。例如,若SOC在内存进行一次读操作或写操作最小粒度是16拍业务数据,则进行数据发送的信号线为8根,可以增加一个数据发送的信号线用于发送ecc数据,因此,通过9个数据发送的信号线,可以在一次发送过程中发送第一数据和第三纠错码(8跟信号线发送第一数据,1个信号线发送第三纠错码)。
下面,结合图5A-图5B,对发送第一数据和第三纠错码的过程进行说明。
图5A为本公开实施例提供的一种发送第一数据和第三纠错码的示意图。请参见图5A,包括17个时钟周期。其中,电子设备和内存每次进行一次数据发送最小粒度为17个时钟周期。时钟周期1、时钟周期2、……、时钟周期16用于发送第一数据,时钟周期17用于发送第三纠错码。这样,第一数据和第三纠错码可以在一个最小粒度中发送,进而节约带宽,提高数据发送的效率。
图5B为本公开实施例提供的另一种发送第一数据和第三纠错码的示意图。请参见图5B,包括9根信号线。其中,电子设备和内存每次进行一次数据发送最小粒度为9根信号线传输的数据。信号线1、信号线2、……、信号线8用于发送16拍的第一数据,信号线9用于发送8拍的第三纠错码。这样,第一数据和第三纠错码可以在一个最小粒度中发送,进而节约带宽,提高数据发送的效率。
可选的,存储设备接收到第一数据和第三纠错码时,可以通过第三纠错码对第一数据进行验证。例如,存储设备接收到第一数据和第一数据对应的ecc数据时,可以通过ecc数据验证第一数据在发送过程中是否出错,进而提高第一数据的可靠性。
本公开实施例提供一种向存储设备发送第一数据的方法,电子设备获取第一数据,并根据第一数据生成第三纠错码,电子设备获取电子设备向存储设备发送第一数据所需的第一时钟周期,以及电子设备向存储设备发送第三纠错码所需的第二时钟周期,电子设备将第一时钟周期和第二时钟周期的和,确定为电子设备向存储设备发送一次数据的发送周期,并通过发送周期向存储设备发送第一数据和第三纠错码。这样,电子设备可以在一个数据发送周期向内存设备发送第一数据和第三纠错码,避免带宽的浪费,提高数据发送的效率和数据发送的灵活度。
在上述任意一个实施例的基础上,本公开实施例还包括另一种数据处理方法,下面,结合图6,对另一种数据处理方法的过程进行说明。
图6为本公开实施例提供的另一种数据处理方法的流程示意图。请参见图6,该方法流程包括:
S601、存储设备接收电子设备发送的第一数据和第三纠错码。
可选的,存储设备可以接收电子设备发送的第一数据和第三纠错码,其中,第三纠错码为电子设备根据第一数据生成的纠错码。例如,电子设备获取第一数据时,根据第一数据生成ecc数据,并向存储设备发送第一数据和ecc数据。
S602、存储设备根据第一数据生成第一纠错码。
可选的,存储设备接收到电子设备发送的第一数据和第三纠错码时,存储设备可以根据第一数据生成第一纠错码。例如,存储设备接收到电子设备发送的第一数据和第一数据对应的ecc数据时,可以根据第一数据生成新的ecc数据,并根据电子设备生成的ecc数据和存储设备生成的ecc数据对第一数据进行验证。
S603、存储设备根据第一纠错码和第三纠错码,对第一数据进行验证,得到第二验证结果。
可选的,第二验证结果用于指示内存设备接收到的第一数据是否出错。例如,若第二验证结果为第一数据验证通过,则说明第一数据在发送的过程中没有出错,若第二验证结果为第一数据验证不通过,则说明第一数据在发送的过程中出错。
可选的,可以根据如下可行的实现方式,对第一数据进行验证,得到第一验证结果:存储设备获取第一纠错码与第三纠错码的第二匹配程度。可选的,第二匹配程度用于指示第一纠错码和第三纠错码的相似度。例如,第一纠错码和第三纠错码的位宽可以为8比特,通过对第一纠错码和第三纠错码的每个比特位进行对比,得到第一纠错码和第三纠错码的第二匹配程度。例如,可以通过第一纠错码和第三纠错码之间的位异或运算,确定第二匹配程度。
存储设备根据第二匹配程度,得到第二验证结果。可选的,若第二匹配程度大于或等于第二阈值,则存储设备确定第二验证结果为第一数据验证通过。例如,若第一纠错码和第三纠错码的每个比特位的数据都相同,则存储设备确定第一纠错码和第三纠错码之间的第二验证结果为第一数据验证通过。例如,若第一纠错码和第三纠错码相同,则说明第一数据在发送的过程中没有出错,存储设备可以存储第一数据。
可选的,若第而匹配程度小于第二阈值,则存储设备确定第二验证结果为第一数据验证不通过。例如,若第一纠错码和第三纠错码之间存在1个比特位的数据不相同,则电子设备确定第一纠错码和第三纠错码之间的第二验证结果为第一数据验证不通过。例如,若第一纠错码和第三纠错码之间存在多个比特位的数据不相同,则说明第一数据在发送的过程中出错,存储设备可以对第一数据进行纠错处理。
S604、存储设备根据第二验证结果,对第一数据和第一纠错码进行处理。
可选的,存储设备根据第二验证结果,对第一数据进行处理,有如下两种情况:
情况1:第二验证结果为第一数据验证通过。
可选的,若第二验证结果为第一数据验证通过,则存储设备存储第一数据和第一纠错码。例如,在存储设备接收到电子设备发送的页面数据和页面数据对应的第三纠错码时,可以通过生成页面数据对应的第一纠错码,并通过第一纠错码和第三纠错码对页面数据进行验证,若验证结果为页面数据验证通过,则说明电子设备在发送页面数据的过程中没有出错,因此,内存数据可以存储页面数据和页面数据对应的第一纠错码。
情况2:第二验证结果为第一数据验证不通过。
可选的,若第二验证结果为第一数据验证不通过,则存储设备对第一数据进行纠错处理或生成第一数据对应的中断信号。可选的,中断信号用于指示电子设备停止使用第一数据。例如,若第二验证结果为第一数据验证不通过,则说明电子设备向存储设备发送第一数据的过程中出错,若存储设备可以对页面数据进行纠错,则存储设备对第一数据就行纠错,并存储纠错之后的第一数据和根据纠错之后的第一数据生成的纠错码,若存储设备无法对第一数据进行纠错,则存储设备生成第一数据对应的中断信号,以使电子设备停止第一数据对应的业务。
可选的,可以根据如下可行的实现方式对第一数据进行纠错处理:获取第一纠错码与第三纠错码之间不同的数据的位宽,在位宽小于或等于预设阈值时,对第一数据进行纠错处理。例如,若第一纠错码和第三纠错码之间存在1比特位的数据不同,则存储设备可以对第一数据进行纠错处理(如,第一纠错码和第三纠错码都为ecc数据,存储设备可以通过ecc数据中的奇偶校验位确定第一数据出错的位置,进而对第一数据就行纠正)。
可选的,可以根据如下可行的实现方式生成第一数据对应的中断信号:获取第一纠错码与第三纠错码之间不同的数据的位宽,在位宽大于预设阈值时,生成第一数据对应的中断信号。例如,若第一纠错码和第三纠错码之间存在2比特位的数据不同,则存储设备无法对第一数据进行纠错处理,存储设备可以生成中断信号,以使电子设备停止使用第一数据的业务。
本公开实施例提供一种数据处理方法,存储设备接收电子设备发送的第一数据和第三纠错码,存储设备根据第一数据生成第一纠错码,并根据第一纠错码和第三纠错码,对第一数据进行验证,得到第二验证结果,存储设备根据第二验证结果,对第一数据和第一纠错码进行处理。这样,由于第一纠错码为存储设备接收到电子设备发送的第一数据得到的,因此,通过第一纠错码和第三纠错码可以发现第一数据在发送过程中出错的情况,并且,在电子设备从存储设备中获取第一数据和第一纠错码时,由于第一纠错码为存储设备存储第一数据之前生成的纠错码,因此,可以通过第一纠错码发现第一数据在存储过程中出错的情况,进而提高对数据验证的准确度。
在图2所示的实施例的基础上,存储设备根据所述第二验证结果,对所述第一数据和所述第一纠错码进行存储处理之后,存储设备还可以向电子设备发送第一数据,下面,结合图7,对存储设备向电子设备发送第一数据的过程进行说明。
图7为本公开实施例提供的一种发送第一数据的方法示意图。请参见图7,该方法流程包括:
S701、存储设备接收电子设备发送的第一数据的数据读取请求。
可选的,在电子设备读取第一数据时,可以向内存设备发送数据读取请求,其中,数据读取请求中可以包括第一数据的标识,内存设备可以通过第一数据的标识,确定待获取数据,并向电子设备发送该数据。
S702、响应于数据读取请求,存储设备向电子设备发送第一数据和第一纠错码,以使电子设备根据第一纠错码,对第一数据进行验证。
可选的,存储设备可以通过数据读取请求中的第一数据的标识,获取已存储的第一数据和第一数据对应的第一纠错码,电子设备接收到第一数据和第一纠错码之后,可以通过第一纠错码对第一数据进行验证。
可选的,在存储设备向电子设备发送第一数据和第一纠错码之前,存储设备可以通过第一数据生成第四纠错码,并通过第四纠错码和第一纠错码对第一数据进行验证,进而通过验证结果判断第一数据在存储过程中是否出错。例如,在存储设备向电子设备发送第一数据之前,存储设备可以根据第一数据生成第四纠错码,由于第一纠错码为存储设备存储第一数据之前生成的纠错码,因此,通过第一纠错码与第四纠错码的匹配程度,可以确定第一数据在存储过程中是否出错。
可选的,若第一纠错码与第四纠错码相同,则说明第一数据在存储设备存储的过程中未出错,若第一纠错码与第四纠错码不同,则说明第一数据在存储过程中出错。在第一数据未出错时,内存设备向电子设备发送第一数据和第一数据对应的第一纠错码。例如,若第一数据在存储的过程中出错,则内存设备可以对第一数据纠错或者生成中断信号,若第一数据在存储的过程中未出错,则内存设备可以向电子设备发送第一数据和第一纠错码,电子设备通过第一数据生成第二纠错码,并通过第一数据和第二纠错码对第一数据进行验证,若第一数据未出错,则电子设备处理第一数据对应的业务,若第一数据出错,则说明第一数据在发送过程中出错。这样,在第一数据出错时,电子设备可以准确的确定故障位置,进而提高故障维修的效率。
本公开实施例提供一种存储设备向电子设备发送第一数据的方法,存储设备接收电子设备发送的第一数据的数据读取请求,响应于数据读取请求,存储设备向电子设备发送第一数据和第一纠错码,以使电子设备根据第一纠错码,对第一数据进行验证。这样,在电子设备从存储设备中获取第一数据和第一纠错码时,由于第一纠错码为存储设备存储第一数据之前生成的纠错码,因此,可以通过第一纠错码发现第一数据在存储过程中出错的情况和发送过程中出错的情况,进而提高对数据验证的准确度。
在上述任意一个实施例的基础上,下面,结合图8,对上述数据处理方法的过程进行说明。
图8为本公开实施例提供的一种数据处理方法的过程示意图。请参见图8,包括:片上系统和内存。可选的,片上系统和内存都为电子设备中的装置。片上系统获取第一数据之后,根据第一数据生成第三纠错码,并向内存发送第一数据和第三纠错码。内存接收到片上系统发送的第一数据和第一纠错码时,根据第一数据生成第一纠错码,并通过第一纠错码和第三纠错码对第一数据进行验证,在第一数据验证通过时,内存可以存储第一纠错码和第一数据。
请参见图8,在电子设备需要使用第一数据时,片上系统可以向内存发送第一数据的请求消息,内存接收到第一数据的请求消息时,可以向片上系统发送第一数据和第一数据对应的第一纠错码。片上系统接收到第一数据和第一纠错码之后,可以根据第一数据生成第二纠错码,并通过第一纠错码和第二纠错码对第一数据再次进行验证,在第一数据验证通过时,电子设备可以根据第一数据进行业务处理。可选的,在内存和片上系统对第一数据验证过程中,若验证不通过,内存和片上系统都可以对第一数据进行纠错,或者,生成第一数据的中断信号,以提高数据的可靠性。这样,由于第一纠错码为存储设备存储第一数据时生成的纠错码,第二纠错码为电子设备从内存设备获取第一数据时生成的纠错码,因此,通过第一纠错码和第二纠错码可以识别第一数据在发送过程中出现的问题和第一数据在存储设备中存储过程中出现的问题,进而提高对数据验证的准确度。
图9为本公开实施例提供的一种数据处理装置的结构示意图。请参见图9,该数据处理装置90包括获取模块91、生成模块92、验证模块93和处理模块94,其中:
所述获取模块91用于,在存储设备中获取第一数据和第一纠错码,所述第一纠错码为所述存储设备存储所述第一数据时生成的纠错码;
所述生成模块92用于,根据所述第一数据,生成第二纠错码;
所述验证模块93用于,根据所述第一纠错码和所述第二纠错码,对所述第一数据进行验证,得到第一验证结果;
所述处理模块94用于,根据所述第一验证结果,对所述第一数据进行处理。
在一种可能的实施方式中,所述处理模块94具体用于:
若所述第一验证结果为所述第一数据验证通过,则所述电子设备根据所述第一数据进行业务处理;
若所述第一验证结果为所述第一数据验证不通过,则所述电子设备对所述第一数据进行纠错处理或生成所述第一数据对应的中断信号,所述中断信号用于指示所述电子设备停止使用所述第一数据。
在一种可能的实施方式中,所述验证模块93具体用于:
所述电子设备获取所述第一纠错码与所述第二纠错码的第一匹配程度;
所述电子设备根据所述第一匹配程度,得到所述第一验证结果。
在一种可能的实施方式中,所述验证模块93具体用于:
若所述第一匹配程度大于或等于第一阈值,则所述电子设备确定所述第一验证结果为所述第一数据验证通过;
若所述第一匹配程度小于所述第一阈值,则所述电子设备确定所述第一验证结果为所述第一数据验证不通过。
在一种可能的实施方式中,所述获取模块91还用于:
所述电子设备获取所述第一数据,并根据所述第一数据生成第三纠错码;
所述电子设备向所述存储设备发送所述第一数据和所述第三纠错码,以使所述存储设备根据所述第三纠错码对所述第一数据进行验证。
在一种可能的实施方式中,所述获取模块91具体用于:
所述电子设备获取所述电子设备向所述存储设备发送所述第一数据所需的第一时钟周期;
所述电子设备获取所述电子设备向所述存储设备发送所述第三纠错码所需的第二时钟周期;
所述电子设备将所述第一时钟周期和所述第二时钟周期的和,确定为所述电子设备向所述存储设备发送一次数据的发送周期;
通过所述发送周期向所述存储设备发送所述第一数据和所述第三纠错码。
本公开实施例提供的数据处理装置,可用于执行上述方法实施例的技术方案,其实现原理和技术效果类似,本实施例此处不再赘述。
图10为本公开实施例提供的另一种数据处理装置的结构示意图。请参见图10,该数据处理装置100包括接收模块101、生成模块102、验证模块103和处理模块104,其中:
所述接收模块101用于,接收电子设备发送的第一数据和第三纠错码,所述第三纠错码为所述电子设备根据所述第一数据生成的纠错码;
所述生成模块102用于,根据所述第一数据生成第一纠错码;
所述验证模块103用于,根据所述第一纠错码和所述第三纠错码,对所述第一数据进行验证,得到第二验证结果;
所述处理模块104用于,根据所述第二验证结果,对所述第一数据和所述第一纠错码进行处理。
在一种可能的实施方式中,所述处理模块104具体用于:
若所述第二验证结果为所述第一数据验证通过,则所述存储设备存储所述第一数据和所述第一纠错码;
若所述第二验证结果为所述第一数据验证不通过,则所述存储设备对所述第一数据进行纠错处理或生成所述第一数据对应的中断信号。
在一种可能的实施方式中,所述验证模块103具体用于:
所述存储设备获取所述第一纠错码与所述第三纠错码的第二匹配程度;
所述存储设备根据所述第二匹配程度,得到所述第二验证结果。
在一种可能的实施方式中,所述验证模块103具体用于:
若所述第二匹配程度大于或等于第二阈值,则所述存储设备确定所述第二验证结果为所述第一数据验证通过;
若所述第二匹配程度小于所述第二阈值,则所述存储设备确定所述第二验证结果为所述第一数据验证不通过。
在一种可能的实施方式中,所述接收模块101还用于:
所述存储设备接收所述电子设备发送的所述第一数据的数据读取请求;
响应于所述数据读取请求,所述存储设备向所述电子设备发送所述第一数据和所述第一纠错码,以使所述电子设备根据所述第一纠错码,对所述第一数据进行验证。
本公开实施例提供的数据处理装置,可用于执行上述方法实施例的技术方案,其实现原理和技术效果类似,本实施例此处不再赘述。
图11为本公开实施例提供的一种电子设备的结构示意图。请参见图11,其示出了适于用来实现本公开实施例的电子设备1100的结构示意图,该电子设备1100可以为终端设备或服务器。其中,终端设备可以包括但不限于诸如移动电话、笔记本电脑、数字广播接收器、个人数字助理(Personal Digital Assistant,简称PDA)、平板电脑(Portable AndroidDevice,简称PAD)、便携式多媒体播放器(Portable Media Player,简称PMP)、车载终端(例如车载导航终端)等等的移动终端以及诸如数字TV、台式计算机等等的固定终端。图11示出的电子设备仅仅是一个示例,不应对本公开实施例的功能和使用范围带来任何限制。
如图11所示,电子设备1100可以包括处理装置(例如中央处理器、图形处理器等)1101,其可以根据存储在只读存储器(Read Only Memory,简称ROM)1102中的程序或者从存储装置1108加载到随机访问存储器(Random Access Memory,简称RAM)1103中的程序而执行各种适当的动作和处理。在RAM 1103中,还存储有电子设备1100操作所需的各种程序和数据。处理装置1101、ROM 1102以及RAM 1103通过总线1104彼此相连。输入/输出(I/O)接口1105也连接至总线1104。
通常,以下装置可以连接至I/O接口1105:包括例如触摸屏、触摸板、键盘、鼠标、摄像头、麦克风、加速度计、陀螺仪等的输入装置1106;包括例如液晶显示器(Liquid CrystalDisplay,简称LCD)、扬声器、振动器等的输出装置1107;包括例如磁带、硬盘等的存储装置1108;以及通信装置1109。通信装置1109可以允许电子设备1100与其他设备进行无线或有线通信以交换数据。虽然图11示出了具有各种装置的电子设备1100,但是应理解的是,并不要求实施或具备所有示出的装置。可以替代地实施或具备更多或更少的装置。
特别地,根据本公开的实施例,上文参考流程图描述的过程可以被实现为计算机软件程序。例如,本公开的实施例包括一种计算机程序产品,其包括承载在计算机可读介质上的计算机程序,该计算机程序包含用于执行流程图所示的方法的程序代码。在这样的实施例中,该计算机程序可以通过通信装置1109从网络上被下载和安装,或者从存储装置1108被安装,或者从ROM1102被安装。在该计算机程序被处理装置1101执行时,执行本公开实施例的方法中限定的上述功能。
本公开实施例提供一种存储设备,存储设备可以包括:收发器、存储器、处理器。收发器可包括:发射器和/或接收器。该发射器还可称为发送器、发射机、发送端口或发送接口等类似描述,接收器还可称为接收器、接收机、接收端口或接收接口等类似描述。示例性地,收发器、存储器、处理器,各部分之间通过总线相互连接。
存储器用于存储程序指令;
处理器用于执行该存储器所存储的程序指令,用以使得存储设备执行上述任一所示的数据处理方法。
收发器用于执行上述数据处理方法中存储设备的收发功能。
本公开实施例提供一种计算机可读存储介质,所述计算机可读存储介质中存储有计算机执行指令,当所述计算机执行指令被处理器执行时用于实现上述数据处理方法。
本公开实施例还可提供一种计算机程序产品,该计算机程序产品可以由处理器执行,在计算机程序产品被执行时,可实现上述任一所示的终端设备执行的数据处理方法。
需要说明的是,本公开上述的计算机可读介质可以是计算机可读信号介质或者计算机可读存储介质或者是上述两者的任意组合。计算机可读存储介质例如可以是——但不限于——电、磁、光、电磁、红外线、或半导体的系统、装置或器件,或者任意以上的组合。计算机可读存储介质的更具体的例子可以包括但不限于:具有一个或多个导线的电连接、便携式计算机磁盘、硬盘、随机访问存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、光纤、便携式紧凑磁盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。在本公开中,计算机可读存储介质可以是任何包含或存储程序的有形介质,该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。而在本公开中,计算机可读信号介质可以包括在基带中或者作为载波一部分传播的数据信号,其中承载了计算机可读的程序代码。这种传播的数据信号可以采用多种形式,包括但不限于电磁信号、光信号或上述的任意合适的组合。计算机可读信号介质还可以是计算机可读存储介质以外的任何计算机可读介质,该计算机可读信号介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。计算机可读介质上包含的程序代码可以用任何适当的介质传输,包括但不限于:电线、光缆、RF(射频)等等,或者上述的任意合适的组合。
上述计算机可读介质可以是上述电子设备中所包含的;也可以是单独存在,而未装配入该电子设备中。
上述计算机可读介质承载有一个或者多个程序,当上述一个或者多个程序被该电子设备执行时,使得该电子设备执行上述实施例所示的方法。
可以以一种或多种程序设计语言或其组合来编写用于执行本公开的操作的计算机程序代码,上述程序设计语言包括面向对象的程序设计语言—诸如Java、Smalltalk、C++,还包括常规的过程式程序设计语言—诸如“C”语言或类似的程序设计语言。程序代码可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中,远程计算机可以通过任意种类的网络——包括局域网(LocalArea Network,简称LAN)或广域网(Wide Area Network,简称WAN)—连接到用户计算机,或者,可以连接到外部计算机(例如利用因特网服务提供商来通过因特网连接)。
附图中的流程图和框图,图示了按照本公开各种实施例的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上,流程图或框图中的每个方框可以代表一个模块、程序段、或代码的一部分,该模块、程序段、或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意,在有些作为替换的实现中,方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如,两个接连地表示的方框实际上可以基本并行地执行,它们有时也可以按相反的顺序执行,这依所涉及的功能而定。也要注意的是,框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合,可以用执行规定的功能或操作的专用的基于硬件的系统来实现,或者可以用专用硬件与计算机指令的组合来实现。
描述于本公开实施例中所涉及到的单元可以通过软件的方式实现,也可以通过硬件的方式来实现。其中,单元的名称在某种情况下并不构成对该单元本身的限定,例如,第一获取单元还可以被描述为“获取至少两个网际协议地址的单元”。
本文中以上描述的功能可以至少部分地由一个或多个硬件逻辑部件来执行。例如,非限制性地,可以使用的示范类型的硬件逻辑部件包括:现场可编程门阵列(FPGA)、专用集成电路(ASIC)、专用标准产品(ASSP)、片上系统(SOC)、复杂可编程逻辑设备(CPLD)等等。
在本公开的上下文中,机器可读介质可以是有形的介质,其可以包含或存储以供指令执行系统、装置或设备使用或与指令执行系统、装置或设备结合地使用的程序。机器可读介质可以是机器可读信号介质或机器可读储存介质。机器可读介质可以包括但不限于电子的、磁性的、光学的、电磁的、红外的、或半导体系统、装置或设备,或者上述内容的任何合适组合。机器可读存储介质的更具体示例会包括基于一个或多个线的电气连接、便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦除可编程只读存储器(EPROM或快闪存储器)、光纤、便捷式紧凑盘只读存储器(CD-ROM)、光学储存设备、磁储存设备、或上述内容的任何合适组合。
第一方面,本公开一个或多个实施例,提供一种数据处理方法,该方法包括:
电子设备在存储设备中获取第一数据和第一纠错码,所述第一纠错码为所述存储设备存储所述第一数据时生成的纠错码;
所述电子设备根据所述第一数据,生成第二纠错码;
所述电子设备根据所述第一纠错码和所述第二纠错码,对所述第一数据进行验证,得到第一验证结果;
所述电子设备根据所述第一验证结果,对所述第一数据进行处理。
根据本公开一个或多个实施例,所述电子设备根据所述第一验证结果,对所述第一数据进行处理,包括:
若所述第一验证结果为所述第一数据验证通过,则所述电子设备基于所述第一数据进行数据处理;
若所述第一验证结果为所述第一数据验证不通过,则所述电子设备对所述第一数据进行纠错处理或生成所述第一数据对应的中断信号,所述中断信号用于指示所述电子设备停止使用所述第一数据。
根据本公开一个或多个实施例,所述电子设备根据所述第一纠错码和所述第二纠错码,对所述第一数据进行验证,得到第一验证结果,包括:
所述电子设备获取所述第一纠错码与所述第二纠错码的第一匹配程度;
所述电子设备根据所述第一匹配程度,得到所述第一验证结果。
根据本公开一个或多个实施例,所述电子设备根据所述第一匹配程度,得到所述第一验证结果,包括:
若所述第一匹配程度大于或等于第一阈值,则所述电子设备确定所述第一验证结果为所述第一数据验证通过;
若所述第一匹配程度小于所述第一阈值,则所述电子设备确定所述第一验证结果为所述第一数据验证不通过。
根据本公开一个或多个实施例,电子设备在存储设备中获取第一数据和第一纠错码之前,所述方法还包括:
所述电子设备获取所述第一数据,并根据所述第一数据生成第三纠错码;
所述电子设备向所述存储设备发送所述第一数据和所述第三纠错码,以使所述存储设备根据所述第三纠错码对所述第一数据进行验证。
根据本公开一个或多个实施例,所述电子设备向所述存储设备发送所述第一数据和所述第三纠错码,包括:
所述电子设备获取所述电子设备向所述存储设备发送所述第一数据所需的第一时钟周期;
所述电子设备获取所述电子设备向所述存储设备发送所述第三纠错码所需的第二时钟周期;
所述电子设备将所述第一时钟周期和所述第二时钟周期的和,确定为所述电子设备向所述存储设备发送一次数据的发送周期;
基于所述发送周期向所述存储设备发送所述第一数据和所述第三纠错码。
第二方面,本公开一个或多个实施例,提供一种数据处理方法,该方法包括:
存储设备接收电子设备发送的第一数据和第三纠错码,所述第三纠错码为所述电子设备根据所述第一数据生成的纠错码;
所述存储设备根据所述第一数据生成第一纠错码,并根据所述第一纠错码和所述第三纠错码,对所述第一数据进行验证,得到第二验证结果;
所述存储设备根据所述第二验证结果,对所述第一数据和所述第一纠错码进行处理。
根据本公开一个或多个实施例,所述存储设备根据所述第二验证结果,对所述第一数据和所述第一纠错码进行处理,包括:
若所述第二验证结果为所述第一数据验证通过,则所述存储设备存储所述第一数据和所述第一纠错码;
若所述第二验证结果为所述第一数据验证不通过,则所述存储设备对所述第一数据进行纠错处理或生成所述第一数据对应的中断信号。
根据本公开一个或多个实施例,根据所述第一纠错码和所述第三纠错码,对所述第一数据进行验证,得到第二验证结果,包括:
所述存储设备获取所述第一纠错码与所述第三纠错码的第二匹配程度;
所述存储设备根据所述第二匹配程度,得到所述第二验证结果。
根据本公开一个或多个实施例,所述存储设备根据所述第二匹配程度,得到所述第二验证结果,包括:
若所述第二匹配程度大于或等于第二阈值,则所述存储设备确定所述第二验证结果为所述第一数据验证通过;
若所述第二匹配程度小于所述第二阈值,则所述存储设备确定所述第二验证结果为所述第一数据验证不通过。
根据本公开一个或多个实施例,所述存储设备根据所述第二验证结果,对所述第一数据和所述第一纠错码进行存储处理之后,所述方法还包括:
所述存储设备接收所述电子设备发送的所述第一数据的数据读取请求;
响应于所述数据读取请求,所述存储设备向所述电子设备发送所述第一数据和所述第一纠错码,以使所述电子设备根据所述第一纠错码,对所述第一数据进行验证。
第三方面,本公开一个或多个实施例,提供一种数据处理装置,该数据处理装置包括获取模块、生成模块、验证模块和处理模块,其中:
所述获取模块用于,在存储设备中获取第一数据和第一纠错码,所述第一纠错码为所述存储设备存储所述第一数据时生成的纠错码;
所述生成模块用于,根据所述第一数据,生成第二纠错码;
所述验证模块用于,根据所述第一纠错码和所述第二纠错码,对所述第一数据进行验证,得到第一验证结果;
所述处理模块用于,根据所述第一验证结果,对所述第一数据进行处理。
根据本公开一个或多个实施例,所述处理模块具体用于:
若所述第一验证结果为所述第一数据验证通过,则所述电子设备根据所述第一数据进行业务处理;
若所述第一验证结果为所述第一数据验证不通过,则所述电子设备对所述第一数据进行纠错处理或生成所述第一数据对应的中断信号,所述中断信号用于指示所述电子设备停止使用所述第一数据。
根据本公开一个或多个实施例,所述验证模块具体用于:
所述电子设备获取所述第一纠错码与所述第二纠错码的第一匹配程度;
所述电子设备根据所述第一匹配程度,得到所述第一验证结果。
根据本公开一个或多个实施例,所述验证模块具体用于:
若所述第一匹配程度大于或等于第一阈值,则所述电子设备确定所述第一验证结果为所述第一数据验证通过;
若所述第一匹配程度小于所述第一阈值,则所述电子设备确定所述第一验证结果为所述第一数据验证不通过。
根据本公开一个或多个实施例,所述获取模块还用于:
所述电子设备获取所述第一数据,并根据所述第一数据生成第三纠错码;
所述电子设备向所述存储设备发送所述第一数据和所述第三纠错码,以使所述存储设备根据所述第三纠错码对所述第一数据进行验证。
根据本公开一个或多个实施例,所述获取模块具体用于:
所述电子设备获取所述电子设备向所述存储设备发送所述第一数据所需的第一时钟周期;
所述电子设备获取所述电子设备向所述存储设备发送所述第三纠错码所需的第二时钟周期;
所述电子设备将所述第一时钟周期和所述第二时钟周期的和,确定为所述电子设备向所述存储设备发送一次数据的发送周期;
通过所述发送周期向所述存储设备发送所述第一数据和所述第三纠错码。
第四方面,本公开一个或多个实施例,提供一种数据处理装置,该数据处理装置包括接收模块、生成模块、验证模块和处理模块,其中:
所述接收模块用于,接收电子设备发送的第一数据和第三纠错码,所述第三纠错码为所述电子设备根据所述第一数据生成的纠错码;
所述生成模块用于,根据所述第一数据生成第一纠错码;
所述验证模块用于,根据所述第一纠错码和所述第三纠错码,对所述第一数据进行验证,得到第二验证结果;
所述处理模块用于,根据所述第二验证结果,对所述第一数据和所述第一纠错码进行处理。
根据本公开一个或多个实施例,所述处理模块具体用于:
若所述第二验证结果为所述第一数据验证通过,则所述存储设备存储所述第一数据和所述第一纠错码;
若所述第二验证结果为所述第一数据验证不通过,则所述存储设备对所述第一数据进行纠错处理或生成所述第一数据对应的中断信号。
根据本公开一个或多个实施例,所述验证模块具体用于:
所述存储设备获取所述第一纠错码与所述第三纠错码的第二匹配程度;
所述存储设备根据所述第二匹配程度,得到所述第二验证结果。
根据本公开一个或多个实施例,所述验证模块具体用于:
若所述第二匹配程度大于或等于第二阈值,则所述存储设备确定所述第二验证结果为所述第一数据验证通过;
若所述第二匹配程度小于所述第二阈值,则所述存储设备确定所述第二验证结果为所述第一数据验证不通过。
根据本公开一个或多个实施例,所述接收模块还用于:
所述存储设备接收所述电子设备发送的所述第一数据的数据读取请求;
响应于所述数据读取请求,所述存储设备向所述电子设备发送所述第一数据和所述第一纠错码,以使所述电子设备根据所述第一纠错码,对所述第一数据进行验证。
第五方面,本公开实施例提供一种电子设备,包括:处理器和存储器;
所述存储器存储计算机执行指令;
所述处理器执行所述存储器存储的计算机执行指令,使得所述至少一个处理器执行如上第一方面以及第一方面各种可能涉及的所述数据处理方法。
第六方面,本公开实施例提供一种存储设备,包括:处理器和存储器;
所述存储器存储计算机执行指令;
所述处理器执行所述存储器存储的计算机执行指令,使得所述至少一个处理器执行如上第二方面以及第二方面各种可能涉及的所述数据处理方法。
第七方面,本公开实施例提供一种计算机可读存储介质,所述计算机可读存储介质中存储有计算机执行指令,当处理器执行所述计算机执行指令时,实现如上任一方面以及任一方面各种可能涉及的所述图像处理方法。
第八方面,本公开实施例提供一种计算机程序产品,包括计算机程序,所述计算机程序被处理器执行时实现如上任一方面以及任一方面各种可能涉及的所述图像处理方法。
以上描述仅为本公开的较佳实施例以及对所运用技术原理的说明。本领域技术人员应当理解,本公开中所涉及的公开范围,并不限于上述技术特征的特定组合而成的技术方案,同时也应涵盖在不脱离上述公开构思的情况下,由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本公开中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。
此外,虽然采用特定次序描绘了各操作,但是这不应当理解为要求这些操作以所示出的特定次序或以顺序次序执行来执行。在一定环境下,多任务和并行处理可能是有利的。同样地,虽然在上面论述中包含了若干具体实现细节,但是这些不应当被解释为对本公开的范围的限制。在单独的实施例的上下文中描述的某些特征还可以组合地实现在单个实施例中。相反地,在单个实施例的上下文中描述的各种特征也可以单独地或以任何合适的子组合的方式实现在多个实施例中。
尽管已经采用特定于结构特征和/或方法逻辑动作的语言描述了本主题,但是应当理解所附权利要求书中所限定的主题未必局限于上面描述的特定特征或动作。相反,上面所描述的特定特征和动作仅仅是实现权利要求书的示例形式。
Claims (17)
1.一种数据处理方法,其特征在于,包括:
电子设备在存储设备中获取第一数据和第一纠错码,所述第一纠错码为所述存储设备存储所述第一数据时生成的纠错码;
所述电子设备根据所述第一数据,生成第二纠错码;
所述电子设备根据所述第一纠错码和所述第二纠错码,对所述第一数据进行验证,得到第一验证结果;
所述电子设备根据所述第一验证结果,对所述第一数据进行处理。
2.根据权利要求1所述的方法,其特征在于,所述电子设备根据所述第一验证结果,对所述第一数据进行处理,包括:
若所述第一验证结果为所述第一数据验证通过,则所述电子设备基于所述第一数据进行数据处理;
若所述第一验证结果为所述第一数据验证不通过,则所述电子设备对所述第一数据进行纠错处理或生成所述第一数据对应的中断信号,所述中断信号用于指示所述电子设备停止使用所述第一数据。
3.根据权利要求1或2所述的方法,其特征在于,所述电子设备根据所述第一纠错码和所述第二纠错码,对所述第一数据进行验证,得到第一验证结果,包括:
所述电子设备获取所述第一纠错码与所述第二纠错码的第一匹配程度;
所述电子设备根据所述第一匹配程度,得到所述第一验证结果。
4.根据权利要求3所述的方法,其特征在于,所述电子设备根据所述第一匹配程度,得到所述第一验证结果,包括:
若所述第一匹配程度大于或等于第一阈值,则所述电子设备确定所述第一验证结果为所述第一数据验证通过;
若所述第一匹配程度小于所述第一阈值,则所述电子设备确定所述第一验证结果为所述第一数据验证不通过。
5.根据权利要求1-4任一项所述的方法,其特征在于,电子设备在存储设备中获取第一数据和第一纠错码之前,所述方法还包括:
所述电子设备获取所述第一数据,并根据所述第一数据生成第三纠错码;
所述电子设备向所述存储设备发送所述第一数据和所述第三纠错码,以使所述存储设备根据所述第三纠错码对所述第一数据进行验证。
6.根据权利要求5所述的方法,其特征在于,所述电子设备向所述存储设备发送所述第一数据和所述第三纠错码,包括:
所述电子设备获取所述电子设备向所述存储设备发送所述第一数据所需的第一时钟周期;
所述电子设备获取所述电子设备向所述存储设备发送所述第三纠错码所需的第二时钟周期;
所述电子设备将所述第一时钟周期和所述第二时钟周期的和,确定为所述电子设备向所述存储设备发送一次数据的发送周期;
基于所述发送周期向所述存储设备发送所述第一数据和所述第三纠错码。
7.一种数据处理方法,其特征在于,包括:
存储设备接收电子设备发送的第一数据和第三纠错码,所述第三纠错码为所述电子设备根据所述第一数据生成的纠错码;
所述存储设备根据所述第一数据生成第一纠错码,并根据所述第一纠错码和所述第三纠错码,对所述第一数据进行验证,得到第二验证结果;
所述存储设备根据所述第二验证结果,对所述第一数据和所述第一纠错码进行处理。
8.根据权利要求7所述的方法,其特征在于,所述存储设备根据所述第二验证结果,对所述第一数据和所述第一纠错码进行处理,包括:
若所述第二验证结果为所述第一数据验证通过,则所述存储设备存储所述第一数据和所述第一纠错码;
若所述第二验证结果为所述第一数据验证不通过,则所述存储设备对所述第一数据进行纠错处理或生成所述第一数据对应的中断信号。
9.根据权利要求7或8所述的方法,其特征在于,根据所述第一纠错码和所述第三纠错码,对所述第一数据进行验证,得到第二验证结果,包括:
所述存储设备获取所述第一纠错码与所述第三纠错码的第二匹配程度;
所述存储设备根据所述第二匹配程度,得到所述第二验证结果。
10.根据权利要求9所述的方法,其特征在于,所述存储设备根据所述第二匹配程度,得到所述第二验证结果,包括:
若所述第二匹配程度大于或等于第二阈值,则所述存储设备确定所述第二验证结果为所述第一数据验证通过;
若所述第二匹配程度小于所述第二阈值,则所述存储设备确定所述第二验证结果为所述第一数据验证不通过。
11.根据权利要求8-10任一项所述的方法,其特征在于,所述存储设备根据所述第二验证结果,对所述第一数据和所述第一纠错码进行存储处理之后,所述方法还包括:
所述存储设备接收所述电子设备发送的所述第一数据的数据读取请求;
响应于所述数据读取请求,所述存储设备向所述电子设备发送所述第一数据和所述第一纠错码,以使所述电子设备根据所述第一纠错码,对所述第一数据进行验证。
12.一种数据处理装置,其特征在于,包括获取模块、生成模块、验证模块和处理模块,其中:
所述获取模块用于,在存储设备中获取第一数据和第一纠错码,所述第一纠错码为所述存储设备存储所述第一数据时生成的纠错码;
所述生成模块用于,根据所述第一数据,生成第二纠错码;
所述验证模块用于,根据所述第一纠错码和所述第二纠错码,对所述第一数据进行验证,得到第一验证结果;
所述处理模块用于,根据所述第一验证结果,对所述第一数据进行处理。
13.一种数据处理装置,其特征在于,包括接收模块、生成模块、验证模块和处理模块,其中:
所述接收模块用于,接收电子设备发送的第一数据和第三纠错码,所述第三纠错码为所述电子设备根据所述第一数据生成的纠错码;
所述生成模块用于,根据所述第一数据生成第一纠错码;
所述验证模块用于,根据所述第一纠错码和所述第三纠错码,对所述第一数据进行验证,得到第二验证结果;
所述处理模块用于,根据所述第二验证结果,对所述第一数据和所述第一纠错码进行处理。
14.一种电子设备,其特征在于,包括:处理器和存储器;
所述存储器存储计算机执行指令;
所述处理器执行所述存储器存储的计算机执行指令,使得所述处理器执行如权利要求1至6中任一项所述的数据处理方法。
15.一种存储设备,其特征在于,包括:处理器和存储器;
所述存储器存储计算机执行指令;
所述处理器执行所述存储器存储的计算机执行指令,使得所述处理器执行如权利要求7至11中任一项所述的数据处理方法。
16.一种计算机可读存储介质,其特征在于,所述计算机可读存储介质中存储有计算机执行指令,当处理器执行所述计算机执行指令时,实现如权利要求1至6中任一项所述的数据处理方法,或者,实现如权利要求7至11中任一项所述的数据处理方法。
17.一种计算机程序产品,包括计算机程序,其特征在于,所述计算机程序被处理器执行时实现如权利要求1至10中任一项所述的数据处理方法,或者,实现如权利要求7至11中任一项所述的数据处理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210957838.4A CN117632571A (zh) | 2022-08-10 | 2022-08-10 | 数据处理方法、装置及电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210957838.4A CN117632571A (zh) | 2022-08-10 | 2022-08-10 | 数据处理方法、装置及电子设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117632571A true CN117632571A (zh) | 2024-03-01 |
Family
ID=90020388
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210957838.4A Pending CN117632571A (zh) | 2022-08-10 | 2022-08-10 | 数据处理方法、装置及电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117632571A (zh) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1573329A (en) * | 1976-09-29 | 1980-08-20 | Honeywell Inf Systems | Method and apparatu for detecting errors in parity encoded data |
US5452429A (en) * | 1993-11-17 | 1995-09-19 | International Business Machines Corporation | Error correction code on add-on cards for writing portions of data words |
US5928372A (en) * | 1996-01-11 | 1999-07-27 | Fujitsu Limited | Method and apparatus for verifying data transfer in data processor equipped with external recording unit |
US20040233852A1 (en) * | 2003-05-20 | 2004-11-25 | Yamaha Corporation | Signal transmission apparatus |
US20060053361A1 (en) * | 2004-09-06 | 2006-03-09 | Hyung-Gon Kim | Memory devices with error detection using read/write comparisons |
US20170359483A1 (en) * | 2016-06-13 | 2017-12-14 | Konica Minolta, Inc. | Image forming system, image-data transmission unit, and image-data transmission method |
CN107678879A (zh) * | 2016-08-01 | 2018-02-09 | 北京同方微电子有限公司 | 一种用于总线及存储单元数据块实时校验的装置与方法 |
-
2022
- 2022-08-10 CN CN202210957838.4A patent/CN117632571A/zh active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1573329A (en) * | 1976-09-29 | 1980-08-20 | Honeywell Inf Systems | Method and apparatu for detecting errors in parity encoded data |
US5452429A (en) * | 1993-11-17 | 1995-09-19 | International Business Machines Corporation | Error correction code on add-on cards for writing portions of data words |
US5928372A (en) * | 1996-01-11 | 1999-07-27 | Fujitsu Limited | Method and apparatus for verifying data transfer in data processor equipped with external recording unit |
US20040233852A1 (en) * | 2003-05-20 | 2004-11-25 | Yamaha Corporation | Signal transmission apparatus |
US20060053361A1 (en) * | 2004-09-06 | 2006-03-09 | Hyung-Gon Kim | Memory devices with error detection using read/write comparisons |
US20170359483A1 (en) * | 2016-06-13 | 2017-12-14 | Konica Minolta, Inc. | Image forming system, image-data transmission unit, and image-data transmission method |
CN107678879A (zh) * | 2016-08-01 | 2018-02-09 | 北京同方微电子有限公司 | 一种用于总线及存储单元数据块实时校验的装置与方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8996828B2 (en) | Systems and methods for migrating data | |
CN110795022B (zh) | 终端测试方法、系统及存储介质 | |
CN109756568B (zh) | 文件的处理方法、设备及计算机可读存储介质 | |
CN110851139B (zh) | 用于检查代码的方法、装置和电子设备 | |
CN111555940B (zh) | 客户端的测试方法、装置、电子设备及计算机可读存储介质 | |
KR20150054380A (ko) | 근거리 무선 통신 칩의 펌웨어 업데이트 방법 및 이를 구현하는 전자 시스템 | |
CN107404418B (zh) | 互联网产品测试方法、装置、设备及存储介质 | |
CN112417485B (zh) | 一种基于可信执行环境的模型训练方法、系统及装置 | |
CN110868276A (zh) | 用于物联网设备间的数据传输方法、系统和电子设备 | |
CN110516463B (zh) | 用于生成信息的方法和装置 | |
US10643573B2 (en) | Technologies for end-to-end display integrity verification for functional safety | |
US10375209B2 (en) | Secure boot download computations based on host transport conditions | |
CN112711341B (zh) | 书写装置的控制方法、装置、终端和存储介质 | |
KR102089629B1 (ko) | 데이터 처리 방법 및 그 방법을 처리하는 전자장치 | |
CN112994804A (zh) | 火箭遥测数据的处理方法、装置、电子设备及存储介质 | |
CN117632571A (zh) | 数据处理方法、装置及电子设备 | |
CN110705536A (zh) | 汉字识别纠错方法、装置、计算机可读介质及电子设备 | |
CN110572805A (zh) | 数据传输方法、装置、电子设备和计算机可读介质 | |
CN113807056B (zh) | 一种文档名称序号纠错方法、装置和设备 | |
CN114268930A (zh) | 遥控设备匹配方法、电子设备及可读存储介质 | |
CN110764995B (zh) | 一种检测文件访问异常的方法、装置、介质和电子设备 | |
CN111314021A (zh) | 数据传输方法、装置、电子设备及计算机可读存储介质 | |
CN114443525A (zh) | 一种数据处理系统、方法、电子设备及存储介质 | |
US11855656B2 (en) | Detection circuit and detection method, electronic device, and computer-readable storage medium | |
CN115170674B (zh) | 基于单张图像的相机主点标定方法、装置、设备和介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |