CN104901690A - 一种测试模式下自动校准环振的方法及装置 - Google Patents

Abstract

一种测试模式下自动校准环振的方法，包括测试电路、内置环振、测试机台、非异失性存储器，其操作步骤如下：（1）在测试模式下，测试机台通过某个GPIO向测试电路灌入频率为几十KHz的低频时钟，作为校准环振的基准时钟；（2）内置环振的输出作为被测时钟提供到测试电路；（3）测试电路在测试机台灌入的基准时钟下，对内置环振的输出频率进行频率计数，依据计数结果，逐次调整校准值，测试电路并将调整后的校准值配置给内置环振；每调整一次校准值，测试电路重新进行一次频率计数，直到频率计数结果与期望值一致；（4）测试机台从测试电路将步骤（3）得到的最终校准值写入非易失性存储器的指定区域，完成对内置环振的校准。

Description

一种测试模式下自动校准环振的方法及装置

技术领域

本发明涉及一种测试模式下自动校准环振的方法及装置。

背景技术

稳定、高精度的时钟输入是芯片稳定工作的前提，通常在芯片设计时封装出晶振脚，通过该晶振脚外接无源/有源晶振，由芯片外部的晶振提供时钟源。随着电子产品向更小尺寸、更高集成度发展，很多应用已经没法提供外部晶振的贴片空间，如SIM卡/银行IC卡类产品、手机应用产品等。对于这类应用可以将外部晶振的功能在芯片内部实现，设计芯片内的晶体振荡器（ROSC），由该振荡器提供芯片的时钟。

芯片内的晶体振荡器是一个模拟组件，极容易受到芯片生产厂商工艺偏差、环境温度、工作电压波动影响，使得晶体振荡器的输出频率产生偏差（与标准频率不同），这些偏差会使芯片的功能失效。由芯片生产厂商工艺引起的偏差的特性如下：

1.     输出频率偏差不仅在不同的生产批次上会产生，在同一批次的不同芯片上也会产生。

2.     单颗芯片在不同的时间点输出频率不变。

3.     单颗芯片间输出频率偏差较大。

专利CN201310214856提出了一种USB从设备的系统时钟自动校准系统和方法，解决了由于环境温度缓变、工作电压波动导致的系统时钟偏离USB工作要求的问题。由于工艺引入的偏差较大，该方法预留了内置的非易失性存储器来保存适应工艺偏差的校准值，配合上电控制逻辑在芯片上电时对时钟进行粗校准。实际上针对不同的芯片写入合适的校准参数，对时钟进行粗校准，将时间偏差缩小，是通过USB从设备进行细校准的前提。对于如何进行粗校准，该专利没有涉及。

通常对内置环振的粗校准在测试模式下实现，如图1所示：

1.       在测试模式下，芯片内置环振的频率输出与某个GPIO相连，测试机可以测试该GPIO的频率并计算与标准频率的偏差值；

2.       依据上面的偏差值，测试机通过指定的GPIO控制测试电路对内置环振的校准寄存器进行配置，配置新的校准值后，内置环振的频率输出将发生变化；

3.       循环操作1、2，直到测试机测量到的频率输出与标准频率一致；

4.       测试机控制测试电路将3得到的校准值写入非易失性存储器的指定区域，完成对内置换准的校准；

在工作模式下，芯片上电后由功能电路将在测试模式下存储在非易失性存储器指定区域的校准值读出并配置内置环振的校准寄存器，将内置环振的频率输出调整到与期望频率一致。

上述在测试模式下校准内置环振的方法有下面问题：

1.      受GPIO的频率限制，高频率的内置环振需要分频输出；

2.      对内置环振的校准精度依赖于测试机对GPIO的频率测量精度，低精度的测试机台会发生校准失效，高精度的测试机台会导致测试成本的增加；

3.      整个校准过程需要多次重复，导致测试时间的增加，引入测试成本。

发明内容

本发明提供了一种校准精度高、可操作性好、经济性强的测试模式下自动校准环振的方法。

本发明采用的技术方案是：

一种测试模式下自动校准环振的方法，包括测试电路、内置环振、测试机台、非异失性存储器，其操作步骤如下：

（1）在测试模式下，测试机台通过某个GPIO向测试电路灌入频率为几十KHz的低频时钟，作为校准环振的基准时钟；

（2）内置环振的输出作为被测时钟提供到测试电路；

（3）测试电路在测试机台灌入的基准时钟下，对内置环振的输出频率进行频率计数，依据计数结果，逐次调整校准值，测试电路并将调整后的校准值配置给内置环振；每调整一次校准值，测试电路重新进行一次频率计数，直到频率计数结果与期望值一致；

（4）测试机台从测试电路将步骤（3）得到的最终校准值写入非易失性存储器的指定区域，完成对内置环振的校准。本发明的频率计数的基准时钟为低频时钟，约几十KHz，降低GPIO的输入/输出延时不一致对频率的影响，高、低端的测试机台都可以精确提供该时钟。测试电路读入基准时钟和被测时钟进行频率计数，自动调整校准值，整个校准工作在芯片内部完成，不需要测试机台干预，控制方便且可靠性高。

进一步，所述测试电路包括作为控制单元的配置单元，所述配置单元上连接有依据比较器的比较结果对校准值进行调整并输出给其的校准值调整单元，所述校准值调整单元上连接有将接收到的标准值和计数值进行比较并输出比较结果给其的比较器，所述比较器分别与输出标准值和允许误差值给其的配置单元和输出计数结果给其的数字频率计连接，所述数字频率计上连接有两路分频器，其中一路分频器与输出被测时钟给其的内置环振连接，另一路分频器与输出基准时钟的测试机台连接，所述内置环振与输出调整后的校准值给其的配置单元连接。本发明的测试电路是核心，该电路采用数字频率计来实现功能，校准过程全自动，方便测试。

进一步，所述分频器为50%占空比的分频器，将基准时钟和被测时钟整形到50%占空比的时钟。

实现上述方法的一种测试模式下自动校准环振装置，包括测试电路、内置环振、测试机台、非异失性存储器，其特征在于：所述测试机台、内置环振的时钟输出端口均与测试电路的时钟输入口连接，所述测试电路的控制端口与测试机台的控制端口连接，所述测试电路的配置输出口与内置环振的输入口连接，所述测试电路的数据输出端口与非异失性存储器的输入端口连接。本装置的测试机台避免了高频时钟输入/输出，对测试机台的要求低。并且通过测试电路自动校准，方便测试。

进一步，所述测试电路包括作为控制单元的配置单元，所述配置单元上连接有依据比较器的比较结果对校准值进行调整并输出给其的校准值调整单元，所述校准值调整单元上连接有将接收到的标准值和计数值进行比较并输出比较结果给其的比较器，所述比较器分别与输出标准值和允许误差值给其的配置单元和输出计数结果给其的数字频率计连接，所述数字频率计上连接有两路分频器，其中一路分频器与输出被测时钟给其的内置环振连接，另一路分频器与输出基准时钟的测试机台连接，所述内置环振与输出调整后的校准值给其的配置单元连接。

进一步，所述非异失性存储器与读取其内指定区域内存储数据并配置内置环振的功能电路连接，所述功能电路的配置端口与内置环振的输入口连接。

进一步，所述功能电路与测试电路的配置端口均通过数据选择器与内置环振的输入口连接。

本发明的有益效果：

1、避免高频时钟输入/输出，对测试机台要求低；

2、内嵌数字频率计，校准过程全自动，方便测试。启动校准后，等待校准结束标志，校准过程由芯片内测试电路自动实现；

3、缩短测试时间，降低测试成本。校准过程全自动，较少与测试机台的交互；

4、测试精度高，测试精度不依赖测试机的精度；

5、测试灵活，提供校准初值、校准标准值和允许误差值，可以灵活调整测试时间和校准精度；

6、测试逻辑少，需要较少的逻辑电路就可以实现。

附图说明

图1是现有的内置环振测试模式的结构示意图。

图2是本发明的测试模式结构示意图。

图3是本发明的测试电路的结构是示意图。

图4是本发明在测试模式下自动校准环振的波形图。

具体实施方式

下面结合具体实施例来对本发明进行进一步说明，但并不将本发明局限于这些具体实施方式。本领域技术人员应该认识到，本发明涵盖了权利要求书范围内所可能包括的所有备选方案、改进方案和等效方案。

实施例一

参照图2、图3，一种测试模式下自动校准环振的方法，包括测试电路1、内置环振2、测试机台3、非异失性存储器4，其操作步骤如下：

（1）在测试模式下，测试机台3通过某个GPIO向测试电路1灌入频率为几十KHz的低频时钟，作为校准环振的基准时钟；

（2）内置环振2的输出作为被测时钟提供到测试电路；

（3）测试电路1在测试机台3灌入的基准时钟下，对内置环振2的输出频率进行频率计数，依据计数结果，逐次调整校准值，测试电路1并将调整后的校准值配置给内置环振；每调整一次校准值，测试电路1重新进行一次频率计数，直到频率计数结果与期望值一致；

（4）测试机台3从测试电路1将步骤（3）得到的最终校准值写入非易失性存储器4的指定区域，完成对内置环振2的校准。本发明的频率计数的基准时钟为低频时钟，约几十KHz，降低GPIO的输入/输出延时不一致对频率的影响，高、低端的测试机台3都可以精确提供该时钟。测试电路1读入基准时钟和被测时钟进行频率计数，自动调整校准值，整个校准工作在芯片内部完成，不需要测试机台3干预，控制方便且可靠性高。

本实施例所述测试电路1包括作为控制单元的配置单元11，所述配置单元11上连接有依据比较器13的比较结果对校准值进行调整并输出给其的校准值调整单元12，所述校准值调整单元12上连接有将接收到的标准值和计数值进行比较并输出比较结果给其的比较器13，所述比较器13分别与输出标准值和允许误差值给其的配置单元11和输出计数结果给其的数字频率计14连接，所述数字频率计14上连接有两路分频器15，其中一路分频器15与输出被测时钟给其的内置环振2连接，另一路分频器15与输出基准时钟的测试机台3连接，所述内置环振2与输出调整后的校准值给其的配置单元11连接。本发明的测试电路1是核心，该电路采用数字频率计14来实现功能，校准过程全自动，方便测试。

本实施例所述分频器15为50%占空比的分频器15，将基准时钟和被测时钟整形到50%占空比的时钟。

本发明同样地，在工作模式下，芯片上电后由功能电路5将在测试模式下存储在非易失性存储器4指定区域的校准值读出并配置内置环振2的校准寄存器，将内置环振2的频率输出调整到与期望频率一致。

本发明的测试电路1的组成部件及功能如下：

分频器15：为两分频电路，基准时钟和被测时钟分别经过分频器15后送给数字频率计，分频的目的就是将基准时钟和被测时钟整形到50%占空比的时钟。

配置单元11：为测试电路1的控制单元，其功能有：

1.     设置初始校准值；

2.     为比较器13设置标准值，以及允许误差值；

3.     配置自动校准启动使能autotrim_start，启动自动校准；

4.     将校准值调整单元12的调整值配置到内置环振2；

5.     读取自动校准结束标志autotrim_finish，判断校准完成；

6.     校准完成后将最终的校准结果写入非易失性存储器；

数字频率计14：在基准时钟周期内对被测时钟的上升沿进行累进计数，计数结果送给比较器13。

比较器13：接收校准值配置单元12配置的标准值和允许误差值，与数字频率计14的结果进行比较，输出比较结果，结果有三个。

1.     数字频率计14计数值偏大，则表明环振输出频率偏高；

2.     数字频率计14计数值偏小，则表明环振输出频率偏低；

3.     数字频率计14计数值在期望值内，则表明环振输出频率满足要求，校准完成，生成校准结束标志autotrim_finish；

校准值调整单元12：依据比较器13的比较结果对校准值进行调整。

本发明的自动校准流程如下：

1.     测试机台3输入测试向量进入测试模式，灌入基准时钟；

2.     在测试模式下，测试机台3通过配置单元11配置内置环振2的初始校准值；

3.     测试机台3通过配置单元11配置自动校准的标准值以及允许误差值；

4.     测试机台3通过配置单元11配置自动校准启动使能，启动自动校准；

5.     数字频率计14、比较器13启动工作，比较器13产生频率计与标准值的比较结果；

6.     校准值调整单元12依据比较结果，向上或向下逐步调整校准值；

7.     配置单元11将调整后的校准值发送给内置环振2；

8.     校准完成后，比较器13产生校准结束标志autotrim_finish；

9.     测试机台3通过配置单元11读取到autotrim-_finish标志，然后读取校准完成后的校准值；

10.  测试机台3通过配置单元11将校准完成后的校准值写入到非易失性存储器4的指定区域，完成校准。

测试模式下自动校准环振的波形如图4所示，ref_clk为测试机台3灌入的参考时钟的两分频，rosc_out为内置环振2输出的两分频。Trim_std 为测试机台3配置的数字频率计14标准值，trim_delta为测试机台3配置的允许误差值。数字频率计14结果在标准值的误差范围内，视为达到校准目的。

自动校准使能autotrim_start启动后，在每个ref_clk的上升沿，将校准初始值（校准启动点）或校准调整值（校准过程）写入内置环振2校准位，ref_clk的高电平时间为内置环振2对新的校准值的稳定输出时间，该时间要大于其稳定时间，保证在ref_clk低电平周期内置环振2的输出时稳定的。在ref_clk的低电平时间内，数字频率计14工作，对rosc_out的上升沿计数，在比较周期，将结果与标准值对比，并调整校准值。每个ref_clk周期校准一次，直到校准后的频率输出达到要求，此时校准完成，产生autotrim_finish。

实施例二

参照图2、图3，实现上述方法的一种测试模式下自动校准环振装置，包括测试电路1、内置环振2、测试机台3、非异失性存储器4，所述测试机台3、内置环振2的时钟输出端口均与测试电路1的时钟输入口连接，所述测试电路1的控制端口与测试机台3的控制端口连接，所述测试电路1的配置输出口与内置环振2的输入口连接，所述测试电路1的数据输出端口与非异失性存储器4的输入端口连接。本装置的测试机台3避免了高频时钟输入/输出，对测试机台3的要求低。并且通过测试电路1自动校准，方便测试。

本实施例所述测试电路1包括作为控制单元的配置单元11，所述配置单元11上连接有依据比较器13的比较结果对校准值进行调整并输出给其的校准值调整单元12，所述校准值调整单元12上连接有将接收到的标准值和计数值进行比较并输出比较结果给其的比较器13，所述比较器13分别与输出标准值和允许误差值给其的配置单元11和输出计数结果给其的数字频率计14连接，所述数字频率计14上连接有两路分频器15，其中一路分频器15与输出被测时钟给其的内置环振2连接，另一路分频器15与输出基准时钟的测试机台3连接，所述内置环振2与输出调整后的校准值给其的配置单元11连接。本发明的测试电路1是核心，该电路采用数字频率计14来实现功能，校准过程全自动，方便测试。

本实施例所述非异失性存储器4与读取其内指定区域内存储数据并配置内置环振2的功能电路5连接，所述功能电路5的配置端口与内置环振2的输入口连接。

本实施例所述功能电路5与测试电路1的配置端口均通过数据选择器MUX与内置环振2的输入口连接。

本发明在测试模式下，测试机台3通过某个GPIO向测试电路1灌入频率为几十KHz的低频时钟，作为校准环振的基准时钟；内置环振2的输出作为被测时钟提供到测试电路；测试电路1在测试机台3灌入的基准时钟下，对内置环振2的输出频率进行频率计数，依据计数结果，逐次调整校准值，测试电路1并将调整后的校准值配置给内置环振；每调整一次校准值，测试电路1重新进行一次频率计数，直到频率计数结果与期望值一致；测试机台3从测试电路1将上面得到的最终校准值写入非易失性存储器4的指定区域，完成对内置环振2的校准。

本发明在工作模式下，芯片上电后由功能电路5将在测试模式下存储在非易失性存储器4指定区域的校准值读出并配置内置环振2的校准寄存器，将内置环振2的频率输出调整到与期望频率一致。

Claims (7)

1.一种测试模式下自动校准环振的方法，包括测试电路、内置环振、测试机台、非异失性存储器，其操作步骤如下：

（1）在测试模式下，测试机台通过某个GPIO向测试电路灌入频率为几十KHz的低频时钟，作为校准环振的基准时钟；

（2）内置环振的输出作为被测时钟提供到测试电路；

（3）测试电路在测试机台灌入的基准时钟下，对内置环振的输出频率进行频率计数，依据计数结果，逐次调整校准值，测试电路并将调整后的校准值配置给内置环振；每调整一次校准值，测试电路重新进行一次频率计数，直到频率计数结果与期望值一致；

（4）测试机台从测试电路将步骤（3）得到的最终校准值写入非易失性存储器的指定区域，完成对内置环振的校准。

2.如权利要求1所述的一种测试模式下自动校准环振的方法，其特征在于：所述测试电路包括作为控制单元的配置单元，所述配置单元上连接有依据比较器的比较结果对校准值进行调整并输出给其的校准值调整单元，所述校准值调整单元上连接有将接收到的标准值和计数值进行比较并输出比较结果给其的比较器，所述比较器分别与输出标准值和允许误差值给其的配置单元和输出计数结果给其的数字频率计连接，所述数字频率计上连接有两路分频器，其中一路分频器与输出被测时钟给其的内置环振连接，另一路分频器与输出基准时钟的测试机台连接，所述内置环振与输出调整后的校准值给其的配置单元连接。

3.如权利要求2所述的一种测试模式下自动校准环振的方法，其特征在于：所述分频器为50%占空比的分频器。

4.一种测试模式下自动校准环振装置，包括测试电路、内置环振、测试机台、非异失性存储器，其特征在于：所述测试机台、内置环振的时钟输出端口均与测试电路的时钟输入口连接，所述测试电路的控制端口与测试机台的控制端口连接，所述测试电路的配置输出口与内置环振的输入口连接，所述测试电路的数据输出端口与非异失性存储器的输入端口连接。

5.如权利要求4所述的一种测试模式下自动校准环振装置，其特征在于：所述测试电路包括作为控制单元的配置单元，所述配置单元上连接有依据比较器的比较结果对校准值进行调整并输出给其的校准值调整单元，所述校准值调整单元上连接有将接收到的标准值和计数值进行比较并输出比较结果给其的比较器，所述比较器分别与输出标准值和允许误差值给其的配置单元和输出计数结果给其的数字频率计连接，所述数字频率计上连接有两路分频器，其中一路分频器与输出被测时钟给其的内置环振连接，另一路分频器与输出基准时钟的测试机台连接，所述内置环振与输出调整后的校准值给其的配置单元连接。

6.如权利要求5所述的一种测试模式下自动校准环振装置，其特征在于：所述非异失性存储器与读取其内指定区域内存储数据并配置内置环振的功能电路连接，所述功能电路的配置端口与内置环振的输入口连接。

7.如权利要求6所述的一种测试模式下自动校准环振装置，其特征在于：所述功能电路与测试电路的配置端口均通过数据选择器与内置环振的输入口连接。