CN113270342B - 晶圆测试错位的监控方法、装置、设备及存储介质 - Google Patents
晶圆测试错位的监控方法、装置、设备及存储介质 Download PDFInfo
- Publication number
- CN113270342B CN113270342B CN202110427621.8A CN202110427621A CN113270342B CN 113270342 B CN113270342 B CN 113270342B CN 202110427621 A CN202110427621 A CN 202110427621A CN 113270342 B CN113270342 B CN 113270342B
- Authority
- CN
- China
- Prior art keywords
- wafer
- chip
- failed
- test
- chips
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
Abstract
本申请公开了一种晶圆测试错位的监控方法、装置、设备及存储介质,属于半导体技术领域。所述方法包括:获取第一晶圆中的多个指定位置上的芯片的测试结果,得到多个芯片的测试结果,测试结果用于指示对应的芯片有效或失效;根据多个芯片的测试结果,确定失效芯片信息,失效芯片信息包括多个芯片中失效芯片的失效芯片比例和/或失效芯片位置分布信息;根据失效芯片信息,确定第一晶圆是否发生测试错位。本申请解决了如何监控晶圆是否发生测试错位的问题,从而可以避免由于测试错位导致的不良芯片被误封装而良品芯片被丢弃的情况。
Description
技术领域
本申请涉及半导体技术领域,特别涉及一种晶圆测试错位的监控方法、装置、设备及存储介质。
背景技术
晶圆是指硅半导体集成电路制作所用的硅晶片,其形状为圆形。晶圆中包括多个芯片,在晶圆批量生产后通常会对晶圆上的每一颗芯片进行各种电参数测试以及功能测试等,然后将测试的芯片的测试结果和坐标信息对应存储至文件中,以便于后续封装厂可以根据文件对晶圆上的有效芯片进行封装,失效芯片剔除,不予封装。
通常情况下,针对同一型号的晶圆,在测试时其坐标原点的芯片是固定不变的。然而,由于测试设备异常或者操作员操作失误等原因,偶尔会导致某一片晶圆在测试时发生错位,使得晶圆中的芯片的实际位置与文件中记录的坐标信息不匹配。如此以来,就很可能发生失效芯片被误封装而有效芯片被误丢弃的情况。因此,如何监控晶圆是否发生测试错位成为亟需解决的问题。
发明内容
本申请实施例提供了一种晶圆测试错位的监控方法、装置、设备及存储介质,可以解决如何监控出晶圆是否发生测试错位的问题。所述技术方案如下:
第一方面,提供了一种晶圆测试错位的监控方法,所述方法包括:
获取第一晶圆中的多个指定位置上的芯片的测试结果,得到多个芯片的测试结果,所述测试结果用于指示对应的芯片有效或失效;
根据所述多个芯片的测试结果,确定失效芯片信息,所述失效芯片信息包括所述多个芯片中失效芯片的失效芯片比例和/或失效芯片位置分布信息;
根据所述失效芯片信息,确定所述第一晶圆是否发生测试错位。
如此解决了如何监控晶圆是否发生测试错位的问题,从而可以避免由于测试错位导致的不良芯片被误封装而良品芯片被丢弃的情况。
作为本申请的一个示例,所述第一晶圆包括多个晶圆区域,每个晶圆区域包括所述多个指定位置中的部分指定位置;
所述根据所述多个芯片的测试结果,确定失效芯片信息,包括:
依次根据所述多个晶圆区域中每个晶圆区域内指定位置上的芯片的测试结果,确定每个晶圆区域的失效芯片信息;
所述根据所述失效芯片信息,确定所述第一晶圆是否发生测试错位,包括:
每确定一个晶圆区域的失效芯片信息后,根据已确定的晶圆区域的失效芯片信息,确定所述第一晶圆是否发生测试错位。
如此,依次监控多个晶圆区域中各个晶圆区域是否发生测试错位,并在监控到某个晶圆区域发生测试错位的情况下,可以确定第一晶圆发生测试错位,可以保证监控的实时性,在错位的情况下可以尽早确定。
作为本申请的一个示例,每个晶圆区域的失效芯片信息包括失效芯片比例,且每个晶圆区域对应有指定失效芯片比例;
所述根据已确定的晶圆区域的失效芯片信息,确定所述第一晶圆是否发生测试错位,包括:
若第一晶圆区域的失效芯片比例与所述第一晶圆区域对应的指定失效芯片比例之间的差值大于或等于比例阈值,则确定所述第一晶圆发生测试错位,所述第一晶圆区域是指本次确定的失效芯片信息对应的晶圆区域;
若所述第一晶圆区域的失效芯片比例与所述第一晶圆区域对应的指定失效芯片比例之间的差值小于所述比例阈值,且已确定的晶圆区域包括所述多个晶圆区域中的所有晶圆区域,则确定所述第一晶圆未发生测试错位。
如此,通过将各个晶圆区域的失效芯片比例与各自对应的指定芯片失效比例相比较,从而根据失效芯片比例与指定芯片失效芯片之间的差异来确定是否发生测试错位。
作为本申请的一个示例,每个晶圆区域的失效芯片信息包括失效芯片比例和失效芯片位置分布信息,且每个晶圆区域对应有指定失效芯片比例和指定位置分布信息;
所述根据已确定的晶圆区域的失效芯片信息,确定所述第一晶圆是否发生测试错位,包括:
若第一晶圆区域的失效芯片比例与所述第一晶圆区域对应的指定失效芯片比例之间的差值大于或等于比例阈值,和/或,所述第一晶圆区域的失效芯片位置分布信息与所述第一晶圆区域对应的指定位置分布信息之间的匹配度小于匹配度阈值,则确定所述第一晶圆发生测试错位,所述第一晶圆区域是指本次确定的失效芯片信息对应的晶圆区域;
在所述第一晶圆区域的失效芯片比例与所述第一晶圆区域对应的指定失效芯片比例之间的差值小于所述比例阈值,且所述第一晶圆区域的失效芯片位置分布信息与所述第一晶圆区域对应的指定位置分布信息之间的匹配度大于或等于所述匹配度阈值的情况下,若已确定的晶圆区域包括所述多个晶圆区域中的所有晶圆区域,则确定所述第一晶圆未发生测试错位。
如此,通过将各个晶圆区域的失效芯片比例与各自对应的指定芯片失效比例相比较,以及将各个晶圆区域的失效芯片位置分布信息与各自对应的指定位置分布信息进行匹配,从而根据比例差异和位置匹配程度确定是否发生测试错位,提高了判断的准确性。
作为本申请的一个示例,所述多个指定位置包括所述第一晶圆中与预设芯片所在位置之间的距离最小的位置,所述预设芯片包括所述第一晶圆中不需要测试的芯片。也即多个指定位置包括最贴近不需要测试的芯片的位置。
作为本申请的一个示例,所述失效芯片包括测试结果为开短路测试失效的芯片。如此使得该方法可以适用于各种型号的晶圆。
第二方面,提供了一种晶圆测试错位的监控装置,所述装置包括:
获取模块,用于获取第一晶圆中的多个指定位置上的芯片的测试结果,得到多个芯片的测试结果,所述测试结果用于指示对应的芯片有效或失效;
第一确定模块,用于根据所述多个芯片的测试结果,确定失效芯片信息,所述失效芯片信息包括所述多个芯片中失效芯片的失效芯片比例和/或失效芯片位置分布信息;
第二确定模块,用于根据所述失效芯片信息,确定所述第一晶圆是否发生测试错位。
作为本申请的一个示例,所述第一晶圆包括多个晶圆区域,每个晶圆区域包括所述多个指定位置中的部分指定位置;所述第一确定模块用于:
依次根据所述多个晶圆区域中每个晶圆区域内指定位置上的芯片的测试结果,确定每个晶圆区域的失效芯片信息;
所述第二确定模块用于:
每确定一个晶圆区域的失效芯片信息后,根据已确定的晶圆区域的失效芯片信息,确定所述第一晶圆是否发生测试错位。
作为本申请的一个示例,每个晶圆区域的失效芯片信息包括失效芯片比例,且每个晶圆区域对应有指定失效芯片比例;
所述第二确定模块用于:
若第一晶圆区域的失效芯片比例与所述第一晶圆区域对应的指定失效芯片比例之间的差值大于或等于比例阈值,则确定所述第一晶圆发生测试错位,所述第一晶圆区域是指本次确定的失效芯片信息对应的晶圆区域;
若所述第一晶圆区域的失效芯片比例与所述第一晶圆区域对应的指定失效芯片比例之间的差值小于所述比例阈值,且已确定的晶圆区域包括所述多个晶圆区域中的所有晶圆区域,则确定所述第一晶圆未发生测试错位。
作为本申请的一个示例,每个晶圆区域的失效芯片信息包括失效芯片比例和失效芯片位置分布信息,且每个晶圆区域对应有指定失效芯片比例和指定位置分布信息;
所述第二确定模块用于:
若第一晶圆区域的失效芯片比例与所述第一晶圆区域对应的指定失效芯片比例之间的差值大于或等于比例阈值,和/或,所述第一晶圆区域的失效芯片位置分布信息与所述第一晶圆区域对应的指定位置分布信息之间的匹配度小于匹配度阈值,则确定所述第一晶圆发生测试错位,所述第一晶圆区域是指本次确定的失效芯片信息对应的晶圆区域;
在所述第一晶圆区域的失效芯片比例与所述第一晶圆区域对应的指定失效芯片比例之间的差值小于所述比例阈值,且所述第一晶圆区域的失效芯片位置分布信息与所述第一晶圆区域对应的指定位置分布信息之间的匹配度大于或等于所述匹配度阈值的情况下,若已确定的晶圆区域包括所述多个晶圆区域中的所有晶圆区域,则确定所述第一晶圆未发生测试错位。
作为本申请的一个示例,所述多个指定位置包括所述第一晶圆中与预设芯片所在位置之间的距离最小的位置,所述预设芯片包括所述第一晶圆中不需要测试的芯片。
作为本申请的一个示例,所述失效芯片包括测试结果为开短路测试失效的芯片。
第三方面,提供了一种控制设备,包括存储器、处理器以及存储在所述存储器中并可在所述处理器上运行的计算机程序,所述处理器执行所述计算机程序时实现如上述第一方面任一项所述的方法。
第四方面,提供一种计算机可读存储介质,所述计算机可读存储介质上存储有指令,所述指令被处理器执行时实现如上述第一方面任一项所述的方法。
第五方面,提供了一种包含指令的计算机程序产品,当其在计算机上运行时,使得计算机执行上述第一方面任一项所述的方法。
可以理解的是,上述第二方面至第五方面的有益效果可以参见上述第一方面中的相关描述,在此不再赘述。
本申请实施例提供的技术方案带来的有益效果是:
获取第一晶圆中的多个指定位置上的芯片的测试结果,测试结果用于指示对应的芯片有效或失效。根据多个指定位置上的芯片的测试结果,确定失效芯片比例和/或失效芯片位置分布信息,根据失效芯片比例和/或失效芯片位置分布信息,确定第一晶圆是否发生测试错位。如此解决了如何监控晶圆是否发生测试错位的问题,从而可以避免由于测试错位导致的不良芯片被误封装而良品芯片被丢弃的情况。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是根据一示例性实施例示出的一种晶圆测试错位的监控方法流程图;
图2是根据一示例性实施例示出的一种第一晶圆的示意图;
图3是根据另一示例性实施例示出的一种第一晶圆的示意图;
图4是根据另一示例性实施例示出的一种第一晶圆的示意图;
图5是根据另一示例性实施例示出的一种晶圆测试错位的监控方法流程图;
图6是根据另一示例性实施例示出的一种第一晶圆的示意图;
图7是根据另一示例性实施例示出的一种第一晶圆的晶圆区域的示意图;
图8是根据一示例性实施例示出的一种晶圆测试错位的监控装置的结构示意图;
图9是根据一示例性实施例示出的一种电子设备的结构示意图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚,下面将结合附图对本申请实施方式作进一步地详细描述。
应当理解的是,本申请提及的“多个”是指两个或两个以上。在本申请的描述中,除非另有说明,“/”表示或的意思,例如,A/B可以表示A或B;本文中的“和/或”仅仅是一种描述关联对象的关联关系,表示可以存在三种关系,例如,A和/或B,可以表示:单独存在A,同时存在A和B,单独存在B这三种情况。另外,为了便于清楚描述本申请的技术方案,采用了“第一”、“第二”等字样对功能和作用基本相同的相同项或相似项进行区分。本领域技术人员可以理解“第一”、“第二”等字样并不对数量和执行次序进行限定,并且“第一”、“第二”等字样也并不限定一定不同。
在对本申请实施例提供的晶圆测试错位的监控方法进行详细介绍之前,先对本申请实施例涉及的执行主体进行简单介绍。
本申请实施例提供的方法可以由ATE(Automatic Test Equipment,自动测试系统)的控制设备来执行。作为一种示例,控制设备可以为诸如平板电脑、笔记本电脑、台式计算机、UMPC(ultra-mobile personal computer,超级移动个人计算机)之类的电子设备。
接下来结合附图对本申请实施例提供的晶圆测试错位的监控方法进行详细介绍。请参考图1,图1是根据一示例性实施例示出的一种晶圆测试错位的监控方法的流程图,该方法可以应用于上述控制设备中。该方法可以包括如下几个步骤:
步骤101:获取第一晶圆中的多个指定位置上的芯片的测试结果,得到多个芯片的测试结果,测试结果用于指示对应的芯片有效或失效。
若某芯片的测试结果指示有效,则该芯片为有效芯片,或称为良品芯片。若某芯片的测试结果指示失效,则该芯片为失效芯片,或称为不良品芯片。
在一个实施例中,当测试结果指示芯片失效时,还可以进一步指示失效的模式。通常情况下,失效的模式可以包括但不限于功能失效、电流失效、驱动能力失效、功耗失效、开短路测试失效(又称open short测试失效,简称O/S测试失效)。
示例性地,测试结果可以采用Bin Code值进行表示,也即,Bin Code值可以用于指示对应的芯片有效或失效,进一步地,在失效的情况下还可以指示失效的模式。譬如,当某芯片的测试结果为Bin1时,表示该芯片为有效芯片。再如,当某芯片的测试结果为Bin5时,表示该芯片为失效芯片,且失效的模式为O/S测试失效。
其中,多个指定位置可以根据实际需求进行设置。在一个实施例中,多个指定位置包括第一晶圆中与预设芯片所在位置之间的距离最小的位置,预设芯片包括第一晶圆中不需要测试的芯片。预设芯片的数量通常为多个。
每一种晶圆在测试导入阶段,操作员会在探针上根据该型号晶圆的芯片分布,预先定义好哪些芯片是需要测试的,以及哪些芯片是不需要测试的。由于第一晶圆中的边缘位置的芯片可能是不完整芯片或外观不良芯片,所以这些芯片通常不予封装,因此这些芯片不需要进行测试,也即预设芯片通常分布于第一晶圆的边缘位置。多个指定位置是指最贴近预设芯片的位置。
示例性地,请参考图2,图2示出了一种对第一晶圆进行图形化后的电子位图的示意图,每一个方块标识第一晶圆上的一个芯片,在图形化的过程中,不同Bin Code值可以采用不同颜色表示,譬如Bin1可以采用绿色表示等。其中标识有M字符的方块(简称M特征点)对应的芯片是不需要测试的,也即标识有M字符的方块对应的是预设芯片,不带有M字符的方块对应的芯片均是需要测试的,最贴近M特征点的且标识有X字符的方块为指定位置。
在一个实施例中,控制设备可以从目标文件中获取多个指定位置上的芯片的测试结果。譬如,在测试阶段,确定第一晶圆中的芯片的测试结果后,可以实时地生成目标文件,目标文件中包括芯片的测试结果和坐标信息,如此,控制设备即可从目标文件中获取多个指定位置上的芯片的测试结果,其中多个指定位置可以基于芯片的坐标信息确定。作为一种示例,目标文件可以为Datalog文件或者为Wafermap文件。进一步地,Datalog文件或者为Wafermap文件可以为txt文件、STDF(Standard Test Data File,标准测试数据文件)或二进制文件。
步骤102:根据多个芯片的测试结果,确定失效芯片信息,失效芯片信息包括多个芯片中失效芯片的失效芯片比例和/或失效芯片位置分布信息。
作为一种示例,失效芯片包括测试结果为开短路测试失效的芯片。
在一个实施例中,可以统计多个指定位置上O/S测试失效的芯片的芯片比例,得到失效芯片比例,并将失效芯片比例作为失效芯片信息。譬如请参考图2,根据标识有X字符的方块(这里称为X特征点)对应的测试结果,统计所有X特征点中包括的O/S测试失效的芯片比例,得到失效芯片比例。
在另一个实施例中,可以统计多个指定位置上O/S测试失效的芯片的位置分布信息,得到失效芯片位置分布信息,并将失效芯片位置分布信息作为失效芯片信息。譬如请参考图2,根据X特征点对应的测试结果,统计所有X特征点中包括的O/S测试失效的芯片的坐标信息,得到失效芯片位置分布信息。
在又一个实施例中,可以统计多个指定位置上O/S测试失效的芯片的芯片比例和位置分布信息,得到失效芯片比例和失效芯片位置分布信息,并将失效芯片比例和失效芯片位置分布信息作为失效芯片信息。譬如请继续参考图2,根据X特征点对应的测试结果,统计所有X特征点中包括的O/S测试失效的芯片的失效芯片比例,得到失效芯片比例,以及统计所有X特征点中包括的O/S测试失效的芯片的坐标信息,得到失效芯片位置分布信息。
需要说明的是,上述是以失效芯片包括测试结果为开短路测试失效的芯片为例进行说明。在另一实施例中,失效芯片还可以是指其他测试失效模式对应的芯片,示例性地,失效芯片还可以包括测试结果为功耗失效的芯片等。进一步地,当失效芯片包括其他测试失效模式对应的芯片时,针对不同型号的晶圆失效芯片对应的测试失效模式不同。举例来说,针对第一型号的晶圆,其包括的失效芯片是指功能失效的芯片,而针对第二型号的晶圆,其包括的失效芯片是指电流失效的芯片等。其中,第一型号和第二型号可以根据实际需求进行设置,且第一型号与第二型号不相同。
步骤103:根据失效芯片信息,确定第一晶圆是否发生测试错位。
在一个实施例中,当失效芯片信息包括失效芯片比例时,在判断过程中将失效芯片比例与预置的失效芯片比例相比较,并根据比较结果来判断第一晶圆是否发生测试错位。具体地,若失效芯片比例与预置的失效芯片比例之间的差值大于或等于比例阈值,则确定发生测试错位,若失效芯片比例与预置的失效芯片比例之间的差值小于比例阈值,则确定未发生测试错位。其中,比例阈值可以根据实际需求进行设置。
其中,预置的失效芯片比例是通过对与第一晶圆同型号的多个第二晶圆的指定位置上的失效芯片进行统计后确定。通常情况下,针对同一种型号的晶圆,其指定位置上的芯片中包括的失效芯片的比例相同或相近,差异较小,因此可以针对同一型号的晶圆,统计指定位置上包括的失效芯片的平均比例,将平均比例作为预置的失效芯片比例。其中预置的失效芯片比例对应的晶圆可以称为“Gold Map”,作为一种示例,可以在本地建立起该型号晶圆的“标准Wafermap”。若第一晶圆的失效芯片比例与Gold Map的失效芯片比例(预置的失效芯片比例)之间的差值大于或等于比例阈值,则说明第一晶圆的失效芯片比例与预置的失效芯片比例之间的差异较大,此时可以确定第一晶圆发生了测试错位。反之,若第一晶圆的失效芯片比例与Gold Map的失效芯片比例之间的差值小于比例阈值,则说明第一晶圆的失效芯片比例与预置的失效芯片比例之间的差异较小,甚至相同,此时可以确定第一晶圆未发生测试错位。
需要说明的是,上述是以将失效芯片比例与预置的失效芯片比例进行比较为例进行说明,在另一实施例中,还可以将失效芯片比例与预置的失效芯片比例范围进行比较,预置的失效芯片比例范围亦是通过对与第一晶圆同型号的多个晶圆的指定位置上的失效芯片进行统计后确定。可选地,根据第一晶圆包括的芯片的数量不同,预置的失效芯片比例范围可以不同。示例性地,若与第一晶圆同型号的晶圆的多个指定位置中包括的失效芯片比例为%5,则当该型号的晶圆中包括的芯片的数量较多时,预置的失效芯片比例范围可以设置的较大些,譬如为(0,35],当该型号的晶圆中包括的芯片的数量较少时,预置的失效芯片比例范围可以设置的较小一点,譬如为(0,10]。
在另一个实施例中,当失效芯片信息包括失效芯片比例和失效芯片位置分布信息时,将失效芯片比例与预置的失效芯片比例相比较,以及将失效芯片位置分布信息与预置的位置分布信息相匹配,并根据比较结果和匹配结果判断第一晶圆是否发生测试错位。具体地,若失效芯片比例与预置的失效芯片比例之间的差值大于或等于比例阈值,或者,失效芯片位置分布信息与预置的位置分布信息之间的匹配度小于匹配度阈值,则确定发生测试错位;若失效芯片比例与预置的失效芯片比例之间的差值小于比例阈值,且失效芯片位置分布信息与预置的位置分布信息之间的匹配度大于或等于匹配度阈值,则确定未发生测试错位。匹配度阈值可以根据实际需求进行设置。
其中,预置的失效芯片位置分配信息是通过对与第一晶圆同型号的多个第二晶圆中指定位置上的失效芯片进行统计后确定。通常情况下,针对同一型号的晶圆,其指定位置上的芯片中包括的失效芯片的比例相同或相近,并且,失效芯片的位置分布情况大体相同。因此,针对同一型号的晶圆,可以统计指定位置上包括的失效芯片的平均比例,将平均比例作为预置的失效芯片比例,并且统计指定位置上的芯片中包括的失效芯片的坐标信息,将统计的坐标信息作为预置的位置分布信息。其中预置的失效芯片比例和位置分布信息对应的晶圆可以称为“Gold Map”,作为一种示例,可以在本地建立起该型号晶圆的“标准Wafermap”。若第一晶圆的失效芯片比例与Gold Map的失效芯片比例(预置的失效芯片比例)之间的差值小于比例阈值,且失效芯片位置分布信息与预置的位置分布信息之间的匹配度大于或等于匹配度阈值,则说明第一晶圆的失效芯片比例与预置的失效芯片比例之间的差异较小,甚至相同,并且失效芯片的位置分布大体相同,此时可以确定第一晶圆未发生测试错位。否则,可以确定第一晶圆发生测试错位。
如此,通过将各个晶圆区域的失效芯片比例与各自对应的指定芯片失效比例相比较,以及将各个晶圆区域的失效芯片位置分布信息与各自对应的指定位置分布信息进行匹配,从而根据比例差异和位置匹配程度确定是否发生测试错位,提高了判断的准确性。
在又一个实施例中,当失效芯片信息包括失效芯片位置分布信息时,将失效芯片位置分布信息与预置的位置分布信息相匹配,并根据匹配结果判断第一晶圆是否发生测试错位。若失效芯片位置分布信息与预置的位置分布信息之间的匹配度大于或等于匹配度阈值,则确定未发生测试错位。若失效芯片位置分布信息与预置的位置分布信息之间的匹配度小于匹配度阈值,则确定发生测试错位。
作为本申请的一个示例,在判断失效芯片位置分布信息与预置的位置分布信息之间是否匹配时,可以将失效芯片位置分布信息中包括的坐标信息与预置的位置分布信息中包括的坐标信息进行匹配,得到多个匹配值,确定多个匹配值的平均值,将所确定的平均值确定为匹配度。
作为本申请的一个示例,当确定第一晶圆发生测试错位时,可以进行预警提示,譬如向测试系统发送报警信息以中断测试。或者也可以通过软件接口向CIM(ComputerIntegrated Manufacture System,计算机集成制造系统)传送异常信息,使第一晶圆不能正常过站,从而避免漏出。再或者还可以对第一晶圆对应的目标文件设置指定标识,指定标识用于指示第一晶圆发生测试错位,以便于后续可以根据指定标识确定第一晶圆存在测试错位异常以采取相应的解决错位,比如对第一晶圆进行重新测试等。
示例性地,请参考图3,假设对于正常测试的Wafermap文件,理论上第一晶圆的最后一行X特征点的测试结果都应该是BIN1,但如图4所示,若第一晶圆的最后一行X特征点的实际测试结果都是BIN5,则可以确定第一晶圆在测试的过程中向上偏移了一行。此时可以向测试系统发送报警信息,以使得测试系统中断第一晶圆的测试。
在本申请实施例中,获取第一晶圆中的多个指定位置上的芯片的测试结果,测试结果用于指示对应的芯片有效或失效。根据多个指定位置上的芯片的测试结果,确定失效芯片比例和/或失效芯片位置分布信息,根据失效芯片比例和/或失效芯片位置分布信息,确定第一晶圆是否发生测试错位。如此解决了如何监控晶圆是否发生测试错位的问题,从而可以避免由于测试错位导致的不良芯片被误封装而良品芯片被丢弃的情况。
图5是根据另一示例性实施例示出的一种晶圆测试错位的监控方法流程图,该方法应用于上述控制设备中,该方法可以包括如下几个步骤,部分内容可以参见上述图1所示实施例:
步骤501:获取第一晶圆中的多个指定位置上的芯片的测试结果,得到多个芯片的测试结果,测试结果用于指示对应的芯片有效或失效。
在一个实施例中,第一晶圆包括多个晶圆区域,每个晶圆区域包括多个指定位置中的部分指定位置。
示例性地,以第一晶圆的中心点为圆点,将第一晶圆划分为四个扇形区域,得到多个晶圆区域,也即多个晶圆区域包括四个扇形区域。示例性地,请参考图6,多个晶圆区域包括区域A、区域B、区域C和区域D。每个晶圆区域中包括部分指定位置,如图6中的区域A中标识有X字符的方块为区域A包括的指定位置,区域B中标识有X字符的方块为区域B包括的指定位置,区域C中标识有X字符的方块为区域C包括的指定位置,区域D中标识有X字符的方块为区域D包括的指定位置。
作为本申请的一个示例,获取各个区域内指定位置上的芯片的测试结果时可以根据芯片的测试顺序实时进行。譬如,假设第一晶圆的芯片的测试是按照S型曲线进行的,也即从第一晶圆的第一行需要测试的芯片开始从左向右开始测试,测完第一行又从右向左测试第二行,以此类推,则在获取测试结果时按照该测试顺序来获取指定位置上的芯片的测试结果,也即先获取的是B区的第一行第一个(坐标信息为(17,8))芯片的测试结果,接着获取的是坐标信息为(18,8)的芯片的测试结果,依次类推。
步骤502:依次根据多个晶圆区域中每个晶圆区域内指定位置上的芯片的测试结果,确定每个晶圆区域的失效芯片信息。
作为本申请的一个示例,根据第一晶圆中的芯片的测试顺序,依次确定每个晶圆区域的失效芯片信息。示例性地,请参考图6,假设第一晶圆中的芯片的测试顺序是按照S型曲线进行的,则对于所划分的四个晶圆区域,先获取到区域B整个晶圆区域的芯片的测试结果,然后获取到区域A整个晶圆区域的芯片的测试结果,再获取到区域D整个晶圆区域的芯片的测试结果,最后获取到区域C整个晶圆区域的芯片的测试结果。也即,确定各个晶圆区域的失效芯片信息的顺序依次为:区域B、区域A、区域D、区域C,具体确定每个晶圆区域的失效芯片信息的方式可以参见上述图1所示实施例中的步骤102。
步骤503:每确定一个晶圆区域的失效芯片信息后,根据已确定的晶圆区域的失效芯片信息,确定第一晶圆是否发生测试错位。
作为本申请的一个示例,根据已确定的晶圆区域的失效芯片信息,确定第一晶圆是否发生测试错位的具体实现可以包括如下几个示例:
第一个示例:在每个晶圆区域的失效芯片信息包括失效芯片比例,且每个晶圆区域对应有指定失效芯片比例的情况下,包括如下两种情况:
在一种情况下,若第一晶圆区域的失效芯片比例与第一晶圆区域对应的指定失效芯片比例之间的差值大于或等于比例阈值,则确定第一晶圆发生测试错位,第一晶圆区域是指本次确定的失效芯片信息对应的晶圆区域。
其中,每个晶圆区域对应的指定失效芯片比例可以是预先通过数据统计确定。譬如,可以对与第一晶圆同型号的晶圆的多个晶圆区域(该多个晶圆区域的划分方式与第一晶圆的划分方式相同)内指定区域上的芯片进行统计,以确定每个晶圆区域内失效芯片的比例,从而得到每个晶圆区域对应的指定失效芯片比例。
也即是,每确定一个晶圆区域的失效芯片信息后,将当前确定的失效芯片信息与当前的晶圆区域对应的指定芯片比例进行比较。譬如请参考图7,以区域A为例,与第一晶圆同型号的第二晶圆的区域A中包括15个特征点,假设正常情况下测试结果都是Bin1,也即假设该晶圆区域的O/S测试失效的指定失效芯片比例为0%。若第一晶圆经过对目标文件进行数据分析后确定区域A的O/S失效数量为10,也即是失效芯片比例为66.67%,远超过0%,则可以确定区域A发生测试错位。
按照上述方法,一旦检测到多个晶圆区域中存在某个晶圆区域的失效芯片比例与该晶圆区域对应的指定失效比例之间的差异较大,则确定第一晶圆发生测试错位。譬如,请参考图6,在区域A、区域B、区域C和区域D中,假设检测到区域A的失效芯片比例与区域A对应的指定失效芯片比例之间的差值相差较大,则可以确定第一晶圆发生测试错位。
在另一种情况下,若第一晶圆区域的失效芯片比例与第一晶圆区域对应的指定失效芯片比例之间的差值小于比例阈值,且已确定的晶圆区域包括多个晶圆区域中的所有晶圆区域,则确定第一晶圆未发生测试错位。
也即是,当多个晶圆区域中的每个晶圆区域的失效芯片比例与各自对应的指定失效比例的差异均较小时,确定第一晶圆未发生测试错位。譬如,请参考图6,若区域A的失效芯片比例与区域A对应的指定失效芯片比例之间的差值小于比例阈值,区域B的失效芯片比例与区域B对应的指定失效芯片比例之间的差值小于比例阈值,区域C的失效芯片比例与区域C对应的指定失效芯片比例之间的差值小于比例阈值,以及区域D的失效芯片比例与区域D对应的指定失效芯片比例之间的差值小于比例阈值,则确定第一晶圆未发生测试错位。
第二个示例,每个晶圆区域的失效芯片信息包括失效芯片比例和失效芯片位置分布信息,且每个晶圆区域对应有指定失效芯片比例和指定位置分布信息。此时包括如下两种情况:
在一种情况下,若第一晶圆区域的失效芯片比例与第一晶圆区域对应的指定失效芯片比例之间的差值大于或等于比例阈值,和/或,第一晶圆区域的失效芯片位置分布信息与第一晶圆区域对应的指定位置分布信息之间的匹配度小于匹配度阈值,则确定第一晶圆发生测试错位。
也即是,每确定一个晶圆区域的失效芯片信息后,将当前确定的失效芯片信息与当前的晶圆区域对应的指定芯片比例进行比较,以及将当前确定的失效芯片位置分布信息与当前的晶圆区域对应的指定位置分布信息进行匹配。一旦检测到多个晶圆区域中存在某个晶圆区域的失效芯片比例与该晶圆区域对应的指定失效比例之间的差异较大,或者,多个晶圆区域中存在某个晶圆区域的失效芯片位置分布与该晶圆区域对应的位置分布不匹配,则确定第一晶圆发生测试错位。譬如,请参考图6,在区域A、区域B、区域C和区域D中,假设检测到区域A的失效芯片比例与区域A对应的指定失效芯片比例之间的差值相差较大,则可以确定第一晶圆发生测试错位。
需要说明的是,可以根据不同晶圆的边缘的特征点的数量多少,在Gold Map的失效芯片比例的基础上调整每个晶圆区域对应的指定失效芯片比例,以免频繁发生误判。比如某型号晶圆的Gold Map中A\B\C\D四个区域的特征点的指定失效芯片比例分别为:0%,5%,6%,5%,指定位置上的芯片的数量分别为:110,110,125,125,由于数量较多,因此可以把判定标准适当收紧,譬如:A区:≤5%,B区:10%,C区:11%,D区:10%。再比如某型号晶圆的Gold Map中A\B\C\D四个区域的特征点的指定失效芯片比例分别为:0%,5%,6%,5%,指定位置上的芯片的数量分别为:20,20,25,25,由于数量较少,因此可以把判定标准适当放宽,譬如:A区:≤30%,B区:35%,C区:36%,D区:35%。
在另一种情况下,在第一晶圆区域的失效芯片比例与第一晶圆区域对应的指定失效芯片比例之间的差值小于比例阈值,且第一晶圆区域的失效芯片位置分布信息与第一晶圆区域对应的指定位置分布信息之间的匹配度大于或等于匹配度阈值的情况下,若已确定的晶圆区域包括多个晶圆区域中的所有晶圆区域,则确定第一晶圆未发生测试错位。
也即是,当多个晶圆区域中的每个晶圆区域的失效芯片比例与各自对应的指定失效比例差异较小,且每个晶圆区域的失效芯片位置分布信息与各自对应的指定位置分布信息匹配时,确定第一晶圆未发生测试错位。
需要说明的是,上述是以根据已确定的晶圆区域的失效芯片信息确定第一晶圆是否发生测试错位包括两种示例为例进行说明。在另一实施例中,在每个晶圆区域的失效芯片信息包括失效芯片位置分布信息,且每个晶圆区域对应有指定位置分布信息的情况下,其具体实现还包括如下两种情况:
第一种情况,若第一晶圆区域的失效芯片位置分布信息与第一晶圆区域对应的指定位置分布信息之间的匹配度小于匹配度阈值,则确定第一晶圆发生测试错位。
第二种情况,若第一晶圆区域的失效芯片位置分布信息与第一晶圆区域对应的指定位置分布信息之间的匹配度大于或等于匹配度阈值,则确定第一晶圆未发生测试错位。
在本申请实施例中,获取第一晶圆中的多个指定位置上的芯片的测试结果,测试结果用于指示对应的芯片有效或失效。根据多个指定位置上的芯片的测试结果,确定失效芯片比例和/或失效芯片位置分布信息,根据失效芯片比例和/或失效芯片位置分布信息,确定第一晶圆是否发生测试错位。如此解决了如何监控晶圆是否发生测试错位的问题,从而可以避免由于测试错位导致的不良芯片被误封装而良品芯片被丢弃的情况。
另外,依次监控多个晶圆区域中各个晶圆区域是否发生测试错位,并在监控到某个晶圆区域发生测试错位的情况下,可以确定第一晶圆发生测试错位,可以保证监控的实时性,在错位的情况下可以尽早确定。
应理解,上述实施例中各步骤的序号并不意味着执行顺序的先后,各过程的执行顺序应以其功能和内在逻辑确定,而不应对本申请实施例的实施过程构成任何限定。
图8是根据一示例性实施例示出的一种晶圆测试错位的监控装置的结构示意图,该装置可以由软件、硬件或者两者的结合实现。该装置可以配置于上述电子设备,该装置可以包括:
获取模块810,用于获取第一晶圆中的多个指定位置上的芯片的测试结果,得到多个芯片的测试结果,所述测试结果用于指示对应的芯片有效或失效;
第一确定模块820,用于根据所述多个芯片的测试结果,确定失效芯片信息,所述失效芯片信息包括所述多个芯片中失效芯片的失效芯片比例和/或失效芯片位置分布信息;
第二确定模块830,用于根据所述失效芯片信息,确定所述第一晶圆是否发生测试错位。
作为本申请的一个示例,所述第一晶圆包括多个晶圆区域,每个晶圆区域包括所述多个指定位置中的部分指定位置;所述第一确定模块820用于:
依次根据所述多个晶圆区域中每个晶圆区域内指定位置上的芯片的测试结果,确定每个晶圆区域的失效芯片信息;
所述第二确定模块830用于:
每确定一个晶圆区域的失效芯片信息后,根据已确定的晶圆区域的失效芯片信息,确定所述第一晶圆是否发生测试错位。
作为本申请的一个示例,每个晶圆区域的失效芯片信息包括失效芯片比例,且每个晶圆区域对应有指定失效芯片比例;
所述第二确定模块830用于:
若第一晶圆区域的失效芯片比例与所述第一晶圆区域对应的指定失效芯片比例之间的差值大于或等于比例阈值,则确定所述第一晶圆发生测试错位,所述第一晶圆区域是指本次确定的失效芯片信息对应的晶圆区域;
若所述第一晶圆区域的失效芯片比例与所述第一晶圆区域对应的指定失效芯片比例之间的差值小于所述比例阈值,且已确定的晶圆区域包括所述多个晶圆区域中的所有晶圆区域,则确定所述第一晶圆未发生测试错位。
作为本申请的一个示例,每个晶圆区域的失效芯片信息包括失效芯片比例和失效芯片位置分布信息,且每个晶圆区域对应有指定失效芯片比例和指定位置分布信息;
所述第二确定模块830用于:
若第一晶圆区域的失效芯片比例与所述第一晶圆区域对应的指定失效芯片比例之间的差值大于或等于比例阈值,和/或,所述第一晶圆区域的失效芯片位置分布信息与所述第一晶圆区域对应的指定位置分布信息之间的匹配度小于匹配度阈值,则确定所述第一晶圆发生测试错位,所述第一晶圆区域是指本次确定的失效芯片信息对应的晶圆区域;
在所述第一晶圆区域的失效芯片比例与所述第一晶圆区域对应的指定失效芯片比例之间的差值小于所述比例阈值,且所述第一晶圆区域的失效芯片位置分布信息与所述第一晶圆区域对应的指定位置分布信息之间的匹配度大于或等于所述匹配度阈值的情况下,若已确定的晶圆区域包括所述多个晶圆区域中的所有晶圆区域,则确定所述第一晶圆未发生测试错位。
作为本申请的一个示例,所述多个指定位置包括所述第一晶圆中与预设芯片所在位置之间的距离最小的位置,所述预设芯片包括所述第一晶圆中不需要测试的芯片。
作为本申请的一个示例,所述失效芯片包括测试结果为开短路测试失效的芯片。
在本申请实施例中,获取第一晶圆中的多个指定位置上的芯片的测试结果,测试结果用于指示对应的芯片有效或失效。根据多个指定位置上的芯片的测试结果,确定失效芯片比例和/或失效芯片位置分布信息,根据失效芯片比例和/或失效芯片位置分布信息,确定第一晶圆是否发生测试错位。如此解决了如何监控晶圆是否发生测试错位的问题,从而可以避免由于测试错位导致的不良芯片被误封装而良品芯片被丢弃的情况。
图9为本申请一实施例提供的电子设备的结构示意图。如图9所示,该实施例的电子设备9包括:至少一个处理器90(图9中仅示出一个)、存储器91以及存储在所述存储器91中并可在所述至少一个处理器90上运行的计算机程序92,所述处理器90执行所述计算机程序92时实现上述任意各个方法实施例中的步骤。
所述电子设备9可以是桌上型计算机、笔记本、掌上电脑及云端服务器等计算设备。该电子设备可包括,但不仅限于,处理器90、存储器91。本领域技术人员可以理解,图9仅仅是电子设备9的举例,并不构成对电子设备9的限定,可以包括比图示更多或更少的部件,或者组合某些部件,或者不同的部件,例如还可以包括输入输出设备、网络接入设备等。
所称处理器90可以是CPU(Central Processing Unit,中央处理单元),该处理器90还可以是其他通用处理器、DSP(Digital Signal Processor,数字信号处理器)、ASIC(Application Specific Integrated Circuit,专用集成电路)、FPGA(Field-Programmable Gate Array,现成可编程门阵列)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。
所述存储器91在一些实施例中可以是所述电子设备9的内部存储单元,例如电子设备9的硬盘或内存。所述存储器91在另一些实施例中也可以是所述电子设备9的外部存储设备,例如所述电子设备9上配备的插接式硬盘,SMC(Smart Media Card,智能存储卡),SD(Secure Digital,安全数字)卡,闪存卡(Flash Card)等。进一步地,所述存储器91还可以既包括所述电子设备9的内部存储单元也包括外部存储设备。所述存储器91用于存储操作系统、应用程序、引导装载程序(BootLoader)、数据以及其他程序等,例如所述计算机程序的程序代码等。所述存储器91还可以用于暂时地存储已经输出或者将要输出的数据。
需要说明的是,上述装置/单元之间的信息交互、执行过程等内容,由于与本申请方法实施例基于同一构思,其具体功能及带来的技术效果,具体可参见方法实施例部分,此处不再赘述。
所属领域的技术人员可以清楚地了解到,为了描述的方便和简洁,仅以上述各功能单元、模块的划分进行举例说明,实际应用中,可以根据需要而将上述功能分配由不同的功能单元、模块完成,即将所述装置的内部结构划分成不同的功能单元或模块,以完成以上描述的全部或者部分功能。实施例中的各功能单元、模块可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个单元中,上述集成的单元既可以采用硬件的形式实现,也可以采用软件功能单元的形式实现。另外,各功能单元、模块的具体名称也只是为了便于相互区分,并不用于限制本申请的保护范围。上述系统中单元、模块的具体工作过程,可以参考前述方法实施例中的对应过程,在此不再赘述。
以上所述实施例仅用以说明本申请的技术方案,而非对其限制;尽管参照前述实施例对本申请进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围,均应包含在本申请的保护范围之内。
Claims (8)
1.一种晶圆测试错位的监控方法,其特征在于,所述方法包括:
获取第一晶圆中的多个指定位置上的芯片的测试结果,得到多个芯片的测试结果,所述测试结果用于指示对应的芯片有效或失效,所述第一晶圆包括多个晶圆区域,每个晶圆区域包括所述多个指定位置中的部分指定位置;
依次根据所述多个晶圆区域中每个晶圆区域内指定位置上的芯片的测试结果,确定每个晶圆区域的失效芯片信息,所述失效芯片信息包括所述多个芯片中失效芯片的失效芯片比例和/或失效芯片位置分布信息;
每确定一个晶圆区域的失效芯片信息后,根据已确定的晶圆区域的失效芯片信息,确定所述第一晶圆是否发生测试错位。
2.如权利要求1所述的方法,其特征在于,每个晶圆区域的失效芯片信息包括失效芯片比例,且每个晶圆区域对应有指定失效芯片比例;
所述根据已确定的晶圆区域的失效芯片信息,确定所述第一晶圆是否发生测试错位,包括:
若第一晶圆区域的失效芯片比例与所述第一晶圆区域对应的指定失效芯片比例之间的差值大于或等于比例阈值,则确定所述第一晶圆发生测试错位,所述第一晶圆区域是指本次确定的失效芯片信息对应的晶圆区域;
若所述第一晶圆区域的失效芯片比例与所述第一晶圆区域对应的指定失效芯片比例之间的差值小于所述比例阈值,且已确定的晶圆区域包括所述多个晶圆区域中的所有晶圆区域,则确定所述第一晶圆未发生测试错位。
3.如权利要求1所述的方法,其特征在于,每个晶圆区域的失效芯片信息包括失效芯片比例和失效芯片位置分布信息,且每个晶圆区域对应有指定失效芯片比例和指定位置分布信息;
所述根据已确定的晶圆区域的失效芯片信息,确定所述第一晶圆是否发生测试错位,包括:
若第一晶圆区域的失效芯片比例与所述第一晶圆区域对应的指定失效芯片比例之间的差值大于或等于比例阈值,和/或,所述第一晶圆区域的失效芯片位置分布信息与所述第一晶圆区域对应的指定位置分布信息之间的匹配度小于匹配度阈值,则确定所述第一晶圆发生测试错位,所述第一晶圆区域是指本次确定的失效芯片信息对应的晶圆区域;
在所述第一晶圆区域的失效芯片比例与所述第一晶圆区域对应的指定失效芯片比例之间的差值小于所述比例阈值,且所述第一晶圆区域的失效芯片位置分布信息与所述第一晶圆区域对应的指定位置分布信息之间的匹配度大于或等于所述匹配度阈值的情况下,若已确定的晶圆区域包括所述多个晶圆区域中的所有晶圆区域,则确定所述第一晶圆未发生测试错位。
4.如权利要求1-3中任一项所述的方法,其特征在于,所述多个指定位置包括所述第一晶圆中与预设芯片所在位置之间的距离最小的位置,所述预设芯片包括所述第一晶圆中不需要测试的芯片。
5.如权利要求1-3中任一项所述的方法,其特征在于,所述失效芯片包括测试结果为开短路测试失效的芯片。
6.一种晶圆测试错位的监控装置,其特征在于,所述装置包括:
获取模块,用于获取第一晶圆中的多个指定位置上的芯片的测试结果,得到多个芯片的测试结果,所述测试结果用于指示对应的芯片有效或失效,所述第一晶圆包括多个晶圆区域,每个晶圆区域包括所述多个指定位置中的部分指定位置;
第一确定模块,用于依次根据所述多个晶圆区域中每个晶圆区域内指定位置上的芯片的测试结果,确定每个晶圆区域的失效芯片信息,所述失效芯片信息包括所述多个芯片中失效芯片的失效芯片比例和/或失效芯片位置分布信息;
第二确定模块,用于每确定一个晶圆区域的失效芯片信息后,根据已确定的晶圆区域的失效芯片信息,确定所述第一晶圆是否发生测试错位。
7.一种控制设备,包括存储器、处理器以及存储在所述存储器中并可在所述处理器上运行的计算机程序,其特征在于,所述处理器执行所述计算机程序时实现如权利要求1至5任一项所述的方法。
8.一种计算机可读存储介质,所述计算机可读存储介质上存储有指令,其特征在于,所述指令被处理器执行时实现权利要求1至5任一项所述的方法的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110427621.8A CN113270342B (zh) | 2021-04-20 | 2021-04-20 | 晶圆测试错位的监控方法、装置、设备及存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110427621.8A CN113270342B (zh) | 2021-04-20 | 2021-04-20 | 晶圆测试错位的监控方法、装置、设备及存储介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113270342A CN113270342A (zh) | 2021-08-17 |
CN113270342B true CN113270342B (zh) | 2021-12-28 |
Family
ID=77229040
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110427621.8A Active CN113270342B (zh) | 2021-04-20 | 2021-04-20 | 晶圆测试错位的监控方法、装置、设备及存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113270342B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113901286A (zh) * | 2021-12-09 | 2022-01-07 | 广州粤芯半导体技术有限公司 | 检测数据的处理系统及处理方法、基板的检测系统 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6780656B2 (en) * | 2000-09-18 | 2004-08-24 | Hpl Technologies, Inc. | Correction of overlay offset between inspection layers |
KR20080072388A (ko) * | 2007-02-02 | 2008-08-06 | 삼성전자주식회사 | 식별 영역을 이용하여 정상 다이를 선별하는 방법 |
CN105300333A (zh) * | 2015-11-24 | 2016-02-03 | 杭州士兰微电子股份有限公司 | 芯片测试机、芯片测试机的监控装置及监控方法 |
CN108919083A (zh) * | 2018-06-08 | 2018-11-30 | 上海华岭集成电路技术股份有限公司 | 一种提高Serdes IP晶圆测试效率的方法 |
CN110164789A (zh) * | 2019-06-05 | 2019-08-23 | 德淮半导体有限公司 | 晶圆测试方法及晶圆测试装置 |
CN111983412B (zh) * | 2020-07-21 | 2021-12-31 | 深圳米飞泰克科技有限公司 | 监控系统、监控方法、监控终端及存储介质 |
CN112180230A (zh) * | 2020-08-31 | 2021-01-05 | 全芯智造技术有限公司 | 芯片测试参数异常的侦测方法、存储介质、终端 |
CN112530823B (zh) * | 2020-10-30 | 2024-02-06 | 普冉半导体(上海)股份有限公司 | 在晶圆测试过程中检测电子位图中坐标偏移的方法 |
CN112683210B (zh) * | 2020-12-28 | 2023-07-11 | 上海利扬创芯片测试有限公司 | 用于晶圆测试的map图偏移检测方法 |
-
2021
- 2021-04-20 CN CN202110427621.8A patent/CN113270342B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN113270342A (zh) | 2021-08-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8872538B2 (en) | Systems and methods for test time outlier detection and correction in integrated circuit testing | |
EP0555018A1 (en) | Method for evaluating semiconductor wafers | |
CN114528172A (zh) | 一种晶圆芯片的测试方法、装置、电子设备及存储介质 | |
US20220392280A1 (en) | Fault management system for functional safety of automotive grade chip | |
IL159009A (en) | Methods and facility for semiconductor testing | |
CN113270342B (zh) | 晶圆测试错位的监控方法、装置、设备及存储介质 | |
CN111856249B (zh) | 一种芯片测试监控方法、客户端及系统 | |
CN116087799A (zh) | 电池模组内部一致性监测方法、系统、存储介质及终端 | |
US11696159B2 (en) | Method, apparatus, and non-transitory computer readable medium for testing terminals | |
US6754593B1 (en) | Method and apparatus for measuring defects | |
US6792386B2 (en) | Method and system for statistical comparison of a plurality of testers | |
US6165805A (en) | Scan tool recipe server | |
CN1233020C (zh) | 控制半导体设备的方法 | |
CN101089758A (zh) | 用于制造程序反馈控制的计算机执行自动方法及自动系统 | |
US6697691B1 (en) | Method and apparatus for fault model analysis in manufacturing tools | |
US20050231190A1 (en) | [auto-recovery wafer testing apparatus and wafer testing method] | |
Khasawneh et al. | Real-time monitoring of test fallout data to quickly identify tester and yield issues in a multi-site environment | |
CN117438331B (zh) | 一种半导体cp测试程序的混版本兼容方法 | |
US6847855B2 (en) | Method for fault analysis in wafer production | |
CN113393422B (zh) | 确定探针卡异常的方法、装置、终端设备及存储介质 | |
CN114329108B (zh) | 基于芯片功能电路仿真测试的生产情况分析方法及系统 | |
US7496792B2 (en) | Repeat digital message transmission between a microprocessor monitoring circuit and an analyzing tool | |
CN117438331A (zh) | 一种半导体cp测试程序的混版本兼容方法 | |
JP3748823B2 (ja) | 半導体装置の電気的検査システム及び検査方法 | |
CN112650681A (zh) | 自动化测试方法、装置、电子设备及可读存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP01 | Change in the name or title of a patent holder | ||
CP01 | Change in the name or title of a patent holder |
Address after: 518000 1st, 5th and 6th floors of No. 1 workshop, No. 28 Qingfeng Avenue, Baolong Street, Longgang District, Shenzhen City, Guangdong Province Patentee after: Shenzhen mifitech Technology Co.,Ltd. Address before: 518000 1st, 5th and 6th floors of No. 1 workshop, No. 28 Qingfeng Avenue, Baolong Street, Longgang District, Shenzhen City, Guangdong Province Patentee before: Shenzhen Mifeitake Technology Co.,Ltd. |