CN117438331B - 一种半导体cp测试程序的混版本兼容方法 - Google Patents
一种半导体cp测试程序的混版本兼容方法 Download PDFInfo
- Publication number
- CN117438331B CN117438331B CN202311758746.4A CN202311758746A CN117438331B CN 117438331 B CN117438331 B CN 117438331B CN 202311758746 A CN202311758746 A CN 202311758746A CN 117438331 B CN117438331 B CN 117438331B
- Authority
- CN
- China
- Prior art keywords
- test program
- station
- test
- front station
- version
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 30
- 239000013256 coordination polymer Substances 0.000 title claims abstract description 28
- 239000004065 semiconductor Substances 0.000 title claims abstract description 12
- 238000012360 testing method Methods 0.000 claims abstract description 57
- 235000012431 wafers Nutrition 0.000 claims abstract description 43
- 238000012545 processing Methods 0.000 claims abstract description 18
- 239000000523 sample Substances 0.000 claims abstract description 17
- 238000007689 inspection Methods 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 241000755093 Gaidropsarus vulgaris Species 0.000 description 6
- 101100311554 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SWC7 gene Proteins 0.000 description 4
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2868—Complete testing stations; systems; procedures; software aspects
- G01R31/287—Procedures; Software aspects
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
- G01R31/2874—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Environmental & Geological Engineering (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明涉及制造业加工系统技术领域,具体涉及一种半导体CP测试程序的混版本兼容方法,包括如下步骤,步骤S1,对每个CP站点设定测试程序、探针卡组、探针卡配方;步骤S2,待测试批次按照工艺流程进入站点时,检查探针卡,根据探针卡组找到测试程序;步骤S3,判断是否有前后站兼容管控;步骤S4,获取工艺流程中的前站信息;步骤S5,找到所有晶圆在前站使用的测试程序组;步骤S6,确定当站使用的测试程序版本;步骤S7,检查选中的版本,是否有测试平台的兼容管控,如有管控,需获取前站使用的测试平台,否则需要挑选其他设备,重复步骤S2到步骤S7动作,直到找到可兼容的测试设备。可避免CP测试程序出现兼容问题,并快速找到符合要求的测试程序。
Description
技术领域
本发明涉及制造业加工系统技术领域,具体涉及一种半导体CP测试程序的混版本兼容方法。
背景技术
半导体芯片厂商在CP测试阶段通常会有高温和低温测试,高低温之间使用的测试程序会有一定约束,需要考虑兼容问题,如不兼容会影响测试结果的准确性,主要表现为两个方面:1、混平台:为了竞价降低测试成本,会引入多个厂商的不同测试平台,晶圆会在多个测试平台上针测,高低温站点(前后站)使用不同测试平台可能不兼容;2、混版本:不同产品不同站点会有不同的针测程序,各程序有单独的版本管控,高低温站点(前后站)使用不同版本可能不兼容。
发明内容
本发明的目的在于提供一种半导体CP测试程序的混版本兼容方法,解决现有技术中,在进行半导体CP测试时,各程序有单独的版本管控,前后站使用不同版本可能不兼容的问题。
为解决上述的技术问题,本发明采用以下技术方案:
一种半导体CP测试程序的混版本兼容方法,包括如下步骤,步骤S1,对每个CP站点设定测试程序、探针卡组、探针卡配方,同一站点配有多个不同的测试程序,并且对测试程序的版本做分组,前后站点的测试程序版本能兼容的分到同一个测试程序组;步骤S2,待测试批次按照工艺流程进入站点时,检查探针卡信息,根据探针卡组找到测试程序;步骤S3,判断是否有前后站兼容管控,如无管控或者当首站处理的,则直接找当前测试程序中配置的最高版本,否则进入步骤S4;步骤S4,获取工艺流程中的前站信息,以及每片晶圆实际跑过的前站信息,若晶圆有前站信息且与工艺流程前站一致,表示该晶圆找到前站,进入步骤S5;步骤S5,找到所有晶圆在前站使用的测试程序组,如果测试程序组都相同,则定义为前站使用的测试程序组,进入步骤S6,否则不允许加工;步骤S6,确定当站使用的测试程序版本,当站应使用与前站相同测试程序组的最高版本;步骤S7,检查选中的版本,是否有测试平台的兼容管控,如有管控,需获取前站使用的测试平台,测试平台一致可进入针测加工,否则需要挑选其他设备,重复步骤S2到步骤S7动作,直到找到可兼容的测试设备。
进一步的技术方案是,步骤S4中,再取工艺流程中的前站信息,以及每片晶圆实际跑过的前站信息时,包括以下几种情况,若待测试批次中所有晶圆都找不到前站,当首站处理,找当前测试程序最高版;若待测试批次中有的晶圆找不到前站,有的晶圆能找到前站,检查失败,不允许加工;若待测试批次中所有晶圆都能找到前站,进入步骤S5。
更进一步的技术方案是,步骤S4中,再取工艺流程中的前站信息,以及每片晶圆实际跑过的前站信息时,如果工艺流程前站和晶圆实际跑过的前站不一致,则当首站处理,找当前测试程序最高版。
与现有技术相比,本发明的有益效果是:1、可避免CP测试程序出现兼容问题,并快速找到符合要求的测试程序,提高企业效率。
附图说明
图1为本发明一种半导体CP测试程序的混版本兼容方法的根据晶圆加工履历,先找当前工艺流程最近跑过的CP站点3个场景示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
图1所示为本发明实施例。
实施例:
整体方案从配置和运行时两个方面进行说明:
配置方面:
为每个CP站点打上标记:是否与前站有兼容性约束,例如:当前为低温站点,前站高温站点使用了某个测试程序A,当前是按通用规则选最高版本测试程序,还是选一个与A兼容的测试程序。兼容性约束相当于一个开关,例如打开就按照兼容规则选版本,关闭就按照通用规则选最高版本,一开始的时候(或者Lot在第一个CP站点时)不会有约束,因为Lot没有前站,一般从第二个CP站点开始配置兼容性约束。
另有如下约定:
如果当站未指定,则默认与前站有兼容性约束。
首站不考虑兼容性约束。
如果Flow前站和Wafer实际跑过的前站不一致,则当首站处理。
关于前站有如下定义:
Flow前站:
根据Flow 模型定义,先找当前Flow的前一个CP站点,如果没有,再找主Flow的前一个CP站点。
Wafer前站:
根据wafer加工履历,先找当前Flow最近跑过的CP站点,如果没有,再找主Flow最近跑过的CP站点。
为每个CP站点设定测试程序、探针卡组、探针卡配方等,同一站点可配多个不同的测试程序,如果Lot上机时确定了探针卡组,则测试程序也可以确定下来。
根据CP站点上的测试程序,指定版本,以及与该版本相关的涉及兼容性的两个参数:TPGroup、TestPlatCheckFlag。
TPGroup:测试程序组(Test Program Group),对测试程序的版本做分组,前后站点的测试程序版本能兼容的分到同一个组。
约定:如果当站有兼容管控,在找测试程序版本时,需要找与前站相同TPGroup的版本
例如:Lot前站使用的测试程序、版本、TPGroup分别为:
TP1,101,TPG1。
当站测试程序、版本、TPGroup有两套:
TP2,201,TPG1。
TP2,202,TPG2。
按照规则,当站应该使用与前站兼容的TPG1所对应的版本:201。
TestPlatCheckFlag:测试平台检查标记,判断该测试程序版本是否考虑测试平台的兼容问题,是否与前站使用相同的测试平台。
约定:如果当站有兼容管控,需要找与前站相同测试平台的设备进行测试。
例如:Lot前站使用的测试平台为Plat1,当站上机的测试平台为Plat2,并且当站配置了与前站有测试平台兼容管控,按照规则,当前Plat2的设备不能执行测试。
以上测试程序及版本的配置示例(表1):
表1
运行时流程:场景是Lot进站时挑选合适的测试程序及版本,以及可兼容的测试设备。
第一步:先选中一个设备,检查探针卡信息,根据探针卡组找到测试程序。
第二步:判断是否有前后站兼容管控,如无管控或者当首站处理的,则直接找当前测试程序中配置的最高版本,否则进入第三步。
第三步:获取Flow中的前站信息,以及每片wafer实际跑过的前站信息,如果Wafer有前站信息且与Flow前站一致,表示该wafer找到前站,这样得到三种结果:
如果Lot中所有Wafer都找不到前站,当首站处理,找当前测试程序最高版。
如果Lot中有的Wafer找不到前站,有的Wafer能找到前站,检查失败,不允许加工。
如果Lot中所有Wafer都能找到前站,进入第四步。
第四步:找到所有Wafer在前站使用的TPGroup,如果TPGroup都相同,则定义为前站使用的TPGroup,进入第五步;否则不允许加工。
第五步:确定当站使用的测试程序版本:当站应使用与前站相同TPGroup的最高版本。
第六步:检查选中的版本,是否有测试平台的兼容管控,如有管控,需获取前站使用的测试平台,测试平台一致可进入针测加工,否则需要挑选其他设备,重复第一步到第六步动作,直到找到可兼容的测试平台。
英文翻译:
CP:Chip Probing,表示晶圆测试,在整个芯片制作流程中处于晶圆制造和封装之间。
Wafer:晶圆。
Lot:批次,表示一组晶圆。
Flow:晶圆加工流程。
实施例2:
例如当前有如上表1的配置信息,LotA的产品名和流程名都与表1设定相同:
场景一:LotA到达AWS1站点,因为是首站,按照规则,首站无兼容性约束,因此会挑选最高版本101执行测试。
场景二:LotA到达AWS2站点,AWS2有兼容性约束,按照规则,AWS2要取前站AWS1使用的相同TPGoup的最高版本,前站版本101对应TPGroup为TPG2,因此AWS2会挑选TPG2的最高版本,即202执行测试。
场景三:LotA到达AWS3站点,AWS3有兼容性约束,按照规则也会取TPG2的最高版本即302执行测试,但302版本配置了TestPlatCheckFlag为T,表示该版本要求当前加工设备的测试平台必须与前站AWS2使用的测试平台一致,如果不一致则当前设备不允许加工,需挑选其他符合条件的设备。
场景四:LotA到达AWS4站点,AWS4有兼容性约束,按照规则会取TPG2的最高版本即401执行测试。
场景五:LotA到达AWS5站点,AWS5有兼容性约束,按照前站的定义,AWS5的前站为AWS1,因此会挑选AWS1使用的相同TPGoup的最高版本,即502执行测试。
尽管这里参照本发明的多个解释性实施例对本发明进行了描述,但是,应该理解,本领域技术人员可以设计出很多其他的修改和实施方式,这些修改和实施方式将落在本申请公开的原则范围和精神之内。更具体地说,在本申请公开、附图和权利要求的范围内,可以对主题组合布局的组成部件和/或布局进行多种变型和改进。除了对组成部件和/或布局进行的变形和改进外,对于本领域技术人员来说,其他的用途也将是明显的。
Claims (3)
1.一种半导体CP测试程序的混版本兼容方法,其特征在于,包括如下步骤,
步骤S1,对每个CP站点设定测试程序、探针卡组、探针卡配方,同一站点配有多个不同的测试程序,并且对测试程序的版本做分组,前后站点的测试程序版本能兼容的分到同一个测试程序组;
步骤S2,待测试批次按照工艺流程进入站点时,检查探针卡信息,根据探针卡组找到测试程序;
步骤S3,判断是否有前后站兼容管控,如无管控或者当首站处理的,则直接找当前测试程序中配置的最高版本,否则进入步骤S4;
步骤S4,获取工艺流程中的前站信息,以及每片晶圆实际跑过的前站信息,若晶圆有前站信息且与工艺流程前站一致,表示该晶圆找到前站,进入步骤S5;
步骤S5,找到所有晶圆在前站使用的测试程序组,如果测试程序组都相同,则定义为前站使用的测试程序组,进入步骤S6,否则不允许加工;
步骤S6,确定当站使用的测试程序版本,当站应使用与前站相同测试程序组的最高版本;
步骤S7,检查选中的版本,是否有测试平台的兼容管控,如有管控,需获取前站使用的测试平台,测试平台一致可进入针测加工,否则需要挑选其他设备,重复步骤S2到步骤S7动作,直到找到可兼容的测试设备。
2.根据权利要求1所述的一种半导体CP测试程序的混版本兼容方法,其特征在于:所述步骤S4中,再取工艺流程中的前站信息,以及每片晶圆实际跑过的前站信息时,包括以下几种情况,
若待测试批次中所有晶圆都找不到前站,当首站处理,找当前测试程序最高版;
若待测试批次中有的晶圆找不到前站,有的晶圆能找到前站,检查失败,不允许加工;
若待测试批次中所有晶圆都能找到前站,进入步骤S5。
3.根据权利要求1所述的一种半导体CP测试程序的混版本兼容方法,其特征在于:所述步骤S4中,再取工艺流程中的前站信息,以及每片晶圆实际跑过的前站信息时,如果工艺流程前站和晶圆实际跑过的前站不一致,则当首站处理,找当前测试程序最高版。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311758746.4A CN117438331B (zh) | 2023-12-20 | 2023-12-20 | 一种半导体cp测试程序的混版本兼容方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311758746.4A CN117438331B (zh) | 2023-12-20 | 2023-12-20 | 一种半导体cp测试程序的混版本兼容方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN117438331A CN117438331A (zh) | 2024-01-23 |
CN117438331B true CN117438331B (zh) | 2024-04-12 |
Family
ID=89558574
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311758746.4A Active CN117438331B (zh) | 2023-12-20 | 2023-12-20 | 一种半导体cp测试程序的混版本兼容方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117438331B (zh) |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20100051070A (ko) * | 2007-07-20 | 2010-05-14 | 마포스 쏘시에타 페르 아지오니 | 기계가공되고 있는 요소의 두께 크기를 체킹하는 장치 및 방법 |
JP2011518327A (ja) * | 2008-04-16 | 2011-06-23 | オーミック・アーベー | アッセイ方法および装置 |
CN102169846A (zh) * | 2011-01-27 | 2011-08-31 | 北京确安科技股份有限公司 | 一种在集成电路晶圆测试过程中实现多维变量密码并行写入的方法 |
CN105372574A (zh) * | 2015-10-14 | 2016-03-02 | 华东光电集成器件研究所 | 一种半导体芯片晶圆毫伏级信号测试系统 |
CN107881219A (zh) * | 2012-02-03 | 2018-04-06 | 贝克顿·迪金森公司 | 用于分子诊断测试分配和测试之间兼容性确定的外部文件 |
CN108333395A (zh) * | 2018-03-29 | 2018-07-27 | 无锡品测科技有限公司 | 一种基于晶圆测试设计的探针卡基板 |
CN111077428A (zh) * | 2019-12-05 | 2020-04-28 | 上海华虹宏力半导体制造有限公司 | 晶圆的测试方法 |
CN112213617A (zh) * | 2020-09-15 | 2021-01-12 | 国网江苏省电力有限公司常州供电分公司 | Ic芯片电磁兼容性测试方法、装置和可读存储介质 |
CN116773994A (zh) * | 2023-08-21 | 2023-09-19 | 珠海格力电子元器件有限公司 | 晶圆测试的控制方法、控制装置、存储介质和电子设备 |
CN116794584A (zh) * | 2023-06-21 | 2023-09-22 | 广东利扬芯片测试股份有限公司 | 晶圆测试探针卡适配检测方法、装置、系统及存储介质 |
CN116976653A (zh) * | 2023-09-25 | 2023-10-31 | 成都芯极客科技有限公司 | 一种基于mes系统的多工厂产能协调方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6794889B2 (en) * | 2002-04-26 | 2004-09-21 | Agilent Technologies, Inc. | Unified apparatus and method to assure probe card-to-wafer parallelism in semiconductor automatic wafer test, probe card measurement systems, and probe card manufacturing |
US8694276B2 (en) * | 2011-01-20 | 2014-04-08 | Texas Instruments Incorporated | Built-in self-test methods, circuits and apparatus for concurrent test of RF modules with a dynamically configurable test structure |
US10108534B2 (en) * | 2016-10-19 | 2018-10-23 | Red Hat, Inc. | Automatically validated release candidates for data-driven applications by automated publishing of integration microservice and data container tuple |
US10126355B1 (en) * | 2017-05-11 | 2018-11-13 | Infineon Technologies Austria Ag | Semiconductor probe test card with integrated hall measurement features |
-
2023
- 2023-12-20 CN CN202311758746.4A patent/CN117438331B/zh active Active
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20100051070A (ko) * | 2007-07-20 | 2010-05-14 | 마포스 쏘시에타 페르 아지오니 | 기계가공되고 있는 요소의 두께 크기를 체킹하는 장치 및 방법 |
JP2011518327A (ja) * | 2008-04-16 | 2011-06-23 | オーミック・アーベー | アッセイ方法および装置 |
CN102169846A (zh) * | 2011-01-27 | 2011-08-31 | 北京确安科技股份有限公司 | 一种在集成电路晶圆测试过程中实现多维变量密码并行写入的方法 |
CN107881219A (zh) * | 2012-02-03 | 2018-04-06 | 贝克顿·迪金森公司 | 用于分子诊断测试分配和测试之间兼容性确定的外部文件 |
CN105372574A (zh) * | 2015-10-14 | 2016-03-02 | 华东光电集成器件研究所 | 一种半导体芯片晶圆毫伏级信号测试系统 |
CN108333395A (zh) * | 2018-03-29 | 2018-07-27 | 无锡品测科技有限公司 | 一种基于晶圆测试设计的探针卡基板 |
CN111077428A (zh) * | 2019-12-05 | 2020-04-28 | 上海华虹宏力半导体制造有限公司 | 晶圆的测试方法 |
CN112213617A (zh) * | 2020-09-15 | 2021-01-12 | 国网江苏省电力有限公司常州供电分公司 | Ic芯片电磁兼容性测试方法、装置和可读存储介质 |
CN116794584A (zh) * | 2023-06-21 | 2023-09-22 | 广东利扬芯片测试股份有限公司 | 晶圆测试探针卡适配检测方法、装置、系统及存储介质 |
CN116773994A (zh) * | 2023-08-21 | 2023-09-19 | 珠海格力电子元器件有限公司 | 晶圆测试的控制方法、控制装置、存储介质和电子设备 |
CN116976653A (zh) * | 2023-09-25 | 2023-10-31 | 成都芯极客科技有限公司 | 一种基于mes系统的多工厂产能协调方法 |
Non-Patent Citations (1)
Title |
---|
基于C#的T/R多功能芯片可靠性测试系统;林琦;卞悦;丁旭;莫炯炯;陈华;王志宇;郁发新;;浙江大学学报(工学版);20180823(第08期);全文 * |
Also Published As
Publication number | Publication date |
---|---|
CN117438331A (zh) | 2024-01-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1149385B1 (en) | Ic test software system for mapping logical functional test data of logic integrated circuits to physical representation | |
US20040239359A1 (en) | Device test apparatus and test method | |
KR20170073472A (ko) | 집적 회로를 진단하기 위한 시스템 및 방법 | |
CN117438331B (zh) | 一种半导体cp测试程序的混版本兼容方法 | |
CN108063101B (zh) | 一种晶圆缺陷测试的抽样方法 | |
US7313450B1 (en) | Automatic methods and systems for manufacturing recipe feedback control | |
CN103605092B (zh) | Wat测试系统及测试方法 | |
CN112666448A (zh) | 芯片cp测试中delp系列探针台驱动配置方法 | |
US20050231190A1 (en) | [auto-recovery wafer testing apparatus and wafer testing method] | |
CN113270342B (zh) | 晶圆测试错位的监控方法、装置、设备及存储介质 | |
CN112420535A (zh) | 一种芯片制作方法及系统 | |
US20220043432A1 (en) | System for detecting semiconductor process and method for detecting semiconductor process | |
CN216792376U (zh) | 一种多芯片测试治具 | |
CN103972122A (zh) | 一种晶圆针测方法及装置 | |
TW589693B (en) | System and method for merging wafer test results | |
TWI488246B (zh) | 資源整合及晶片測試方法 | |
WO2022028101A1 (zh) | 半导体制程检测系统及半导体制程检测方法 | |
US7983871B2 (en) | Method and apparatus for employing previous test insertion results for testing a device | |
JP3748823B2 (ja) | 半導体装置の電気的検査システム及び検査方法 | |
US20200065183A1 (en) | Method for determining and optimizing timing specifications for an integrated circuit | |
CN113611347B (zh) | 晶圆测试方法、装置、终端设备及存储介质 | |
US6847855B2 (en) | Method for fault analysis in wafer production | |
CN111444668B (zh) | 一种对待测阵列中的晶体管逐个进行版图布线的方法 | |
CN115598501A (zh) | 集成电路版本确定方法、电路、电子设备和芯片 | |
CN112611958A (zh) | 一种防止芯片关键参数偏移的方法及装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
TA01 | Transfer of patent application right |
Effective date of registration: 20240305 Address after: 1801, Building B, Huigu Building, No. 768 Gaoxin Avenue, Jiufeng Street, Donghu High tech Development Zone, Wuhan City, Hubei Province Applicant after: Wuhan Core Geek Software Technology Co.,Ltd. Country or region after: China Address before: Room 2201, No. 89 Cuihua Road, High tech Zone, Chengdu, Sichuan, 610000 Applicant before: Chengdu Xinjike Technology Co.,Ltd. Country or region before: China |
|
TA01 | Transfer of patent application right | ||
GR01 | Patent grant | ||
GR01 | Patent grant |