CN116755953B - 测试结果分组方法、装置、电子设备及可读存储介质 - Google Patents

测试结果分组方法、装置、电子设备及可读存储介质 Download PDF

Info

Publication number
CN116755953B
CN116755953B CN202311054903.3A CN202311054903A CN116755953B CN 116755953 B CN116755953 B CN 116755953B CN 202311054903 A CN202311054903 A CN 202311054903A CN 116755953 B CN116755953 B CN 116755953B
Authority
CN
China
Prior art keywords
test
target
items
grouping
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202311054903.3A
Other languages
English (en)
Other versions
CN116755953A (zh
Inventor
杨国文
何骁伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Xiangdixian Computing Technology Co Ltd
Original Assignee
Beijing Xiangdixian Computing Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Xiangdixian Computing Technology Co Ltd filed Critical Beijing Xiangdixian Computing Technology Co Ltd
Priority to CN202311054903.3A priority Critical patent/CN116755953B/zh
Publication of CN116755953A publication Critical patent/CN116755953A/zh
Application granted granted Critical
Publication of CN116755953B publication Critical patent/CN116755953B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2273Test methods

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Quality & Reliability (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本公开提供一种测试结果分组方法、装置、电子设备及可读存储介质,该方法包括:从各测试项中筛选出有分组需求的目标测试项,并根据所述目标测试项对应的功能模块IP标识,确定各目标测试项所属的IP;根据各目标测试项所属的IP的优先级及预先配置的对应于各IP的分组号,确定本次测试的整体测试结果的分组号。基于该方法,可以对芯片的测试结果进行合理分组,进而有利于提高分组后芯片的调试效率。

Description

测试结果分组方法、装置、电子设备及可读存储介质
技术领域
本公开涉及芯片测试领域,尤其涉及一种测试结果分组方法、装置、电子设备及可读存储介质。
背景技术
芯片在出货之前,需通过多道测试。
一般规模越复杂的芯片或芯片封装集体(如多die封装、多芯片封装chiplet等),其测试项越多、测试流程越复杂。对芯片测试而言,由于测试项数量的增多,且不同模块的测试结果存在独立性、关联耦合性,因此,需要综合各模块的测试结果对芯片的最终测试结果进行分组(分bin)。
现有技术一般是由测试人员按照芯片的各个测试项的测试顺序对芯片的测试结果分bin。然而,不同测试项对芯片的整体影响程度不同,若只是单纯按照测试项的测试顺序来对芯片的测试结果分bin,容易出现分bin结果不合理的情况,进而影响后续对芯片的调试效率。
发明内容
本公开的目的是提供一种测试结果分组方法、装置、电子设备及可读存储介质,有利于提高分组后芯片的调试效率。
根据本公开的一个方面,提供一种测试结果分组方法,包括:从各测试项中筛选出有分组需求的目标测试项,并根据所述目标测试项对应的功能模块IP标识,确定各目标测试项所属的IP;根据各目标测试项所属的IP的优先级及预先配置的对应于各IP的分组号,确定本次测试的整体测试结果的分组号。
本公开一种可行的实现方式中,所述从各测试项中筛选出有分组需求的目标测试项,包括:从所述各测试项中,筛选出其测试结果为fail的测试项,筛选出的测试项为所述目标测试项。
本公开一种可行的实现方式中,预先为每个所述测试项配置对应的分组标识;所述从各测试项中筛选出有分组需求的目标测试项,包括:从所述各测试项中,筛选出其测试结果为fail,且其分组标识为特定字符的测试项,筛选出的测试项为所述目标测试项。
本公开一种可行的实现方式中,所述特定字符为true或1。
本公开一种可行的实现方式中,所述根据各目标测试项所属的IP的优先级及预先配置的对应于各IP的分组号,确定本次测试的整体测试结果的分组号,包括:比较各目标测试项所属的IP的优先级,得到优先级最高的目标IP;从对应于所述目标IP的分组号中,确定出本次测试的整体测试结果的分组号。
本公开一种可行的实现方式中,所述目标IP对应一个分组号。
本公开一种可行的实现方式中,每个测试项存在对应的测试顺序,隶属于所述目标IP的每个测试项预先被配置与之一一对应的分组号,所述目标IP对应多个分组号,且所述多个分组号包括所述与之一一对应的分组号;所述从对应于所述目标IP的分组号中,确定出本次测试的整体测试结果的分组号,包括:将隶属于所述目标IP的所述目标测试项中,测试顺序最靠前的目标测试项对应的分组号确定为所述本次测试的整体测试结果的分组号。
本公开一种可行的实现方式中,在所述从各测试项中筛选出有分组需求的目标测试项之前,所述方法还包括:根据预设的分组场景规则以及所述各测试项的测试结果,判断本次测试的整体测试结果是否满足任一预设应用场景的要求;在均不满足的情况下,执行所述从各测试项中筛选出有分组需求的目标测试项及其后续步骤。
本公开一种可行的实现方式中,所述方法还包括:在满足所述任一预设应用场景的情况下,将所述本次测试的整体测试结果分组到与所述任一预设应用场景对应的分组号;每种预设应用场景预先被配置唯一对应的分组号。
根据本公开的另一方面,还提供一种测试结果分组装置,包括:筛选模块以及确定模块。
所述筛选模块,用于从各测试项中筛选出有分组需求的目标测试项;
所述确定模块,用于根据所述目标测试项对应的功能模块IP标识,确定各目标测试项所属的IP;以及根据各目标测试项所属的IP的优先级及预先配置的对应于各IP的分组号,确定本次测试的整体测试结果的分组号。
本公开一种可行的实现方式中,所述筛选模块,具体用于:从所述各测试项中,筛选出其测试结果为fail的测试项,筛选出的测试项为所述目标测试项。
本公开一种可行的实现方式中,预先为每个所述测试项配置对应的分组标识;所述筛选模块,具体用于:从所述各测试项中,筛选出其测试结果为fail,且其分组标识为特定字符的测试项,筛选出的测试项为所述目标测试项。
本公开一种可行的实现方式中,所述特定字符为true或1。
本公开一种可行的实现方式中,所述确定模块,用于比较各目标测试项所属的IP的优先级,得到优先级最高的目标IP;从对应于所述目标IP的分组号中,确定出本次测试的整体测试结果的分组号。
本公开一种可行的实现方式中,所述目标IP对应一个分组号。
本公开一种可行的实现方式中,每个测试项存在对应的测试顺序,隶属于所述目标IP的每个测试项预先被配置与之一一对应的分组号,所述目标IP对应多个分组号,且所述多个分组号包括所述与之一一对应的分组号;所述确定模块,用于将隶属于所述目标IP的所述目标测试项中,测试顺序最靠前的目标测试项对应的分组号确定为所述本次测试的整体测试结果的分组号。
本公开一种可行的实现方式中,所述装置还包括判断模块以及执行模块。所述判断模块,用于根据预设的分组场景规则以及所述各测试项的测试结果,判断本次测试的整体测试结果是否满足任一预设应用场景的要求;
所述执行模块,用于在所述判断模块的判断结果为否的情况下,使能所述筛选模块以及确定模块。
本公开一种可行的实现方式中,所述执行模块,还用于在所述判断模块的判断结果为是的情况下,将所述本次测试的整体测试结果分组到与所述任一预设应用场景对应的分组号;每种预设应用场景预先被配置唯一对应的分组号。
根据本公开的另一方面,还提供一种电子设备,包括处理器以及与所述处理器连接的存储器,在所述存储器上存储有可被所述处理器运行的程序,所述程序被所述处理器运行时,实现上述任一实现方式所述的测试结果分组方法。
根据本公开的另一方面,还提供一种计算机可读存储介质,所述计算机可读存储介质上存储有测试结果分组程序,所述测试结果分组程序被执行时,实现上述任一实现方式所述的测试结果分组方法。
附图说明
图1为本公开提供的测试结果分组方法的流程图;
图2为本公开提供的测试结果分组装置的结构示意图;
图3为本公开提供的电子设备的结构示意图。
具体实施方式
在介绍本公开实施例之前,应当说明的是:
本公开部分实施例被描述为处理流程,虽然流程的各个操作步骤可能被冠以顺序的步骤编号,但是其中的操作步骤可以被并行地、并发地或者同时实施。
本公开实施例中可能使用了术语“第一”、“第二”等等来描述各个特征,但是这些特征不应当受这些术语限制。使用这些术语仅仅是为了将一个特征与另一个特征进行区分。
本公开实施例中可能使用了术语“和/或”,“和/或”包括其中一个或更多所列出的相关联特征的任意和所有组合。
应当理解的是,当描述两个部件的连接关系或通信关系时,除非明确指明两个部件之间直接连接或直接通信,否则,两个部件的连接或通信可以理解为直接连接或通信,也可以理解为通过中间部件间接连接或通信。
为了使本公开实施例中的技术方案及优点更加清楚明白,以下结合附图对本公开的示例性实施例进行进一步详细的说明,显然,所描述的实施例仅是本公开的一部分实施例,而不是所有实施例的穷举。需要说明的是,在不冲突的情况下,本公开中的实施例及实施例中的特征可以相互组合。
现有技术一般是由测试人员按照ATE(Automatic Test Equipment,集成电路自动测试机)测试程序中各个测试项的测试顺序对芯片的测试结果分bin。
然而,不同测试项对芯片的整体影响程度不同,例如开短路测试openshort模块是芯片内的基础功能模块(IP),那么隶属于开短路测试openshort模块的测试项则是芯片的基础测试项。一旦openshort模块内的测试项的测试结果出现fail,即使芯片内其他级别更高的IP模块(例如显示模块、高速接口PCIE模块、高速接口HDMI模块等)的功能正常,但在针对该级别更高的IP模块进行测试时,与之对应的测试项的测试结果也可能会出现fail。
在上述场景下,若与级别更高的IP模块(假设为高速接口PCIE模块)对应的测试项的测试顺序先于基础测试项的测试顺序,那么按照现有技术的做法,测试人员会因为当前的测试结果是与高速接口PCIE模块对应的测试项先出现fail,而将该芯片分bin至与高速接口PCIE模块存在故障对应的fail bin number(失效组别或失效分组号)。如此,将会导致后续在针对该芯片进行debug调试时,优先对其高速接口PCIE模块进行调试,但最后经过层层调试,才确定是该芯片的openshort模块存在问题,如此,将会影响芯片的调试效率。
因此,上述现有技术中按照测试项的测试顺序来对芯片的测试结果分bin的方案,容易出现分bin结果不合理的情况,进而影响后续对芯片的调试效率。
为了解决上述问题,如图1所示,本公开的一个实施例提供一种测试结果分组方法,该方法可以包括以下步骤。
S110:从各测试项中筛选出有分组需求的目标测试项;
S120:根据所述目标测试项对应的功能模块IP标识,确定各目标测试项所属的IP;
S130:根据各目标测试项所属的IP的优先级及预先配置的对应于各IP的分组号,确定本次测试的整体测试结果的分组号。
在本公开实施例中,针对ATE测试程序中的每个测试项,预先为其配置对应的IP标识,用于表示该测试项所测试的对象隶属于芯片内部的哪个IP模块。因此,对于任意测试项,均可以根据其IP标识,确认该测试项所属的IP。
其中,IP标识可以位于测试项的名称中的某一个特定字段,也可以是与测试项对应的文件(测试项与文件一一对应)的文件名等。
当然,针对每个IP,可预先为其配置对应的分组号,该部分内容可参考后续的具体说明。
一般而言,同一芯片内包括多个不同的IP模块。在本公开实施例中,为了便于提高后续芯片调试的效率,根据各个IP在芯片中的重要性程度,为各个IP设置对应的优先级。
其中,若某个IP主要用于完成芯片的基础性工作,例如openshort模块,I/O管脚模块等,一旦该IP出现故障则整个芯片均无法正常工作;所以该IP的重要性程度较高,相应的,将用于完成基础性工作的IP对应的优先级设置为较高优先级。
若某个IP主要用于完成芯片内的高级别工作(非基础性工作),例如显示模块、高速接口PCIE模块、高速接口HDMI模块等,即使该IP出现故障,这个芯片的其他IP也可能可以正常工作;所以该IP的重要性程度较低,相应的,将用于完成非基础性工作的IP对应的优先级设置为较低优先级。
具体的,作为举例而非限定,在一些实施方式中,假设芯片内部当前需要进行测试的IP包括:openshort模块、边界扫描模块、内部闪存模块、显示模块、高速接口PCIE模块以及高速接口HDMI模块。
根据上述各个IP的重要性程度,工作人员可预先将openshort模块的优先级配置为90000,边界扫描模块的优先级配置为80000,内部闪存模块的优先级配置为70000,显示模块的优先级配置为60000,高速接口PCIE模块的优先级配置为50000,高速接口HDMI模块的优先级配置为40000。即openshort模块的优先级>边界扫描模块的优先级>内部闪存模块的优先级>显示模块的优先级>高速接口PCIE模块的优先级>高速接口HDMI模块的优先级。
当然,工作人员也可以根据各个IP的实际情况以及当前的测试环境需求,对各个IP之间的优先级进行自定义,但需要保证各个IP之间的优先级唯一,以便后续可以对各个IP的优先级进行区分。
为了便于管理与维护,上述用于表征IP优先级的内容可以集合到一个文件中,例如binning优先级文件。基于此,后续需要使用到IP的优先级时,需要访问binning优先级文件。
在完成上述配置后,在本公开实施例中,当针对芯片进行ATE测试,得到全部测试项的测试结果后,针对一个或多个测试项出现fail的情况,则可以从各测试项中筛选出有分bin需求的测试项,以下将筛选出的有分bin需求的测试项称为目标测试项。
在筛选出目标测试项后,在本公开实施例中,不再只以目标测试项的测试顺序为依据来确定本次测试的整体测试结果的分组号(pass bin number或者fail bin number),而是先根据目标测试项对应的IP标识确定出各目标测试项所属的IP,然后再根据各目标测试项所属的IP的优先级以及对应于各IP的分组号,确定本次测试的整体测试结果的分组号。
由此可见,在上述过程中,在确定本次测试的整体测试结果的分组号时,引入了各目标测试项所属的IP的优先级,那么在确定最终的分组号时,即可结合各IP运行时对芯片的重要性程度得到较为合理的分bin number,进而可以避免经过层层调试才确定出芯片所存在的问题,有利于提高后续对芯片进行调试的效率。
下面将针对上述方法的各个步骤进行详细介绍。
S110:从各测试项中筛选出有分组需求的目标测试项。
在本公开一些实施方式中,当不存在排除某个特定的测试项出现fail即进入ATE测试结束流程的情况时,可从各测试项中,筛选出其测试结果为fail的测试项,其中,筛选出的测试项即为目标测试项。
在一些特殊情况下,由于某些测试项的测试结果为pass或fail时,均与芯片的分bin无直接关系,若该部分测试项fail后也将其作为目标测试项,会增加后续目标测试项的数量,以及增加后续数据处理的复杂度。而这部分数据对最终得到的分bin结果的准确性并无提高效果,反而还可能会因为待处理的数据过多而导致分bin出错。
基于此,在本公开另一些实施方式中,针对每个测试项,可预先为其配置对应的分组标识bin enable,并为其赋值。其中,bin enable用于表示该测试项出现fail后是否允许被作为目标测试项。
可选的,当某个测试项的bin enable被赋值为特定字符,例如true或1时,表示当该测试项的测试结果为fail后需要进行分bin,需要将其作为目标测试项;当某个测试项的bin enable被赋值为其他非特定字符,例如false或0时,表示当该测试项的测试结果为fail或pass均不会影响芯片最终的分组,该测试项的测试结果仅用于收集数据,所以该测试项为fail后不需要将其作为目标测试项。
基于此,在筛选目标测试项时,可以从各测试项中,筛选出其测试结果为fail,且其分组标识为特定字符的测试项,筛选出的测试项为目标测试项,进而减少后续待处理的目标测试项的数据量。
当然,上述特定字符的具体形式可根据实际情况进行调整,以上针对特定字符的举例true或1并不构成对其的具体限定。
S120:根据所述目标测试项对应的功能模块IP标识,确定各目标测试项所属的IP。
如上所述,在筛选出各个目标测试项后,可针对每个目标测试项的IP标识,确定出每个目标测试项所属的IP。
S130:根据各目标测试项所属的IP的优先级及预先配置的对应于各IP的分组号,确定本次测试的整体测试结果的分组号。
在得到各个目标测试项所属的IP后,可比较各目标测试项所属的IP的优先级,得到优先级最高的目标IP。然后从对应于目标IP的分组号中,确定出本次测试的整体测试结果的分组号。如此,即可避免优先根据重要性较低的IP的测试项确定最终分组号的情况,有助于提高后续调试的效率。
前文提及,针对每个IP,可预先为其配置对应的分组号。
在一些实施方式中,每个IP均对应同一个fail bin number。在这种实施方式下,可直接将确定出的目标IP所对应的fail bin number作为本次测试的整体测试结果的failbin number。
在另一些实施方式中,每个IP所对应的fail bin number的个数取决于其对应的测试项的个数。
在这种实施方式下,可通过赋值的方式为每个测试项配置与之一一对应的failbin number,所以隶属于同一IP的每个测试项也均存在一一对应的fail bin number,那么将隶属于同一IP的全部测试项对应的fail bin number进行合并,即可得到与每个IP对应的多个fail bin number,进而形成fail bin number区间。
当然,在一些实施方式中,也可先根据每个IP实际所包含的测试项的数量,为每个IP分配一个fail bin number区间,然后再通过赋值的方式,为该IP中的每个具体的测试项指定对应的fail bin number。
举例来说,openshort模块有10个测试项,分配的fail bin number区间为10001~10010,那么具体到单个测试项对应的fail bin number分别为10001、10002、…10010。
对于不同IP所包括的目标测试项的fail bin number,可按照IP的类别将其分布在多个文件中,也可将其集中在一个文件中,为便于描述,后续将容纳目标测试项的failbin number的文件称之为fail binning number文件。
在设置好fail binning number文件后,对于目标IP包括多个fail binningnumber的情况,在本公开实施例中,还可预先定义每个测试项的测试顺序,基于此,在从对应于目标IP的分组号中,确定出本次测试的整体测试结果的分组号时,可以将隶属于目标IP的所有目标测试项中,测试顺序最靠前的目标测试项对应的fail binning number确定为本次测试的整体测试结果的fail binning number。
现假设存在以下场景。
芯片中需要测试的IP包括openshort模块、边界扫描模块、内部闪存模块、显示模块、高速接口PCIE模块以及高速接口HDMI模块,binning文件优先级定义为数值越大优先级越高,其余配置如下:
openshort模块的优先级设定为90000;该模块有10个测试项,分配的fail binnumber区间为10001~10010,即具体到单个测试项对应的fail bin number为10001、10002、…10010。
边界扫描模块的优先级设定为80000;该模块有30个测试项,分配的fail binnumber区间为11001~11030,按照测试项数目依次从11001开始为每个测试项分配fail binnumber为11001、11002… 11030。
内部闪存模块的优先级设定为70000;该模块有100个测试项,分配的fail binnumber区间为12001~12100,按照测试项数目依次从12001开始为每个测试项分配fail binnumber为12001、12002、… 12100。
显示模块的优先级设定为60000;该模块有100个测试项,分配的fail bin number区间为13101~13200,按照测试项数目依次从13101开始为每个测试项分配fail binnumber为13101、13102、… 13200。
高速接口PCIE模块的优先级设定为50000;该模块有100个测试项,分配的failbin number区间为14101~14200,按照测试项数目依次从14101开始为每个测试项分配failbin number为14101、14102、… 14200。
高速接口HDMI模块的优先级设定为40000;该模块有50个测试项,分配的fail binnumber区间为14301~14350,按照测试项数目依次从14301开始为每个测试项分配fail binnumber为14301、14302、… 14350。
分bin示例1:
在芯片实际测试中,当出现边界扫描模块的某个测试项fail,同时高速接口PCIE模块的某个测试项也fail。通过查询binning优先级文件可知,边界扫描模块的优先级高于高速接口PCIE模块的优先级,所以目标IP为边界扫描模块,则应该分bin至边界扫描模块对应的fail bin number区间。然后查询fail bin number文件,如果是边界扫描模块的第三个测试项fail,则分bin至11003。
分bin示例2:
在芯片实际测试中,当出现边界扫描模块的有3个测试项fail,同时高速接口PCIE模块的某个测试项也fail,高速接口HDMI模块也有测试项fail。通过查询binning优先级文件可知道,边界扫描模块的优先级高于高速接口PCIE模块和高速接口HDMI模块的优先级,所以目标IP为边界扫描模块,则应该分bin至边界扫描模块对应的fail bin number区间。然后查询fail bin number文件,如果是边界扫描模块的第二、第三、第十个测试项出现fail,那么按照测试项的顺序,将测试顺序最靠前的目标测试项(第二个测试项)对应的fail bin number11002确定为本次测试的整体测试结果的分组号,所以最终按照测试顺序分bin至11002。
此外,在一些实施方式中,由于芯片的复杂程度提高,不同IP之间有独立性或关联性,可能存在两个或多个测试项需要同时fail,该芯片测试结果才认定为fail,且两个或多个的测试项可能分布在不同的IP内的情况。同时,随着芯片规模的增大,集成IP越来越多,使得一款芯片具备多种应用场景,不同应用场景对各IP的需求存在一些差异。
例如当测试项A通过,测试项B通过,该芯片可以应用在场景1;例如当测试项A失效,测试项B通过,该芯片虽然不能应用在场景1,但可以应用在场景2;例如当测试项A通过,测试项B失效,该芯片虽然不能应用在场景1,可以应用在场景3;例如当测试项A失效,测试项B失效,该芯片无应用场景。
当然以上仅为举例说明,实际情况中可能比上述举例更为复杂,需要综合多个测试项的测试结果来判定芯片是否有应用场景,以及在有的情况下具体为哪种应用场景。
其中,针对不同的应用场景、无应用场景的情况,均需要分bin到不同number进行区分。
针对上述情况,可预先针对每种不同的应用场景设置对应的分组场景规则以及唯一对应的分组号pass bin number。
基于此,在从各测试项中筛选出有分组需求的目标测试项之前,可先根据各分组场景规则以及各测试项的测试结果,判断本次测试的整体测试结果是否满足任一预设应用场景的要求。
在均不满足的情况下,说明书芯片的当前测试结果属于无应用场景的情况,此时,再执行上述步骤S110-130的过程,确定本次测试的整体测试结果的fail binning number。
在满足其中任一预设应用场景的情况下,可直接将本次测试的整体测试结果分组到该匹配上的任一预设应用场景对应的pass bin number,无需再执行步骤S110-130。
可选的,与各个应用场景一一对应的分组场景规则可以是包括各个测试项的pass/fail的逻辑与、逻辑或的条件。
举例来说,假设适用于应用场景1的芯片,需要所有的基础功能测试项pass,同时需要工作时电源的电流测试值低于10A(命名为test10),同时需要频率测试值大于500(命名为test20),且功能完好的内核数量是1个或2个(命名为test30)。相应的,与应用场景1对应的分组场景规则可设置为:(test10 pass&&test20 pass) || test30 pass。
假设适用于应用场景2的芯片,需要所有的基础功能测试项pass,同时需要工作时电源的电流测试值低于12A(命名为test11),同时需要频率测试值大于800(命名为test21),且功能完好的内核数量大于3个(命名为test31)。相应的,与应用场景2对应的分组场景规则可设置为:test11 pass&&test21 pass&&test31 pass。
对于各测试项的测试结果符合应用场景1对应的分组场景规则的芯片,则可分bin至特定pass bin number 1005;对于各测试项的测试结果符合应用场景2对应的分组场景规则的芯片,则可分bin至特定pass bin number 1001。
基于与方法实施例相同的发明构思,如图2所示,本公开实施例还提供一种测试结果分组装置400,包括:筛选模块410以及确定模块420。
所述筛选模块410,用于从各测试项中筛选出有分组需求的目标测试项;
所述确定模块420,用于根据所述目标测试项对应的功能模块IP标识,确定各目标测试项所属的IP;以及根据各目标测试项所属的IP的优先级及预先配置的对应于各IP的分组号,确定本次测试的整体测试结果的分组号。
本公开一种可行的实现方式中,所述筛选模块410,具体用于:从所述各测试项中,筛选出其测试结果为fail的测试项,筛选出的测试项为所述目标测试项。
本公开一种可行的实现方式中,预先为每个所述测试项配置对应的分组标识;所述筛选模块410,具体用于:从所述各测试项中,筛选出其测试结果为fail,且其分组标识为特定字符的测试项,筛选出的测试项为所述目标测试项。
本公开一种可行的实现方式中,所述特定字符为true或1。
本公开一种可行的实现方式中,所述确定模块420,用于比较各目标测试项所属的IP的优先级,得到优先级最高的目标IP;从对应于所述目标IP的分组号中,确定出本次测试的整体测试结果的分组号。
本公开一种可行的实现方式中,所述目标IP对应一个分组号。
本公开一种可行的实现方式中,每个测试项存在对应的测试顺序,隶属于所述目标IP的每个测试项预先被配置与之一一对应的分组号,所述目标IP对应多个分组号,且所述多个分组号包括所述与之一一对应的分组号;所述确定模块420,用于将隶属于所述目标IP的所述目标测试项中,测试顺序最靠前的目标测试项对应的分组号确定为所述本次测试的整体测试结果的分组号。
本公开一种可行的实现方式中,所述装置还包括判断模块以及执行模块。所述判断模块,用于根据预设的分组场景规则以及所述各测试项的测试结果,判断本次测试的整体测试结果是否满足任一预设应用场景的要求;
所述执行模块,用于在所述判断模块的判断结果为否的情况下,使能所述筛选模块410以及确定模块420。
本公开一种可行的实现方式中,所述执行模块,还用于在所述判断模块的判断结果为是的情况下,将所述本次测试的整体测试结果分组到与所述任一预设应用场景对应的分组号;每种预设应用场景预先被配置唯一对应的分组号。
上述装置实施例的具体实施过程,请参照前述方法实施例,此处不再赘述。
基于与方法相同的发明构思,本公开实施例还提供一种电子设备,该电子设备包括处理器以及与处理器连接的存储器,在存储器上存储有可被处理器运行的程序,该程序被处理器运行时,实现上述任一实施例所对应的测试结果分组方法。
至于处理器实现上述任一实施例所对应的测试结果分组方法的具体实现方式,可以参照上述方法实施例的描述,此处不再赘述。
在一些实施方式中,如图3所示,电子设备300可以包括:存储器310、通讯总线320、处理器330以及其他部件340(如果必要)。
其中,存储器310、处理器330以及可能出现于电子设备300内的其他部件之间可相互之间直接或间接地电性连接,以实现数据的传输或交互。例如,如图3所示出的这些部件相互之间可通过一条或多条通讯总线320或信号线实现电性连接。
存储器310用于存储计算机程序。
处理器330,用于执行存储器310中存储的计算机程序。
存储器310可以是,但不限于,随机存取存储器(Random Access Memory,RAM),只读存储器(Read Only Memory,ROM),可编程只读存储器(Programmable Read-OnlyMemory,PROM),可擦除只读存储器(Erasable Programmable Read-Only Memory,EPROM),电可擦除只读存储器(Electric Erasable Programmable Read-Only Memory,EEPROM)等。
处理器330可能是一种集成电路芯片,具有信号的处理能力。上述的处理器可以是通用处理器,包括中央处理器(Central Processing Unit, CPU)、网络处理器(NetworkProcessor,NP)等;还可以是数字信号处理器(Digital Signal Processor,DSP)、专用集成电路(Application Specific Integrated Circuit,ASIC)、现场可编程门阵列(FieldProgrammable Gate Array,FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。可以实现或者执行本公开实施例中的公开的各方法、步骤及逻辑框图。
此外,本公开实施例还提供一种计算机可读存储介质,在该计算机可读存储介质上存储有测试结果分组程序,该测试结果分组程序被执行时,可实现上述任一可行的实现方式所提供的测试结果分组方法。至于具体的执行过程可参照上述方法实施例,此处不再赘述。
综上,本公开实施例提供了一种测试结果分组方法、装置、电子设备及可读存储介质,通过该方法在确定本次测试的整体测试结果的分组号时,引入了各目标测试项所属的IP的优先级,由此,在确定最终的分组号时,即可结合各IP运行对芯片的重要性程度得到较为合理的分bin number,进而有利于提高后续对芯片进行调试的效率。
本领域内的技术人员应明白,本公开的实施例可提供为方法、系统或计算机程序产品。因此,本公开可采用完全硬件实施例、完全软件实施例或结合软件和硬件方面的实施例的形式。而且,本公开可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本公开是参照根据本公开实施例的方法、设备(系统)和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器,使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中,使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品,该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上,使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理,从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
尽管已描述了本公开的优选实施例,但本领域内的技术人员一旦得知了基本创造性概念,则可对这些实施例作出另外的变更和修改。所以,所附权利要求意欲解释为包括优选实施例以及落入本公开范围的所有变更和修改。
显然,本领域的技术人员可以对本公开进行各种改动和变型而不脱离本公开的精神和范围。这样,倘若本公开的这些修改和变型属于本公开权利要求及其等同技术的范围之内,则本公开也意图包含这些改动和变型在内。

Claims (11)

1.一种测试结果分组方法,包括:
从各测试项中筛选出有分组需求的目标测试项,并根据所述目标测试项对应的功能模块IP标识,确定各目标测试项所属的IP;各测试项对应的功能模块IP标识用于表示该测试项所测试的对象隶属于芯片内部的哪个IP模块;
根据各目标测试项所属的IP的优先级及预先配置的对应于各IP的分组号,确定本次测试的整体测试结果的分组号;
所述从各测试项中筛选出有分组需求的目标测试项,包括:
从所述各测试项中,筛选出其测试结果为失效fail的测试项,筛选出的测试项为所述目标测试项;
所述根据各目标测试项所属的IP的优先级及预先配置的对应于各IP的分组号,确定本次测试的整体测试结果的分组号,包括:
比较各目标测试项所属的IP的优先级,得到优先级最高的目标IP;从对应于所述目标IP的分组号中,确定出本次测试的整体测试结果的分组号;各IP的优先级根据各IP在芯片中的重要性程度设置,且用于完成基础性工作的IP的重要性高于用于完成非基础性工作的IP的重要性。
2.根据权利要求1所述的方法,预先为每个所述测试项配置对应的分组标识,用于表示该测试项出现fail后是否允许被作为所述目标测试项;所述从各测试项中筛选出有分组需求的目标测试项,包括:
从所述各测试项中,筛选出其测试结果为fail,且其分组标识为特定字符的测试项,筛选出的测试项为所述目标测试项。
3.根据权利要求2所述的方法,所述特定字符为true或1。
4.根据权利要求1所述的方法,所述目标IP对应一个分组号。
5.根据权利要求1所述的方法,每个测试项存在对应的测试顺序,隶属于所述目标IP的每个测试项预先被配置与之一一对应的分组号,所述目标IP对应多个分组号,且所述多个分组号包括所述与之一一对应的分组号;所述从对应于所述目标IP的分组号中,确定出本次测试的整体测试结果的分组号,包括:
将隶属于所述目标IP的所述目标测试项中,测试顺序最靠前的目标测试项对应的分组号确定为所述本次测试的整体测试结果的分组号。
6.根据权利要求1-5任一所述的方法,在所述从各测试项中筛选出有分组需求的目标测试项之前,所述方法还包括:
根据预设的分组场景规则以及所述各测试项的测试结果,判断本次测试的整体测试结果是否满足任一预设应用场景的要求;
在均不满足的情况下,执行所述从各测试项中筛选出有分组需求的目标测试项及其后续步骤。
7.根据权利要求6所述的方法,所述方法还包括:
在满足所述任一预设应用场景的情况下,将所述本次测试的整体测试结果分组到与所述任一预设应用场景对应的分组号;每种预设应用场景预先被配置唯一对应的分组号。
8.一种测试结果分组装置,包括:筛选模块以及确定模块;
所述筛选模块,用于从各测试项中筛选出有分组需求的目标测试项;
所述确定模块,用于根据所述目标测试项对应的功能模块IP标识,确定各目标测试项所属的IP;以及根据各目标测试项所属的IP的优先级及预先配置的对应于各IP的分组号,确定本次测试的整体测试结果的分组号;各测试项对应的功能模块IP标识用于表示该测试项所测试的对象隶属于芯片内部的哪个IP模块;
所述筛选模块,具体用于:从所述各测试项中,筛选出其测试结果为fail的测试项,筛选出的测试项为所述目标测试项;
所述确定模块,具体用于:比较各目标测试项所属的IP的优先级,得到优先级最高的目标IP;从对应于所述目标IP的分组号中,确定出本次测试的整体测试结果的分组号;各IP的优先级根据各IP在芯片中的重要性程度设置,且用于完成基础性工作的IP的重要性高于用于完成非基础性工作的IP的重要性。
9.根据权利要求8所述的测试结果分组装置,预先为每个所述测试项配置对应的分组标识,用于表示该测试项出现fail后是否允许被作为所述目标测试项;所述筛选模块,具体用于:从所述各测试项中,筛选出其测试结果为fail,且其分组标识为特定字符的测试项,筛选出的测试项为所述目标测试项。
10.一种电子设备,包括处理器以及与所述处理器连接的存储器,在所述存储器上存储有可被所述处理器运行的程序,所述程序被所述处理器运行时,实现如权利要求1-7中任一项所述的方法。
11.一种计算机可读存储介质,所述计算机可读存储介质上存储有测试结果分组程序,所述测试结果分组程序被执行时实现如权利要求1-7中任一项所述的方法。
CN202311054903.3A 2023-08-22 2023-08-22 测试结果分组方法、装置、电子设备及可读存储介质 Active CN116755953B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311054903.3A CN116755953B (zh) 2023-08-22 2023-08-22 测试结果分组方法、装置、电子设备及可读存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311054903.3A CN116755953B (zh) 2023-08-22 2023-08-22 测试结果分组方法、装置、电子设备及可读存储介质

Publications (2)

Publication Number Publication Date
CN116755953A CN116755953A (zh) 2023-09-15
CN116755953B true CN116755953B (zh) 2023-12-19

Family

ID=87953774

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311054903.3A Active CN116755953B (zh) 2023-08-22 2023-08-22 测试结果分组方法、装置、电子设备及可读存储介质

Country Status (1)

Country Link
CN (1) CN116755953B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101093498A (zh) * 2006-01-31 2007-12-26 韦瑞吉(新加坡)私人有限公司 存储变量值以提供要格式化的测试结果的上下文的装置
CN110046100A (zh) * 2019-04-15 2019-07-23 上海掌门科技有限公司 一种分组测试的方法、电子设备及介质
CN111371638A (zh) * 2020-02-18 2020-07-03 深圳市晨北科技有限公司 智能设备测试方法、装置、服务器及存储介质
CN113823349A (zh) * 2021-08-30 2021-12-21 全芯智造技术有限公司 芯片失效模式的确定方法、终端
CN114185763A (zh) * 2020-09-14 2022-03-15 航天信息股份有限公司 动态分配方法、装置、存储介质及电子设备
CN114519006A (zh) * 2022-02-16 2022-05-20 北京百度网讯科技有限公司 测试方法、装置、设备以及存储介质
CN115575786A (zh) * 2022-09-22 2023-01-06 长鑫存储技术有限公司 探针测试的验证方法及装置、电子设备、存储介质

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8856602B2 (en) * 2011-12-20 2014-10-07 International Business Machines Corporation Multi-core processor with internal voting-based built in self test (BIST)

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101093498A (zh) * 2006-01-31 2007-12-26 韦瑞吉(新加坡)私人有限公司 存储变量值以提供要格式化的测试结果的上下文的装置
CN110046100A (zh) * 2019-04-15 2019-07-23 上海掌门科技有限公司 一种分组测试的方法、电子设备及介质
CN111371638A (zh) * 2020-02-18 2020-07-03 深圳市晨北科技有限公司 智能设备测试方法、装置、服务器及存储介质
CN114185763A (zh) * 2020-09-14 2022-03-15 航天信息股份有限公司 动态分配方法、装置、存储介质及电子设备
CN113823349A (zh) * 2021-08-30 2021-12-21 全芯智造技术有限公司 芯片失效模式的确定方法、终端
CN114519006A (zh) * 2022-02-16 2022-05-20 北京百度网讯科技有限公司 测试方法、装置、设备以及存储介质
CN115575786A (zh) * 2022-09-22 2023-01-06 长鑫存储技术有限公司 探针测试的验证方法及装置、电子设备、存储介质

Also Published As

Publication number Publication date
CN116755953A (zh) 2023-09-15

Similar Documents

Publication Publication Date Title
US7253606B2 (en) Framework that maximizes the usage of testhead resources in in-circuit test system
CN110908888A (zh) 服务器测试方法及装置
US7324982B2 (en) Method and apparatus for automated debug and optimization of in-circuit tests
CN112100085B (zh) 安卓应用程序稳定性测试方法、装置和设备
CN115588626B (zh) 晶圆的缺陷模式识别方法、设备及存储介质
CN115902579A (zh) 用于芯片分级的方法、装置、计算机设备及可读存储介质
CN115965230A (zh) 一种晶圆制程良率分析方法、设备及系统
CN116774018B (zh) 一种芯片测试方法、装置及电子设备
CN116755953B (zh) 测试结果分组方法、装置、电子设备及可读存储介质
CN114356820A (zh) 基于ate设备芯片测试的加速方法、装置及测试机系统
CN108319516A (zh) 一种测试系统及测试方法
CN116482521A (zh) 一种芯片测试方法及系统
US11686768B2 (en) System and method of testing single DUT through multiple cores in parallel
CN114374631A (zh) 用于测试多个被测设备的测试系统
CN115168122A (zh) 用于多芯片模块的封装结构
CN111092788B (zh) 一种交换机测试系统
CN113866606A (zh) 一种模组管脚检测方法、装置、电子设备及存储介质
CN113282496A (zh) 接口自动测试方法、装置、设备及存储介质
CN111552599B (zh) 一种分布式进程处理系统、半导体老化测试方法及系统、分布式系统
CN117148125A (zh) 测试向量修改方法、装置、电子设备及可读存储介质
CN113985250B (zh) Fpga芯片内部开关矩阵的开关量全覆盖测试方法
CN115144735B (zh) 测试程序确定方法、装置、电子设备及可读存储介质
CN117949804A (zh) 测试结果确定方法、装置、ate设备及可读存储介质
TW201417200A (zh) 資源整合及晶片測試方法
CN115865747A (zh) 一种检测芯片连通性的方法及装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant