TW201417200A - 資源整合及晶片測試方法 - Google Patents

Abstract

一種資源整合及晶片測試方法，利用基本元件組來建立測試晶片及測試程式，據此在兩者之間建立一定的關聯性，進而提高晶片測試的可信度及效率。除此之外，本發明亦依據測試程式先行判斷出晶片測試所需要的測試資源及測試通道，並依據測試資源及通道的類別加以分配，據以達到避免浪費測試資源之目的。

Description

資源整合及晶片測試方法

本發明是有關於一種用於半導體製程的晶片測試方法，且特別是有關於一種具備資源整合功能，據以提昇晶片測試效率的晶片測試方法。

積體電路(Integrated Circuit,IC)工業基本上是由積體電路設計、晶圓製造、晶圓測試與晶圓封裝四大主幹體系所組成之高科技產業。一般積體電路在製造完成之後，都必須經過一連串的測試，以確保下線量產的晶片能符合應用目標的需求，並且可藉由這些測試結果來修正積體電路的製程。除此之外，於晶片製造完成之後，通常都會進行許多晶片測試步驟。若經過測試後發現晶片上的線路出現瑕疵或不符合要求時，通常會再進行一雷射修補(Repair)製程，以修補晶片之缺陷。積體電路晶片的半導體測試，在半導體製程的不同階段都是必要的。每一個IC晶片在晶圓與封裝型態都必須接受測試以確保其電性功能。測試產品的需求來自以下兩個因素：晶片的新設計與單位產量的提高。隨著晶片功能的加強與複雜化，高速與精確的測試需求也就更加重要。

晶片測試之參數測試(Parametric Test)可分為晶圓規格(Wafer spec)、測試規格(Test spec)與界限規格(Limit spec)三部份。在晶圓規格中將電路製成一測試晶片模組以用來驗證電路之正確性，然後再撰寫一測試程式供測試規格時 檢驗此測試晶片電路之正確性，最後輸出之測試數據即可作為供給界限規格之參數以大量製造晶圓。晶圓接受度測試(Wafer Acceptance Testing,WAT)即是一種驗證晶片上電路之正確性的測試方法，其目的為找出晶圓上線路之瑕疵與錯誤並加以更正，以確保所生產之晶圓的品質。在晶圓接受度測試中所使用的儀器，本身已經有一套主程式來負責測試晶圓上之元件的各種特性，其測試方式為在晶圓上欲量測的晶粒(Die)周圍，提供多個測試鍵(Testing key)，這些測試鍵形成在晶粒之間的切割道(Scribe line)上，以接觸墊(Pad)電性連接外部。然後，選擇一模組(Module)的測試鍵，分別用以量測不同的晶片特性與讀取訊號，例如臨界電壓VTH(threshold voltage)或是飽和電流IDSAT(saturation current)等。接著，操作者或是測試人員必須撰寫連結主程式與資料庫的連結程式。由操作者或是測試人員開始撰寫程式，操作者必須了解與熟悉程式語言與各種參數所代表的意義。最後，再利用人機介面的控制方式，來控制在測試鍵上所需加上的電壓，並讀出所欲量測的電流訊號。

然而，在參數測試中的各項規格之間並無相互關聯性，當測試晶片或程式有錯誤時，無法藉由測試晶片與程式之合作以快速找出問題。測試人員會在測試晶片送交機台測試其電路之正確性時，才撰寫測試程式以供測試晶片測試。當測試晶片在送交機台測試時往往只能藉由量測之電流訊號發現晶片之電路可能有問題，而不能找出此問題點之所在。例如，測試人員在耗費數天的時間撰寫連結主 程式與資料庫的連結程式後並不能保證測試程式之演算法完全無誤，若使用錯誤之測試程式驗證測試晶片，則必然會得到非預期的測試結果。又例如，測試人員經常在費時檢查測試程式之演算法又無法找出問題所在後，轉而檢查測試晶片之測試元件與接腳資訊，而發現問題發生在缺少部分晶片元件或是測試程式的晶片接腳資訊等參數輸入錯誤。

此外，測試人員在撰寫測試程式時亦必須預先指定好需要的測試資源，如此一來可能會產生資源分配不當而造成無法測試的情況產生。上述情況都將對晶片測試的效率造成相當大的影響，往往會增加晶片測試所需要的時間與成本。

有鑑於此，本發明提供一種資源整合及晶片測試方法，除了透過基本元件組來建立測試晶片及測試程式，以提昇晶片測試的效率，同時更能根據晶片測試所需要的測試資源及通道進行分配，據以達到有效運用測試資源及通道之目的。

本發明提出一種資源整合及晶片測試方法，此方法包括下列步驟：首先，提供具有多個基本元件的基本元件組，其中每個基本元件具有基本參數表。接著，利用此基本元件組建立測試晶片，在此測試晶片中包括多個測試元件，且每個測試元件分別對應至基本元件。並根據測試元件及 每個測試元件對應之基本元件的基本參數表，建立用以測試測試晶片的測試程式。依據此測試程式判斷每個測試元件所需要之測試資源，再根據測試資源配置規則取得上述測試資源，若能取得需要之所有測試資源，則根據測試通道配置規則連結每個測試資源所需要之測試通道。若能取得上述測試通道，利用測試資源及測試通道以測試程式對測試晶片進行電路特性測試。

在本發明之一實施例中，上述之基本參數表記錄了基本元件之物理參數及接腳資訊。

在本發明之一實施例中，在根據測試元件及每個測試元件對應之基本元件的基本參數表，建立用以測試測試晶片的測試程式後，更包括判斷測試晶片之每個測試元件是否與建立此測試程式所用之測試元件相同，若兩者不同則停止此資源整合及晶片測試方法並產生警示訊號。

在本發明之一實施例中，其中判斷此測試晶片之每個測試元件是否與建立此測試程式所用之測試元件相同，更包括判斷此測試晶片之每個測試元件的類別與設定值是否與建立此測試程式時所用的每個測試元件的類別及設定值相同。若兩者相同則判斷此測試晶片之每個測試元件與建立測試程式所用之測試元件相同。

在本發明之一實施例中，在根據測試元件及每個測試元件對應之基本元件的基本參數表，建立用以測試此測試晶片的測試程式後，更包括根據基本參數表以取得每個測試元件所對應之類別的設定參數及設定值。接著，根據此 設定參數及設定值來設定測試程式，據以判斷此測試程式之測試對象所分別對應之設定參數與設定值是否符合測試晶片所用之測試元件對應之類別的設定參數及設定值。若兩者不同則停止此資源整合及晶片測試方法並產生警示訊號；若兩者相同則利用測試資源及測試通道進行電路特性測試。

在本發明之一實施例中，其中測試資源配置規則包括在每個測試元件對應之類別中，選取等級最低之測試資源。

在本發明之一實施例中，其中測試資源配置規則包括連結符合測試資源之需求但等級最低之測試通道。

在本發明之一實施例中，其中在根據測試資源配置規則取得上述測試資源之後，更包括若無法取得需要之所有測試資源，則停止此資源整合及晶片測試方法並產生警示訊號。

在本發明之一實施例中，其中在根據測試通道配置規則連結每個測試資源所需要之測試通道之後，更包括若無法取得需要之所有測試通道，則停止此資源整合及晶片測試方法並產生警示訊號。

在本發明之一實施例中，其中基本元件為電子元件。

在本發明之一實施例中，其中基本元件包括由多個電子元件所組成的功能性電路。

本發明是利用基本元件組來建立測試晶片及測試程式，據此在兩者之間建立一定的關聯性，進而提高晶片測試的可信度及效率。除此之外，本發明亦依據測試程式先 判斷出晶片測試所需要的測試資源及測試通道，並依據測試資源及通道的類別加以分配，據以達到資源分配最佳化之目的。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。

一般來說，在晶片測試時若能建立測試晶片與測試程式之間的關連性，勢必能節省在晶片測試流程發生錯誤時所需要的除錯時間。此外，若是能有效地管理測試資源，僅分配需要的測試資源以供晶片測試使用，將可減少不必要的資源浪費。本發明便是基於上述觀點進而提出的一種能提昇晶片測試效率，並有效運用測試資源的資源整合及晶片測試方法。為了使本發明之內容更為明瞭，以下特舉實施例作為本發明確實能夠據以實施的範例。

圖1是依照本發明之一較佳實施例所繪示之資源整合及晶片測試方法之流程圖。請參閱圖1，首先如步驟100所示，提供包括了多個基本元件的基本元件組。在本實施例中，基本元件例如是一個構成晶片或元件的最小電子元件、由多個電子元件所組成且具有基礎功能的功能性電路(例如邏輯閘、放大器、正反器或加法器)等等，在此並不限制其範圍。

基本元件組中的每個基本元件都具有一個基本參數表。在基本參數表中記錄了足以辨識與代表此基本元件的相關資訊，好比像是基本元件的類別、物理參數，以及接腳資訊等等。其中，物理參數包括基本元件的長寬比、基本元件的驅動電壓，或是基本元件的接腳資訊等等。其中，接腳資訊記錄了基本元件所使用之各個接腳的個數或編號。圖2是依照本發明之一較佳實施例所繪示之基本參數表的示意圖。請參閱圖2，在本實施例中，對應基本參數表200的基本元件其類別為CMOS，且基本元件的長寬比、驅動電壓，以及接腳資訊等資訊均記錄在基本參數表200中。

接下來如步驟110所示，利用基本元件組來建立測試晶片。在本實施例中，測試晶片包括了多個測試元件，且每個測試元件可分別對應至基本元件組中的基本元件。也就是說，測試元件可以是一個以上之基本元件的集合，或者是進一步包括由多個電子元件所組成且具有基礎功能的功能性電路。在建立測試晶片上的測試元件時，需同時設定測試元件所對應之各個基本元件的設定值。舉例來說，當建立一個對應至CMOS這種基本元件的測試元件時，則必須設定其長寬比、驅動電壓，以及接腳資訊的數值。

在步驟120中，根據每個測試元件所對應之基本元件的基本參數表，以及先前所設定的設定值，建立用來測試此測試晶片的測試程式。其中，在測試程式裡編列了晶 片測試的各項測試需求及測試方法，據以針對測試晶片上各個基本元件的資訊(例如：基本元件的類別、物理參數及接腳資訊)以及電路特性進行測試。

然而，在透過測試程式對測試晶片進行測試之前，首先如步驟123所示，必須判斷測試晶片中各個測試元件是否與測試程式中模擬測試晶片的所有虛擬的測試元件相同。由於測試晶片上的測試元件以及測試程式中模擬測試晶片的虛擬測試元件皆是由基本元件組中的基本元件所構成，因此僅需要檢查兩者之基本元件的類別、數量以及基本元件的耦接關係便可判斷出兩者是否相同。舉例來說，假設測試程式會對CMOS這個測試元件進行測試，此時必須檢查測試晶片上是否存在類別為CMOS的測試元件，並檢查兩者的設定值是否相同，據此判定測試晶片中各個測試元件與建立測試程式時使用的所有測試元件是否相同。若判斷結果顯示兩者並不相同，表示測試晶片可能缺少了部份的測試元件，又或是測試程式撰寫錯誤，此時如步驟170所示，停止整個晶片測試流程並發出警示訊號以提醒測試人員。測試人員在收到警示訊號後，可藉由核對測試晶片的線路是否正確或判斷程式所模擬之測試元件是否完整，來更正測試晶片或測試程式的錯誤，以重新展開晶片測試動作。

在認定測試晶片中的各測試元件與建立測試程式時模擬測試晶片所使用的虛擬之測試元件相同後，開始對測試晶片上測試元件所對應之基本元件的設定值進行判斷。 在本實施例中，例如是根據基本參數表來取得每個測試元件所對應的類別、設定參數，以及設定值，透過基本參數表將可查閱出各個基本元件的物理特性、驅動元件所需之最低電壓，以及各個接腳之功能等資訊。

接下來在步驟125中，依據每個測試元件的設定參數以及設定值來設定測試程式，據以判斷測試程式所模擬的測試對象(即測試晶片)所用之模擬基本元件的設定參數與相對應之設定值是否與測試晶片所使用之基本元件的設定參數與相對應的設定值相同。若兩者不同，則如步驟170所示，停止晶片測試動作並發出警示訊號以提醒測試人員。

在一實施例中，假設測試程式所模擬測試晶片中的測試元件為對應CMOS這個基本元件，且其四個接腳D、G、S、B編號分別為1、2、3、4。此時例如可以透過查閱基本參數表，以找尋測試晶片上同樣對應至CMOS這個基本元件的測試元件其設定值的數值，據此驗證此測試程式的設定參數是否正確。倘若在基本參數表中找到的設定參數包括D、G、S、B，則表示測試程式之設定參數與測試晶片之測試元件的設定參數相同。此時便可進行接下來的晶片測試步驟。

在上述檢查通過之後，接下來在步驟130中，依據測試程式判斷測試晶片上各個測試元件所需要的測試資源有哪些，並如步驟140所示，按照測試資源配置規則依序取得各項測試元件所需要的測試資源。在本實施例中，測試資源已經預先被歸類成各種不同的類別，例如電流電 壓單元(Current-Voltage Unit,IVU)、電容量測單元(Capacitance Measurement Unit,CMU)、脈衝產生單元(Pulse Generation Unit,PGU)等等。而屬於相同類別的測試資源又可細分為數個不同的等級。因此，每次在選取測試元件所需要的測試資源時，例如可以在每個測試元件所對應的類別中選取等級最低的測試資源以供晶片測試之用。如此一來不但提升了測試資源之分配方法的彈性，又可避免測試資源的浪費，據以達到因應同時測試多個晶片的目的。

接著如步驟150所示，判斷測試晶片上每個測試元件所需要的測試資源是否都已經順利取得。若需要的測試資源被他人(例如其他的晶片測試流程)佔用則無法繼續進行晶片測試動作，則如步驟170所示，此時發出一個警示訊號提醒測試人員並停止晶片測試。

倘若所有需要的測試資源都已經順利取得，則如步驟160所示，根據測試通道配置規則，將測試資源連結至需要的測試通道。測試通道的作用在於將測試資源連結至受測物(即測試元件)的受測點。在本實施例中，測試通道也已經預先被劃分為不同的等級，因此在選用連結測試資源及受測物的測試通道時，例如可以先選取符合測試資源之需求，但等級最低的測試通道來進行連結。

在一部測試機台中通常具有許多測試通道可供晶片測試使用，以往在進行晶片測試時往往需要等待測試機台的測試通道完全空閒之後才能進行測試動作。舉例來說， 假設測試晶片上某個測試元件具有D、G、S、B等四個接腳，那麼唯有當測試機台對應此四個接腳的測試通道都空閒後才可進行測試。倘若連接至其中一個接腳的測試通道被其他的晶片測試動作所佔用時，便無法對目前這個晶片進行測試動作。然而在本發明中，倘若測試元件所需要的測試通道被其他晶片測試流程所佔據(即晶片測試需要使用的某一測試通道被佔據而無法使用)，測試程式會嘗試搜尋符合測試元件的需求且空閒的測試通道以繼續進行晶片測試，而不需閒置等待直到取得所有測試通道後再動作，據此可以增進晶片測試之效率。

在步驟180中，判斷是否每個測試資源所需要的測試通道皆已經順利取得，若有測試通道被佔用而無法提供連結，則如步驟170所示，停止晶片測試動作並產生警示訊號以提醒測試人員。

倘若每個測試資源所需要的測試通道都已經順利取得，最後如步驟190所示，利用已取得的測試資源及測試通道，以測試程式對此測試晶片進行電路特性測試。

綜上所述，本發明之資源整合及晶片測試方法為採用基本元件組來建構測試晶片與測試程式，並且依據測試程式判別晶片測試所需要的測試資源以進行分配。此方法至少具有下列優點：

1.利用基本元件組建立測試晶片與測試程式之間的關連性，藉由比對測試晶片上的測試元件以及測試程式中模擬之測試晶片的測試元件，據此在進行電路特性之測試前 找出測試晶片或測試程式的錯誤，使晶片測試變的更有效率。

2.藉由比對測試程式中測試元件的設定參數以及基本元件之基本參數表所記錄的設定參數等資訊，可以排除測試程式之設定參數輸入錯誤等問題。

3.依據測試晶片上各個測試元件的需求，有效地分配測試資源以避免測試資源的浪費，進而達到資源分配最佳化的目的。

4.自行搜尋符合測試元件需求的測試通道來進行晶片測試，無需等待所有測試通道釋放，因此能節省晶片測試時間。

5.透過測試資源與測試通道的有效分配，據此達到以單一測試機台來因應同時進行多個晶片測試之目的。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100~190‧‧‧本發明的較佳實施例所述之資源整合及晶片測試方法之各步驟

200‧‧‧基本參數表

圖1是依照本發明之一較佳實施例所繪示之資源整合及晶片測試方法之流程圖。

圖2是依照本發明又一較佳實施例所繪示之基本參數表之示意圖。

100~190‧‧‧本發明的較佳實施例所述之資源整合及晶片測試方法之各步驟

Claims (12)

1. 一種資源整合及晶片測試方法，該方法包括下列步驟：a.提供具有多個基本元件之一基本元件組，其中每一該些基本元件具有一基本參數表；b.利用該基本元件組建立一測試晶片，其中該測試晶片包括多個測試元件，且每一該些測試元件分別對應至該些基本元件其中之一；c.根據每一該些測試元件對應之該基本元件的該基本參數表，建立用以測試該測試晶片的一測試程式；d.依據該測試程式，判斷每一該些測試元件分別需要之一測試資源；e.根據一測試資源配置規則取得上述測試資源；f.若能取得需要之所有測試資源，則根據一測試通道配置規則連結每一上述測試資源所需要之一測試通道；以及g.若能連結每一上述測試通道，利用上述測試資源及上述測試通道，以該測試程式對該測試晶片進行一電路特性測試。
2. 如申請專利範圍第1項所述之資源整合及晶片測試方法，其中該基本參數表記錄該基本元件之物理參數及接腳資訊。
3. 如申請專利範圍第1項所述之資源整合及晶片測試方法，其中在步驟c.之後更包括： 判斷該測試晶片之每一該些測試元件是否與建立該測試程式所用之該些測試元件相同；以及若兩者不同，則停止該資源整合及晶片測試方法並產生一警示訊號。
4. 如申請專利範圍第3項所述之資源整合及晶片測試方法，其中判斷該測試晶片之每一該些測試元件是否與建立該測試程式所用之該些測試元件相同的步驟更包括：判斷該測試晶片之每一該些測試元件的一類別與一設定值是否與建立該測試程式時所用的每一該些測試元件的該類別及該設定值相同；以及若兩者相同，則判斷該測試晶片之每一該些測試元件與建立該測試程式所用之該些測試元件相同。
5. 如申請專利範圍第1項所述之資源整合及晶片測試方法，其中在步驟c.之後更包括：根據上述基本參數表，取得每一該些測試元件對應之一類別的一設定參數及一設定值；根據該設定參數及該設定值設定該測試程式，判斷該測試程式之測試對象所分別對應之該設定參數與該設定值是否符合該測試晶片所用之該些測試元件對應之該類別的該設定參數及該設定值；以及若兩者不同則停止該資源整合及晶片測試方法並產生一警示訊號。
6. 如申請專利範圍第1項所述之資源整合及晶片測試方法，其中該測試資源配置規則包括： 在每一該些測試元件對應之一類別中，選取等級最低之該測試資源。
7. 如申請專利範圍第1項所述之資源整合及晶片測試方法，其中該測試通道配置規則包括：連結符合該測試資源之需求但等級最低之該測試通道。
8. 如申請專利範圍第1項所述之資源整合及晶片測試方法，其中在步驟e.之後更包括：若無法取得需要之所有測試資源，則停止該資源整合及晶片測試方法並產生一警示訊號。
9. 如申請專利範圍第1項所述之資源整合及晶片測試方法，其中在步驟f.之後更包括：若無法取得需要之所有測試通道，則停止該資源整合及晶片測試方法並產生一警示訊號。
10. 如申請專利範圍第1項所述之資源整合及晶片測試方法，更包括：該測試元件需要之該測試通道無法使用時，搜尋空閒之該測試通道以進行測試。
11. 如申請專利範圍第1項所述之資源整合及晶片測試方法，其中該基本元件為一電子元件。
12. 如申請專利範圍第1項所述之資源整合及晶片測試方法，其中該基本元件包括由多個電子元件所組成的一功能性電路。