CN115865747A - 一种检测芯片连通性的方法及装置 - Google Patents
一种检测芯片连通性的方法及装置 Download PDFInfo
- Publication number
- CN115865747A CN115865747A CN202211737609.8A CN202211737609A CN115865747A CN 115865747 A CN115865747 A CN 115865747A CN 202211737609 A CN202211737609 A CN 202211737609A CN 115865747 A CN115865747 A CN 115865747A
- Authority
- CN
- China
- Prior art keywords
- module
- detected
- signal
- output
- port
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 44
- 238000012545 processing Methods 0.000 claims description 22
- 230000005540 biological transmission Effects 0.000 claims description 19
- 238000004590 computer program Methods 0.000 claims description 12
- 230000006870 function Effects 0.000 claims description 12
- 238000006243 chemical reaction Methods 0.000 claims description 10
- 238000001514 detection method Methods 0.000 claims description 3
- 238000011156 evaluation Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 16
- 238000004891 communication Methods 0.000 description 14
- 238000012795 verification Methods 0.000 description 8
- 230000008859 change Effects 0.000 description 6
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 238000013461 design Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
本发明实施例提供一种检测芯片连通性的方法及装置，待检测芯片包括第一待检测模块和第二待检测模块，包括获取端口属性为输出端口的第一待检测模块和端口属性为输入端口的第二待检测模块；第一待检测模块与第二待检测模块具有连接关系；通过赋值指令使第一待检测模块的输出端口输出发送信号；通过第二待检测模块的输入端口获取接收信号；若第一待检测模块的发送信号与第二待检测模块的接收信号相同，则确定第一待检测模块与第二待检测模块之间连通。通过根据判断第一待检测模块的发送信号与第二待检测模块的接收信号是否相同，可以较准确的确定第一待检测模块与第二待检测模块是否连通。
Description
技术领域
本发明涉及通信检测领域，尤其涉及一种检测芯片连通性的方法及装置。
背景技术
由于先进工艺的芯片设计环节成本及其高昂，在流片之前通过验证活动发现所有的设计缺陷和错误是非常重要的。因此，芯片的质量有很大程度上依赖于验证，在芯片验证过程中，大量的工作是在确定芯片中模块间端口的连通性。
目前验证芯片中模块间端口的连通性的方法一般为功能性验证。具体来说，通过验证芯片中模块与模块之间是否可以正常工作，从而确认芯片中模块与模块之间是否连通。但是由于模块与模块之间正常工作需要清楚模块与模块之间的工作原理，耗时较长，且复杂，浪费人力物力。
综上，如何实现简便快速的确定芯片中模块间端口的连通性的问题，是当前亟需解决的技术问题。
发明内容
本发明实施例提供一种检测芯片连通性的方法及装置，用以解决现有技术中检测芯片中模块间端口的连通性耗时且复杂的问题。
第一方面，本发明实施例提供一种检测芯片连通性的方法，待检测芯片包括第一待检测模块和第二待检测模块，包括获取端口属性为输出端口的第一待检测模块和端口属性为输入端口的第二待检测模块；所述第一待检测模块与所述第二待检测模块具有连接关系；通过赋值指令使所述第一待检测模块的输出端口输出发送信号；通过所述第二待检测模块的输入端口获取接收信号；若所述第一待检测模块的发送信号与所述第二待检测模块的接收信号相同，则确定所述第一待检测模块与所述第二待检测模块之间连通。
本发明实施例中，通过根据判断第一待检测模块的发送信号与第二待检测模块的接收信号是否相同，可以较准确的确定第一待检测模块的输出端口发送的信号是否被第二待检测模块的输入端口所获取，因此可以较准确的确定第一待检测模块与第二待检测模块是否连通。
可选的，所述赋值指令为按时序变化的多个赋值指令；至少存在一组相邻的赋值指令是不同的；若所述第一待检测模块的发送信号与所述第二待检测模块的接收信号相同，则确定所述第一待检测模块与所述第二待检测模块之间连通，包括：若每个赋值指令对应的所述第一待检测模块的发送信号与所述第二待检测模块的接收信号均相同，则确定所述第一待检测模块与所述第二待检测模块之间连通。
可选的，所述多个赋值指令按照第一时序顺序进行；所述通过所述第二待检测模块的输入端口获取接收信号，包括：按照第二时序，通过所述第二待检测模块的输入端口获取接收信号；其中，各赋值指令在第一时序中的输出时刻与在第二时序中的接收时刻的时间差相同。
可选的，还包括:若每个赋值指令对应的所述第一待检测模块的发送信号与所述第二待检测模块的接收信号未均相同，且存在至少一个赋值指令对应的所述第一待检测模块的发送信号与所述第二待检测模块的接收信号相同，则触发提示信息；所述提示信息用于指示对所述第一待检测模块与所述第二待检测模块进行复测。
可选的，触发提示信息之前，还包括：通过配置文件，确定所述第一待检测模块与所述第二待检测模块之间存在间接连接关系或所述第二待检测模块具有信号转换功能。
可选的，通过赋值指令使所述第一待检测模块的输出端口输出发送信号，包括：确定所述第一待检测模块与所述第二待检测模块的连接关系为选择型连接；通过选择信号和赋值指令使所述第一待检测模块的输出端口输出发送信号。
可选的，通过赋值指令使所述第一待检测模块的输出端口输出发送信号，包括：确定所述第一待检测模块与所述第二待检测模块的连接关系为控制型连接；通过控制信号和赋值指令使所述第一待检测模块的输出端口输出发送信号。
第二方面，本发明实施例还提供一种检测芯片连通性的装置，待检测芯片包括第一待检测模块和第二待检测模块；获取单元，用于获取端口属性为输出端口的第一待检测模块和端口属性为输入端口的第二待检测模块；所述第一待检测模块与所述第二待检测模块具有连接关系；处理单元，通过赋值指令使所述第一待检测模块的输出端口输出发送信号；通过所述第二待检测模块的输入端口获取接收信号；若所述第一待检测模块的发送信号与所述第二待检测模块的接收信号相同，则确定所述第一待检测模块与所述第二待检测模块之间连通。
可选的，所述赋值指令为按时序变化的多个赋值指令；至少存在一组相邻的赋值指令是不同的；处理单元具体用于：若每个赋值指令对应的所述第一待检测模块的发送信号与所述第二待检测模块的接收信号均相同，则确定所述第一待检测模块与所述第二待检测模块之间连通。
可选的，所述多个赋值指令按照第一时序顺序进行；处理单元具体用于：按照第二时序，通过所述第二待检测模块的输入端口获取接收信号；其中，各赋值指令在第一时序中的输出时刻与在第二时序中的接收时刻的时间差相同。
可选的，处理单元还用于：若每个赋值指令对应的所述第一待检测模块的发送信号与所述第二待检测模块的接收信号未均相同，且存在至少一个赋值指令对应的所述第一待检测模块的发送信号与所述第二待检测模块的接收信号相同，则触发提示信息；所述提示信息用于指示对所述第一待检测模块与所述第二待检测模块进行复测。
可选的，处理单元还用于：通过配置文件，确定所述第一待检测模块与所述第二待检测模块之间存在间接连接关系或所述第二待检测模块具有信号转换功能。
可选的，处理单元具体用于：确定所述第一待检测模块与所述第二待检测模块的连接关系为选择型连接；通过选择信号和赋值指令使所述第一待检测模块的输出端口输出发送信号。
可选的，处理单元具体用于：确定所述第一待检测模块与所述第二待检测模块的连接关系为控制型连接；通过控制信号和赋值指令使所述第一待检测模块的输出端口输出发送信号。
第三方面，本发明实施例还提供一种电子设备，包括至少一个处理器以及至少一个存储器，其中，所述存储器存储有计算机程序，当所述程序被所述处理器执行时，使得所述处理器执行上述第一方面中的检测芯片连通性的方法。
第四方面，本发明实施例还提供一种计算机可读存储介质，所述存储介质存储有程序，当所述程序在计算机上运行时，使得计算机实现执行上述第一方面中的检测芯片连通性的方法。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种检测芯片连通性的方法流程图；
图2为本发明实施例提供的一种模块间直连型连通的示意图；
图3为本发明实施例提供的一种模块间共享型连通的示意图；
图4为本发明实施例提供的一种模块间控制型连通的示意图；
图5为本发明实施例提供的一种确定模块间是否连通的方法流程图；
图6为本发明实施例提供的一种检测芯片连通性的装置结构示意图；
图7为本发明实施例提供的一种电子设备结构示意图。
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
在一种可能的场景下，由于芯片的设计环节成本比较高，因此，需要在大量生产之前需要通过验证的方法来发现芯片设计的缺陷和错误。其中在芯片的验证过程中，大量的工作是在确定芯片中模块间端口的连通性。其中芯片中的模块可以分成两类，第一类模块为可以发出具有标识的信号的模块，第二类模块是发出的信号不具有标识的模块。举个例子，若待检测芯片包括模块A和模块B，其中模块A是可以发出具有标识的信号的模块，也就是第一类模块，那么检测待检测芯片中模块A和模块B端口的连通性可以采用功能性验证的方法。一般来说，模块A向模块B发送一个信号，其中，该信号就具有让模块B执行指令1的标识，然后模块B接收到该信号之后，会根据该信号去执行指令1，通过确认模块B是否执行指令1来确定模块A与模块B之间是否连通。但是这种方法需要清楚的了解模块A和模块B的工作原理，而且由于需要验证模块A和模块B之间的功能是否完好，也需要花费大量的时间，导致浪费人力物力。
再举个例子，若待检测芯片包括模块C和模块D，其中模块C是发出不具有标识的信号的模块，也就是第二类模块，那么检测待检测芯片中模块C和模块D端口的连通性可以采用人工验证的方法，具体来说，工作人员通过核对代码可以确定模块C和模块D是否连通。但是通过人工验证的方法会导致误差较大，准确性不高，而且浪费人力物力。
综上，本发明实施例提供的一种检测芯片连通性的方法，该方法可以实现简便快速的确定芯片中模块间端口的连通性。
如图1所示，为本发明实施例提供的一种检测芯片连通性的方法流程图，该方法包括以下步骤：
步骤101，获取端口属性为输出端口的第一待检测模块和端口属性为输入端口的第二待检测模块。
本发明实施例中，待检测芯片包括多个待检测模块，其中每个待检测模块都对应一个端口属性。若需要确定第一待检测模块和第二待检测模块之间的连通性，那么，首先要获取第一待检测模块和第二待检测模块的端口属性。其中第一待检测模块的端口属性为输出端口，第二待检测模块的端口属性为输入端口。
步骤102，通过赋值指令使第一待检测模块的输出端口输出发送信号。
本发明实施例中，由于第一待检测模块的端口属性为输出端口，因此第一待检测模块的端口会输出发送信号，那么，为了实现检测第一待检测模块和第二待检测模块之间的连通性，需要通过赋值指令使第一待检测模块的输出端口输出发送信号，便于后续根据第二待检测模块的输入端口接收的信号与第一待检测模块的发送信号进行对比，从而实现确定第一待检测模块与第二待检测模块之间的连通性。
步骤103，通过第二待检测模块的输入端口获取接收信号。
本发明实施例中，通过第二待检测模块的输入端口获取第二待检测模块的接收信号，便于后续将接收信号与发送信号相对比，来较准确的确定第一待检测模块和第二待检测模块之间是否连通。
步骤104，判断第一待检测模块的发送信号与第二待检测模块的接收信号是否相同，若是，则执行步骤105，若否，则执行步骤106。
本发明实施例中，若第一待检测模块的发送信号与第二待检测模块的接收信号相同，则说明第一待检测模块的输出端口输出的发送信号发送至第二待检测模块的输入端口。因此，可以确定第一待检测模块与第二待检测模块之间连通。若第一待检测模块的发送信号与第二待检测模块的接收信号不相同，则说明第一待检测模块的发送信号并没有发送至第二待检测模块的输入端口中。因此，也说明第一待检测模块与第二待检测模块并不连通。
步骤105，确定第一待检测模块与第二待检测模块之间连通。
步骤106，确定第一待检测模块与第二待检测模块之间不连通。
通过上述步骤101至步骤106可以看出，通过根据判断第一待检测模块的发送信号与第二待检测模块的接收信号是否相同，可以较准确的确定第一待检测模块的输出端口发送的信号是否被第二待检测模块的输入端口所获取，因此可以较准确的确定第一待检测模块与第二待检测模块是否连通。
本发明实例中，为了便于理解本方案，下面介绍三类模块间的连通方法。
如图2所示，为本发明实施例提供的一种模块间直连型连通的示意图。举个例子，待检测芯片包括模块A和模块B，其中模块A的端口属性为输出端口，模块B的端口属性为输入端口，模块A与模块B之间直接连通，不需要任何前置条件。
如图3所示，为本发明实施例提供的一种模块间共享型连通的示意图。举个例子，待检测芯片中包括模块A、模块B和模块C，其中模块A和模块C的端口属性相同，都是输出端口，模块B的端口属性为输入端口。其中，通过选择信号可以选择模块A和模块C其中一个模块与模块B连通。举个例子，若选择信号为选择模块A，则模块A与模块B连通，且模块C与模块B不连通。若选择信号为选择模块C，则模块C与模块B联通，且模块A与模块B不连通。
如图4所示，为本发明实施例提供的一种模块间控制型连通的示意图。举个例子，在待检测芯片中包括模块A和模块B，其中模块A的端口属性为输出端口，模块B的端口属性为输入端口。通过控制信号可以确定模块A和模块B是否连通，若控制信号为同意连通，则模块A和模块B连通，若控制信号为不可连通，则模块A和模块B不连通。
本发明实施例中，为了便于理解本方案，下面以模块间的连通方式为直连型来例介绍本方案。由于是通过赋值指令使第一待检测模块的输出端口输出发送信号，其中赋值指令为按照时序变化的多个赋值指令，其中至少存在一组相邻的赋值指令是不同的，多个赋值指令是按照第一时序进行的。举个例子，若有三个赋值指令，按照第一时序排列的话，分别为第一赋值指令，第二赋值指令和第三赋值指令。第一赋值指令对应的时刻为第一时刻，第二赋值指令对应的时刻为第二时刻，第三赋值指令对应的时刻为第三时刻。其中，第一赋值指令与第二赋值指令不相同，第二赋值指令与第三赋值指令不相同。第二待检测模块的输入端口是按照第二时序获取接收信号的。其中，各赋值指令在第一时序中的输出时刻与在第二时序中的接收时刻的时间差相同。对应上述有三个赋值指令，第二待检测模块的输入端口会获取三个接收信号，按照第二时序排列的话，分别是第一接收信号、第二接收信号和第三接收信号。其中，第一接收信号对应的时刻为第四时刻，第二接收信号对应的时刻为第五时刻，第三接收信号对应的时刻为第六时刻。
如图5所示，为本发明实施例提供的一种确定模块间是否连通的方法流程图，该方法包括以下步骤：
步骤501，在第一时刻，通过第一赋值指令使第一待检测模块的输出端口输出第一发送信号。
本发明实施例中，在第一时刻，通过第一赋值指令使第一待检测模块的输出端口输出的第一发送信号。举个例子，第一时刻为10:00，第一赋值指令使第一待检测模块的输出端口输出的第一发送信号。
步骤502，在第四时刻，通过第二待检测模块的输入端口获取第一接收信号。
本发明实施例中，由于第四时刻位于第一时刻之后。因此，当通过第一赋值指令使第一待检测模块的输出端口输出第一发送信号之后，第二待检测模块的输入端口获取第一接收信号。举个例子，第四时刻为10:01，第二待检测模块的输入端口获取的第一接收信号。
步骤503，在第四时刻，判断第一发送信号和第一接收信号是否相同，若是，则执行步骤504，若否，则执行步骤505。
本发明实施例中，若第一发送信号和第一接收信号相同，则说明第一待检测模块与第二待检测模块之间可能存在连通，需要结合后续才能较准确的确定是否存在连通。若第一发送信号和第一接收信号不相同，则说明第一待检测模块的输出端口输出的第一发送信号并没有发送至第二待检测模块的输入端口中，因此可以确定第一待检测模块与第二待检测模块并不连通。
步骤504，在第二时刻，通过第二赋值指令使第一待检测模块的输出端口输出第二发送信号。
本发明实施例中，由于在第四时刻确定第一发送信号和第一接收信号相同，因此，为了较准确的确定第一待检测模块与第二待检测模块是否连通，需要在第二时刻通过第二赋值指令使第一待检测模块的输出端口输出第二发送信号，然后便于后续判断第二发送信号和第二接收信号是否相同。其中第二时刻位于第四时刻之后。举个例子，第二时刻为10:02，第二赋值指令使第一待检测模块的输出端口输出的第二发送信号。
步骤505，第一待检测模块与第二待检测模块之间不连通。
步骤506，在第五时刻，通过第二待检测模块的输入端口获取第二接收信号。
本发明实施例中，第五时刻位于第二时刻之后，因此在通过第二赋值指令时，第一待检测模块的输出端口输出第二发送信号之后，通过第二待检测模块的输入端口获取第二接收信号。举个例子，第五模块为10:03，通过第二待检测模块的输入端口获取第二接收信号。
步骤507，在第五时刻，判断第二发送信号和第二接收信号是否相同，若是，则执行步骤508，若否，则执行步骤509。
本发明实施例中，若第二发送信号和第二接收信号相同，则说明第一待检测模块与第二待检测模块之间可能存在连通，需要结合后续才能较准确的确定是否存在连通。若第二发送信号和第二接收信号不相同，则说明第一待检测模块的输出端口输出的第一发送信号并没有发送至第二待检测模块的输入端口中，因此可以确定第一待检测模块与第二待检测模块并不连通。
步骤508，在第三时刻，通过第三赋值指令使第一待检测模块的输出端口输出第三发送信号。
本发明实施例中，由于在第五时刻确定第一发送信号和第一接收信号相同，因此，为了较准确的确定第一待检测模块与第二待检测模块是否连通，需要在第三时刻通过第三赋值指令使第一待检测模块的输出端口输出第三发送信号，然后便于后续判断第三发送信号和第三接收信号是否相同。其中第三时刻位于第五时刻之后。举个例子，第三时刻为10:04，第三赋值指令使第一待检测模块的输出端口输出的第三发送信号。
步骤509，第一待检测模块与第二待检测模块之间不连通。
本发明实施例中，第一待检测模块和第二待检测模块之间不连通，然后需要通过配置文件，确定第一待检测模块和第二待检测模块之间是否存在连接关系，以及确定第二待检测模块是否具有信号转换能力，其中具有信号转换能力为第二待检测模块在工作过程中可以自动变化信号。若通过配置文件，确定第一待检测模块与第二待检测模块之间存在间接连接关系或第二待检测模块具有信号转换功能，则触发提示信息，其中提示信息用于指示对第一待检测模块与第二待检测模块进行复测。
步骤510，在第六时刻，通过第二待检测模块的输入端口获取第三接收信号。
本发明实施例中，第六时刻位于第三时刻之后，因此在通过第三赋值指令时，第一待检测模块的输出端口输出第三发送信号之后，通过第二待检测模块的输入端口获取第三接收信号。举个例子，第六模块为10:05，通过第二待检测模块的输入端口获取第三接收信号。
步骤511，在第六时刻，判断第三发送信号和第三接收信号是否相同，若是，则执行步骤512，若否，则执行步骤513。
本发明实施例中，若第三发送信号和第三接收信号相同，则说明第一待检测模块与第二待检测模块之间连通，若第三发送信号和第三接收信号不相同，则说明第一待检测模块的输出端口输出的第三发送信号并没有发送至第二待检测模块的输入端口中，因此可以确定第一待检测模块与第二待检测模块并不连通。
步骤512，第一待检测模块与第二待检测模块之间连通。
步骤513，第一待检测模块与第二待检测模块之间不连通。
本发明实施例中，第一待检测模块和第二待检测模块之间不连通，然后需要通过配置文件，确定第一待检测模块和第二待检测模块之间是否存在连接关系，以及确定第二待检测模块是否具有信号转换能力，其中具有信号转换能力为第二待检测模块在工作过程中可以自动变化信号。若通过配置文件，确定第一待检测模块与第二待检测模块之间存在间接连接关系或第二待检测模块具有信号转换功能，则触发提示信息，其中提示信息用于指示对第一待检测模块与第二待检测模块进行复测。
通过上述步骤501至步骤513可以看出，将多个赋值指令按照第一时序，使第一待检测模块的输出端口输出多个发送信号，从而使得在相邻的赋值指令中，发送信号是不同的，这样通过按照第二时序从第二待检测模块的输入端口中获取多个接收信号，然后通过判断每个赋值指令对应的接收信号与发送信号是否相同，从而可以较准确的确定第一待检测模块与第二待检测模块之间是否存在连通。
基于上述同样的技术构思，本发明实施例还提供一种检测芯片连通性的装置，如图6所示，该装置600中待检测芯片包括第一待检测模块和第二待检测模块；获取单元601，用于获取端口属性为输出端口的第一待检测模块和端口属性为输入端口的第二待检测模块；所述第一待检测模块与所述第二待检测模块具有连接关系；处理单元602，通过赋值指令使所述第一待检测模块的输出端口输出发送信号；通过所述第二待检测模块的输入端口获取接收信号；若所述第一待检测模块的发送信号与所述第二待检测模块的接收信号相同，则确定所述第一待检测模块与所述第二待检测模块之间连通。
可选的，所述赋值指令为按时序变化的多个赋值指令；至少存在一组相邻的赋值指令是不同的；处理单元602具体用于：若每个赋值指令对应的所述第一待检测模块的发送信号与所述第二待检测模块的接收信号均相同，则确定所述第一待检测模块与所述第二待检测模块之间连通。
可选的，所述多个赋值指令按照第一时序顺序进行；处理单元602具体用于：按照第二时序，通过所述第二待检测模块的输入端口获取接收信号；其中，各赋值指令在第一时序中的输出时刻与在第二时序中的接收时刻的时间差相同。
可选的，处理单元602还用于：若每个赋值指令对应的所述第一待检测模块的发送信号与所述第二待检测模块的接收信号未均相同，且存在至少一个赋值指令对应的所述第一待检测模块的发送信号与所述第二待检测模块的接收信号相同，则触发提示信息；所述提示信息用于指示对所述第一待检测模块与所述第二待检测模块进行复测。
可选的，处理单元602还用于：通过配置文件，确定所述第一待检测模块与所述第二待检测模块之间存在间接连接关系或所述第二待检测模块具有信号转换功能。
可选的，处理单元602具体用于：确定所述第一待检测模块与所述第二待检测模块的连接关系为选择型连接；通过选择信号和赋值指令使所述第一待检测模块的输出端口输出发送信号。
可选的，处理单元602具体用于：确定所述第一待检测模块与所述第二待检测模块的连接关系为控制型连接；通过控制信号和赋值指令使所述第一待检测模块的输出端口输出发送信号。
基于相同的技术构思，本申请实施例还提供了一种电子设备，如图7所示，电子设备700包括至少一个处理器701，以及与至少一个处理器连接的存储器702，本申请实施例中不限定处理器701与存储器702之间的具体连接介质，图7中处理器701和存储器702之间通过总线连接为例。总线可以分为地址总线、数据总线、控制总线等。
在本申请实施例中，存储器702存储有可被至少一个处理器701执行的指令，至少一个处理器701通过执行存储器702存储的指令，可以执行前述的充值的方法中所包括的步骤。
其中，处理器701是计算设备的控制中心，可以利用各种接口和线路连接计算设备的各个部分，通过运行或执行存储在存储器702内的指令以及调用存储在存储器702内的数据，从而实现数据处理。可选的，处理器701可包括一个或多个处理单元，处理器701可集成应用处理器和调制解调处理器，其中，应用处理器主要处理操作系统、用户界面和应用程序等，调制解调处理器主要处理下发指令。可以理解的是，上述调制解调处理器也可以不集成到处理器701中。在一些实施例中，处理器701和存储器702可以在同一芯片上实现，在一些实施例中，它们也可以在独立的芯片上分别实现。
处理器701可以是通用处理器，例如中央处理器(CPU)、数字信号处理器、专用集成电路(Application Specific Integrated Circuit，ASIC)、现场可编程门阵列或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件，可以实现或者执行本申请实施例中公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者任何常规的处理器等。结合充值的方法实施例所公开的方法的步骤可以直接体现为硬件处理器执行完成，或者用处理器中的硬件及软件模块组合执行完成。
存储器702作为一种非易失性计算机可读存储介质，可用于存储非易失性软件程序、非易失性计算机可执行程序以及模块。存储器702可以包括至少一种类型的存储介质，例如可以包括闪存、硬盘、多媒体卡、卡型存储器、随机访问存储器(Random AccessMemory，RAM)、静态随机访问存储器(Static Random Access Memory，SRAM)、可编程只读存储器(Programmable Read Only Memory，PROM)、只读存储器(Read Only Memory，ROM)、带电可擦除可编程只读存储器(Electrically Erasable Programmable Read-Only Memory，EEPROM)、磁性存储器、磁盘、光盘等等。存储器702是能够用于携带或存储具有指令或数据结构形式的期望的程序代码并能够由计算机存取的任何其他介质，但不限于此。本申请实施例中的存储器702还可以是电路或者其它任意能够实现存储功能的装置，用于存储程序指令和/或数据。
基于相同的技术构思，本申请实施例还提供了一种计算机可读存储介质，其存储有可由计算设备执行的计算机程序，当所述程序在所述计算设备上运行时，使得所述计算设备执行上述充值的方法的步骤。
本领域内的技术人员应明白，本申请的实施例可提供为方法、系统、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本申请是参照根据本申请的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
尽管已描述了本申请的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本申请范围的所有变更和修改。
显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。
Claims (10)
1.一种检测芯片连通性的方法，其特征在于，待检测芯片包括第一待检测模块和第二待检测模块，包括：
获取端口属性为输出端口的第一待检测模块和端口属性为输入端口的第二待检测模块；所述第一待检测模块与所述第二待检测模块具有连接关系；
通过赋值指令使所述第一待检测模块的输出端口输出发送信号；
通过所述第二待检测模块的输入端口获取接收信号；
若所述第一待检测模块的发送信号与所述第二待检测模块的接收信号相同，则确定所述第一待检测模块与所述第二待检测模块之间连通。
2.如权利要求1所述的方法，其特征在于，所述赋值指令为按时序变化的多个赋值指令；至少存在一组相邻的赋值指令是不同的；
若所述第一待检测模块的发送信号与所述第二待检测模块的接收信号相同，则确定所述第一待检测模块与所述第二待检测模块之间连通，包括：
若每个赋值指令对应的所述第一待检测模块的发送信号与所述第二待检测模块的接收信号均相同，则确定所述第一待检测模块与所述第二待检测模块之间连通。
3.如权利要求2所述的方法，其特征在于，所述多个赋值指令按照第一时序顺序进行；
所述通过所述第二待检测模块的输入端口获取接收信号，包括：
按照第二时序，通过所述第二待检测模块的输入端口获取接收信号；其中，各赋值指令在第一时序中的输出时刻与在第二时序中的接收时刻的时间差相同。
4.如权利要求2所述的方法，其特征在于，还包括:
若每个赋值指令对应的所述第一待检测模块的发送信号与所述第二待检测模块的接收信号未均相同，且存在至少一个赋值指令对应的所述第一待检测模块的发送信号与所述第二待检测模块的接收信号相同，则触发提示信息；所述提示信息用于指示对所述第一待检测模块与所述第二待检测模块进行复测。
5.如权利要求4所述的方法，其特征在于，触发提示信息之前，还包括：
通过配置文件，确定所述第一待检测模块与所述第二待检测模块之间存在间接连接关系或所述第二待检测模块具有信号转换功能。
6.如权利要求1至5任一项所述的方法，其特征在于，通过赋值指令使所述第一待检测模块的输出端口输出发送信号，包括：
确定所述第一待检测模块与所述第二待检测模块的连接关系为选择型连接；
通过选择信号和赋值指令使所述第一待检测模块的输出端口输出发送信号。
7.如权利要求1至5任一项所述的方法，其特征在于，通过赋值指令使所述第一待检测模块的输出端口输出发送信号，包括：
确定所述第一待检测模块与所述第二待检测模块的连接关系为控制型连接；
通过控制信号和赋值指令使所述第一待检测模块的输出端口输出发送信号。
8.一种检测芯片连通性的装置，其特征在于，待检测芯片包括第一待检测模块和第二待检测模块；
获取单元，用于获取端口属性为输出端口的第一待检测模块和端口属性为输入端口的第二待检测模块；所述第一待检测模块与所述第二待检测模块具有连接关系；
处理单元，通过赋值指令使所述第一待检测模块的输出端口输出发送信号；通过所述第二待检测模块的输入端口获取接收信号；若所述第一待检测模块的发送信号与所述第二待检测模块的接收信号相同，则确定所述第一待检测模块与所述第二待检测模块之间连通。
9.一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，其特征在于，所述处理器执行所述程序时实现权利要求1-7任一所述方法的步骤。
10.一种计算机可读存储介质，其特征在于，其存储有可由计算机设备执行的计算机程序，当所述程序在计算机设备上运行时，使得所述计算机设备执行权利要求1-7任一所述方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211737609.8A CN115865747A (zh) | 2022-12-30 | 2022-12-30 | 一种检测芯片连通性的方法及装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211737609.8A CN115865747A (zh) | 2022-12-30 | 2022-12-30 | 一种检测芯片连通性的方法及装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115865747A true CN115865747A (zh) | 2023-03-28 |
Family
ID=85656608
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211737609.8A Pending CN115865747A (zh) | 2022-12-30 | 2022-12-30 | 一种检测芯片连通性的方法及装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115865747A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104090226A (zh) * | 2014-07-09 | 2014-10-08 | 四川和芯微电子股份有限公司 | 测试芯片管脚连通性的电路 |
| CN106788699A (zh) * | 2015-11-24 | 2017-05-31 | 中国电信股份有限公司 | 光纤连接状态的检测系统和方法、及roadm 设备 |
| CN110162437A (zh) * | 2019-05-15 | 2019-08-23 | 杭州迪普科技股份有限公司 | 一种框式设备内部连通性检测方法及系统 |
| CN111460745A (zh) * | 2020-03-31 | 2020-07-28 | 深圳市风云实业有限公司 | 一种设备芯片间连通性检测方法 |
| CN114138583A (zh) * | 2021-12-09 | 2022-03-04 | 锐捷网络股份有限公司 | 芯片间连通性在线检测方法、装置、电子设备和存储介质 |
-
2022
- 2022-12-30 CN CN202211737609.8A patent/CN115865747A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104090226A (zh) * | 2014-07-09 | 2014-10-08 | 四川和芯微电子股份有限公司 | 测试芯片管脚连通性的电路 |
| CN106788699A (zh) * | 2015-11-24 | 2017-05-31 | 中国电信股份有限公司 | 光纤连接状态的检测系统和方法、及roadm 设备 |
| CN110162437A (zh) * | 2019-05-15 | 2019-08-23 | 杭州迪普科技股份有限公司 | 一种框式设备内部连通性检测方法及系统 |
| CN111460745A (zh) * | 2020-03-31 | 2020-07-28 | 深圳市风云实业有限公司 | 一种设备芯片间连通性检测方法 |
| CN114138583A (zh) * | 2021-12-09 | 2022-03-04 | 锐捷网络股份有限公司 | 芯片间连通性在线检测方法、装置、电子设备和存储介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN115656786B (zh) | 一种芯片检测方法及装置 | |
| CN109408309B (zh) | 多终端的测试方法及装置 | |
| CN111858698B (zh) | 一种数据检查方法、数据检查装置及终端设备 | |
| CN109992511B (zh) | 获取代码测试覆盖率的装置及方法 | |
| CN113133041B (zh) | 动态间隔列控车载中车车通信功能的测试方法及装置 | |
| CN115865747A (zh) | 一种检测芯片连通性的方法及装置 | |
| CN113127314B (zh) | 一种检测程序性能瓶颈的方法、装置及计算机设备 | |
| US20230367936A1 (en) | Verification method, electronic device and storage medium | |
| CN116048980A (zh) | 一种fpga原型验证方法及装置 | |
| CN116150020A (zh) | 一种测试用例的转换方法及装置 | |
| CN114360632A (zh) | 包含固态硬盘主控芯片的固态硬盘芯片检测方法及装置 | |
| EP3564691B1 (en) | Test device, test method, and test program | |
| CN115964237A (zh) | 一种针对中央处理器cpu的功能及性能测试方法及装置 | |
| CN111309475B (zh) | 一种检测任务执行方法及设备 | |
| CN111061258B (zh) | 一种基于列车控制系统的功能测试方法及装置 | |
| CN116755953B (zh) | 测试结果分组方法、装置、电子设备及可读存储介质 | |
| CN108226743B (zh) | 一种测试向量的生成方法及装置 | |
| CN115842709A (zh) | 一种故障检测方法、装置、电子设备及存储介质 | |
| CN115543934B (zh) | 一种芯片测试数据文档导出方法及系统 | |
| CN117236277B (zh) | 用于检查寄存器的方法及装置、电子设备 | |
| CN109901959B (zh) | 一种mix mode下AEP内存的压测方法、系统、终端及存储介质 | |
| CN110389291B (zh) | 一种集成电路印制板的测试装置及测试方法 | |
| CN116955040A (zh) | 一种芯片读写性能测试方法、系统、设备及存储介质 | |
| CN114880230A (zh) | 一种软件系统测试方法及装置 | |
| CN118132380A (zh) | 一种系统的问题定位方法、装置、设备及介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |