CN110389291B - 一种集成电路印制板的测试装置及测试方法 - Google Patents

Abstract

本发明公开了一种集成电路印制板的测试装置及测试方法，该测试装置包括：第一边界扫描调试器，包含第一端口及第二端口，第一端口与集成电路印制板的第一部分器件中的第一个器件的输入端连接，第二端口与第一部分器件中的最后一个器件的输出端连接；第二边界扫描调试器，包含第三端口及第四端口，第三端口与集成电路印制板的第二部分器件中的第一个器件的输入端连接，第四端口与第二部分器件中的最后一个器件的输出端连接；连接线测试单元，包含第三边界扫描调试器及第四边界扫描调试器，第三边界扫描调试器与第一器件的N个第一端口连接，第四边界扫描调试器与至少两个器件包含的N个第二端口连接，N个第一端口与N个第二端口连接。

Description

一种集成电路印制板的测试装置及测试方法

技术领域

本发明涉及通信技术领域，尤其涉及一种集成电路印制板的测试装置及测试方法。

背景技术

随着通信设备的小型化，通信板卡的集成密度越来越大，该通信板卡可以为基带处理单元(Building Base band Unit，BBU)板卡，从而无法通过在板卡上预留测试点然后下探针的方式，对通信板卡的质量进行测试。

在现有技术中，采用边界扫描(Boundary Scan，BSCAN)测试来对通信板卡的质量进行测试。具体来讲，如图1所述，在每个芯片内部集成了用于测试的单元，即边界扫描单元，在芯片正常运行时，该边界扫描单元绕开(Bypass)所有的输入信号或输出信号，不对该输入信号或输出信号产生影响，如图2中的信号流向1所示；在芯片进行BSCAN测试时，该边界扫描单元可以在BSCAN调试器的控制下，在输入端口写入输入信号，并读取输出端口的输出信号，如图2中的信号流向2所示，然后该BSCAN调试器比较该输入信号与该输出信号的大小关系是否与芯片正常运行时相同，若相同，则芯片在板卡上的连接成功，若不相同，则芯片的连接不正确，从而完成对该芯片的检测。

然而，在对通信板卡进行BSCAN测试时，由于该通信板卡上通常包含有多个芯片，例如，FPGA，SOC以及EPLD等，若需要让BSCAN测试的覆盖率最大，则要求将该通信板卡的所有待测试的芯片连接到同一个测试链路中，但由于不同的待测试芯片所需的测试电压不同，因此，当将多个待测试芯片连接到同一测试电路时，不同测试电压之间需要增加电压转换的电路，造成测试成本增加，因此，现有技术中的BSCAN测试方法存在覆盖率和测试成本的矛盾。

发明内容

本发明提供一种集成电路印制板的测试装置及测试方法，用以解决现有技术中的BSCAN测试方法存在覆盖率和测试成本的矛盾的技术问题。

本发明第一方面提供了一种集成电路印制板的测试装置，包括：

第一边界扫描调试器，包含第一端口及第二端口，所述第一端口与所述集成电路印制板的第一部分器件中的第一个器件的输入端连接，所述第二端口与所述第一部分器件中的最后一个器件的输出端连接，所述第一部分器件为所述集成电路印制板中顺序连接的多个器件，从而通过所述第一边界扫描调试器完成对所述第一部分器件的边界测试；

第二边界扫描调试器，包含第三端口及第四端口，所述第三端口与所述集成电路印制板的第二部分器件中的第一个器件的输入端连接，所述第四端口与所述第二部分器件中的最后一个器件的输出端连接；其中，所述第二部分器件为所述集成电路印制板中除所述第一部分器件外的顺序连接的多个器件，所述第一部分器件与所述第二部分器件的功能不同，所述第一部分器件中的第一器件用于对所述第二部分器件中的至少两个第二器件进行电压转换，从而通过所述第二边界扫描调试器完成对所述第二部分器件的边界测试；

连接线测试单元，包含第三边界扫描调试器及第四边界扫描调试器，所述第三边界扫描调试器与所述第一器件的N个第一端口连接，所述第四边界扫描调试器与所述至少两个器件包含的N个第二端口连接，所述N个第一端口与所述N个第二端口连接，N为正整数，从而通过所述连接线测试单元完成对所述第一部分器件与所述第二部分器件之间的连接线的边界测试。

可能的实施方式中，所述第一部分器件及所述第二部分器件中的每个器件中包含多个边界扫描单元BSC，所述每个器件中包含的多个边界扫描单元与该器件中的多个端口一一对应。

可能的实施方式中，在所述集成电路印制板为基带处理单元BBU时，所述第一部分器件包含多个可擦除可编辑逻辑器件EPLD，所述第二部分器件包含多个现场可编程门阵列FPGA及多个系统级芯片SOC。

可能的实施方式中，在所述集成电路印制板为基带处理单元BBU时，所述第三器件为电可擦可编程只读存储器EEPROM或闪存Flash芯片。

本发明第二方面提供了一种集成电路印制板的测试方法，应用于如第一方面所述的集成电路印制板的测试装置中，所述方法包括：

所述测试装置的第一边界扫描调试器对所述集成电路印制板的第一部分器件进行测试，确定所述第一部分器件是否连接成功；其中，所述第一部分器件为所述集成电路印制板中顺序连接的具有第一功能的多个器件；

所述测试装置的第二边界扫描调试器对所述集成电路印制板的第二部分器件进行测试，确定所述第二部分器件是否连接成功；其中，所述第二部分器件为所述集成电路印制板中顺序连接的具有第二功能的多个器件，所述第一功能与所述第二功能不同，所述第一部分器件中的第一器件用于对所述第二部分器件中的至少两个第二器件进行电压转换；

在确定所述第一部分器件及所述第二部分器件连接成功后，所述测试装置的连接线测试单元对所述第一器件与所述至少两个第二器件之间的连接线进行测试，确定所述连接线是否连接成功；其中，所述第三边界扫描调试器与所述第一器件的N个第一端口连接，所述第四边界扫描调试器与所述至少两个器件包含的N个第二端口连接，所述N个第一端口与所述N个第二端口连接，N为正整数；

在所述测试装置的连接线测试单元确定所述连接线连接成功后，完成对所述集成电路印制板的测试过程。

可能的实施方式中，所述测试装置的连接线测试单元对所述第一器件与所述至少两个第二器件之间的连接线进行测试，包括：

通过所述连接线测试单元的第三边界扫描调试器控制所述第一器件处于测试模式，通过所述第四边界扫描调试器控制所述至少两个第二器件处于所述测试模式；其中，所述第一器件及所述至少两个第二器件均包含所述测试模式和工作模式，在所述第一器件处于所述测试模式时，所述第一器件的输入值通过所述第一器件内的边界扫描单元BSC设置；

通过所述第三边界扫描调试器将所述N个第一端口中用于向所述至少两个第二器件中的任一器件输出的输出端口的输出值配置为预设电平值；

通过所述连接线测试单元的第四边界扫描调试器将所述N个第二端口中用于向所述第一器件输出的输出端口的输出值配置为预设电平值；

通过所述第三边界扫描调试器和所述第四边界扫描调试器分别读取所述N个第一端口中用于接收所述至少两个第二器件中的任一器件的输出值的输入端口的第一取值及所述N个第二端口中用于接收所述第一器件的输出值的输入端口的第二取值；

在所述第一取值与所述第二取值均为所述预设电平值时，所述连接线测试单元确定所述连接线连接成功，完成对所述连接线的测试。

可能的实施方式中，所述集成电路印制板包含第三器件，所述第三器件与所述第一部分器件的最后一个器件连接，所述第三器件不包含BSC，所述方法还包括：

所述第一边界调试器控制所述第一部分器件模拟所述第三器件的工作时序；其中，所述工作时序为所述第三器件进行擦除操作时的时序或所述第三器件进行读操作的时序或所述第三器件进行写操作的时序；

所述第一边界调试器将所述工作时序输入至所述第三器件；

当所述第三器件完成与所述工作时序对应的操作时，所述第一边界调试器确定所述第三器件与所述第一部分器件的最后一个器件连接成功，完成对所述第三器件的测试。

可能的实施方式中，所述第一边界调试器控制所述第一部分器件模拟所述第三器件的工作时序，包括：

所述第一边界扫描调试器控制所述最后一个器件中的M个端口在第一时间段的输出值与所述工作时序在所述第一时间段的取值相同；

所述第一边界扫描调试器控制所述M个端口的输出值按照预设周期进行更新，以使所述M个端口的输出值在第i时间段与所述工作时序在所述第i时间段的取值相同，i为大于1的整数。

本发明实施例中的技术方案具有如下有益效果：

首先，将整个待测试的集成电路印制板包含的器件分为两部分，第一部分器件为该集成电路印制板中顺序连接的多个器件，第二部分器件为该集成电路印制板中除该第一部分器件外的顺序连接的多个器件，该第一部分器件与该第二部分器件的功能不同，该第一部分器件中的第一器件用于对该第二部分器件中的至少两个第二器件进行电压转换。然后，将第一边界扫描调试器包含的第一端口与该第一部分器件中的第一个器件的输入端连接，将第一边界扫描调试器包含的第二端口与该第一部分器件中的最后一个器件的输出端连接，从而通过该第一边界扫描调试器完成对该第一部分器件的边界测试；将第二边界扫描调试器包含的第三端口与该第二部分器件中的第一个器件的输入端连接，第二边界扫描调试器包含的第四端口与该第二部分器件中的最后一个器件的输出端连接，从而通过该第二边界扫描调试器完成对该第二部分器件的边界测试。最后，将连接线测试单元包含的第三边界扫描调试器与该第一器件的N个第一端口连接，及连接线测试单元包含的第四边界扫描调试器与该至少两个器件包含的N个第二端口连接，从而通过该连接线测试单元完成对该第一部分器件与该第二部分器件之间的连接线的边界测试，这样，通过上述测试装置及测试方法，在不增加电平转换电路的前提下，完成了对整个集成电路印制板的测试，既保证了测试的高覆盖率，也无需较多的测试成本的投入，解决了现有技术中的BSCAN测试方法存在覆盖率和测试成本的矛盾的技术问题。

附图说明

图1为现有技术中芯片内部集成的BSCAN测试单元的示意图；

图2为现有技术中芯片正常工作和BSCAN测试时的信号流向图；

图3为本发明实施例中BBU板卡进行BSCAN测试时的一种测试链路的示例；

图4为本发明实施例提供一种集成电路印制板的测试装置的示意图；

图5为本发明实施例中连接线测试单元403的一种示例图；

图6为本发明实施例提供的一种集成电路印制板的测试方法的流程图；

图7为本发明实施例中Flash芯片与测试链路的连接方式示意图；

图8为本发明实施例中Flash芯片的读操作的工作时序示意图。

具体实施方式

本发明提供一种集成电路印制板的测试装置及测试方法，用以解决现有技术中的BSCAN测试方法存在覆盖率和测试成本的矛盾的技术问题。

为了解决上述技术问题，本发明总体思路如下：

首先，将整个待测试的集成电路印制板包含的器件分为两部分，第一部分器件为该集成电路印制板中顺序连接的多个器件，第二部分器件为该集成电路印制板中除该第一部分器件外的顺序连接的多个器件，该第一部分器件与该第二部分器件的功能不同，该第一部分器件中的第一器件用于对该第二部分器件中的至少两个第二器件进行电压转换。然后，将第一边界扫描调试器包含的第一端口与该第一部分器件中的第一个器件的输入端连接，将第一边界扫描调试器包含的第二端口与该第一部分器件中的最后一个器件的输出端连接，从而通过该第一边界扫描调试器完成对该第一部分器件的边界测试；将第二边界扫描调试器包含的第三端口与该第二部分器件中的第一个器件的输入端连接，第二边界扫描调试器包含的第四端口与该第二部分器件中的最后一个器件的输出端连接，从而通过该第二边界扫描调试器完成对该第二部分器件的边界测试。最后，将连接线测试单元包含的第三边界扫描调试器与该第一器件的N个第一端口连接，及连接线测试单元包含的第四边界扫描调试器与该至少两个器件包含的N个第二端口连接，从而通过该连接线测试单元完成对该第一部分器件与该第二部分器件之间的连接线的边界测试，这样，通过上述测试装置及测试方法，在不增加电平转换电路的前提下，完成了对整个集成电路印制板的测试，既保证了测试的高覆盖率，也无需较多的测试成本的投入，解决了现有技术中的BSCAN测试方法存在覆盖率和测试成本的矛盾的技术问题。

为了更好的了解上述技术方案，下面通过附图以及具体实施例对本发明技术方案进行详细的说明，应当理解本发明实施例以及实施例中的具体特征是对本发明技术方案的详细的说明，而不是对本发明技术方案的限定，在不冲突的情况下，本发明实施例以及实施例中的技术特征可以相互组合。

在本发明实施例中，该集成电路印制板可以是BBU板卡，也可以是射频拉远单元(Radio Remote Unit，RRU)板卡，当然，也可以是其他集成密度较高的集成电路印制板，在此就不一一列举了。在下面的描述中，将以该集成电路印制板为BBU板卡为例进行说明。

首先，对BBU板卡进行说明。

BBU板卡中通常存在多个可擦除可编辑逻辑器件(Erasable Programmable LogicDevice，EPLD)，多个现场可编程门阵列(Field-Programmable Gate Array，FPGA)及多个系统级芯片(System on Chip，SOC)等。在BBU板卡的每个器件或者芯片中，都包含多个边界扫描单元BSC，如图1所示，该每个器件中包含的多个BSC与该器件中的多个端口一一对应，每个BSC中的数据可以通过联合测试行为组织((Joint Test Action Group，JTAG)串行写入和读出。

在对BBU板卡进行BSCAN测试时，BBU板卡中的某个EPLD器件往往需要完成BBU板卡的FPGA器件和SOC器件的BSCAN测试链路的电平转换的功能，如图3所示，为BBU板卡进行BSCAN测试时的一种测试链路的示例，当然，测试链路还可以有其他种具体实现方式，在此不作限制。在图3中，将EPLD1和EPLD2归为测试链路1，将FPGA1、FPGA2、FPGA3以及SOC归为测试链路2，且由图3中所示，FPGA2的TDO端口的输出信号需要经过EPLD2进行电平转换后输出至FPGA3的TDI端口，因此，在图3所示的示例中，EPLD器件组成测试链路1，FPGA器件以及SOC器件组成测试链路2，EPLD器件与FPGA器件和SOC器件不位于在同一测试链路上。

由于EPLD2在BBU板卡中还起到了FPGA器件和SOC器件之间的桥梁和控制作用，在EPLD2中有很多FPGA2和FPGA3之间的信号通信连线，若使用测试链路1和测试链路2分别对该BBU板卡进行BSCAN测试，则测试链路1和测试链路2之间的连线，即EPLD2中的FPGA2和FPGA3之间的信号通信连线将无法被测试，从而该BSCAN测试无法覆盖整个BBU板卡，降低测试覆盖率。

若需要让BSCAN测试的覆盖率增大，则需要在图3所示的示例中增加新的电压转换的电路，造成测试成本增加，因此，现有技术中的BSCAN测试方法存在覆盖率和测试成本的矛盾。

鉴于此，本发明实施例提供一种集成电路印制板的测试装置400，请参考图4，该装置400包括：

第一边界扫描调试器401，包含第一端口及第二端口，所述第一端口与所述集成电路印制板的第一部分器件中的第一个器件的输入端连接，所述第二端口与所述第一部分器件中的最后一个器件的输出端连接，所述第一部分器件为所述集成电路印制板中顺序连接的多个器件，从而通过所述第一边界扫描调试器完成对所述第一部分器件的边界测试；

第二边界扫描调试器402，包含第三端口及第四端口，所述第三端口与所述集成电路印制板的第二部分器件中的第一个器件的输入端连接，所述第四端口与所述第二部分器件中的最后一个器件的输出端连接；其中，所述第二部分器件为所述集成电路印制板中除所述第一部分器件外的顺序连接的多个器件，所述第一部分器件与所述第二部分器件的功能不同，所述第一部分器件中的第一器件用于对所述第二部分器件中的至少两个第二器件进行电压转换，从而通过所述第二边界扫描调试器完成对所述第二部分器件的边界测试；

连接线测试单元403，包含第三边界扫描调试器4031及第四边界扫描调试器4032，第三边界扫描调试器4031与所述第一器件的N个第一端口连接，第四边界扫描调试器4032与所述至少两个器件包含的N个第二端口连接，所述N个第一端口与所述N个第二端口连接，N为正整数，从而通过所述连接线测试单元完成对所述第一部分器件与所述第二部分器件之间的连接线的边界测试。

在图4中，第一边界扫描调试器401用于对如图3所示的BBU板卡中的测试链路1进行BSCAN测试，第二边界扫描调试器402用于对如图3所示的BBU板卡中的测试链路2进行BSCAN测试，其具体连接方式及功能可以参照现有技术中的BSCAN测试的方法，在此不再赘述。

下面将对连接线测试单元403进行详细介绍。请参考图5，为连接线测试单元403的连接示意图，其中，第一器件即为图5中的EPLD模块，至少两个第二器件为图5中的FPGA/SOC模块，在图5中，EPLD模块与FPGA/SOC模块之间的连接线有5条，每条连接线分别连接EPLD模块的一个端口与FPGA/SOC模块的一个端口，例如，连接线1连接EPLD模块的端口1及FPGA/SOC模块的端口6，连接线2连接EPLD模块的端口2及FPGA/SOC模块的端口7，以此类推。当然，在具体实施过程中，也可以是其他数量，在此不作限制。以图5为例，第三边界扫描调试器4031分别与EPLD模块的端口1至端口5连接，第四边界扫描调试器4032分别与FPGA/SOC模块的端口6至端口10连接，从而通过第三边界扫描调试器4031及第四边界扫描调试器4032完成对两个测试链路之间的连接线的测试。

另外，需要说明的是，在BBU板卡中还可能存在第三器件，该第三器件没有在BSCAN测试链路中，但是与位于BSCAN测试链路的器件相连，例如，与如图3所示的测试链路1中的EPLD2连接，或者与图3所示的测试链路2中的SOC连接等，且该第三器件不支持BSCAN测试的连通性测试，该第三器件为电可擦可编程只读存储器(Electrically ErasableProgrammable Read-Only Memory，EEPROM)或闪存Flash芯片，例如，该第三器件可以为采用内部集成总线(Inter－Integrated Circuit，I2C)协议的EEPROM，或采用串行外设接口(Serial Peripheral Interface，SPI)协议的Flash芯片等，当然，也可以是采用其他通信协议的芯片，该其他通信协议可以是通用异步收发传输(Universal AsynchronousReceiver/Transmitter，UART)协议等。当第三器件与某一条测试链路连接时，则采用与该测试链路连接的边界扫描调试器对该第三器件进行连接测试。例如，以第三器件与如图3所示的测试链路1中的EPLD2连接为例，则可以采用第一边界扫描调试器401对第三器件进行连接测试。

下面，基于前述图4所示测试装置400，对本发明实施例提供的一种集成电路印制板的测试方法进行详细描述，请参考图6，所述方法包括：

步骤601：所述测试装置的第一边界扫描调试器对所述集成电路印制板的第一部分器件进行测试，确定所述第一部分器件是否连接成功；其中，所述第一部分器件为所述集成电路印制板中顺序连接的具有第一功能的多个器件。

步骤602：所述测试装置的第二边界扫描调试器对所述集成电路印制板的第二部分器件进行测试，确定所述第二部分器件是否连接成功；其中，所述第二部分器件为所述集成电路印制板中顺序连接的具有第二功能的多个器件，所述第一功能与所述第二功能不同，所述第一部分器件中的第一器件用于对所述第二部分器件中的至少两个第二器件进行电压转换。

在具体实施过程中，步骤601及步骤602可以参照现有技术中的BSCAN测试的方法，例如，步骤601的实现过程为：通过第一边界扫描调试器401控制测试链路1的输入信号，然后读取该测试链路1的输出信号，确定该输入信号与输出信号是否满足预设关系，例如该预设关系为输入信号与输出信号相同，若满足预设关系时，则确定测试链路1连接成功。步骤602的实现过程与步骤601相同，在此不再赘述。

需要说明的是，若该集成电路印制板中还有其他的测试链路，则可以采用其他与步骤601相同的方法对其他测试链路进行测试，在此不作限制。

步骤603：在确定所述第一部分器件及所述第二部分器件连接成功后，所述测试装置的连接线测试单元对所述第一器件与所述至少两个第二器件之间的连接线进行测试，确定所述连接线是否连接成功；其中，所述第三边界扫描调试器与所述第一器件的N个第一端口连接，所述第四边界扫描调试器与所述至少两个器件包含的N个第二端口连接，所述N个第一端口与所述N个第二端口连接，N为正整数。

在本发明实施例中，步骤603的具体实现方式如下：

通过所述连接线测试单元的第三边界扫描调试器控制所述第一器件处于测试模式，通过所述第四边界扫描调试器控制所述至少两个第二器件处于所述测试模式；其中，所述第一器件及所述至少两个第二器件均包含所述测试模式和工作模式，在所述第一器件处于所述测试模式时，所述第一器件的输入值通过所述第一器件内的边界扫描单元BSC设置；

通过所述第三边界扫描调试器将所述N个第一端口中用于向所述至少两个第二器件中的任一器件输出的输出端口的输出值配置为预设电平值；

通过所述连接线测试单元的第四边界扫描调试器将所述N个第二端口中用于向所述第一器件输出的输出端口的输出值配置为预设电平值；

通过所述第三边界扫描调试器和所述第四边界扫描调试器分别读取所述N个第一端口中用于接收所述至少两个第二器件中的任一器件的输出值的输入端口的第一取值及所述N个第二端口中用于接收所述第一器件的输出值的输入端口的第二取值；

在所述第一取值与所述第二取值均为所述预设电平值时，所述连接线测试单元确定所述连接线连接成功，完成对所述连接线的测试。

在具体实施过程中，以图5为例进行说明。

1)第三边界扫描调试器4031和第四边界扫描调试器4032控制连接EPLD模块和FPGA/SOC模块进入BSCAN测试状态，防止EPLD模块或FPGA/SOC模块由于误动作导致的检测不准确的问题。

2)第三边界扫描调试器4031配置EPLD模块的端口1、端口2、端口4和端口5的输出为预设电平值，例如为0，以及控制EPLD模块的端口3为接收状态。第四边界扫描调试器4032配置FPGA/SOC模块的端口6、端口7、端口9和端口10为接收状态，以及控制EPLD模块的端口8的输出为预设电平值，例如为0。

3)第三边界扫描调试器4031读取EPLD模块的输入端口，即端口3；第四边界扫描调试器4032读取FPGA/SOC模块的输入端口，即端口8，并检测端口3和端口8的电平值是否为预设电平值，即是否为0。

4)重复步骤2，将EPLD模块的输出端口的输出值以及将FPGA/SOC模块的输出端口的输出值分别配置为1，然后重复步骤3，确定在这种情况下，EPLD模块以及将FPGA/SOC模块的输入端口接收的电平值是否为1。

这样，通过步骤3和步骤4的判断结果，可以检测到2个不同链路之间的连线是否正常。其中，当步骤3和步骤4的判断结果为是时，表明2个不同链路之间的成功连接，否则连接不成功。

需要说明的是，步骤601、步骤602以及步骤603的执行顺序不作限制，即，步骤603也可以是放在步骤601之前，或者步骤602也可以放在步骤601之前，在此不作限制。

步骤604：在所述测试装置的连接线测试单元确定所述连接线连接成功后，完成对所述集成电路印制板的测试过程。

这样，在不增加电平转换电路的前提下，通过该连接线测试单元完成对不同测试链路之间的连接线的边界测试，进而完成了对整个集成电路印制板的测试，既保证了测试的高覆盖率，也无需较多的测试成本的投入，解决了现有技术中的BSCAN测试方法存在覆盖率和测试成本的矛盾的技术问题。

在本发明实施例中，当所述集成电路印制板包含第三器件，所述第三器件与所述第一部分器件的最后一个器件连接，所述第三器件不包含BSC，所述方法还包括：

步骤605：所述第一边界调试器控制所述第一部分器件模拟所述第三器件的工作时序；其中，所述工作时序为所述第三器件进行擦除操作时的时序或所述第三器件进行读操作的时序或所述第三器件进行写操作的时序；

步骤606：所述第一边界调试器将所述工作时序输入至所述第三器件；

步骤607：当所述第三器件完成与所述工作时序对应的操作时，所述第一边界调试器确定所述第三器件与所述第一部分器件的最后一个器件连接成功，完成对所述第三器件的测试。

在本发明实施例中，步骤605的具体实现方式如下：

所述第一边界扫描调试器控制所述最后一个器件中的M个端口在第一时间段的输出值与所述工作时序在所述第一时间段的取值相同；

所述第一边界扫描调试器控制所述M个端口的输出值按照预设周期进行更新，以使所述M个端口的输出值在第i时间段与所述工作时序在所述第i时间段的取值相同，i为大于1的整数。

在具体实施过程中，以第三器件为Flash芯片为例，Flash芯片与测试链路1连接，Flash芯片与测试链路1中的最后一个EPLD之间采用SPI通信协议，Flash芯片与最后一个EPLD通信的端口可以为SS#接口、SCK接口、MOSI接口以及MISO接口，将最后一个EPLD的端口10与Flash芯片的SS#接口连接，将最后一个EPLD的端口11与Flash芯片的SCK接口连接，将最后一个EPLD的端口12与Flash芯片的MOSI接口连接，将最后一个EPLD的端口13与Flash芯片的MISO接口连接，如图7所示。然后由第一边界扫描调试器401控制最后一个EPLD的端口10至端口13的输出值与Flash芯片的工作时序在每个时间段的工作时序相同，例如，当Flash芯片为读操作时，各个通信端口的工作时序如图8所示，例如，在第一个时间段内，第一边界扫描调试器401控制端口10至端口12的输出值均为0，端口13的输出值为1，然后在第二个时间段内，第一边界扫描调试器401控制端口11的输出值更新为1，而端口10、端口12及端口13的输出值不发生变化，在第三个时间段内，第一边界扫描调试器401控制端口11的输出值更新为0，控制端口12的输出值更新为1，从而使Flash芯片的各个SPI通信端口的输入值按照Flash芯片进行读操作时的工作时序进行跳变，然后获取Flash芯片的输出值，若读操作正常，则说明Flash芯片与测试链路1成功连接，且Flash芯片的读功能正常。其中，第一时间段和第二时间段构成Flash芯片的一个时钟周期，当第一边界扫描调试器401需要改变某个端口的输出值时，整个测试链路的其他端口都会发生更新。

第一边界扫描调试器401可以采用相同的方式，控制端口10至端口13模拟Flash芯片进行写操作的工作时序，在此不再赘述。

这样，通过模拟第三器件的工作时序的方式，实现了对第三器件的连接及功能测试。

需要说明的是，步骤605-步骤607为可选步骤，即不是必须要执行的，本领域技术人员可以根据使用需求选择是否执行该步骤，在此不作限制。

本领域内的技术人员应明白，本发明的实施例可提供为方法、系统、或计算机程序产品。因此，本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器和光学存储器等)上实施的计算机程序产品的形式。

本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (8)

1.一种集成电路印制板的测试装置，其特征在于，包括：

第一边界扫描调试器，包含第一端口及第二端口，所述第一端口与所述集成电路印制板的第一部分器件中的第一个器件的输入端连接，所述第二端口与所述第一部分器件中的最后一个器件的输出端连接，所述第一部分器件为所述集成电路印制板中顺序连接的多个器件，从而通过所述第一边界扫描调试器完成对所述第一部分器件的边界测试；

第二边界扫描调试器，包含第三端口及第四端口，所述第三端口与所述集成电路印制板的第二部分器件中的第一个器件的输入端连接，所述第四端口与所述第二部分器件中的最后一个器件的输出端连接；其中，所述第二部分器件为所述集成电路印制板中除所述第一部分器件外的顺序连接的多个器件，所述第一部分器件与所述第二部分器件的功能不同，所述第一部分器件中的第一器件用于对所述第二部分器件中的至少两个第二器件进行电压转换，从而通过所述第二边界扫描调试器完成对所述第二部分器件的边界测试；

连接线测试单元，包含第三边界扫描调试器及第四边界扫描调试器，所述第三边界扫描调试器与所述第一器件的N个第一端口连接，所述第四边界扫描调试器与所述至少两个器件包含的N个第二端口连接，所述N个第一端口与所述N个第二端口连接，N为正整数，从而通过所述连接线测试单元完成对所述第一部分器件与所述第二部分器件之间的连接线的边界测试。

2.如权利要求1所述的装置，其特征在于，所述第一部分器件及所述第二部分器件中的每个器件中包含多个边界扫描单元BSC，所述每个器件中包含的多个边界扫描单元与该器件中的多个端口一一对应。

3.如权利要求1或2所述的装置，其特征在于，在所述集成电路印制板为基带处理单元BBU时，所述第一部分器件包含多个可擦除可编辑逻辑器件EPLD，所述第二部分器件包含多个现场可编程门阵列FPGA及多个系统级芯片SOC。

4.如权利要求3所述的装置，其特征在于，在所述集成电路印制板为基带处理单元BBU时，第三器件为电可擦可编程只读存储器EEPROM或闪存Flash芯片。

5.一种集成电路印制板的测试方法，应用于如权利要求1-4中任一项所述的集成电路印制板的测试装置中，其特征在于，所述方法包括：

所述测试装置的第一边界扫描调试器对所述集成电路印制板的第一部分器件进行测试，确定所述第一部分器件是否连接成功；其中，所述第一部分器件为所述集成电路印制板中顺序连接的具有第一功能的多个器件；

所述测试装置的第二边界扫描调试器对所述集成电路印制板的第二部分器件进行测试，确定所述第二部分器件是否连接成功；其中，所述第二部分器件为所述集成电路印制板中顺序连接的具有第二功能的多个器件，所述第一功能与所述第二功能不同，所述第一部分器件中的第一器件用于对所述第二部分器件中的至少两个第二器件进行电压转换；

在确定所述第一部分器件及所述第二部分器件连接成功后，所述测试装置的连接线测试单元对所述第一器件与所述至少两个第二器件之间的连接线进行测试，确定所述连接线是否连接成功；其中，所述第三边界扫描调试器与所述第一器件的N个第一端口连接，所述第四边界扫描调试器与所述至少两个器件包含的N个第二端口连接，所述N个第一端口与所述N个第二端口连接，N为正整数；

在所述测试装置的连接线测试单元确定所述连接线连接成功后，完成对所述集成电路印制板的测试过程。

6.如权利要求5所述的方法，其特征在于，所述测试装置的连接线测试单元对所述第一器件与所述至少两个第二器件之间的连接线进行测试，包括：

通过所述连接线测试单元的第三边界扫描调试器控制所述第一器件处于测试模式，通过所述第四边界扫描调试器控制所述至少两个第二器件处于所述测试模式；其中，所述第一器件及所述至少两个第二器件均包含所述测试模式和工作模式，在所述第一器件处于所述测试模式时，所述第一器件的输入值通过所述第一器件内的边界扫描单元BSC设置；

通过所述第三边界扫描调试器将所述N个第一端口中用于向所述至少两个第二器件中的任一器件输出的输出端口的输出值配置为预设电平值；

通过所述连接线测试单元的第四边界扫描调试器将所述N个第二端口中用于向所述第一器件输出的输出端口的输出值配置为预设电平值；

通过所述第三边界扫描调试器和所述第四边界扫描调试器分别读取所述N个第一端口中用于接收所述至少两个第二器件中的任一器件的输出值的输入端口的第一取值及所述N个第二端口中用于接收所述第一器件的输出值的输入端口的第二取值；

在所述第一取值与所述第二取值均为所述预设电平值时，所述连接线测试单元确定所述连接线连接成功，完成对所述连接线的测试。

7.如权利要求6所述的方法，其特征在于，所述集成电路印制板包含第三器件，所述第三器件与所述第一部分器件的最后一个器件连接，所述第三器件不包含边界扫描单元BSC，所述方法还包括：

所述第一边界扫描调试器控制所述第一部分器件模拟所述第三器件的工作时序；其中，所述工作时序为所述第三器件进行擦除操作时的时序或所述第三器件进行读操作的时序或所述第三器件进行写操作的时序；

所述第一边界扫描调试器将所述工作时序输入至所述第三器件；

当所述第三器件完成与所述工作时序对应的操作时，所述第一边界扫描调试器确定所述第三器件与所述第一部分器件的最后一个器件连接成功，完成对所述第三器件的测试。

8.如权利要求7所述的方法，其特征在于，所述第一边界扫描调试器控制所述第一部分器件模拟所述第三器件的工作时序，包括：

所述第一边界扫描调试器控制所述最后一个器件中的M个端口在第一时间段的输出值与所述工作时序在所述第一时间段的取值相同；

所述第一边界扫描调试器控制所述M个端口的输出值按照预设周期进行更新，以使所述M个端口的输出值在第i时间段与所述工作时序在所述第i时间段的取值相同，i为大于1的整数。

Images