CN102156255A - 用于测试印刷电路板上的连接的方法及装置 - Google Patents
用于测试印刷电路板上的连接的方法及装置 Download PDFInfo
- Publication number
- CN102156255A CN102156255A CN2010105504181A CN201010550418A CN102156255A CN 102156255 A CN102156255 A CN 102156255A CN 2010105504181 A CN2010105504181 A CN 2010105504181A CN 201010550418 A CN201010550418 A CN 201010550418A CN 102156255 A CN102156255 A CN 102156255A
- Authority
- CN
- China
- Prior art keywords
- boundary scan
- boundary
- driver
- data
- circuit terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318544—Scanning methods, algorithms and patterns
- G01R31/31855—Interconnection testing, e.g. crosstalk, shortcircuits
Abstract
一种用于测试印刷电路板上一个或更多个边界扫描兼容设备的边界扫描兼容电路端子之间的连接的方法和装置,所述边界扫描兼容电路端子的边界扫描单元包括边界扫描寄存器。检索所述或每个边界扫描兼容设备的边界扫描属性,显示包括边界扫描兼容电路端子的列表,并接收至少第一和第二边界扫描兼容电路端子的选择。基于此选择,将所述第一边界扫描兼容电路端子的边界扫描单元作为驱动器操作,且将所述第二边界扫描兼容电路端子的边界扫描单元作为传感器操作。通过提供给边界扫描寄存器的数据来控制驱动器。由传感器感应的数据锁存在边界扫描寄存器中。分析驱动器和传感器数据,以用于第一和第二边界扫描兼容电路端子之间的连接,并呈现分析结果。
Description
技术领域
本发明一般涉及测试和测试装置,尤其涉及印刷电路板上一个或更多个边界扫描兼容设备的电路端子之间的连接的测试。
背景技术
设计工程师、服务维修技师、产品工程师、学生等经常需要用于测试安装在印刷电路板PCB上的设备的电路接线端或引脚之间的连接的简单工具。这种连接测试可以使用习知的万用表通过测量各个电路端子之间的欧姆电阻来实现。在电流连接的情况下,测量的阻值接近零欧姆。一些万用表甚至提供声音信号来指示被测端子之间存在电流连接。
例如,现有的小型集成电路,IC,及在PCB的两面引入表面安装设备,SMD,已使得万用表的探针或测试夹具实际上不可能接入电路端子。
然而,现有PCB的设计中确实也存在以简单、可靠的方式来测试安装在这种PCB上的电路元件的电路端子之间的连接的需求。
边界扫描测试BST技术提供了一种不使用物理测试探针或夹具来测试安装在PCB上的元件,如IC之间的连接的工具。在边界扫描兼容设备中,边界扫描单元连接在电路端子和设备的电子电路系统之间,也被称为内部核心逻辑(In Core Logic)。边界扫描单元可以在设备的电路端子应用和/或捕获数据,即数字信号。设备的边界扫描单元串接以形成边界扫描寄存器。PCB处的边界扫描兼容设备的边界扫描寄存器可串接以形成单个的边界扫描链或多个边界扫描链。
设置测试访问端口,TAP,用于将数据转入和转出边界扫描寄存器以及施加控制信号以在边界扫描单元的输出端呈现数据,在边界扫描单元的输入端捕获数据,及用于通过边界扫描寄存器转移数据。
能够区分几种类型的边界扫描单元:
-输入单元;
-输出2单元,具有两个可能的逻辑输出状态0或1;
-输出3单元;具有三个可能的逻辑输出状态0、1或Z(三态);
-双向单元或输入/输出单元,
-点4单元,
-点6单元,及
-用于启用或禁用输出3单元或双向单元的驱动器的控制单元。
操作用于在关联的电路端子处捕获数据的边界扫描单元也被称作传感器,操作用于在边界扫描兼容设备的关联电路端子处输出数据的边界扫描单元也被称作驱动器。
边界扫描测试系统一般由两个基本部件组成:测试程序生成器,TPG,及测试执行器,TE。TPG需要描述PCB的连接性的列表,也叫做网表,以及安装到PCB上的各个边界扫描元件的所谓边界扫描描述语言,BSDL,文件。BSDL使用户能够提供一种描述方式,以该方式使得特定设备为边界扫描兼容。BSDL文件用于边界扫描测试系统以使用测试程序产生的设备特征和失败诊断。
为了执行边界扫描测试,用户必须提供由不同的测试步骤组成的测试方案,包括测试向量的产生,即明确定义的逻辑1和逻辑0比特的序列。开发这样的测试向量是耗时的并且需要有技能的用户。由于IC变得越来越复杂,测试过程也变得更复杂并且要花费更多的时间来完成。对于用户来说,要寻找简单且可靠的替代上述万用表的方式测试PCB上的连接,现有的定期边界扫描测试不能提供一个好的替代方案。
发明内容
本发明的目的是提供一种可靠并且易用的测试现代PCB上边界扫描兼容设备的电路端子之间连接的方法。
第一方面,提供了一种测试印刷电路板上至少一个边界扫描兼容设备的边界扫描电路端子之间的连接的方法,该边界扫描兼容设备安装在印刷电路板上,且包括边界扫描兼容电路端子的边界扫描单元的边界扫描寄存器,该方法使用电子处理部件且包括步骤:
-通过处理部件检索至少一个边界扫描兼容设备的边界扫描属性,所述边界扫描属性至少包括所述至少一个边界扫描兼容设备的边界扫描兼容电路端子的列表;
-通过处理部件显示包括所述至少一个边界扫描兼容设备的边界扫描兼容电路端子的列表;
-通过处理部件接收所述列表中至少第一和第二边界扫描兼容电路端子的选择;
-通过处理部件将第一边界扫描兼容电路端子的边界扫描单元作为驱动器操作并在由包括作为驱动器操作的边界扫描单元的边界扫描寄存器提供的第一边界扫描兼容电路端子处通过所述驱动器输出。
-通过处理部件将第二边界扫描兼容电路端子的边界扫描单元作为传感器操作以感应在第二边界扫描兼容电路端子处接收的数据并将由所述感应器感应的数据锁存入包括作为感应器操作的边界扫描单元的边界扫描寄存器中;
-通过处理部件分析用于第一和第二边界扫描兼容电路端子之间的连接的所述边界扫描寄存器驱动器和传感器数据,及
-通过处理部件呈现驱动器和传感器数据的分析结果。
本发明基于如下启示:必须测试或测量其间连接的边界扫描兼容设备(包括单个的边界扫描兼容设备)的电路端子,可通过连接到这些电路端子的相应边界扫描单元来访问。在目前的说明书和权利要求书中,这种电路端子也被称为边界扫描兼容电路端子。
由检索至少一个安装到PCB的边界扫描兼容设备的边界扫描属性,显示包括所述或每个边界扫描兼容设备的边界扫描兼容电路端子的列表。为了测试任意的边界扫描兼容电路端子之间的连接,至少第一和第二边界扫描兼容电路端子选择自该列表并且该选择由电子处理部件接收。通过由电子处理部件控制、有选择地操作,第一边界扫描兼容电路端子的边界扫描单元作为驱动器并第二边界扫描兼容电路端子的边界扫描单元作为传感器,以便通过所述驱动器输出数据和通过所述传感器感应所接收的数据,能够测试第一和第二边界扫描兼容电路端子之间可能的连接。所述测试包括分析传感器接收到、并锁存在关联的边界扫描寄存器中的数据是否兼容从关联的边界扫描寄存器提供到驱动器且在第一电路端子处输出的数据。在兼容的情况下,第一和第二边界扫描兼容电路端子在PCB处连接。
本发明方法的最简单实施方式中,其足够在第一电路端子处通过逻辑1和逻辑0驱动所述驱动器,并足够分析在第二电路端子处被传感器捕获的数据是否按照所述驱动器所施加的信号的顺序。若是,可推断处第一和第二电路端子相连接的结论。
和常规的边界扫描测试不同,本方法不要求产生用于驱动电路端子的复杂的测试向量,也不需要复杂地分析在电路端子处接收和捕获的数据。将理解,在驱动所选择的驱动器时,作为驱动器操作的、未选择的边界扫描兼容电路端子的输出值必须保持不变。
与使用万用表等测量电路端子之间的连接相比,本方法能够非常快速地创建和实施。注意到对于实施本方法,不需要PCB的连接性列表或网表。从显示的列表中选择待测试的边界扫描兼容电路端子之后,本方法能够完全自动实施,不需要用户必须关心测试向量。
相对于万用表测量的优势在于,本发明的方法能够测量电流连接和逻辑连接。
为了进一步帮助用户,在一个实施方式中,本方法提供声音信号来呈现测试结果,例如,无论电流或非逆向逻辑连接的直接连接的第一类型的信号,在逆向逻辑连接的情况下不同于第一类型的第二类型的信号,以及例如若没有检测到连接的第三类型的信号。本领域技术人员将理解,在这种声音输出模式中,各种信号发生替代方式是可行的。
正如第一次测试得到边界扫描兼容电路端子是积极还是存在的指示,边界扫描兼容设备的边界扫描寄存器可能在所谓的样本模式中被驱动,在正常的PCB操作期间,其中电路端子处的逻辑状态或逻辑信号值的样本被捕获并锁存在边界扫描寄存器中。例如,通过分析样本并且如果特定电路端子的逻辑状态一点都没有改变,这可能是第一次指示单个端子或多个端子没有连接。
特定的边界扫描设备的边界扫描属性可从资料库或数据库检索到,诸如从设备制造商在线获取,例如,对于电子处理部件可以本地或远程访问。特别地,所述或每个安装到PCB上的边界扫描兼容设备的边界扫描描述语言BSDL文件都能够被加载在处理部件中,用于显示包括边界扫描兼容电路端子的列表,用于选择该列表并基于各自的BSDL文件操作驱动器和传感器。
除了别的以外,BSDL文件还提供了关于边界扫描兼容的设备的电路端子的信息和上述的边界扫描单元的类型,操作与驱动器或传感器相同。进一步,除了别的以外,BSDL文件还提供了关于边界扫描寄存器中各自的边界扫描单元的比特位置信息,用于分析目的。即基于作为驱动器和传感器操作的边界扫描单元的位置,边界扫描寄存器输出的驱动器和传感器数据能够被用来比较连接类型。
对于多个边界扫描兼容设备安装在PCB上的情况,在具体的测量开始之前,在安装在PCB处设备的边界扫描寄存器串联连接链中的单个边界扫描兼容设备的边界扫描寄存器的位置需要处理部件获知。在手动的实施方式中,处理部件从用户输入接收此信息。例如,根据此信息以及包含在各个BSDL文件中的边界扫描属性,处理部件能够通过用于操作所选驱动器和分析所选传感器的锁存数据的链来形成和转变正确的比特序列。在完全自动化的版本中,例如处理部件可以接收来自数据库的链信息。
在进一步的实施方式中,为了在连接测量中辅助用户,设置了图形界面设备。根据此图形界面设备,用户可以不需要特定的技术知识,以相当容易和直观的方式从作为驱动器和传感器来操作的边界扫描兼容电路端子的显示列表中选择待测试的电路端子。可以在通过用于进一步处理连接测量的电子处理部件接收此选择之前,由图形界面设备来进行图形显示该选择。该图形界面设备甚至能够进一步得到加强,因为激活或操作,即驱动器输出的数据和/或传感器感应的数据能够从这种图形界面设备得到控制。用户可以在驱动器处通过各个边界扫描兼容设备的边界扫描寄存器来选择待应用的具体测试数据。可以使用图形界面设备来呈现分析结果。
在本方法的进一步实施方式中,多个边界扫描兼容电路端子的多个边界扫描单元可以作为传感器操作和/或,多个边界扫描兼容电路端子的多个边界扫描单元可以作为驱动器操作。例如,与手动的万用表测试相比,这提供了在相当短的时间周期内使用声音输出模式来自动化、连续测试多个连接的可能性。例如,通过选择一个驱动器和多个传感器,可以通过分析各个传感器的传感器数据来采用非常简单的初始化连接测试。这种类型的测量也提供测试PCB处短路的可能性。
进一步,例如通过选择两个驱动器和一个传感器,并且激活该驱动器以呈现其代表真值表的输出逻辑信号,本方法非常适合于例如测量驱动器和传感器之间的逻辑连接,比如逻辑AND连接。本领域的技术人员将理解,可以以此方式测量各种逻辑连接。
因此,在进一步的实施方式中,将包括真值表的驱动器数据提供到边界扫描寄存器,且基于此真值表分析被锁存的传感器数据。将理解,可以提供和分析依照多个真值表的驱动器和传感器数据,以检测逻辑连接的类型。
有益的是,该选择的结果,即接收步骤和/或分析步骤由图形用户界面设备来示出,作为电路图呈现或类似物。此电路图呈现例如能够从进行待测电路端子选择的用户所提供的额外输入信息以及所选的一个或多个传感器所接收的数据中删除。
如果适用的话,例如可以通过在三态Z模式下进行设置来禁用不作为驱动器或传感器操作的边界扫描兼容设备的边界扫描单元,和/或通过对边界扫描兼容设备使用BYPASS指令而使边界扫描单元不工作,即绕过未参与连接测量的边界扫描设备的完全边界扫描寄存器。例如边界扫描单元的禁用可以从图形用户界面进行控制。如上所述,控制单元可以将输出3单元和双向单元禁用。
在另一方面,提供了一种用于测试安装在印刷电路板的至少一个边界扫描兼容设备的边界扫描兼容电路端子之间的印刷电路板上连接的装置,且包括边界扫描兼容电路端子的边界扫描单元的边界扫描寄存器,该装置包括电子处理部件,其中电子处理部件配置以:
-检索至少一个边界扫描兼容设备的边界扫描属性,该边界扫描属性至少包括所述至少一个边界扫描兼容设备的边界扫描兼容电路端子的列表;
-显示包括所述至少一个边界扫描兼容设备的边界扫描兼容电路端子的列表;
-接收该列表的至少第一和第二边界扫描兼容电路端子的选择;
-将第一边界扫描兼容电路端子的边界扫描单元作为驱动器操作,且由边界扫描寄存器提供的第一边界扫描兼容电路端子处的驱动器数据输出,该边界扫描寄存器包括作为驱动器操作的边界扫描单元;
-将第二边界扫描兼容电路端子的边界扫描单元作为传感器操作,以感应在第二边界扫描兼容电路端子处接收的数据,并将由传感器感应的数据锁存入边界扫描寄存器中,该边界扫描寄存器包括作为传感器操作的边界扫描单元;
-分析边界扫描寄存器驱动器和传感器数据,该数据用于第一和第二边界扫描兼容电路端子之间的连接,以及
-呈现驱动器和传感器数据的分析结果。
在进一步实施方式中,本装置包括有效连接于电子处理部件的图形用户界面设备,和/或声音和/或视频发生信号部件,用于呈现选择结果,即接收步骤和/或分析步骤。例如该装置进一步包括输入装置,用于输入边界扫描兼容设备的边界扫描属性,如BSDL文件,以及用于由用户输入控制信号。
本发明方法可以由电子处理设备通过用于控制边界扫描逻辑的控制接口来执行。这种控制接口是已知的且申请人可以从商业上获得。
为此目的,本发明也提供了一种包括计算机程序的计算机程序产品,该计算机程序具有存储在数据载体上、且配置为用于实施本发明方法的程序代码数据,当所述程序代码数据加载到电子处理部件或设备的存储器中且由电子处理部件来执行时该程序代码数据实施本发明的方法。
有益的是,此计算机程序产品可以包含在包括软盘、只读光盘存储器、DVD、磁带、记忆棒设备、zip驱动器、闪存卡、远程访问设备、硬盘、半导体存储器设备、可编程半导体存储器设备、光盘、磁-光数据存储设备、铁电数据存储设备和电光信号载体或者具有存储于其上的程序代码数据的任意其它类型数据载体的一组数据加载设备中的任意一种之中。
在下面的描述中参考所附的附图例示了本发明的上述和其它特征和优势,这些附图仅以例示的方式提供,且不作为对本发明的限制。
附图说明
图1以图解和例示的方式示出了典型现有技术的边界扫描兼容电子设备。
图2以图解和例示的方式示出了典型现有技术的边界扫描单元。
图3以图解和例示的方式示出了在测试时作为连接于测试装置的设备的印刷电路板,所述测试装置用于实施根据本发明的连接测量。
图4以图解和例示的方式示出了流程图,其例示了根据本发明的方法的步骤。
图5以图解和例示的方式示出了在测试时作为连接于测试装置的设备的另一印刷电路板,该测试装置用于实施根据本发明的连接测量。
图6以完全图解和例示的方式示出了用于本发明的图形用户界面。
图7以图解和例示的方式示出了测试装置的实施方式,该测试装置用于实施根据本发明的连接测量,且连接于印刷电路板。
具体实施方式
图1示出了边界扫描兼容设备10的实施方式,其包括外壳11,该外壳11设有电源电子电路系统或内部核心逻辑16的供应端子12、13。外壳11包括多个电路端子14,也称作边界扫描兼容电路端子,其通过边界扫描单元15连接至内部核心逻辑16。在该实施方式中,外壳11属于典型的表面安装设备,SMD型。边界扫描单元15一起形成边界扫描寄存器17,其中的数据通过不同的边界扫描单元15从测试数据输入TDI 18转移到测试数据输出TDO 19。不同的边界扫描部件由测试访问控制器TAP 20控制,其至少具有测试模式选择输入TMS 21,以及测试时钟输入TCK 22。TAP控制器20以本领域技术人员习知的方式控制,并由边界扫描标准界定,例如IEEE STD 1149.1以及更高的标准。
图2概略示出了具有输入26和输出27的边界扫描单元BSC 25的一般表现形式。边界扫描单元25可以操作为感应和捕捉边界扫描兼容设备电路端子处的逻辑信号的传感器。为此,输入26连接至电路端子14,如图1所示。边界扫描单元27的输出随后连接至内部核心逻辑16。边界扫描单元25也可以操作为输出边界扫描兼容设备电路端子处的逻辑信号的驱动器。为此,输入26连接至内部核心逻辑16,且输出27连接至电路端子14。
边界扫描单元25可以是永久驱动器,永久传感器或者双向型。为双向时,边界扫描单元25(也即驱动器或传感器)的模式从TAP控制器20由作为控制单元(未示出)操作的边界扫描单元控制。单元25输入处的捕捉数据和输出处的强加(forcing)数据也由TAP控制器20以技术人员已知的标准方式控制。边界扫描单元25的输出28和输入29是分别连接至相应的邻近边界扫描单元输入29和输出28的寄存器连接。以该方式连接的边界扫描单元序列形成边界扫描转移寄存器17,如图1所示。
图3示出了带有四个边界扫描兼容设备32、33、34、35的印刷电路板PCB 31的实施例。设备32、33、34、35的边界扫描寄存器串联连接,并形成边界扫描链44,由控制接口或边界扫描控制器43控制。控制器43一般是与PCB 31分离的控制接口设备。但是,如虚线例示性示出的,控制器43也可以安装在PCB 31上。控制器43操作边界扫描兼容设备32、33、34、35的TAP控制器30。
图3示出了PCB 31上的若干个连接,例如分别在边界扫描兼容电路端子37、38和40、41之间的连接36、39。尽管没有例示,PCB 31也可以包括一个和同一个的边界扫描兼容设备32、33、34、35的边界扫描兼容电路端子之间的连接。本领域技术人员将理解,实际中PCB31包括多个直接或电流连接和/或逻辑连接的连接36、39。
假设用户要测试连接36和连接39,连接36连接边界扫描兼容设备32、33的第一和第二边界扫描兼容电路端子37、38,连接39连接边界扫描兼容设备34、35的第一和第二边界扫描兼容电路端子40、41。
使用现有技术的边界扫描测试方法和仪器来测试连接36、39,必须要开发、执行和分析一组复杂的测试向量。但是,使用依据本发明的测试或测量装置42,能够以直观和易用的方式测试连接。包括电子处理部件或设备的装置42,使用标准化的边界扫描控制指令与控制器43一起操作。为了本发明的目的,这些控制指令视为边界扫描领域的技术人员已知的,且在此不做重复。
可以理解到,边界扫描控制器43也可以并入测试装置42,如虚线所例示性示出的。
图4示出了与依据本发明测试装置42的示例操作方法相一致地测试图3中所示的PCB 31上连接的示例性实施方式的步骤。为了测试连接36,在第一步骤45中,“检索边界扫描属性”,由测试装置42的电子处理部件检索安装在PCB 31上的所述或每一个边界扫描兼容设备的边界扫描属性。所述属性至少包括边界扫描兼容设备32、33、34、35的边界扫描兼容电路端子的列表。
各属性可以通过所述处理部件基于特定的PCB 31的现有知识自动检索,即,安装在其上的边界扫描兼容设备32、33、34、35的一种或多种类型,或者来自安装在PCB 31上的若干类型的边界扫描兼容设备32、33、34、35的手动用户输入。根据所述设备的类型信息,它们各自的边界扫描属性例如可以从资料库或数据库检索,如可从设备制造商在线获得,或者可本地或者远程地访问所述电子处理部件。尤其地,安装在PCB上的所述或每个边界扫描兼容设备的边界扫描描述语言BSDL文件可以装载在所述处理部件中。
通过边界扫描兼容设备32、33、34、35的边界扫描寄存器转移适当的比特序列,测试装置42的处理部件需要知道在串联连接的边界扫描寄存器的链中若干个设备32、33、34、35的位置。同样地,为了分析目的,所述处理部件必须知道串联连接边界扫描寄存器的链中所选择的传感器的锁存数据的位置。该信息可以由具有PCB 31的知识的用户手动提供,或者该信息可从例如包括这种特定PCB信息的数据库中电子获取。
在第二步骤46中,“显示边界扫描设备的列表”,由测试装置42的电子处理部件显示包括边界扫描兼容设备32、33、34、35的边界扫描兼容电路端子的列表。除了别的以外,所述列表还包括边界扫描兼容电路端子37、38、40、41。
接下来,在步骤47中,“接收电路端子的选择”,测试装置42的电子处理部件接收待测试其间连接的边界扫描兼容电路端子的选择。在本实施例中,第一电路端子37和第二电路端子38。例如,所述选择可以由测试装置42的用户设置或者自动处理。
在步骤48中,“将边界扫描单元作为驱动器操作”,与步骤47中边界扫描兼容设备32的第一电路端子37连接的边界扫描单元通过测试装置42的处理部件作为驱动器操作。在步骤49中,“将边界扫描单元作为传感器操作”,与步骤47中边界扫描兼容设备33的第二电路端子38连接的边界扫描单元通过测试装置42的处理部件作为传感器操作。
将解释术语“操作”,因为选择各个边界扫描单元来分别执行输出或输入单元的操作。如果个别单元是永久输出单元,那么操作步骤48包括各个边界扫描单元的选择,这是为了将数据从所述边界扫描寄存器应用至与所述输出单元相关联的电路端子的目的。如果个别单元是永久输入单元,那么操作步骤49包括各个边界扫描单元的选择,这是为了将数据从与所述输入单元相关联的电路端子锁存至边界扫描寄存器中的目的。在边界扫描单元属于双向型的情况下,操作步骤48和49除此之外还包括以所期望的模式赋能于单元,即分别为驱动器或传感器。
接下来,在步骤50中,“由驱动器输出数据”,控制所述驱动器以输出数据,在第一电路端子37处强加(forcing)逻辑信号。由所述驱动器输出的数据通过边界扫描控制器43控制下的边界扫描寄存器、特定设备的TAP控制逻辑和测试装置42的电子处理部件提供至各个边界扫描单元。在接下来的步骤51中,“在传感器处锁存数据”,由所述传感器在所述第二电路端子38处感应的数据,在所述边界扫描控制器43和测试装置42的电子处理部件的控制下,锁存在由所选择的传感器边界扫描单元确定的位置处的边界扫描寄存器内。
在步骤52中,“分析驱动器和传感器数据”,由测试装置42的处理部件分析至少从所述边界扫描寄存器检索的捕获数据,以用于驱动器和传感器之间的连接。数据分析可以是驱动器和传感器数据的逻辑比较,也就是说,至少有逻辑高值1和逻辑低值0。如果两个数据相等,可以合理地推断出第一和第二电路端子37、38相连接,或者通过直接或电流连接36,或者理论上也可以通过非反相的逻辑连接。如果所述驱动器数据和所述传感器数据是反向的,可以推断出连接36是反相连接。例如,如果驱动器和传感器数据不相等,例如没有来自传感器的相应的数据被锁存,那么连接36出错或不存在。
为了分析由所述传感器锁存的数据,每次驱动器的输出信号,也就是逻辑1或者逻辑0信号被提供,所述边界扫描寄存器或边界扫描链被完全读取和分析。
注意到将一个所选择的单元通过边界扫描兼容设备的TAP控制器作为驱动器操作可能导致将其它单元也作为驱动器操作。同样地,将一个选择的单元作为传感器操作可能导致在作为传感器操作的其它单元中锁存数据。在该情形中,设置所述处理部件以将一个数据比特序列通过边界扫描寄存器链移位,以使只有所选择的驱动器的输出改变它的值,例如从逻辑0变为逻辑1,或者其它的相近方式。通过知道所选择的传感器的比特位置,所述处理部件可以选择由所选择的传感器锁存的正确值。
本领域技术人员会理解,在安装操作模式中,例如禁用模式,可以选择通过边界扫描寄存器链移位的比特,来保持安装在PCB上并与特定的边界扫描兼容设备的电路端子,诸如缓冲器等,相连接的其它非边缘扫描兼容设备或元件。这可以避免通过所述处理部件操作选择的一个或多个驱动器时驱动器冲突。
二者择一地,为了测试边界扫描兼容电路端子之间的连接,边界扫描兼容电路端子通过所谓的有源(active)透明电子元件或设备,诸如缓冲器等连接,其中所述输出信号等于所述输入信号,也就是说,没有通过所述透明元件或设备的数据改变,通过所述边界扫描寄存器链移位的所述比特可以由所述处理部件选择和设置,以启用该透明设备。也就是,为了提供所述功能,所选择的驱动器的驱动数据通过所述透明设备传输或转移至所选择的传感器。
在进一步的实施方式中,可以使用由所谓的点6形成的边界扫描单元作为驱动器,工作在所谓的触发模式下,其中一旦由个别的驱动器形成为其一部分的边界扫描寄存器中的逻辑信号触发驱动器,逻辑信号的脉冲或脉冲链即被输出。通过所谓的点6接收器单元,可以检测个别脉冲的上升和/或下降信号沿,从而提供测量由有意连接所选择的电路端子或通过PCB处的缺陷(defect)无意连接的电容形成的电容连接的可能性。可以设置触发模式中输出的逻辑1和逻辑0信号的序列。如果所设置的驱动器输出数据是已知的,那么可以基于该已知的驱动器数据分析所锁存的传感器数据以用于连接。例如,作为传感器的点6接收器可以协同点1驱动器操作。
在步骤53中,“呈现结果”,由所述装置42呈现所分析的结果,示出是否存在连接36。结果的呈现可以包括蜂鸣信号,表明连接的类型或根本无连接的类型。上述测试可以由测试装置42完全自动执行,因为需要生成原则上没有特定测试向量的简单的连接测试。
图5示出了与图3中PCB 31很相似的PCB 55,但是具有三个不同的电路端子56、57、58之间的逻辑连接。在该情形中,所述逻辑连接是AND-端口59。如果用户想知道逻辑连接59的类型,连接至电路端子56、57的边界扫描单元作为驱动器操作,而连接至电路端子58的边界扫描单元作为传感器操作。
所述驱动数据使用表1中所示的真值表的输入数据来提供。所述传感器处所感应的数据完成所述真值表,使它有可能来决定所述连接是否由OR-端口、AND-端口或其它任何的逻辑电路形成。例如,如果所述真值表的结果类似下面的表1,那么用户可以推断出逻辑连接由AND-端口形成。为了推断出所述逻辑连接属于哪种类型,表1中真值表的其它结果可以与所有类型的逻辑端口或电路的真值表结果进行比较。用户可以选择若干个不同的真值表作为用于测量特定的逻辑连接的驱动器数据。
表1
在图6中示出了例如计算机显示器的所述装置42的图形用户界面GUI,设备60。GUI 60包括第一输入区域61,用于操作,也就是从包括边界扫描兼容设备的边界扫描兼容电路端子的列表65中选择作为驱动器的边界扫描兼容设备的电路端子,第二输入区域62,用于操作,也就是选择作为传感器的边界扫描兼容设备的电路端子。如果需要,在手动操作中,要由所述驱动器输出的数据可以设置在区域63。测试的结果显示在呈现区域64内和/或听觉上发出信号。结果可以以电路图呈现的形式显示。
测试或测量的所有选择和执行可以通过使用输入设备来进行,诸如与装置42有效连接的键盘或鼠标,其包括数字处理部件,如本领域技术人员所公知的。
如果合适的话,可以禁用没有作为驱动器或传感器操作的边界扫描单元,并且如果可能,在不影响选择的驱动器或传感器的情况下,通过在三态Z模式中设置它,或者通过应用适当的指令给边界扫描兼容设备的TAP控制器使得不操作,通过绕过不参与连接测量的边界扫描设备的全部边界扫描寄存器来将其禁用。边界扫描单元的禁用可以从图形用户界面控制,例如控制所述设备的TAP控制器。如上所述,可以通过控制单元将输出3单元和双向单元禁用。
尤其地,有关边界扫描兼容设备的边界扫描属性的信息可以从安装在PCB上的边界扫描兼容设备的边界扫描描述语言BSDL文件检索。如所描述的,BSDL文件的信息也可以用于GUI 60来使所述若干个区域形象化。
本发明可以通过适当的程序化的电子处理部件以及计算机程序产品来执行,所述电子处理部件采用电子计算机设备的形式,且该计算机程序产品包括代码数据的形式的计算机程序,如果装载在电子处理设备的工作存储器中,该代码数据储存在数据载体上且设置用于执行所公开的方法。
计算机程序产品可以包括,但不限于包括在含有软盘、只读光盘存储器、DVD、磁带、记忆棒设备、zip驱动器、闪存卡、远程访问设备、硬盘、半导体存储器设备、可编程半导体存储器设备、光盘、磁-光数据存储设备、铁电电子数据存储设备和电光信号载体或者任意其它类型的具有程序代码数据存储于其上的数据载体的一组数据加载设备中的任意一种中。
图7示出了依据本发明的例如通过总线71连接至装置70的PCB31。装置70包括类似计算机或微处理器等的电子中央处理单元CPU72,有效地连接至操作部件73,用于将边界扫描兼容设备的第一电路端子的边界扫描单元作为驱动器操作,以及用于将边界扫描兼容设备的第二电路端子的边界扫描单元作为传感器操作。供应单元74用于将数据提供到作为驱动器操作的边界扫描单元。锁存部件75用于锁存所述传感器感应的数据。分析单元77用于分析驱动器和传感器数据,以用于第一和第二电路端子之间的连接,以及呈现单元78,用于呈现所述驱动器和传感器数据的分析结果。
根据上述实施方式,装置70进一步包括声音发生信号部件或音频/视频发生信号部件79、输入/输出部件80、装载BSDL文件的其它部件、以及图形用户界面GUI设备76,用于呈现测量或测试结果并选择驱动器和传感器。
对上述公开的方法和装置的变型和扩展对于本领域技术人员是显而易见的,并由所附权利要求的范围所覆盖。
对相关申请的交叉引用
本申请文件涉及且要求2009年11月10日提交的、名称为“用于测试印刷电路板上的连接的方法及装置”、序列号为61/259,772的美国临时专利申请文件的权益及2009年11月10日提交的荷兰专利申请1037457的公约优先权。
Claims (15)
1.一种测试印刷电路板上至少一个边界扫描兼容设备的边界扫描兼容电路端子之间的连接的方法,所述至少一个边界扫描兼容设备安装在所述印刷电路板上,且包括所述边界扫描兼容电路端子的边界扫描单元的边界扫描寄存器,所述方法使用电子处理部件,且包括如下步骤:
-通过所述处理部件检索所述至少一个边界扫描兼容设备的边界扫描属性,所述边界扫描属性至少包括所述至少一个边界扫描兼容设备的边界扫描兼容电路端子的列表;
-通过所述处理部件显示包括所述至少一个边界扫描兼容设备的所述边界扫描兼容电路端子的列表;
-通过所述处理部件接收所述列表的至少第一和第二边界扫描兼容电路端子的选择;
-通过所述处理部件将所述第一边界扫描兼容电路端子的边界扫描单元作为驱动器操作,且通过从边界扫描寄存器提供的所述第一边界扫描兼容电路端子处的所述驱动器数据来输出,所述边界扫描寄存器包括作为所述驱动器操作的所述边界扫描单元;
-通过所述处理部件将所述第二边界扫描兼容电路端子的边界扫描单元作为传感器操作,以感应在所述第二边界扫描兼容电路端子处接收的数据并将由所述感应器感应的数据锁存入包括作为所述感应器操作的所述边界扫描单元的边界扫描寄存器中;
-通过所述处理部件分析所述边界扫描寄存器驱动器和传感器数据,该数据用于所述第一和所述第二边界扫描兼容电路端子之间的连接,以及
-通过所述处理部件呈现所述驱动器和传感器数据的所述分析的结果。
2.如权利要求1所述的方法,其中,基于所述被检索的边界扫描属性来操作所述驱动器和传感器,且其中,所述分析的步骤包括基于所述被检索的边界扫描属性来比较在所述边界扫描寄存器中的所述驱动器和传感器的所述边界扫描单元的位置处的所述驱动器和传感器数据。
3.如前述权利要求之任一项所述的方法,其中,从所述至少一个边界扫描兼容设备的边界扫描描述语言BSDL文件,检索所述边界扫描属性。
4.如前述权利要求之任一项所述的方法,还包括图形界面设备,其中,所述显示、接收、操作和呈现的步骤中至少一项从所述图形界面设备控制。
5.如前述权利要求之任一项所述的方法,还包括图形界面设备,其中,所述接收和呈现的步骤中至少一项包括所述边界扫描寄存器驱动器和传感器数据的电路图呈现。
6.如前述权利要求之任一项所述的方法,其中,所述结果由声音信号来呈现。
7.如前述权利要求之任一项所述的方法,其中,将多个边界扫描兼容电路端子的多个边界扫描单元作为驱动器来操作。
8.如前述权利要求之任一项所述的方法,其中,将多个边界扫描兼容电路端子的多个边界扫描单元作为传感器来操作。
9.如前述权利要求之任一项所述的方法,其中,将多个边界扫描兼容电路端子的多个边界扫描单元作为驱动器来操作,且其中,所述驱动器数据包括真值表。
10.如前述权利要求之任一项所述的方法,其中,将多个边界扫描兼容电路端子的多个边界扫描单元作为传感器来操作,且其中,所述分析所述传感器数据的步骤基于所述真值表。
11.如前述权利要求之任一项所述的方法,其中,禁用不作为驱动器或传感器操作的边界扫描兼容设备的边界扫描单元。
12.如前述权利要求之任一项所述的方法,其中,通过使用所述边界扫描兼容设备的BYPASS指令来禁用不作为驱动器或传感器操作的边界扫描兼容设备的边界扫描单元。
13.一种用于测试印刷电路板上至少一个边界扫描兼容设备的边界扫描兼容电路端子之间的连接的装置,所述至少一个边界扫描兼容设备安装在所述印刷电路板上,且包括所述边界扫描兼容电路端子的边界扫描单元的边界扫描寄存器,所述装置包括电子处理部件,其中所述电子处理部件配置以:
-检索所述至少一个边界扫描兼容设备的边界扫描属性,所述边界扫描属性至少包括所述至少一个边界扫描兼容设备的边界扫描兼容电路端子的列表;
-显示包括所述至少一个边界扫描兼容设备的所述边界扫描兼容电路端子的列表;
-接收所述列表的至少第一和第二边界扫描兼容电路端子的选择;
-将所述第一边界扫描兼容电路端子的边界扫描单元作为驱动器操作,且通过从边界扫描寄存器提供的所述第一边界扫描兼容电路端子处的所述驱动器数据来输出,所述边界扫描寄存器包括作为所述驱动器操作的所述边界扫描单元;
-将所述第二边界扫描兼容电路端子的边界扫描单元作为传感器操作,以感应在所述第二边界扫描兼容电路端子处接收的数据以及将由所述传感器感应的数据锁存入边界扫描寄存器中,所述边界扫描寄存器包括作为所述传感器操作的所述边界扫描单元;
-分析所述边界扫描寄存器驱动器和传感器数据,该数据用于所述第一和所述第二边界扫描兼容电路端子之间的连接,以及
-呈现所述驱动器和传感器数据的所述分析的结果。
14.如权利要求13所述的装置,还包括有效连接于所述电子处理部件的图形用户界面设备、音频发生信号部件和视频发生信号部件中的至少一个。
15.一种计算机程序产品,包括其上存储有计算机程序代码数据的数据存储设备,所述计算机程序代码数据配置以在所述程序代码数据被加载到电子处理部件的存储器中且由所述电子处理部件实施时,执行权利要求1的方法。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US25977209P | 2009-11-10 | 2009-11-10 | |
NL1037457A NL1037457C2 (en) | 2009-11-10 | 2009-11-10 | A method of and an arrangement for testing connections on a printed circuit board. |
US61/259,772 | 2009-11-10 | ||
NL1037457 | 2009-11-10 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102156255A true CN102156255A (zh) | 2011-08-17 |
CN102156255B CN102156255B (zh) | 2015-02-25 |
Family
ID=42227625
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201010550418.1A Active CN102156255B (zh) | 2009-11-10 | 2010-11-10 | 用于测试印刷电路板上的连接的方法及装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8601333B2 (zh) |
EP (1) | EP2320241B1 (zh) |
JP (1) | JP5688270B2 (zh) |
CN (1) | CN102156255B (zh) |
HK (1) | HK1161355A1 (zh) |
NL (1) | NL1037457C2 (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104977523A (zh) * | 2014-04-11 | 2015-10-14 | 瑞萨电子株式会社 | 半导体器件、诊断测试和诊断测试电路 |
CN110389291A (zh) * | 2018-04-17 | 2019-10-29 | 大唐移动通信设备有限公司 | 一种集成电路印制板的测试装置及测试方法 |
WO2020134365A1 (zh) * | 2018-12-25 | 2020-07-02 | 中兴通讯股份有限公司 | 连接器结构,时延差的计算方法及装置 |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL2006759C2 (en) | 2011-05-10 | 2012-11-13 | Jtag Technologies Bv | A method of and an arrangement for automatically measuring electric connections of electronic circuit arrangements mounted on printed circuit boards. |
US9064074B2 (en) * | 2011-11-14 | 2015-06-23 | International Business Machines Corporation | Retrieving odd net topology in hierarchical circuit designs |
US9548438B2 (en) | 2014-03-31 | 2017-01-17 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Acoustic resonator comprising acoustic redistribution layers |
CN103941175A (zh) * | 2014-04-01 | 2014-07-23 | 无锡市同翔科技有限公司 | 一种边界扫描测试系统及方法 |
CN104198921B (zh) * | 2014-09-24 | 2017-01-25 | 四川泰鹏测控仪表科技有限公司 | 一种印刷电路板的测试方法 |
CN107402346A (zh) * | 2016-05-20 | 2017-11-28 | 致伸科技股份有限公司 | 电路板测试系统 |
US10866283B2 (en) * | 2018-11-29 | 2020-12-15 | Nxp B.V. | Test system with embedded tester |
US11293979B2 (en) * | 2019-10-22 | 2022-04-05 | Peter Shun Shen Wang | Method of and an arrangement for analyzing manufacturing defects of multi-chip modules made without known good die |
NL2024200B1 (en) * | 2019-11-08 | 2021-07-20 | Jtag Tech B V | A method for debugging a printed circuit board. |
EP4070315A4 (en) | 2019-12-04 | 2023-11-29 | Proteantecs Ltd. | MONITORING DEGRADATION OF A STORAGE DEVICE |
JP2021135178A (ja) * | 2020-02-27 | 2021-09-13 | セイコーエプソン株式会社 | 半導体装置 |
US11815551B1 (en) * | 2022-06-07 | 2023-11-14 | Proteantecs Ltd. | Die-to-die connectivity monitoring using a clocked receiver |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5819025A (en) * | 1992-08-20 | 1998-10-06 | Texas Instruments Incorporated | Method of testing interconnections between integrated circuits in a circuit |
WO1999039218A2 (en) * | 1998-02-02 | 1999-08-05 | Koninklijke Philips Electronics N.V. | Circuit with interconnect test unit and a method of testing interconnects between a first and a second electronic circuit |
US6634005B1 (en) * | 2000-05-01 | 2003-10-14 | Hewlett-Packard Development Company, L.P. | System and method for testing an interface between two digital integrated circuits |
US6988229B1 (en) * | 2002-02-11 | 2006-01-17 | Folea Jr Richard Victor | Method and apparatus for monitoring and controlling boundary scan enabled devices |
CN101141316A (zh) * | 2007-02-14 | 2008-03-12 | 中兴通讯股份有限公司 | 网络化边界扫描测试控制系统及测试方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5448166A (en) * | 1992-01-03 | 1995-09-05 | Hewlett-Packard Company | Powered testing of mixed conventional/boundary-scan logic |
US5471481A (en) * | 1992-05-18 | 1995-11-28 | Sony Corporation | Testing method for electronic apparatus |
JPH0777562A (ja) * | 1993-09-09 | 1995-03-20 | Hitachi Ltd | ショート故障診断データ生成方法 |
US5497378A (en) * | 1993-11-02 | 1996-03-05 | International Business Machines Corporation | System and method for testing a circuit network having elements testable by different boundary scan standards |
JPH07159483A (ja) * | 1993-12-09 | 1995-06-23 | Toshiba Corp | 集積回路装置およびそのテスト方法 |
US5448525A (en) * | 1994-03-10 | 1995-09-05 | Intel Corporation | Apparatus for configuring a subset of an integrated circuit having boundary scan circuitry connected in series and a method thereof |
CA2213966C (en) * | 1995-12-27 | 2004-10-26 | Koken Co., Ltd. | Monitoring control apparatus |
US6018815A (en) * | 1996-10-18 | 2000-01-25 | Samsung Electronics Co., Ltd. | Adaptable scan chains for debugging and manufacturing test purposes |
US5751737A (en) * | 1997-02-26 | 1998-05-12 | Hewlett-Packard Company | Boundary scan testing device |
US6389565B2 (en) * | 1998-05-29 | 2002-05-14 | Agilent Technologies, Inc. | Mechanism and display for boundary-scan debugging information |
JP3487810B2 (ja) * | 2000-06-05 | 2004-01-19 | エヌイーシーワイヤレスネットワークス株式会社 | バウンダリスキャン回路およびその方法 |
US7055113B2 (en) * | 2002-12-31 | 2006-05-30 | Lsi Logic Corporation | Simplified process to design integrated circuits |
EP1595156B1 (en) * | 2003-02-10 | 2006-11-29 | Koninklijke Philips Electronics N.V. | Testing of integrated circuits |
JP2005214957A (ja) * | 2004-02-01 | 2005-08-11 | Ryuji Naito | バウンダリスキャン可視化方法 |
-
2009
- 2009-11-10 NL NL1037457A patent/NL1037457C2/en not_active IP Right Cessation
-
2010
- 2010-11-08 US US12/941,837 patent/US8601333B2/en active Active
- 2010-11-09 EP EP10190550A patent/EP2320241B1/en active Active
- 2010-11-09 JP JP2010250835A patent/JP5688270B2/ja active Active
- 2010-11-10 CN CN201010550418.1A patent/CN102156255B/zh active Active
-
2012
- 2012-02-17 HK HK12101567.7A patent/HK1161355A1/zh unknown
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5819025A (en) * | 1992-08-20 | 1998-10-06 | Texas Instruments Incorporated | Method of testing interconnections between integrated circuits in a circuit |
WO1999039218A2 (en) * | 1998-02-02 | 1999-08-05 | Koninklijke Philips Electronics N.V. | Circuit with interconnect test unit and a method of testing interconnects between a first and a second electronic circuit |
US6634005B1 (en) * | 2000-05-01 | 2003-10-14 | Hewlett-Packard Development Company, L.P. | System and method for testing an interface between two digital integrated circuits |
US6988229B1 (en) * | 2002-02-11 | 2006-01-17 | Folea Jr Richard Victor | Method and apparatus for monitoring and controlling boundary scan enabled devices |
CN101141316A (zh) * | 2007-02-14 | 2008-03-12 | 中兴通讯股份有限公司 | 网络化边界扫描测试控制系统及测试方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104977523A (zh) * | 2014-04-11 | 2015-10-14 | 瑞萨电子株式会社 | 半导体器件、诊断测试和诊断测试电路 |
CN104977523B (zh) * | 2014-04-11 | 2019-09-10 | 瑞萨电子株式会社 | 半导体器件、诊断测试和诊断测试电路 |
CN110389291A (zh) * | 2018-04-17 | 2019-10-29 | 大唐移动通信设备有限公司 | 一种集成电路印制板的测试装置及测试方法 |
CN110389291B (zh) * | 2018-04-17 | 2020-11-20 | 大唐移动通信设备有限公司 | 一种集成电路印制板的测试装置及测试方法 |
WO2020134365A1 (zh) * | 2018-12-25 | 2020-07-02 | 中兴通讯股份有限公司 | 连接器结构,时延差的计算方法及装置 |
Also Published As
Publication number | Publication date |
---|---|
US20110113298A1 (en) | 2011-05-12 |
JP2011102803A (ja) | 2011-05-26 |
US8601333B2 (en) | 2013-12-03 |
NL1037457C2 (en) | 2011-05-12 |
CN102156255B (zh) | 2015-02-25 |
JP5688270B2 (ja) | 2015-03-25 |
HK1161355A1 (zh) | 2012-08-24 |
EP2320241A1 (en) | 2011-05-11 |
EP2320241B1 (en) | 2013-01-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102156255B (zh) | 用于测试印刷电路板上的连接的方法及装置 | |
US5682392A (en) | Method and apparatus for the automatic generation of boundary scan description language files | |
CN100416288C (zh) | 用于访问一个或多个电子电路的系统和方法 | |
US7036062B2 (en) | Single board DFT integrated circuit tester | |
EP0552532B1 (en) | A method of testing printed circuit boards | |
US6721923B2 (en) | System and method for generating integrated circuit boundary register description data | |
JP2018170418A5 (zh) | ||
US20020170000A1 (en) | Test and on-board programming station | |
US20220404412A1 (en) | Method, arrangement and computer program product for debugging a printed circuit board | |
JP2016148618A (ja) | 試験システム | |
US7458042B2 (en) | Debugger of an electric circuit manufactured based on a program in hardware description language | |
US8775883B2 (en) | Method of and an arrangement for automatically measuring electric connections of electronic circuit arrangements mounted on printed circuit boards | |
CN105652182A (zh) | 一种基于电路网络和图搜索的电路板故障定位系统及方法 | |
US20150039955A1 (en) | Systems and methods for Analog, Digital, Boundary Scan, and SPI Automatic Test Equipment | |
US7188043B1 (en) | Boundary scan analysis | |
Hales | A serially addressable, flexible current monitor for test fixture based I/sub DDQ//I/sub SSQ/testing | |
Lie et al. | LabVIEW implemented boundary-scan tester | |
Ionel et al. | Considerations on Boundary Scan integration in industrial dedicated test stations | |
Collins | Extensions to the IEEE 1149. 1 boundary-scan standard | |
Bardis | HW Fault Coverage Analysis | |
Salman et al. | DESIGN AND IMPLELMENTATION A PC BASED SYSTEM FOR CIRCUIT TESTING | |
CN100589082C (zh) | 检查装置调试系统 | |
CN112527710A (zh) | 一种jtag数据捕获分析系统 | |
Lecklider | Working in a friendly boundary scan environment: still using the same old test tools? New boundary scan software can improve your efficiency | |
Stojcev | Gregory A. Matson, Tony R. Taylor, Julie N. Villar, Elements of STIL: Principles and Applications of IEEE Std. 1450, Kluwer Academic Publishers, Boston, 2003, Hardcover, pp. 291, plus XIX, euro 130, ISBN 1-4020-7637-1 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
REG | Reference to a national code |
Ref country code: HK Ref legal event code: DE Ref document number: 1161355 Country of ref document: HK |
|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
REG | Reference to a national code |
Ref country code: HK Ref legal event code: GR Ref document number: 1161355 Country of ref document: HK |