JP5688270B2 - プリント回路基板上の接続をテストする方法および装置 - Google Patents

Description

（関連出願の相互参照）
本文書は、２００９年１１月１０日に出願された「プリント回路基板上の接続をテストする方法および装置」と題する米国仮特許出願第６１／２５９，７７２号の利益、および２００９年１１月１０日に出願されたオランダ国特許出願第１０３７４５７号のパリ条約による優先権に関連し、これらを主張する。

（技術分野）
本発明は、一般にテストおよびテスト装置に関し、より詳細には、一つまたは複数のバウンダリスキャン対応デバイスの回路端子間にあるプリント回路基板上の接続をテストすることに関する。

設計技術者、サービス修理技師、生産技術者、学生等は、プリント回路基板（ＰＣＢ）に搭載されたデバイスの回路端子またはピンの間の接続をテストするための簡単なツールを必要としていることが多い。このような接続テストは、周知のマルチメーターを用いたそれぞれの回路端子間のオーム抵抗の測定により実行することができる。ガルバニック接続（galvanic connection）の場合、測定される抵抗はほぼゼロオームである。マルチメーターの中には、測定端子間にガルバニック接続があることを知らせるために音響信号を発するものがある。

今日の集積回路（ＩＣ）の微細化、および例えばＰＣＢの両面への表面実装型デバイス（ＳＭＤ）の導入によって、マルチメーターまたは試験台設備のテストプローブを回路端子に近づけることが実用上不可能になった。

しかしながら、今日のＰＣＢの設計では、このようなＰＣＢに搭載された回路要素の回路端子間の接続を簡単かつ信頼できる方法で検査することが真に求められている。

バウンダリスキャンテスト（ＢＳＴ、境界走査テスト）技術は、物理的なテストプローブまたは設備を用いることなく、ＰＣＢに搭載されたＩＣなどの要素間の接続をテストするためのツールを提供する。バウンダリスキャン対応デバイスでは、回路端子とデバイス（内部コアロジック（In Core Logic）とも呼ばれる）の電子回路との間がバウンダリスキャンセルで接続される。バウンダリスキャンセルは、デバイスの回路端子に、データ（すなわちデジタル信号）を強制的に与えるかおよび／または捕捉することができる。デバイスのバウンダリスキャンセルは直列接続されてバウンダリスキャンレジスタを形成する。ＰＣＢにおける複数のバウンダリスキャン対応デバイスのバウンダリスキャンレジスタは、直列に接続されて単一のバウンダリスキャンチェーンまたは複数のバウンダリスキャンチェーンを形成してもよい。

バウンダリスキャンレジスタに、およびバウンダリスキャンレジスタからデータをシフトし、制御信号を与えてバウンダリスキャンセルの出力でデータを提示し、バウンダリスキャンセルの入力でデータを捕捉し、バウンダリスキャンレジスタを通してデータをシフトするためのテストアクセスポート（ＴＡＰ）が設けられる。

バウンダリスキャンセルの種類を以下のように区別することができる。
入力セル
出力２セル、二つの論理出力状態０または１を取り得る
出力３セル、０、１、Ｚの三つの論理出力状態を取り得る（トライステート：tri-state）
双方向セルまたは入出力セル
ドット４セル
ドット６セル
出力３セルまたは双方向セルのドライバをイネーブルまたはディセーブルにする制御セル

関連する回路端子でデータを捕捉するよう作動するバウンダリスキャンセルはセンサとも呼ばれ、またバウンダリスキャン対応デバイスの関連する回路端子でデータを出力するよう作動するバウンダリスキャンセルはドライバとも呼ばれる。

バウンダリスキャンテストシステムは、一般に二つの基本素子で構成される。すなわちテストプログラム生成器（ＴＰＧ）とテスト実行（ＴＥ）である。ＴＰＧは、ネットリストとも呼ばれるＰＣＢの接続性を記述するリストと、ＰＣＢに搭載されたそれぞれのバウンダリスキャン要素のいわゆるバウンダリスキャン記述言語（ＢＳＤＬ）ファイルとを必要とする。ＢＳＤＬにより、ユーザは、特定のデバイスをバウンダリスキャン対応とするような記述を与えることができる。ＢＳＤＬファイルは、デバイス特徴を利用してテストプログラムの生成および故障診断をするために、バウンダリスキャンテストシステムで使用される。

バウンダリスキャンテストを実行するために、ユーザは、テストベクトル（すなわち、明確に定義された論理１ビットと論理０ビットの列）の生成を含む、様々なステップからなるテストプランを提供する必要がある。このようなテストベクトルの作成には時間がかかり、また熟練したユーザが必要になる。ＩＣは複雑になり続けているため、テスト手順も同様により複雑になり、テスト終了に要する時間が長くなっている。ＰＣＢ上の接続をテストするために、上述のマルチメーター手法に代わる簡単で信頼できる手法を求めているユーザにとって、現在の通常のバウンダリスキャンテストは真の選択肢を提供しているとは言えない。

本発明の目的は、バウンダリスキャン対応デバイスの回路端子間での最新のＰＣＢ上の接続をテストする、信頼性があり使いやすい方法を提供することにある。

第１の態様では、プリント回路基板に搭載されバウンダリスキャン対応回路端子のバウンダリスキャンセルのバウンダリスキャンレジスタを備える、少なくとも一つのバウンダリスキャン対応デバイスのバウンダリスキャン対応回路端子間のプリント回路基板上の接続をテストする方法が提供される。この方法は電子処理ユニットを使用し、処理ユニットによって少なくとも一つのバウンダリスキャン対応デバイスのバウンダリスキャン特性を読み出すステップであって、バウンダリスキャン特性が少なくとも一つのバウンダリスキャン対応デバイスのバウンダリスキャン対応回路端子のリストを少なくとも含む、ステップと、処理ユニットによって少なくとも一つのバウンダリスキャン対応デバイスのバウンダリスキャン対応回路端子を含むリストを表示するステップと、処理ユニットによってリストのうち少なくとも第１および第２のバウンダリスキャン対応回路端子の選択を受け取るステップと、処理ユニットによって、第１バウンダリスキャン対応回路端子のバウンダリスキャンセルをドライバとして作動させ、ドライバとして作動するバウンダリスキャンセルを含むバウンダリスキャンレジスタから供給されるデータを、第１のバウンダリスキャン対応回路端子においてドライバによって出力するステップと、処理ユニットによって、第２バウンダリスキャン対応回路端子のバウンダリスキャンセルを、第２バウンダリスキャン対応回路端子で受信されたデータを検出するセンサとして作動させ、センサとして作動するバウンダリスキャンセルを含むバウンダリスキャンレジスタ内にセンサによって検出されたデータをラッチするステップと、処理ユニットによって、第１および第２バウンダリスキャン対応回路端子間の接続のために、バウンダリスキャンレジスタドライバおよびセンサのデータを分析するステップと、処理ユニットによって、ドライバデータおよびセンサデータの分析結果を提示するステップと、を含む。

本発明は、テストまたは測定されなければならない接続がその間にある、単一のバウンダリスキャン対応デバイスを含むバウンダリスキャン対応デバイスの回路端子に、これらの回路端子に接続された対応するバウンダリスキャンセルを通してアクセス可能であるという洞察に基づいている。本明細書および特許請求の範囲では、このような回路端子はバウンダリスキャン対応回路端子とも呼ばれる。

ＰＣＢに搭載された少なくとも一つのバウンダリスキャン対応デバイスのバウンダリスキャン特性の読み出しから、各バウンダリスキャン対応デバイスのバウンダリスキャン対応回路端子を含むリストが表示される。これらバウンダリスキャン対応回路端子の任意のものの間の接続をテストするために、このリストから少なくとも第１および第２のバウンダリスキャン対応回路端子が選択され、この選択が電子処理ユニットによって受け取られる。電子処理ユニットによる制御の下、第１バウンダリスキャン対応回路端子のバウンダリスキャンセルをドライバとして、第２バウンダリスキャン対応回路端子のバウンダリスキャンセルをセンサとして選択的に作動させ、ドライバによってデータを出力し受け取られたデータをセンサによって検出することで、第１および第２のバウンダリスキャン対応回路端子間の接続の有無をテストすることができる。このテストは、センサで受け取られ関連するバウンダリスキャンレジスタでラッチされたデータが、関連するバウンダリスキャンレジスタからドライバに提供され第１回路端子で出力されたデータと一致するか否かを分析することを含む。整合する場合、第１および第２のバウンダリスキャン対応回路端子がＰＣＢで接続している。

本方法の最も簡単な実施形態では、論理１および論理０によって第１回路端子でドライバを駆動し、第２回路端子でセンサによって捕捉されたデータがドライバによって適用された信号の順序に追随するか否かを分析することで十分である。肯定の場合、第１および第２回路端子が接続されていると結論することができる。

通常のバウンダリスキャンテストとは異なり、本方法は、回路端子を駆動するための複雑なテストベクトルの生成も、回路端子で受信され捕捉されたデータの複雑な解析も必要としない。選択されたドライバを作動させている間、ドライバとして作動する非選択のバウンダリスキャン対応回路端子の出力値が不変のままでなければならないことは認められよう。

本方法は、マルチメーター等を用いた回路端子間の接続の測定と比較して、非常に迅速に設定し実行することができる。本方法を実行するために、ＰＣＢの接続性リストすなわちネットリストが不要であることに注意する。表示されたリストからテストすべきバウンダリスキャン対応回路端子を選択した後は、テストベクトルに関してユーザを悩ませることなく、本方法を完全に自動的に実行することができる。

マルチメーター測定に対する利点として、本方法は、ガルバニック接続と論理接続の両方を測定することができる。

ユーザをさらに補助するために、一実施形態では、本方法はテスト結果を提示するための音響信号を提供する。例えば、ガルバニック接続または非反転論理接続のいずれかの直接接続の場合の第１タイプの信号、反転論理接続の場合の第１タイプとは異なる第２タイプの信号、接続が検出されない場合の別の第３タイプの信号などである。当業者であれば理解するように、この音響出力モードでは様々な信号代替物が実現可能である。

バウンダリスキャン対応回路端子がアクティブであるかすなわち動作しているか否かの示唆を得るための第１のテストとして、バウンダリスキャン対応デバイスのバウンダリスキャンレジスタをいわゆるサンプルモードで駆動してもよい。この場合、通常のＰＣＢ動作中に、回路端子における論理状態または論理信号値のサンプルがバウンダリスキャンレジスタで捕捉されラッチされる。サンプルを分析し、特定の回路端子の論理状態が全く変化しない場合、これは例えばそれぞれの端子が接続されていないという第１の示唆であってもよい。

特定のバウンダリスキャン対応デバイスのバウンダリスキャン特性は、例えば、電子処理ユニットでローカルにまたはリモートにアクセス可能である、デバイス製造者の提供するオンラインのライブラリまたはデータバンクから読み出されてもよい。特に、ＰＣＢに搭載された各バウンダリスキャン対応デバイスのバウンダリスキャン記述言語（ＢＳＤＬ）ファイルを処理ユニットにロードして、バウンダリスキャン対応回路端子を含むリストを表示し、回路端子を選択し、それぞれのＢＳＤＬファイルに基づきドライバおよびセンサを作動させることができる。

回路端子をドライバまたはセンサとして作動させるために、ＢＳＤＬファイルは特に、バウンダリスキャン対応であるデバイスの回路端子についての情報と、上述のバウンダリスキャンセルの種類とを提供する。さらに、ＢＳＤＬファイルは、特に分析目的のために、バウンダリスキャンレジスタ内のそれぞれのバウンダリスキャンセルのビット位置についての情報を提供する。すなわち、ドライバまたはセンサとして作動するバウンダリスキャンセルの位置に基づき、バウンダリスキャンレジスタによって出力されるドライバデータおよびセンサデータを比較して接続タイプを求めることができる。

特定の測定を開始する前に、ＰＣＢに搭載されたバウンダリスキャン対応デバイスが複数である場合には、ＰＣＢに搭載されたデバイスの直列接続されたバウンダリスキャンレジスタのチェーン内での、個々のバウンダリスキャン対応デバイスのバウンダリスキャンレジスタの位置を、処理ユニットに知らせる必要がある。マニュアルでの実施形態では、処理ユニットはユーザ入力からこの情報を受け取る。例えば、この情報およびそれぞれのＢＳＤＬファイルに含まれるバウンダリスキャン特性から、処理ユニットは、選択されたドライバを作動し選択されたセンサのラッチされたデータを分析するために、チェーンを通して正確なビット列を形成しシフトすることができる。完全に自動化されたバージョンでは、処理ユニットは例えばデータバンクからチェーン情報を受け取ってもよい。

接続測定でユーザを補助するために、さらなる実施形態では、グラフィカルインタフェース装置が提供される。このグラフィカルインタフェース装置により、非常に容易かつ直感的な態様で、特殊な専門知識を必要とせずに、ユーザはバウンダリスキャン対応回路端子の表示されたリストから、ドライバおよびセンサとしての作動のためにテストすべき回路端子を選択することができる。電子処理ユニットが接続測定をさらに処理するためこの選択を受け取る前に、グラフィカルインタフェース装置がこの選択をグラフィカルに表示してもよい。グラフィカルインタフェース装置を、アクティベーションおよび操作の点でさらに強化することができる。すなわち、ドライバにより出力されるデータおよび／またはセンサにより検出されるデータを、このようなグラフィカルインタフェース装置から制御することができる。ユーザは、それぞれのバウンダリスキャン対応デバイスのバウンダリスキャンレジスタを通して、ドライバで適用されるべき特定のテストデータを選択することができる。グラフィカルインタフェース装置を用いて分析結果を提示してもよい。

本方法のさらなる実施形態では、複数のバウンダリスキャン対応回路端子の複数のバウンダリスキャンセルをセンサとして作動させることができ、および／または複数のバウンダリスキャン対応回路端子の複数のバウンダリスキャンセルをドライバとして作動させることができる。これにより、マニュアルのマルチメーターテストと比べてかなり短い時間で、音響出力モードを用いて例えば複数の接続を自動的かつ連続的にテストすることが可能になる。例えば一つのドライバと複数のセンサとを選択することによって、それぞれのセンサのセンサデータを分析することで非常に簡単な初期接続テストを実現することができる。このタイプの測定は、ＰＣＢの短絡を検査する可能性も提供する。

さらに、例えば二つのドライバと一つのセンサとを選択し、ドライバを起動して真理値表を表す論理信号をそれらの出力に与えることによって、本方法は、例えば論理ＡＮＤ接続などのドライバとセンサとの間の論理接続を測定するのに非常に適している。当業者は、この方法で様々な論理接続を測定できることを認めるだろう。

したがって、さらなる実施形態では、真理値表を含むドライバデータがバウンダリスキャンレジスタに提供され、ラッチされたセンサデータがこの真理値表に基づいて分析される。複数の真理値表にしたがったドライバデータおよびセンサデータを与えて、論理接続のタイプを検出するために分析されてもよいことが認められるだろう。

有利なことに、選択の結果、すなわち受信ステップおよび／または分析ステップが、回路図表現などとしてグラフィカルユーザインタフェース装置によって表示される。この回路図表現は、例えば、ユーザにより提供される測定すべき回路端子を選択する追加の入力情報と、選択されたセンサによって受信されるデータとから推測することができる。

妥当であれば、ドライバまたはセンサとして作動していないバウンダリスキャン対応デバイスのバウンダリスキャンセルを、例えばトライステートＺモードに設定することによってディセーブル化するか、および／またはバウンダリスキャン対応デバイスへのバイパス（BYPASS）命令（接続測定に関与していないバウンダリスキャンデバイスの全てのバウンダリスキャンレジスタをバイパスする）を用いて非作動状態にしてもよい。例えばグラフィカルユーザインタフェースからバウンダリスキャンセルのディセーブル化を制御することができる。上述したように、出力３セルおよび双方向セルを制御セルによってディセーブル化してもよい。

さらなる態様では、プリント回路基板に搭載されバウンダリスキャン対応回路端子のバウンダリスキャンセルのバウンダリスキャンレジスタを備える、少なくとも一つのバウンダリスキャン対応デバイスのバウンダリスキャン対応回路端子間のプリント回路基板上の接続をテストする装置が提供される。この装置は電子処理ユニットを備える。電子処理ユニットは、少なくとも一つのバウンダリスキャン対応デバイスのバウンダリスキャン特性を読み出すステップであって、バウンダリスキャン特性が少なくとも一つのバウンダリスキャン対応デバイスのバウンダリスキャン対応回路端子のリストを少なくとも含む、ステップと、少なくとも一つのバウンダリスキャン対応デバイスのバウンダリスキャン対応回路端子を含むリストを表示するステップと、リストのうち少なくとも第１および第２のバウンダリスキャン対応回路端子の選択を受け取るステップと、第１バウンダリスキャン対応回路端子のバウンダリスキャンセルをドライバとして作動させ、ドライバとして作動するバウンダリスキャンセルを含むバウンダリスキャンレジスタから供給されるデータを、第１のバウンダリスキャン対応回路端子においてドライバによって出力するステップと、第２バウンダリスキャン対応回路端子のバウンダリスキャンセルを、第２バウンダリスキャン対応回路端子で受信されたデータを検出するセンサとして作動させ、センサとして作動するバウンダリスキャンセルを含むバウンダリスキャンレジスタ内にセンサによって検出されたデータをラッチするステップと、第１および第２バウンダリスキャン対応回路端子間の接続のために、バウンダリスキャンレジスタドライバおよびセンサのデータを分析するステップと、ドライバエータおよびセンサデータの分析結果を提示するステップと、を行うように構成される。

さらなる実施形態では、本装置は、電子処理ユニットおよび／または音声信号ユニットおよび／または視覚信号ユニットに動作可能に接続され選択の結果（すなわち、受信ステップおよび／または分析ステップ）を提示するグラフィカルユーザインタフェース装置を備える。本装置は、ＢＳＤＬファイル等のバウンダリスキャン対応デバイスのバウンダリスキャン特性を入力し、例えばユーザによって制御信号を入力するための入力手段をさらに備える。

バウンダリスキャンロジックを制御するための制御インタフェースを通して、電子処理デバイスによって本方法を実行することができる。

この目的のために、本発明は、データキャリア上にプログラムコードデータを格納し、プログラムコードデータが電子処理ユニットまたはデバイスのメモリ内にロードされ電子処理ユニットによって実行されるときに本方法を実行するように構成されたコンピュータプログラムを備えるコンピュータプログラム製品を提供する。

有利なことに、このコンピュータプログラム製品は、フロッピーディスク（登録商標）、ＣＤ−ＲＯＭ、ＤＶＤ、テープ、メモリスティックデバイス、ジップドライブ、フラッシュメモリカード、リモートアクセスデバイス、ハードディスク、半導体メモリデバイス、プログラム可能半導体メモリデバイス、光ディスク、磁気光学データ記憶デバイス、フェロ電子データ記憶デバイス、電気信号および光信号キャリアまたは任意の他の種類のデータキャリア等を含む、プログラムコードデータが格納されたデータ搬送デバイスのグループのうち任意のもので構成されてもよい。

本発明の上述のおよび他の特徴および利点は、説明のために提供され本発明を限定しない添付の図面を参照して、以下の詳細な説明で例示される。

典型的な従来技術のバウンダリスキャン対応電子デバイスを模式的かつ例示的な態様で示す図である。 典型的な従来技術のバウンダリスキャンセルを模式的かつ例示的な態様で示す図である。 本発明による接続測定を実行するテスト装置に接続されたテスト中のデバイスとしてのプリント回路基板を模式的かつ例示的な態様で示す図である。 本発明による方法のステップを示すフローチャート図を模式的かつ例示的な態様で示す図である。 本発明による接続測定を実行するテスト装置に接続されたテスト中のデバイスとしての別のプリント回路基板を模式的かつ例示的な態様で示す図である。 本発明とともに用いるグラフィカルユーザインタフェースを非常に模式的かつ例示的な態様で示す図である。 プリント回路基板に接続された、本発明による接続測定を実行するテスト装置の一実施形態を模式的かつ例示的な態様で示す図である。

図１は、電気回路すなわち内部コアロジック１６を駆動するための電源端子１２、１３が設けられたハウジング１１を備えるバウンダリスキャン対応装置１０の一実施形態を示す。ハウジング１１は、バウンダリスキャン対応回路端子とも呼ばれる複数の回路端子１４を備え、これらはバウンダリスキャンセル１５を介して内部コアロジック１６に接続される。この実施形態では、ハウジング１１は典型的な表面実装型デバイス（ＳＭＤ）である。バウンダリスキャンセル１５はともにバウンダリスキャンレジスタ１７を形成し、データはテストデータ入力（ＴＤＩ）１８から異なるバウンダリスキャンセル１５を経由してテストデータ出力（ＴＤＯ）１９にシフトする。異なるバウンダリスキャン部分は、少なくともテストモード選択入力（ＴＭＳ）２１とテストクロック入力（ＴＣＫ）２２とを有するテストアクセスポートコントローラ（ＴＡＰ）２０によって制御される。ＴＡＰコントローラ２０は当業者には周知の方法で制御され、ＩＥＥＥ ＳＴＤ １１４９．１およびその上位などのバウンダリスキャン標準によって定義されている。

図２は、入力２６と出力２７とを有するバウンダリスキャンセル（ＢＳＣ）２５の一般化表現を模式的に示す。バウンダリスキャンセル２５は、バウンダリスキャン対応デバイスの回路端子における論理信号を検出し捕捉するためのセンサとして作動することができる。この目的のために、図１に示すように入力２６が回路端子１４に接続される。バウンダリスキャンセル２５の出力は、内部コアロジック１６に接続される。バウンダリスキャンセル２５は、バウンダリスキャン対応デバイスの回路端子で論理信号を出力するドライバとして作動することも可能である。この目的のために、入力２６が内部コアロジック１６に接続され、出力２７が回路端子１４に接続される。

バウンダリスキャンセル２５は、常在のドライバ、常在のセンサ、または双方向型（bi-directional type）のいずれかであってよい。双方向型である場合、制御セル（図示せず）として作動するバウンダリスキャンセルによって、バウンダリスキャンセル２５（すなわち、ドライバまたはセンサ）がＴＡＰコントローラ２０から制御される。セル２５の入力におけるデータの捕捉および出力におけるデータの強制送信も、当業者に知られているように標準化された態様でＴＡＰコントローラ２０から制御される。バウンダリスキャンセル２５の出力２８および入力２９は、それぞれ対応する隣接バウンダリスキャンセルの入力２９および出力２８と接続するためのレジスタ接続である。このようにして直列接続されたバウンダリスキャンセルは、図１に示すように、バウンダリスキャンシフトレジスタ１７を形成する。

図３は、４つのバウンダリスキャン対応デバイス３２、３３、３４、３５を持つプリント回路基板（ＰＣＢ）３１の一例を示す。デバイス３２、３３、３４、３５のバウンダリスキャンレジスタは直列に接続され、制御インタフェースまたはバウンダリスキャンコントローラ４３から制御されるバウンダリスキャンチェーン４４を形成する。コントローラ４３は、一般的に、ＰＣＢ３１とは別個の制御インタフェースデバイスである。しかしながら、点線で示されているように、コントローラ４３がＰＣＢ３１に搭載されていてもよい。コントローラ４３は、バウンダリスキャン対応デバイス３２、３３、３４、３５のＴＡＰコントローラ３０を操作する。

図３は、異なるバウンダリスキャン対応回路端子３７および３８、４０および４１のそれぞれの間の接続３６、３９のような、ＰＣＢ３１上の複数の接続を示している。図示されていないが、ＰＣＢ３１は、同一のバウンダリスキャン対応デバイス３２、３３、３４、３５のバウンダリスキャン対応回路端子の間の接続も備えている。当業者は、ＰＣＢ３１が実際には直接接続またはガルバニック接続、および／または論理接続のいずれかである複数の接続３６、３９を備えることを認めるであろう。

ユーザが、バウンダリスキャン対応デバイス３２、３３の第１バウンダリスキャン対応回路端子３７と第２バウンダリスキャン対応回路端子３８とを接続する接続３６、およびバウンダリスキャン対応デバイス３４、３５の第１バウンダリスキャン対応回路端子４０と第２バウンダリスキャン対応回路端子４１とを接続する接続３９をテストしたいものと仮定する。

従来技術のバウンダリスキャンテスト方法および装置を使用して接続３６、３９をテストすると、テストベクトルの複雑なセットを作成し、実行し、分析しなければならない。しかしながら、本発明に係るテスト装置または測定装置４２を用いると、直感的かつ簡単に接続をテストすることができる。電子処理ユニットまたはデバイスを備える装置４２は、標準化されたバウンダリスキャン制御命令を使用してコントローラ４３とともに動作する。本発明の目的のために、これらの制御命令はバウンダリスキャンの当業者にとって既知のものとみなされ、本明細書では繰り返さない。

点線で示されているように、バウンダリスキャンコントローラ４３がテスト装置４２に組み込まれてもよいことは認められよう。

図４は、本発明によるテスト装置４２の操作方法の一例にしたがって、図３に示したようなＰＣＢ３１上の接続をテストする例示的な実施形態のステップを示す。第１ステップ４５の「バウンダリスキャン特性の読み出し」において、接続３６をテストするために、ＰＣＢ３１に搭載された各バウンダリスキャン対応デバイスのバウンダリスキャン特性が、テスト装置４２の電子処理ユニットによって読み出される。バウンダリスキャン特性は、バウンダリスキャン対応デバイス３２、３３、３４、３５のバウンダリスキャン対応回路端子のリストを少なくとも含む。

特定のＰＣＢ３１の予備知識、すなわちＰＣＢに搭載されたバウンダリスキャン対応デバイス３２、３３、３４、３５の型式に基づき、あるいは、ＰＣＢ３１に搭載されたバウンダリスキャン対応デバイス３２、３３、３４、３５のいくつかの型式をマニュアルでユーザ入力することで、それぞれの特性を処理ユニットによって自動的に読み出すことができる。デバイスの型式情報によって、例えば、電子処理ユニットからローカルにまたはリモートにアクセス可能であるデバイス製造者からオンラインで提供されているようなライブラリまたはデータバンクから、それぞれのバウンダリスキャン特性を検索することも可能である。特に、ＰＣＢに搭載された各バウンダリスキャン対応デバイスのバウンダリスキャン記述言語（ＢＳＤＬ）ファイルを、処理ユニットにロードすることができる。

バウンダリスキャン対応デバイス３２、３３、３４、３５のバウンダリスキャンレジスタを通して適切なビット列をシフトするために、テスト装置４２の処理ユニットは、直列に接続されたバウンダリスキャンレジスタのチェーン内での複数のデバイス３２、３３、３４、３５の位置を知らなければならない。同様に、分析目的のために、処理ユニットは、直列接続されたバウンダリスキャンレジスタのチェーン内で選択されたセンサのラッチされたデータの位置を知らなければならない。この情報は、ＰＣＢ３１の知識を有するユーザによってマニュアルで提供されてもよいし、または例えば特定のＰＣＢの情報を備えるデータバンクから電子的に利用可能であってもよい。

ステップ４６の「バウンダリスキャンデバイスのリストを表示」では、テスト装置４２の電子処理ユニットによって、バウンダリスキャン対応デバイス３２、３３、３４、３５のバウンダリスキャン対応回路端子を含むリストが表示される。特に、リストはバウンダリスキャン対応回路端子３７、３８、４０、４１を含む。

次に、ステップ４７の「回路端子の選択を受信」では、テスト装置４２の電子処理ユニットが、テスト対象の接続を間に挟むバウンダリスキャン対応回路端子の選択を受け取る。この例では、第１回路端子３７および第２回路端子３８である。この選択は、例えばテスト装置４２のユーザによってなされてもよいし、自動処理によってなされてもよい。

ステップ４８の「バウンダリスキャンセルをドライバとして作動」では、ステップ４７のバウンダリスキャン対応デバイス３２の第１回路端子３７に接続されたバウンダリスキャンセルが、テスト装置の処理ユニットによってドライバとして作動される。ステップ４９の「バウンダリスキャンセルをセンサとして作動」では、ステップ４７のバウンダリスキャン対応デバイス３３の第２回路端子３８に接続されたバウンダリスキャンセルが、テスト装置４２の処理ユニットによってセンサとして作動される。

「作動」という用語は、それぞれのバウンダリスキャンセルが選択され、出力セルまたは入力セルの機能を実行することと解釈されるべきである。それぞれのセルが恒久的な出力セルである場合、作動ステップ４８は、バウンダリスキャンレジスタからのデータを出力セルに関連する回路端子に適用するためにそれぞれのバウンダリスキャンセルを選択することを含む。それぞれのセルが恒久的な入力セルである場合、作動ステップ４９は、入力セルに関連する回路端子からのデータをバウンダリスキャンレジスタ内にラッチするためにそれぞれのバウンダリスキャンセルを選択することを含む。バウンダリスキャンセルが双方向型である場合には、作動ステップ４８および４９は、所望のモード（すなわち、ドライバまたはセンサ）でセルをイネーブルすることをさらに含む。

次に、ステップ５０の「ドライバによりデータを出力」では、第１回路端子３７でデータを出力し論理信号を強制するためにドライバが制御される。ドライバによって出力するためのデータは、バウンダリスキャンコントローラ４３、特定のデバイスのＴＡＰ制御ロジック、およびテスト装置４２の電子処理ユニットの制御の下、バウンダリスキャンレジスタを経由してそれぞれのバウンダリスキャンセルに供給される。次に、ステップ５１の「センサでデータをラッチ」では、第２回路端子３８でセンサによって検出されたデータが、バウンダリスキャンコントローラ４３およびテスト装置４２の電子処理ユニットの制御の下、選択されたセンサバウンダリスキャンセルによって定められる位置でバウンダリスキャンレジスタ内にラッチされる。

ステップ５２の「ドライバデータおよびセンサデータの分析」では、少なくともバウンダリスキャンレジスタから読み出された捕捉データが、ドライバとセンサの間の接続を調べるためにテスト装置４２の処理ユニットによって分析される。データの分析は、少なくとも論理高レベル値１と論理低レベル値０であるドライバデータとセンサデータの両方の論理比較であってもよい。両方のデータが等しい場合、直接接続またはガルバニック接続３６のいずれか、あるいは理論的には非反転論理接続によって、第１回路端子３７と第２回路端子３８の両方が接続されていると正当に結論づけることができる。ドライバデータとセンサデータとが反転している場合、接続３６が反転接続であると結論することができる。ドライバデータとセンサデータが等しくない場合、例えば対応するデータがセンサからラッチされていない場合、接続３６が例えば誤っているか存在していない。

センサによってラッチされたデータを分析するために、ドライバ出力信号、すなわち論理１信号または論理０信号が提供されるたびに、バウンダリスキャンレジスタまたはバウンダリスキャンチェーンが完全に読み込まれ分析される。

バウンダリスキャン対応デバイスのＴＡＰコントローラを介して、選択されたセルをドライバとして作動させることで、他のセルもドライバとして作動させることができる。同様に、選択されたセルをセンサとして作動させることで、センサとして作動する他のセルでデータをラッチすることができる。このような場合、選択されたドライバの出力のみがその値を例えば論理０から論理１に、またはその逆に変化させるように、バウンダリスキャンレジスタのチェーンを通してデータビットの列をシフトするように処理ユニットが構成される。選択されたセンサのビット位置を知ることによって、処理ユニットは選択されたセンサによってラッチされた正確な値を選択することができる。

当業者は、ＰＣＢに搭載され特定のバウンダリスキャン対応デバイスの回路端子に接続された他の非バウンダリスキャン対応デバイスまたは要素（例えばバッファなど）を安全な動作モード（例えばディセーブル）に維持するように、バウンダリスキャンレジスタのチェーンを通してシフトされるビットが選択されることを理解するだろう。これにより、処理ユニットによって選択されたドライバを作動させる間、ドライバのコンフリクトを回避することができる。

代替的に、出力信号が入力信号と等しい（すなわち、透過的な要素またはデバイスによってデータが変更されない）いわゆるアクティブな透過的電子要素またはデバイス（例えばバッファ等）を通して接続するバウンダリスキャン対応回路端子間の接続をテストするために、バウンダリスキャンレジスタのチェーンを通してシフトされるビットが選択され、このような透過的デバイスをイネーブル化するように処理ユニットによって設定される。すなわち、選択されたドライバのドライバデータは、選択されたセンサに向けて透過的デバイスを通して運ばれるかシフトされる。

さらなる実施形態では、いわゆるトグルモードで作動する、いわゆるドット６バウンダリスキャンセルをドライバとして使用することができる。トグルモードでは、それぞれのドライバが一部を形成するバウンダリスキャンレジスタ内の論理信号によってドライバがトリガされると、論理信号のパルスまたはパルス列が出力される。いわゆるドット６レシーバセルによって、それぞれのパルスの立ち上がりおよび／または立ち下がり信号エッジを検出することができ、これによって、選択された回路端子と意図的に接続するか、またはＰＣＢの欠陥によって意図的でなく接続するキャパシタによって形成される容量性接続を測定する可能性が提供される。トグルモードで出力される一連の論理１信号および論理０信号を設定することができる。設定されたドライバ出力データが既知の場合、この既知のドライバデータに基づき、ラッチされたセンサデータを接続のために分析することができる。センサとしてのドット６レシーバは、例えばドット１ドライバとともに作動することができる。

ステップ５３の「結果の提示」では、分析の結果が装置４２によって提示され、接続３６が存在するか否かを示す。結果の提示は、その種類が接続の種類または接続がないことを示すブザー信号を含んでもよい。上述のテストは、テスト装置４２によって完全に自動的に実行できる。これは、接続テストを簡単にするために、原理上は特別のテストベクトルを生成する必要がないからである。

図５は、図３のＰＣＢ３１と非常に類似するＰＣＢ５５を示すが、三つの異なる回路端子５６、５７、５８の間の論理接続を備えている。この場合、論理接続はＡＮＤポート５９である。ユーザが論理接続５９の種類を知りたい場合、回路端子５６、５７に接続されたバウンダリスキャンセルがドライバとして作動し、回路端子５８に接続されたバウンダリスキャンセルがセンサとして作動する。

ドライバデータは、表１に示すような真理値表の入力データを使用して供給される。センサで検出されたデータが真理値表を完成させ、接続がＯＲポート、ＡＮＤポートまたは任意の他の論理回路のいずれによって形成されているかを決定することが可能になる。例えば、真理値表の結果が以下の表１と同様であれば、ユーザは、論理接続がＡＮＤポートによって形成されていると結論づけることができる。表１における真理値表の他の結果を、あらゆる種類の論理ポートまたは論理回路の真理値表の結果と比較して、論理接続がいずれの種類に属しているかを結論づけることができる。ユーザは、特定の論理接続を測定するために、ドライバデータとしていくつかの異なる真理値表を選択してもよい。

図６には、例えばコンピュータディスプレイである装置４２のグラフィカルユーザインタフェース（ＧＵＩ）装置６０が示されている。ＧＵＩ６０は、バウンダリスキャン対応デバイスのバウンダリスキャン対応回路端子を含むリスト６５からドライバとしてバウンダリスキャン対応デバイスの回路端子を選択するための第１入力フィールド６１と、バウンダリスキャン対応デバイスの回路端子をセンサとして選択するための第２入力フィールド６２とを備える。必要ならば、マニュアル動作において、ドライバによって出力すべきデータをフィールド６３で設定することができる。テストの結果は提示フィールド６４内に示されるか、および／または音響信号で知らされる。回路図表現の形態で結果を表示してもよい。

当業者には周知であるように、デジタル処理ユニットを備える装置４２に動作可能に接続されたキーボードまたはマウスなどの入力装置を使用して、テストまたは測定のあらゆる選択および実行を行うことができる。

妥当でありかつ可能であれば、選択されたドライバまたはセンサに影響を与えずに、ドライバまたはセンサとして作動していないバウンダリスキャンセルを、トライステートＺモードに設定してディセーブル化するか、あるいは、バウンダリスキャン対応デバイスのＴＡＰコントローラに対して適切な命令を使用して、接続測定に関与しないバウンダリスキャンデバイスの全てのバウンダリスキャンレジスタをバイパスすることによって、ドライバまたはセンサとして作動していないバウンダリスキャンセルを非作動状態にしてもよい。バウンダリスキャンセルのディセーブル化は、例えばデバイスのＴＡＰコントローラを制御するグラフィカルユーザインタフェースから制御されてもよい。上述したように、出力３セルおよび双方向セルを制御セルによってディセーブル化してもよい。

特に、バウンダリスキャン対応デバイスのバウンダリスキャン特性に関する情報は、ＰＣＢに搭載されたバウンダリスキャン対応デバイスのバウンダリスキャン記述言語（ＢＳＤＬ）ファイルから読み出すことができる。ＢＳＤＬファイルの情報は、上述のいくつかのフィールドを視覚化するためにＧＵＩ６０でも使用される。

本発明は、電子コンピュータデバイスの形態、およびデータキャリア上に格納されたコードデータの形態であるコンピュータプログラムを含みかつ電子処理デバイスの作業メモリ内にロードされたときに開示された方法を実行するように構成されたコンピュータプログラム製品の形態をとる、適切なプログラム済み電子処理ユニットによって実行することができる。

コンピュータプログラム製品は、フロッピーディスク（登録商標）、ＣＤ−ＲＯＭ、ＤＶＤ、テープ、メモリスティックデバイス、ジップドライブ、フラッシュメモリカード、リモートアクセスデバイス、ハードディスク、半導体メモリデバイス、プログラム可能半導体メモリデバイス、光ディスク、磁気光学データ記憶デバイス、フェロ電子データ記憶デバイス、光信号、電気信号、磁気キャリア等を含むデータデバイスのグループのうち任意のものであってもよいが、これらに限定されない。

図７は、本発明に係る装置７０に例えばバス７１によって接続されたＰＣＢ３１を示す。装置７０は、コンピュータまたはマイクロプロセッサ等である電子中央処理装置（ＣＰＵ）７２を備える。ＣＰＵ７２は、バウンダリスキャン対応デバイスの第１回路端子のバウンダリスキャンセルをドライバとして作動させ、バウンダリスキャン対応デバイスの第２回路端子のバウンダリスキャンセルをセンサとして作動させるために、作動ユニット７３に動作可能に接続される。供給ユニット７４は、ドライバとして作動するバウンダリスキャンセルにデータを供給する。ラッチユニット７５は、センサによって検出されたデータをラッチする。分析ユニット７７は、第１および第２回路端子の間の接続のためにドライバデータおよびセンサデータを分析する。提示ユニット７８は、ドライバデータおよびセンサデータの分析結果を提示する。

上述の実施形態によると、装置７０は、音響信号ユニットまたは音声／映像信号ユニット７９、特にＢＳＤＬファイルをロードするための入出力ユニット８０、測定またはテストの結果を提示しドライバおよびセンサを選択するためのグラフィカルユーザインタフェース（ＧＵＩ）装置７６をさらに備える。

上で開示した方法および装置に対する修正および追加は当業者にとって明白であり、添付の請求項の範囲によってカバーされる。

Claims (15)

1. プリント回路基板に搭載されバウンダリスキャン対応回路端子のバウンダリスキャンセルのバウンダリスキャンレジスタを備える、少なくとも一つのバウンダリスキャン対応デバイスのバウンダリスキャン対応回路端子間のプリント回路基板上の接続をテストする方法であって、
   前記方法は電子処理ユニットを使用し、
   前記処理ユニットによって前記少なくとも一つのバウンダリスキャン対応デバイスのバウンダリスキャン特性を読み出すステップであって、前記バウンダリスキャン特性が前記少なくとも一つのバウンダリスキャン対応デバイスのバウンダリスキャン対応回路端子のリストを少なくとも含む、ステップと、
   前記処理ユニットによって前記少なくとも一つのバウンダリスキャン対応デバイスの前記バウンダリスキャン対応回路端子を含むリストを表示するステップと、
   前記処理ユニットによって前記リストのうち少なくとも第１および第２のバウンダリスキャン対応回路端子の選択を受け取るステップと、
   前記処理ユニットによって、前記第１バウンダリスキャン対応回路端子のバウンダリスキャンセルをドライバとして作動させ、前記ドライバとして作動する前記バウンダリスキャンセルを含むバウンダリスキャンレジスタから供給されるデータを、前記第１のバウンダリスキャン対応回路端子において前記ドライバによって出力するステップと、
   前記処理ユニットによって、前記第２バウンダリスキャン対応回路端子のバウンダリスキャンセルを、前記第２バウンダリスキャン対応回路端子で受信されたデータを検出するセンサとして作動させ、前記センサとして作動する前記バウンダリスキャンセルを含むバウンダリスキャンレジスタ内に前記センサによって検出されたデータをラッチするステップと、
   前記処理ユニットによって、前記第１および前記第２バウンダリスキャン対応回路端子間の接続を調べるために、前記バウンダリスキャンレジスタドライバおよびセンサのデータを分析するステップと、
   前記処理ユニットによって、前記ドライバデータおよびセンサデータの前記分析結果を提示するステップと、
   を含むことを特徴とする方法。
2. 前記ドライバおよびセンサが前記読み出されたバウンダリスキャン特性に基づき作動し、前記分析ステップが、前記読み出されたバウンダリスキャン特性に基づき、前記バウンダリスキャンレジスタ内の前記ドライバおよびセンサの前記バウンダリスキャンセルの位置で、前記ドライバデータとセンサデータを比較することを含む請求項１に記載の方法。
3. 前記バウンダリスキャン特性が、前記少なくとも一つのバウンダリスキャン対応デバイスのバウンダリスキャン記述言語（ＢＳＤＬ）ファイルから読み出されることを特徴とする請求項１または２に記載の方法。
4. グラフィカルインタフェース装置をさらに備え、表示ステップ、受け取りステップ、作動ステップおよび提示ステップのうち少なくとも一つが前記グラフィカルインタフェース装置から制御されることを特徴とする請求項１ないし３のいずれかに記載の方法。
5. グラフィカルインタフェース装置をさらに備え、受け取りステップおよび提示ステップのうち少なくとも一つが前記バウンダリスキャンレジスタドライバおよびセンサのデータの回路図表現を含むことを特徴とする請求項１ないし４のいずれかに記載の方法。
6. 前記結果が音響信号によって提示されることを特徴とする請求項１ないし５のいずれかに記載の方法。
7. 複数のバウンダリスキャン対応回路端子の複数のバウンダリスキャンセルがドライバとして作動することを特徴とする請求項１ないし６のいずれかに記載の方法。
8. 複数のバウンダリスキャン対応回路端子の複数のバウンダリスキャンセルがセンサとして作動することを特徴とする請求項１ないし７のいずれかに記載の方法。
9. 複数のバウンダリスキャン対応回路端子の複数のバウンダリスキャンセルがドライバとして作動し、前記ドライバデータが真理値表を含むことを特徴とする請求項１ないし８のいずれかに記載の方法。
10. 複数のバウンダリスキャン対応回路端子の複数のバウンダリスキャンセルがセンサとして作動し、前記センサデータを分析する前記ステップが真理値表に基づくことを特徴とする請求項１ないし９のいずれかに記載の方法。
11. ドライバおよびセンサとして作動していないバウンダリスキャン対応デバイスのバウンダリスキャンセルがディセーブル化されることを特徴とする請求項１ないし１０のいずれかに記載の方法。
12. ドライバおよびセンサとして作動していないバウンダリスキャン対応デバイスのバウンダリスキャンセルが、前記バウンダリスキャン対応デバイスのＢＹＰＡＳＳ命令を用いてディセーブル化されることを特徴とする請求項１ないし１１のいずれかに記載の方法。
13. プリント回路基板に搭載されバウンダリスキャン対応回路端子のバウンダリスキャンセルのバウンダリスキャンレジスタを備える、少なくとも一つのバウンダリスキャン対応デバイスのバウンダリスキャン対応回路端子間のプリント回路基板上の接続をテストする装置であって、
    前記装置は電子処理ユニットを備え、
    前記電子処理ユニットが、
    前記少なくとも一つのバウンダリスキャン対応デバイスのバウンダリスキャン特性を読み出すステップであって、前記バウンダリスキャン特性が前記少なくとも一つのバウンダリスキャン対応デバイスのバウンダリスキャン対応回路端子のリストを少なくとも含む、ステップと、
    前記少なくとも一つのバウンダリスキャン対応デバイスの前記バウンダリスキャン対応回路端子を含むリストを表示するステップと、
    前記リストのうち少なくとも第１および第２のバウンダリスキャン対応回路端子の選択を受け取るステップと、
    前記第１バウンダリスキャン対応回路端子のバウンダリスキャンセルをドライバとして作動させ、前記ドライバとして作動する前記バウンダリスキャンセルを含むバウンダリスキャンレジスタから供給されるデータを、前記第１のバウンダリスキャン対応回路端子において前記ドライバによって出力するステップと、
    前記第２バウンダリスキャン対応回路端子のバウンダリスキャンセルを、前記第２バウンダリスキャン対応回路端子で受信されたデータを検出するセンサとして作動させ、前記センサとして作動する前記バウンダリスキャンセルを含むバウンダリスキャンレジスタ内に前記センサによって検出されたデータをラッチするステップと、
    前記第１および前記第２バウンダリスキャン対応回路端子間の接続を調べるために、前記バウンダリスキャンレジスタドライバおよびセンサのデータを分析するステップと、
    前記ドライバデータおよびセンサデータの前記分析結果を提示するステップと、
    を行うように構成されることを特徴とする装置。
14. 前記電子処理ユニットに動作可能に接続される、グラフィカルユーザインタフェース装置、音声信号ユニットおよび視覚信号ユニットのうち少なくとも一つをさらに備える請求項１３に記載の装置。
15. 請求項１に記載の方法を実行するように構成されたコンピュータプログラムコードデータを格納するデータ格納装置を備えるコンピュータプログラム製品であって、前記プログラムコードが電子処理ユニットのメモリ内にロードされ前記電子処理ユニットによって実行されることを特徴とするコンピュータプログラム製品。

Images